CN111403486B - 一种沟槽型mosfet结构及其制作方法 - Google Patents
一种沟槽型mosfet结构及其制作方法 Download PDFInfo
- Publication number
- CN111403486B CN111403486B CN202010234092.5A CN202010234092A CN111403486B CN 111403486 B CN111403486 B CN 111403486B CN 202010234092 A CN202010234092 A CN 202010234092A CN 111403486 B CN111403486 B CN 111403486B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- heavily doped
- shaped
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000002184 metal Substances 0.000 claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000003892 spreading Methods 0.000 claims description 25
- 230000007480 spreading Effects 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 230000036961 partial effect Effects 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 2
- 238000009616 inductively coupled plasma Methods 0.000 claims 2
- 230000002829 reductive effect Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 9
- 230000000873 masking effect Effects 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种沟槽型MOSFET结构，包括：N型衬底(2)；在N型衬底(2)的上表面由下至上依次设有N型漂移区(3)、N型电流扩展层(4)以及第一P型基区(5)；第一P型基区(5)上表面设有第一P型重掺杂区(7)以及第一N型重掺杂区(6)；第一P型重掺杂区(7)以及第一N型重掺杂区(6)上设有源极(13)；U型栅极沟槽，开口镶嵌于源极(13)内，其内部由源极(13)填充，U型栅极沟槽底部镶嵌于N型电流扩展层(4)；U型栅极沟槽的底部为第二P型基区(8)；U型栅极沟槽的一侧边为金属或者P型多晶硅区域(1)；U型栅极沟槽的另一侧边为另一部分氧化层(11)；N型衬底(2)的下表面设有漏极(14)。
Description
技术领域
本申请属于半导体技术领域，具体涉及一种沟槽型MOSFET结构及其制作方法。
背景技术
金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)是高效电力电子器件技术的核心器件。SiC MOSFET相比于Si MOSFET导通电阻更小、开关电压更高、应用频率更高、温度性能更好，特别适用于功率开关应用。
相比于传统平面MOSFET，沟槽型SiC MOSFET消除了结型场效应管(JunctionField Effect Transistor，JFET)区域的电阻，减小了沟道尺寸，增大了沟道密度，进一步提高器件的电流能力。沟槽型SiC MOSFET在反向耐压工作时，由P型基区与N型漂移区形成的耗尽区承担电压，由于沟槽底部距离承压的PN结较远导致栅极沟槽处的二氧化硅层(栅氧层)电场增大，高的电场会导致栅极沟槽处的二氧化硅发生击穿现象，最终导致器件的寿命和可靠性下降。为此人们一般在栅极沟槽底部加入一P型掩蔽层减小沟槽底部栅氧处的电场，但此方法又不可避免的引入了P型掩蔽层与N型漂移区之间的JFET电阻，使得器件的电流能力下降，为此有人提出在栅极底部同时形成平面型的MOSFET，成功降低了器件在MOSFET工作模式下的导通电阻与开关损耗，并利用此平面型MOSFET的P型基区作为P型掩蔽层减小了栅极沟槽底部栅氧处的电场。然而在实际使用中MOSFET不仅承担开关的功能，同时也要承担续流的作用，如利用MOSFET制备的逆变器和整流器都需要下桥臂的MOSFET承担开关的功能，而上桥臂的MOSFET要在下桥臂的MOSFET的关断时间内，利用其P基区与N型漂移区形成的寄生体二极管承担续流的作用，该结构虽然能够减小MOSFET在开关过程中的功耗，但是同时增大了寄生体二极管的面积，这增大了续流工作状态下由P型基区注入到N型漂移区的少子空穴，过多的少子会延迟上桥臂体二极管的关断时间，同时增大下桥臂MOSFET的开启时间，并在此过程中产生尖峰电流，该尖峰电流会同时流过上桥臂的体二极管与下桥臂的MOSFET，导致系统的开关损耗增加。
发明内容
(一)要解决的技术问题
本公开提供了一种沟槽型MOSFET结构及其制作方法，能够减少由P型基区注入到漂移区的少子空穴，减小二极管的关断时间，峰值电流，从而降低系统的开关损耗。
(二)技术方案
一种沟槽型MOSFET结构，包括：N型衬底2；在所述N型衬底2的上表面由下至上依次设有N型漂移区3、N型电流扩展层4以及第一P型基区5；第一P型基区5上表面并列设有两第一P型重掺杂区7以及一第一N型重掺杂区6，其中，第一N型重掺杂区6设于两第一P型重掺杂区7之间；第一P型重掺杂区7以及第一N型重掺杂区6上设有源极13；U型栅极沟槽，U型开口镶嵌于源极13内，且其内部由源极13填充，U型栅极沟槽底部镶嵌于N电流扩展层4，并将N型电流扩展层4和第一P型基区5均分成两部分，同时将一第一P型重掺杂区7与第一N型重掺杂区6分开；U型栅极沟槽的底部为第二P型基区8，第二P型基区8镶嵌于N型漂移区3和N型电流扩展层4内；U型栅极沟槽的一侧边为金属或者P型多晶硅区域1，第一P型重掺杂区7上表面与金属或者P型多晶硅区域1的侧面以及源极13的部分下表面之间设有一部分氧化层11；U型栅极沟槽的另一侧边为另一部分氧化层11，另一部分氧化层11内部为栅极12；N型衬底2的下表面设有漏极14。
可选地，第二P型基区8为L型，U型栅极沟槽的底部还包括并列设置的第二N型重掺杂区9和第二P型重掺杂区10，第二N型重掺杂区9和第二P型重掺杂区10并列设于L型的上表面，且第二N型重掺杂区9设于第二P型重掺杂区10和第二P型基区8之间。
可选地，金属或者P型多晶硅区域1设于第二P型重掺杂区10的部分上表面，另一部分氧化层11设于第二N型重掺杂区9的部分上表面与第二P型基区8上表面。
可选地，第二P型基区8的下表面设有P型埋层16，P型埋层16与第二P型基区8将N型漂移区3分成两部分。
可选地，与金属或者P型多晶硅区域1连接部分的N型电流扩展层4为L型，同侧第一P型基区5和第一P型重掺杂区7设于N型电流扩展层4的L型缺口内，N型电流扩展层4上表面设有金属或者P型多晶硅区域1，金属或者P型多晶硅区域1与源极13连接。
可选地，N型衬底2、N型漂移区3、N型电流扩展层4、第一P型基区5以及第二P型基区8的基底材料为SiC、Si、GaN以及Ga2O3中的一种或多种。
一种沟槽型MOSFET结构，包括：N型衬底2；在所述N型衬底2的上表面由下至上依次设有N型漂移区3、N型电流扩展层4以及第一P型基区5；U型栅极沟槽，U型开口镶嵌于源极13内，且其内部由源极13填充，U型栅极沟槽底部镶嵌于N型电流扩展层4，并将N型电流扩展层4和第一P型基区5均分成两部分；U型栅极沟槽的底部由下至上依次为第二P型基区8以及并列设置的第二N型重掺杂区9和第二P型重掺杂区10，其中，所述第二P型基区8为L型，所述第二N型重掺杂区9和第二P型重掺杂区10并列设于L型的上表面，且第二N型重掺杂区9设于第二P型重掺杂区10和第二P型基区8之间；第一P型基区5上表面设有第一P型重掺杂区7；U型栅极沟槽的一侧边为金属或者P型多晶硅区域1，第一P型重掺杂区7上表面与金属或者P型多晶硅区域1的侧面以及源极13的部分下表面之间设有一部分氧化层11；U型栅极沟槽的另一侧边为另一部分氧化层11，另一部分氧化层11内部为栅极12；N型衬底2的下表面设有漏极14。
可选地，N型衬底2、N型漂移区3、N型电流扩展层4、第一P型基区5、第一P型重掺杂区7以及第二P型基区8的基底材料为SiC、Si、GaN以及Ga2O3中的一种或多种。
另外，本公开还提供了一种沟槽型MOSFET结构的制作方法，包括：S1，在N型衬底2上外延N型漂移区3；S2，在N型漂移区3上外延第一层N型电流扩展层4；S3，在第一层N型电流扩展层4的部分表面注入离子，形成第二P型基区8、第二N型重掺杂区9以及第二P型重掺杂区10；S4，外延第二层N型电流扩展层4；S5，在第二层N型电流扩展层4上外延第一P型基区5；并在第一P型基区5上表面注入离子形成两第一P型重掺杂区7以及一第一N型重掺杂区6，其中，两第一P型重掺杂区7分别位于第一N型重掺杂区6的两端；S6，刻蚀步骤S5所得结构至第二P型基区8、第二N型重掺杂区9以及第二P型重掺杂区10的上表面，形成一沟槽；S7，在沟槽内通过热氧氧化使得沟槽的内表面形成一层氧化层11；S8，在氧化层11上沉积N型多晶硅；S9，刻蚀N型多晶硅，形成栅极12；S10，在步骤S9所得结构的沟槽以及上表面沉积SiO2；S11，刻蚀SiO2，以使栅极12被SiO2包围，且露出沟槽底部的部分第二P型重掺杂区10以及部分第二N型重掺杂区9的表面；S12，在步骤S11所得结构的上表面和下表面沉积金属Ni或Ti并高温退火形成源极欧姆接触；S13，去除金属Ni或Ti；S14，在步骤S13所得结构的上表面沉积SiO2；S15，沿沟槽的一侧面刻蚀SiO2，使得第二P型重掺杂区10的部分表面露出，形成一小沟槽；S16，在小沟槽内沉积金属或者P型多晶硅区域1，并高温退火以使侧壁形成肖特基二极管或异质结二极管；S17，去除上表面的金属以及P型多晶硅层；S18，再次刻蚀SiO2，以使金属或者P型多晶硅区域1的一侧面露出；S19，沉积源极13；S20，在N型衬底2的下表面沉积金属形成漏极14。
可选地，源极13的材料为Al。
可选地，漏极14的材料为Ni、Ti、Ag中的一种。
(三)有益效果
本公开提供了一种沟槽型MOSFET结构及其制作方法，至少具有如下技术效果：
通过在栅极沟槽底部加入一平面MOSFET以及N型电流扩展层的方式，降低器件在MOSFET工作模式下的导通电阻。
通过蒸发、溅射等工艺在栅极沟槽内淀积金属Ti、Ni，然后采用高温退火的方法与SiC沟槽侧壁一侧的N型电流扩展层形成肖特基二极管。或者通过化学气相淀积工艺在栅极沟槽内淀积重掺杂P型多晶硅，然后采用高温退火的方法与SiC沟槽侧壁一侧的N型电流扩展层形成异质结二极管。集成的肖特基二极管或者异质结二极管在续流工作状态下能够抑制体二极管开启，从而减少由P型基区注入到漂移区的少子空穴，减小二极管的关断时间，峰值电流，从而降低系统的开关损耗。
附图说明
图1示意性示出了本公开实施例的传统的沟槽型SiC MOSFET的结构示意图；
图2示意性示出了本公开实施例的传统的加入P型掩蔽层的沟槽型SiC MOSFET的结构示意图；
图3示意性示出了本公开实施例的传统的沟槽底部加入平面栅结构的沟槽型SiCMOSFET结构示意图；
图4示意性示出了本公开第一实施例的沟槽型MOSFET结构示意图；
图5示意性示出了本公开第二实施例的沟槽型MOSFET结构示意图；
图6示意性示出了本公开第三实施例的沟槽型MOSFET结构示意图；
图7示意性示出了本公开第四实施例的一沟槽型MOSFET结构示意图；
图8示意性示出了本公开第四实施例的另一沟槽型MOSFET结构示意图；
图9示意性示出了本公开第五实施例的沟槽型MOSFET结构示意图；
图10示意性示出了本公开实施例沟槽型MOSFET结构的制作方法流程图；
图11示意性示出了本公开实施例第三象限(续流状态)工作状态下各传统结构和本申请结构的导通电流随所加漏级电压的变化关系；
图12示意性示出了本公开实施例各传统结构和本申请结构在双脉冲测试电路开启过程中，上桥臂MOSFET的续流二极管反向电流随时间的变化关系。
【符图说明】
1：金属区或者P型多晶硅区
2：N型衬底
3：N型漂移区
4：N型电流扩展层
5：第一P型基区
6：第一N型重掺杂区
7：第一P型重掺杂区
8：第二P型基区
9：第二N型重掺杂区
10：第二P型重掺杂区
11：氧化层
12：栅极
13：源极金属
14：漏极金属
15：Ni金属用于形成欧姆接触
16：P型埋层
具体实施方式
如图1所示，沟槽型SiC MOSFET能够消除平面型SiC MOSFET的JFET电阻，减小了导通电阻，降低了器件的导通损耗。然而沟槽型SiC MOSFET的栅氧无法得到有效的保护，导致栅氧电场大，严重影响器件的寿命和可靠性。
为了保护沟槽型SiC MOSFET的栅氧电场，一般采用在沟槽底部加入一P型掩蔽层，利用此P型掩蔽层与N型漂移区形成的PN结保护栅氧电场，如图2所示。然而，此P型掩蔽层的加入，会与P型基区形成JFET区域，因此消除的JFET电阻，又被再次引入，器件的导通电阻无法有效降低。为了进一步降低导通电阻，有人提出在沟槽底部形成平面型的SiC MOSFET结构，如图3所示。该结构增加了单胞内器件的电流沟道，同时利用平面型SiC MOSFET的P型基区作为掩蔽层保护栅氧，降低了栅氧内的电场。但是此结构带来的缺点在于沟槽底部加入的平面型SiC MOSFET同时引入了一个寄生体二极管。这导致在实际应用过程中，上桥臂的SiC MOSFET在利用寄生的体二极管换流工作时，由P型基区注入到N型漂移区的少子空穴增多，存储的空穴增大了上桥臂SiC MOSFET的体二极管的关断时间以及下桥臂MOSFET的开启时间，并且在此过程中会产生尖峰电流，此电流尖峰同时流过上桥臂SiC MOSFET的寄生体二极管和下桥臂的SiC MOSFET，从而导致系统的开关损耗增大。
为了进一步减小系统的损耗，本发明提出了一种集成侧壁二极管的沟槽型MOSFET结构及其制备方法，该结构使得SiC MOSFET在承担持续电流作用时，由在侧壁集成的肖特基二极管以及异质结二极管承担。由于肖特基二极管以及异质结二极管开启电压比寄生的体二极管低，导致续流状态下寄生的体二极管的开启被抑制。同时肖特基二极管或者异质结二极管，在换流过程中基本上没有少子空穴注入到N型漂移区，因此上桥臂集成在SiCMOSFET内的肖特基二极管或者异质结二极管的关断时间减小，下桥臂的MOSFET的开启时间同样减小，峰值电流也会减小，因此系统的开关损耗降低。
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
如图4所示，在本公开的一实施例中的沟槽型MOSFET结构，包括N型衬底2、N型漂移区3、N型电流扩展层4、第一P型基区5、第一N型重掺杂区6、第一P型重掺杂区7、第二P型基区8、氧化层11、栅极12、源极13以及漏极14，具体的：
N型衬底2；
该N型衬底2的掺杂浓度优选为1×1019cm-3～1×1020cm-3，厚度为200μm～350μm。
在N型衬底2的上表面由下至上依次设有N型漂移区3、N型电流扩展层4以及第一P型基区5；
其中，N型漂移区3通过化学气相沉积外延方法堆叠而成。浓度优选为1×1015cm-3～10×1015cm-3。厚度优选为10μm～35μm之间。
N型电流扩展层4优选为通过两次化学气相外延形成。第一次外延层的浓度优选为1×1016cm-3～5×1016cm-3，厚度在2.0μm～3.0μm之间。第二次的外延层浓度为1×1016cm-3～5×1016cm-3，厚度在1.0μm～2.0μm之间。第一次外延后在N型电流扩展层4的中间区域表面多次进行多次高温离子注入，形成下述第二P型基区8，该第二P型基区8的浓度优选为1×1017cm-3～3×1018cm-3，厚度优选在1.0μm～2.5μm之间。而后外延第二层N型电流扩展层4。
第一P型基区5优选为通过化学气相沉积外延方法或者多次高温离子注入方式形成。浓度优选为1×1017cm-3～5×1017cm-3，厚度优选为0.3μm～1.0μm之间。
第一P型基区5上表面并列设有两第一P型重掺杂区7以及一第一N型重掺杂区6，其中，第一N型重掺杂区6设于两第一P型重掺杂区7之间；
第一N型重掺杂区6可以通过多次高温离子注入方法形成，其浓度优选为1×1019cm-3～1×1020cm-3，厚度在0.3μm～1μm之间，宽度在0.3μm～0.7μm之间。
第一P型重掺杂区7可以通过多次高温离子注入形成，其浓度优选为1×1019cm-3以上。注入深度优选为1.0μm～2.5μm之间，宽度优选在0.5μm～2.0μm之间。
第一P型重掺杂区7以及第一N型重掺杂区6上设有源极13；
U型栅极沟槽，U型开口镶嵌于源极13内，且其内部由源极13填充，U型栅极沟槽底部镶嵌于N型电流扩展层4，并将N型电流扩展层4和第一P型基区5均分成两部分，同时将一第一P型重掺杂区7与第一N型重掺杂区6分开，如图4所示，U型栅极沟槽的左侧为第一P型重掺杂区7，U型栅极沟槽的右侧为第一N型重掺杂区6。
U型栅极沟槽的底部为第二P型基区8，第二P型基区8镶嵌于N型漂移区3和N型电流扩展层4内；
由上可知，第二P型基区8由第一次外延后在N型电流扩展层4进行高温离子注入形成，该第二P型基区8的浓度优选为1×1017cm-3～3×1018cm-3，厚度优选在1.0μm～2.5μm之间。
U型栅极沟槽的一侧边和底部为金属或者P型多晶硅区域1，第一P型重掺杂区7上表面与金属或者P型多晶硅区域1的侧面以及源极13的部分下表面之间设有一部分氧化层11。第二P型基区8以上U型栅极沟槽的深度优选为0.8μm～2.5μm之间，宽度优选为1.5μm～4.0μm。
金属或者P型多晶硅区域1可以通过蒸发或溅射Ti、Ni等方式形成的金属薄层，然后在高温400～700℃退火条件下与N型电流扩展层4形成肖特基接触。金属或者P型多晶硅区域1还可以为通过化学气相沉积等方式沉积的重掺杂P型多晶硅，然后在200～900℃退火条件下与N型电流扩展层4形成异质结二极管。
U型栅极沟槽的另一侧边为另一部分氧化层11，另一部分氧化层11内部为栅极12；如图4所示，靠近第一N型重掺杂区6一侧的氧化层11通过热氧氧化后，再化学气相沉积，然后利用等离子干法刻蚀的方法形成。位于氧化层11内的栅极12可以通过化学气相沉积重掺杂N型多晶硅，然后利用等离子干法刻蚀的方法形成。
N型衬底2的下表面设有漏极14。
本公开的第二实施例中，第二P型基区8为L型，如图5所示，U型栅极沟槽的底部还包括并列设置的第二N型重掺杂区9和第二P型重掺杂区10，第二N型重掺杂区9和第二P型重掺杂区10并列设于L型的上表面，且第二N型重掺杂区9设于第二P型重掺杂区10和第二P型基区8之间。
第二N重掺杂区9可以通过多次高温离子注入方法在第一次的N型电流扩展层4上形成，其浓度优选为1×1019cm-3～1×1020cm-3，深度优选在0.3μm～0.5μm之间，宽度优选在0.5μm～1.5μm之间；同时其右边缘与第二P型基区8右边缘的距离优选为0.3μm～1.0μm之间。
第二P型重掺杂区10可以通过多次高温离子注入方法在第一次的SiC N型电流扩展层4上形成，其浓度优选在1×1019cm-3以上，注入深度优选在1.0μm～2.5μm之间，宽度优选在0.5μm～1.5μm之间。
金属或者P型多晶硅区域1可以设于第二P型重掺杂区10的部分上表面，另一部分氧化层11设于第二N型重掺杂区9的部分上表面与第二P型基区8上表面。
本公开的第三实施例中，如图6所示，与所述第二实施例不同的是第二P型基区8的下表面设有P型埋层16，P型埋层16与第二P型基区8将N型漂移区3分成两部分，该P型埋层16的深度延伸到衬底，并与两侧的N型漂移区形成电荷平衡。
本公开的第四实施例中，如图7、8所示，与所述第二实施例不同的是与金属或者P型多晶硅区域1连接部分的N型电流扩展层4为L型，同侧第一P型基区5和第一P型重掺杂区7设于N型电流扩展层4的L型缺口内，N型电流扩展层4上表面设有金属或者P型多晶硅区域1，金属或者P型多晶硅区域1与源极13连接。栅极沟槽左侧金属或者P型多晶硅区域1与N型电流扩展层4形成肖特基接触，N型电流扩展层4的上部分位于第一P型基区5的一侧，与金属或者P型多晶硅区域1相连可以增大肖特基的面积。
上述实施例中N型衬底2、N型漂移区3、N型电流扩展层4、第一P型基区5以及第二P型基区8的基底材料可以为SiC、Si、GaN以及Ga2O3中的一种或多种。
本公开的第五实施例中，如图9所示，与第二实施例不同的是第一P型基区5仅设置第一P型重掺杂区7，也即在栅极沟槽左侧第一P型重掺杂区7上部为氧化层11，栅极沟槽的右侧第一P型重掺杂区7上部为源极13。
具体的，该沟槽型MOSFET结构，包括：N型衬底2；在N型衬底2的上表面由下至上依次设有N型漂移区3、N型电流扩展层4以及第一P型基区5；设于第一P型基区5上表面的第一P型重掺杂区7，U型栅极沟槽，U型开口镶嵌于源极13内，且其内部由源极13填充，U型栅极沟槽底部镶嵌于N型漂移区3，并将N型电流扩展层4、第一P型基区5、第一P型重掺杂区7均分成两部分；U型栅极沟槽的底部由下至上依次为第二P型基区8以及并列设置的第二N型重掺杂区9和第二P型重掺杂区10，其中，第二P型基区8为L型，第二N型重掺杂区9和第二P型重掺杂区10并列设于L型的上表面，且第二N型重掺杂区9设于第二P型重掺杂区10和第二P型基区8之间；U型栅极沟槽的一侧边为金属或者P型多晶硅区域1，第一P型重掺杂区7上表面与金属或者P型多晶硅区域1的侧面以及源极13的部分下表面之间设有一部分氧化层11；U型栅极沟槽的另一侧边为另一部分氧化层11，另一部分氧化层11内部为栅极12；N型衬底2的下表面设有漏极14。
其中，N型衬底2、N型漂移区3、N型电流扩展层4、第一P型基区5、第一P型重掺杂区7以及第二P型基区8的基底材料为SiC、Si、GaN以及Ga2O3中的一种或多种。
上述所有的实施例中，所有材料的掺杂类型均可变为相反的掺杂类型，即N型变为P型，P型变为N型。
本公开的第六实施例提供了一种沟槽型MOSFET结构的制作方法，如图10所示，包括步骤S1～S15，具体的：
S1，在N型衬底2上外延N型漂移区3；
首先，需要对N型衬底2进行清洗，然后在N型衬底2上外延N型漂移区3。
S2，在N型漂移区3上外延第一层N型电流扩展层4；
S3，在第一层N型电流扩展层4的部分表面注入离子，形成第二P型基区8、第二N型重掺杂区9以及第二P型重掺杂区10；
S4，外延第二层N型电流扩展层4；
S5，在第二层N型电流扩展层4上外延第一P型基区5；并在第一P型基区5上表面注入离子形成两第一P型重掺杂区7以及一第一N型重掺杂区6，其中，两第一P型重掺杂区7分别位于第一N型重掺杂区6的两端，然后高温激活退火。
S6，刻蚀步骤S5所得结构至第二P型基区8、第二N型重掺杂区9以及第二P型重掺杂区10的上表面，形成一沟槽；
可以采用ICP刻蚀形成沟槽。
S7，在沟槽内通过热氧氧化使得沟槽的内表面形成一层氧化层11；
S8，在氧化层11上沉积N型多晶硅；
S9，刻蚀N型多晶硅，形成栅极12；
S10，在步骤S9所得结构的沟槽以及上表面沉积SiO2；
S11，刻蚀SiO2，以使栅极12被SiO2包围，且露出沟槽底部的部分第二P型重掺杂区10以及部分第二N型重掺杂区9的表面；
S12，在步骤S11所得结构的上表面和下表面沉积金属Ni或Ti并高温退火形成源极欧姆接触；
S13，去除金属Ni或Ti；可以采用湿法腐蚀去除金属Ni或Ti。
S14，在步骤S13所得结构的上表面沉积SiO2；
S15，沿沟槽的一侧面刻蚀SiO2，使得第二P型重掺杂区10的部分表面露出，形成一小沟槽；
S16，在小沟槽内沉积金属或者P型多晶硅区域1，并高温退火以使侧壁形成肖特基二极管或异质结二极管；
S17，去除上表面的金属以及P型多晶硅层，可以采用湿法腐蚀的方法去除；
S18，再次刻蚀SiO2，以使金属或者P型多晶硅区域1的一侧面露出；
S19，沉积源极13；源极13的材料可以为Al；
S20，在N型衬底2的下表面沉积金属形成漏极14。漏极14的材料可以为Ni、Ti、Ag中的一种。
为了验证本发明提出的上述的沟槽型MOSFET结构的电学性能，利用SentaurusTCAD软件对其进行了仿真。
(一)利用Sentaurus软件对传统的沟槽型SiC MOSFET结构、加入平面型MOSFET的沟槽型SiC MOSFET结构以及本申请沟槽型MOSFET结构的续流状态下的IV曲线进行了仿真。仿真采用的N型衬底2浓度为1×1019cm-3，N型漂移区3浓度为8.0×1015cm-3，厚度为12μm；N型电流扩展层4的浓度为2.0×1016cm-3，厚度为2μm；第一P型基区层5掺杂为高斯分布，浓度2×1017cm-3～4×1017cm-3，厚度为0.5μm；第二P型基区层8掺杂为高斯分布，浓度2×1017cm-3～5×1018cm-3，深度为1.0μm；第一N型重掺杂层6为高斯分布，浓度为1×1019cm-3～1×1020cm-3，深度为0.3μm；第一P型重掺杂层5为高斯分布，浓度为1×1019cm-3～1×1020cm-3，深度为1.0μm；沟槽深度为1.5μm，宽度为2μm；器件有源区的面积为3mm2。如图11所示，相比于传统的沟槽型SiC MOSFET结构以及加入平面型MOSFET的沟槽型SiC MOSFET结构，本申请沟槽型MOSFET结构的肖特基二管开启电压更低，在续流电流为1800A/cm2的条件下成功抑制了寄生体二极管的开启。因此其注入到N型漂移区的少数载流子浓度少。
(二)利用双脉冲测试电路对传统的沟槽型SiC MOSFET结构、加入平面型MOSFET的沟槽型SiC MOSFET结构以及本申请的沟槽型MOSFET结构的开关过程进行了仿真。其中上桥臂与下桥臂的MOSFET相同，利用器件本身的寄生体二极管或者集成的肖特基二极管进行续流，如图12所示，相比于传统的沟槽型SiC MOSFET结构以及加入平面型MOSFET的沟槽型SiCMOSFET结构，本申请的沟槽型MOSFET结构的肖特基二管在关断过程中的反向恢复电荷更小，峰值电流也更小。
因此相比于传统的沟槽型SiC MOSFET结构以及加入平面型MOSFET的沟槽型SiCMOSFET结构，本申请的沟槽型MOSFET结构能够在减小导通电阻的同时进一步减小器件在续流状态下的反向恢复电荷、峰值电流以及系统的开关损耗。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种沟槽型MOSFET结构，包括：
N型衬底(2)；
在所述N型衬底(2)的上表面由下至上依次设有N型漂移区(3)、N型电流扩展层(4)以及第一P型基区(5)；
第一P型基区(5)上表面并列设有两第一P型重掺杂区(7)以及一第一N型重掺杂区(6)，其中，第一N型重掺杂区(6)设于两第一P型重掺杂区(7)之间；
第一P型重掺杂区(7)以及第一N型重掺杂区(6)上设有源极(13)；
U型栅极沟槽，U型开口镶嵌于所述源极(13)内，且其内部由所述源极(13)填充，U型栅极沟槽底部镶嵌于所述N型电流扩展层(4)，并将所述N型电流扩展层(4)和第一P型基区(5)均分成两部分，同时将所述一第一P型重掺杂区(7)与所述第一N型重掺杂区(6)分开；
所述U型栅极沟槽的底部为第二P型基区(8)，所述第二P型基区(8)镶嵌于所述N型漂移区(3)和N型电流扩展层(4)内；
所述U型栅极沟槽的一侧边为金属或者P型多晶硅区域(1)，所述第一P型重掺杂区(7)上表面与所述金属或者P型多晶硅区域(1)的侧面以及所述源极(13)的部分下表面之间设有一部分氧化层(11)；所述U型栅极沟槽的另一侧边为另一部分氧化层(11)，所述另一部分氧化层(11)内部为栅极(12)；
所述N型衬底(2)的下表面设有漏极(14)。
2.根据权利要求1所述的结构，所述第二P型基区(8)为L型，所述U型栅极沟槽的底部还包括并列设置的第二N型重掺杂区(9)和第二P型重掺杂区(10)，所述第二N型重掺杂区(9)和第二P型重掺杂区(10)并列设于所述L型的上表面，且第二N型重掺杂区(9)设于第二P型重掺杂区(10)和第二P型基区(8)之间。
3.根据权利要求2所述的结构，所述金属或者P型多晶硅区域(1)设于所述第二P型重掺杂区(10)的部分上表面，所述另一部分氧化层(11)设于所述第二N型重掺杂区(9)的部分上表面与所述第二P型基区(8)上表面。
4.根据权利要求2所述的结构，所述第二P型基区(8)的下表面设有P型埋层(16)，所述P型埋层(16)与所述第二P型基区(8)将所述N型漂移区(3)分成两部分。
5.根据权利要求2所述的结构，与所述金属或者P型多晶硅区域(1)连接部分的N型电流扩展层(4)为L型，同侧所述第一P型基区(5)和第一P型重掺杂区(7)设于所述N型电流扩展层(4)的L型缺口内，所述N型电流扩展层(4)最上部上表面设有金属或者P型多晶硅区域(1)，所述金属或者P型多晶硅区域(1)与源极(13)连接。
6.根据权利要求1～5任一所述的结构，所述N型衬底(2)、N型漂移区(3)、N型电流扩展层(4)、第一P型基区(5)以及第二P型基区(8)的基底材料为SiC、Si、GaN以及Ga2O3中的一种或多种。
7.一种沟槽型MOSFET结构，包括：
N型衬底(2)；
在所述N型衬底(2)的上表面由下至上依次设有N型漂移区(3)、N型电流扩展层(4)以及第一P型基区(5)；
U型栅极沟槽，U型开口镶嵌于源极(13)内，且其内部由所述源极(13)填充，U型栅极沟槽底部镶嵌于所述N型电流扩展层(4)，并将所述N型电流扩展层(4)和第一P型基区(5)均分成两部分；
第一P型基区(5)上表面设有第一P型重掺杂区(7)；
所述U型栅极沟槽的底部由下至上依次为第二P型基区(8)以及并列设置的第二N型重掺杂区(9)和第二P型重掺杂区(10)，其中，所述第二P型基区(8)为L型，所述第二N型重掺杂区(9)和第二P型重掺杂区(10)并列设于所述L型的上表面，且第二N型重掺杂区(9)设于第二P型重掺杂区(10)和第二P型基区(8)之间；
所述U型栅极沟槽的一侧边为金属或者P型多晶硅区域(1)，所述第一P型重掺杂区(7)上表面与所述金属或者P型多晶硅区域(1)的侧面以及所述源极(13)的部分下表面之间设有一部分氧化层(11)；所述U型栅极沟槽的另一侧边为另一部分氧化层(11)，所述另一部分氧化层(11)内部为栅极(12)；
所述N型衬底(2)的下表面设有漏极(14)。
8.根据权利要求7所述的结构，所述N型衬底(2)、N型漂移区(3)、N型电流扩展层(4)、第一P型基区(5)、第一P型重掺杂区(7)以及第二P型基区(8)的基底材料为SiC、Si、GaN以及Ga2O3中的一种或多种。
9.一种沟槽型MOSFET结构的制作方法，包括：
S1，在N型衬底(2)上外延N型漂移区(3)；
S2，在所述N型漂移区(3)上外延第一层N型电流扩展层(4)；
S3，在所述第一层N型电流扩展层(4)的部分表面注入离子，形成第二P型基区(8)、第二N型重掺杂区(9)以及第二P型重掺杂区(10)；
S4，外延第二层N型电流扩展层(4)；
S5，在所述第二层N型电流扩展层(4)上外延第一P型基区(5)；并在所述第一P型基区(5)上表面注入离子形成两第一P型重掺杂区(7)以及一第一N型重掺杂区(6)，其中，两所述第一P型重掺杂区(7)分别位于第一N型重掺杂区(6)的两端，然后高温激活退火；
S6，采用ICP刻蚀步骤S5所得结构至所述第二P型基区(8)、第二N型重掺杂区(9)以及第二P型重掺杂区(10)的上表面，形成一沟槽；
S7，在所述沟槽内通过热氧氧化使得所述沟槽的内表面形成一层氧化层(11)；
S8，在所述氧化层(11)上沉积N型多晶硅；
S9，刻蚀所述N型多晶硅，形成栅极(12)；
S10，在步骤S9所得结构的沟槽以及上表面沉积SiO2；
S11，刻蚀所述SiO2，以使所述栅极(12)被SiO2包围，且露出沟槽底部的部分第二P型重掺杂区(10)以及部分第二N型重掺杂区(9)的表面；
S12，在步骤S11所得结构的上表面和下表面沉积金属Ni或Ti并高温退火形成源极欧姆接触；
S13，采用湿法腐蚀去除所述金属Ni或Ti；
S14，在步骤S13所得结构的上表面沉积SiO2；
S15，沿所述沟槽的一侧面刻蚀SiO2，使得第二P型重掺杂区(10)的部分表面露出，形成一小沟槽；
S16，在所述小沟槽内沉积金属或者P型多晶硅区域(1)，并高温退火以使侧壁形成肖特基二极管或异质结二极管；
S17，采用湿法腐蚀去除所述上表面的金属以及P型多晶硅层；
S18，再次刻蚀所述SiO2，以使金属或者P型多晶硅区域(1)的一侧面露出；
S19，在S18所得的结构上沉积源极(13)，其中，所述源极(13)的材料为Al；
S20，在所述N型衬底(2)的下表面沉积金属形成漏极(14)。
10.根据权利要求9所述的方法，所述漏极(14)的材料为Ni、Ti、Ag中的一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010234092.5A CN111403486B (zh) | 2020-03-30 | 2020-03-30 | 一种沟槽型mosfet结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010234092.5A CN111403486B (zh) | 2020-03-30 | 2020-03-30 | 一种沟槽型mosfet结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111403486A CN111403486A (zh) | 2020-07-10 |
| CN111403486B true CN111403486B (zh) | 2022-12-23 |
Family
ID=71414219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010234092.5A Active CN111403486B (zh) | 2020-03-30 | 2020-03-30 | 一种沟槽型mosfet结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111403486B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11769828B2 (en) | 2020-10-28 | 2023-09-26 | Wolfspeed, Inc. | Gate trench power semiconductor devices having improved deep shield connection patterns |
| US11610991B2 (en) | 2020-10-28 | 2023-03-21 | Wolfspeed, Inc. | Gate trench power semiconductor devices having improved deep shield connection patterns |
| CN116230774B (zh) * | 2023-05-04 | 2023-07-25 | 南京第三代半导体技术创新中心有限公司 | 一种非对称碳化硅槽栅mosfet及其制造方法 |
| CN117080269A (zh) * | 2023-10-13 | 2023-11-17 | 深圳基本半导体有限公司 | 一种碳化硅mosfet器件及其制备方法 |
| CN117673165A (zh) * | 2024-02-01 | 2024-03-08 | 深圳天狼芯半导体有限公司 | 深沟槽源极碳化硅器件及其制备方法、芯片 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102201439A (zh) * | 2011-05-10 | 2011-09-28 | 电子科技大学 | 一种体内电导调制增强的沟槽型绝缘栅双极型晶体管 |
| CN107731898A (zh) * | 2017-10-20 | 2018-02-23 | 电子科技大学 | 一种cstbt器件及其制造方法 |
| CN109216461A (zh) * | 2018-07-04 | 2019-01-15 | 西安电子科技大学 | 集成肖特基二极管的u型源槽vdmosfet器件 |
| CN109768090A (zh) * | 2019-02-20 | 2019-05-17 | 重庆大学 | 一种具有内嵌异质结二极管自保护的碳化硅槽型场氧功率mos器件 |
| CN109768091A (zh) * | 2019-03-13 | 2019-05-17 | 中国科学院微电子研究所 | 一种双沟槽SS-SiC MOSFET结构 |
| CN109920854A (zh) * | 2019-03-07 | 2019-06-21 | 中国科学院半导体研究所 | Mosfet器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5617175B2 (ja) * | 2008-04-17 | 2014-11-05 | 富士電機株式会社 | ワイドバンドギャップ半導体装置とその製造方法 |
-
2020
- 2020-03-30 CN CN202010234092.5A patent/CN111403486B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102201439A (zh) * | 2011-05-10 | 2011-09-28 | 电子科技大学 | 一种体内电导调制增强的沟槽型绝缘栅双极型晶体管 |
| CN107731898A (zh) * | 2017-10-20 | 2018-02-23 | 电子科技大学 | 一种cstbt器件及其制造方法 |
| CN109216461A (zh) * | 2018-07-04 | 2019-01-15 | 西安电子科技大学 | 集成肖特基二极管的u型源槽vdmosfet器件 |
| CN109768090A (zh) * | 2019-02-20 | 2019-05-17 | 重庆大学 | 一种具有内嵌异质结二极管自保护的碳化硅槽型场氧功率mos器件 |
| CN109920854A (zh) * | 2019-03-07 | 2019-06-21 | 中国科学院半导体研究所 | Mosfet器件 |
| CN109768091A (zh) * | 2019-03-13 | 2019-05-17 | 中国科学院微电子研究所 | 一种双沟槽SS-SiC MOSFET结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111403486A (zh) | 2020-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111403486B (zh) | 一种沟槽型mosfet结构及其制作方法 | |
| JP6667893B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPWO2014038110A1 (ja) | 半導体装置 | |
| CN102694009A (zh) | 半导体器件及其制造方法 | |
| WO2019044922A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN109768091B (zh) | 一种双沟槽SS-SiC MOSFET结构 | |
| US20220085205A1 (en) | Trench bottom shielding methods and approaches for trenched semiconductor device structures | |
| CN116153991B (zh) | 一种双沟槽栅rc-igbt及其制备方法 | |
| JP2016502270A (ja) | 改善されたトレンチ保護を有するトレンチベースデバイス | |
| CN116387362A (zh) | 一种集成HJD的SiC UMOSFET器件及其制备方法 | |
| CN112201690A (zh) | Mosfet晶体管 | |
| KR20010006559A (ko) | 실리콘 카바이드 전계제어 바이폴라 스위치 | |
| CN114744037A (zh) | 变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管及制备方法 | |
| CN111430453A (zh) | 一种反向恢复特性好的rc-igbt芯片及其制造方法 | |
| CN114038908A (zh) | 集成二极管的沟槽栅碳化硅mosfet器件及制造方法 | |
| CN110534576B (zh) | 一种分裂栅4H-SiC VDMOS器件 | |
| CN116404039B (zh) | 一种功率半导体器件及其制造方法 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| JP6648852B1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN219419037U (zh) | 一种沟槽型碳化硅mosfet器件 | |
| CN112018173A (zh) | 一种半导体器件及其制作方法、家用电器 | |
| CN206003772U (zh) | 一种半导体器件 | |
| CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 | |
| CN112018174A (zh) | 一种半导体器件及其制作方法、家用电器 | |
| CN111261712A (zh) | 沟槽型igbt器件结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |