CN111261712A - 沟槽型igbt器件结构 - Google Patents
沟槽型igbt器件结构 Download PDFInfo
- Publication number
- CN111261712A CN111261712A CN202010217174.9A CN202010217174A CN111261712A CN 111261712 A CN111261712 A CN 111261712A CN 202010217174 A CN202010217174 A CN 202010217174A CN 111261712 A CN111261712 A CN 111261712A
- Authority
- CN
- China
- Prior art keywords
- conductivity type
- gate
- trench
- layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 abstract description 33
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 19
- 229920005591 polysilicon Polymers 0.000 description 15
- 238000011049 filling Methods 0.000 description 12
- 238000000605 extraction Methods 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Abstract
本发明涉及半导体技术领域，特别是涉及一种沟槽型IGBT器件结构，包括：第一导电类型的衬底；第二导电类型的漂移区，形成于所述第一导电类型的衬底内；沟槽栅极，位于所述第二导电类型的漂移区内；所述沟槽栅极包括：第一栅极导电层；第一栅氧化层，位于所述第一栅极导电层与所述第二导电类型的漂移区之间；绝缘隔离层，覆盖所述第一栅极导电层及所述第一栅氧化层的上表面；第二栅极导电层，位于所述绝缘隔离层的上表面；第二栅氧化层，位于所述绝缘隔离层的上表面，且位于所述第二栅极导电层与所述第二导电类型的漂移区之间。绝缘隔离层的设置减小了沟槽型IGBT器件结构的栅极输入电容，提高电流密度的同时还能保证沟槽栅极具有足够高的击穿电压。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种沟槽型IGBT器件结构。
背景技术
绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，IGBT)具有通态压降低、电流容量大、输入阻抗高、响应速度快和控制简单的特点，被广泛应用于工业、信息、新能源、医学、交通、军事和航空领域。
目前，IGBT朝着高功率密度、高开关速度与低功耗的方向发展，由于提高IGBT的导通压降会增强其导通时的电导调制效应，会导致IGBT在关断时大量的载流子花费更长的时间去完成复合，从而会增加IGBT的关断损耗。
为了进一步提高IGBT的功率密度及击穿电压的同时降低输入电容，以继续优化降低IGBT的导通压降与关断损耗的折中关系，实现更低的功耗、更高的工作电压及安全稳定性。
发明内容
基于此，有必要提供一种能够提高工作电压、电流密度且降低输入电容，以提高自身工作的安全与稳定性的沟槽型IGBT器件结构。
为实现上述目的，本发明提供一种沟槽型IGBT器件结构，包括：
第一导电类型的衬底；
第二导电类型的漂移区，形成于所述第一导电类型的衬底内；
沟槽栅极，位于所述第二导电类型的漂移区内；所述沟槽栅极包括：
第一栅极导电层；
第一栅氧化层，位于所述第一栅极导电层与所述第二导电类型的漂移区之间；
绝缘隔离层，覆盖所述第一栅极导电层及所述第一栅氧化层的上表面；
第二栅极导电层，位于所述绝缘隔离层的上表面；
第二栅氧化层，位于所述绝缘隔离层的上表面，且位于所述第二栅极导电层与所述第二导电类型的漂移区之间。
在上述示例中，通过将沟槽栅极设置成自下往上依次层叠的第一栅氧化层、第一栅极导电层、绝缘隔离层及第二栅极导电层，并设置第一栅氧化层位于所述第一栅极导电层与所述第二导电类型的漂移区之间，设置第二栅氧化层位于所述第二栅极导电层与所述第二导电类型的漂移区之间，并在第一栅极导电层与第二栅极导电层之间设置绝缘隔离层，使得所述第一栅极导电层与所述第二栅极导电层之间被所述绝缘隔离层隔离开，可以设置第一栅极导电层经由一导电结构接地，使得第一栅极导电层形成零电位栅极填充层，有效地减小了沟槽栅极中有效栅多晶硅层的厚度，降低了沟槽栅极中栅多晶硅层的填充难度和成本，提高了有效栅多晶硅层的填充精度。绝缘隔离层使得第一栅氧化层形成的电容结构与第二栅氧化层形成的电容结构之间并联，减小了沟槽型IGBT器件结构的栅极输入电容，在提高了电流密度的同时还能保证沟槽栅极具有足够高的击穿电压。
在其中一个实施例中，所述沟槽型IGBT器件结构还包括：
第一导电类型的阱区，位于所述第二导电类型的漂移区上；所述沟槽栅极贯穿所述第一导电类型的阱区并延伸至所述第二导电类型的漂移区内。
在上述示例中，第一导电类型的阱区的深度小于第二导电类型的漂移区的深度，并且第一导电类型的阱区的深度小于沟槽栅极的深度，可以确保第一导电类型的阱区不会阻碍器件导通时电子的流动。
在其中一个实施例中，所述沟槽型IGBT器件结构还包括：
第二导电类型的第一掺杂区，位于所述第一导电类型的阱区内；所述沟槽栅极贯穿所述第二导电类型的第一掺杂区及所述第一导电类型的阱区并延伸至所述第二导电类型的漂移区内；
第二导电类型的第二掺杂区，位于所述第一导电类型的阱区内，且位于相邻所述第二导电类型的第一掺杂区之间。
在上述示例中，通过在所述第一导电类型的阱区内设置第二导电类型的第一掺杂区，使得所述沟槽栅极贯穿所述第二导电类型的第一掺杂区及所述第一导电类型的阱区并延伸至所述第二导电类型的漂移区内；设置第二导电类型的第二掺杂区，位于所述第一导电类型的阱区内，且位于相邻所述第二导电类型的第一掺杂区之间，以便于经由所述第二导电类型的第二掺杂区引出发射极电极。
在其中一个实施例中，所述第二栅极导电层及所述第二栅氧化层均贯穿所述第二导电类型的第一掺杂区及所述第一导电类型的阱区并延伸至所述第二导电类型的漂移区内。
在其中一个实施例中，所述第二导电类型的第二掺杂区的深度小于所述第二导电类型的第一掺杂区的深度，且所述第二导电类型的第一掺杂区的深度小于所述第一导电类型的阱区的深度。在上述示例中，通过设置所述第二导电类型的第二掺杂区的深度小于所述第二导电类型的第一掺杂区的深度，且所述第二导电类型的第一掺杂区的深度小于所述第一导电类型的阱区的深度，可以更好的辅助第二导电类型的漂移区的耗尽，可以进一步提升器件的性能。
在其中一个实施例中，所述绝缘隔离层的厚度大于所述第一栅氧化层的厚度及所述第二栅氧化层的厚度。
在上述示例中，通过设置所述绝缘隔离层的厚度大于所述第一栅氧化层的厚度及所述第二栅氧化层的厚度，以提高所述绝缘隔离层对所述第一栅极导电层、所述第二栅极导电层之间的隔离效果，以降低器件的栅极输入电容，在提高了电流密度的同时还能保证沟槽栅极具有足够高的击穿电压。
在其中一个实施例中，所述绝缘隔离层包括氧化层，以提高所述绝缘隔离层对所述第一栅极导电层、所述第二栅极导电层之间的隔离效果，以降低器件的栅极输入电容，在提高了电流密度的同时还能保证沟槽栅极具有足够高的击穿电压。
在其中一个实施例中，所述第一栅极导电层经由导电结构接地。
在上述示例中，通过设置第一栅极导电层经由一导电结构接地，使得第一栅极导电层形成零电位栅极填充层，有效地减小了沟槽栅极中有效栅多晶硅层的厚度，降低了沟槽栅极中栅多晶硅层的填充难度和成本，提高了有效栅多晶硅层的填充精度。
在其中一个实施例中，所述第一导电类型包括P型且所述第二导电类型包括N型。
在其中一个实施例中，所述第一导电类型包括N型且所述第二导电类型包括P型。
附图说明
为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
图1显示为本申请第一实施例中提供的沟槽型IGBT半导体器件结构的剖面结构示意图；
图2显示为本申请第二实施例中提供的沟槽型IGBT半导体器件结构的剖面结构示意图；
图3显示为本申请第三实施例中提供的沟槽型IGBT半导体器件结构的剖面结构示意图；
图4显示为本申请第四实施例中提供的沟槽型IGBT半导体器件结构的剖面结构示意图；
图5显示为本申请第五实施例中提供的沟槽型IGBT半导体器件结构的剖面结构示意图；
图6显示为本申请第六实施例中提供的沟槽型IGBT半导体器件结构的剖面结构示意图；
图7显示为本申请第七实施例中提供的沟槽型IGBT半导体器件结构的剖面结构示意图；
附图标记说明：
10-第一导电类型的衬底；
20-第二导电类型的漂移区；
30-沟槽栅极，31-第一栅氧化层，32-第一栅极导电层，33-绝缘隔离层，34-第二栅氧化层，35-第二栅极导电层，36-栅极引出电极；
40-第一导电类型的阱区；
50-第二导电类型的第二掺杂区；
60-第二导电类型的第一掺杂区；
70-沟槽发射极，71-发射极氧化层，72-发射极导电层，73-发射极引出电极；
80-缓冲层；
90-集电极，91-集电极引出电极。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
如图1所示，在本申请的一个实施例中提供的一种沟槽型IGBT半导体器件结构中，包括第一导电类型的衬底10、第二导电类型的漂移区20及沟槽栅极30，第二导电类型的漂移区20形成于第一导电类型的衬底10内；沟槽栅极30位于第二导电类型的漂移区20内；沟槽栅极30包括第一栅氧化层31、第一栅极导电层32、绝缘隔离层33、第二栅氧化层34及第二栅极导电层35；第一栅氧化层31位于第一栅极导电层32与第二导电类型的漂移区20之间；绝缘隔离层33覆盖第一栅极导电层32及第一栅氧化层31的上表面；第二栅极导电层35位于绝缘隔离层33的上表面；第二栅氧化层34位于绝缘隔离层33的上表面，且位于第二栅极导电层35与第二导电类型的漂移区20之间。
示例的，可以采用离子注入工艺在第一导电类型的衬底10内进行第二导电类型的离子注入，以使得所述第一导电类型的衬底10的部分区域反型为第二导电类型，以作为第二导电类型的漂移区20；第二导电类型的漂移区20的深度小于第一导电类型的衬底10的厚度。
示例的，于第二导电类型的漂移区20内形成沟槽栅极30。沟槽栅极30的厚度方向为后续形成的导电沟道的长度方向，沟槽栅极30的宽度方向为后续形成的导电结构的宽度方向；沟槽栅极30贯穿第二导电类型的漂移区20的表面并向下延伸，沟槽栅极30的厚度小于第二导电类型的漂移区20的深度。
具体的，于上述实施例中的沟槽型IGBT半导体器件结构中，可以采用光刻及刻蚀工艺形成沟槽，沟槽栅极30形成于沟槽内。
具体的，于上述实施例中的沟槽型IGBT半导体器件结构中，可以采用但不仅限于热氧化工艺于沟槽的内表面形成氧化层(譬如，氧化硅层等等)作为第一栅氧化层31及第二栅氧化层34。
具体的，于上述实施例中的沟槽型IGBT半导体器件结构中，可以采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺形成第一栅极导电层32及第二栅极导电层35，第一栅极导电层32及第二栅极导电层35可以包括但不仅限于掺杂多晶硅层。
具体的，于上述实施例中的沟槽型IGBT半导体器件结构中，通过将沟槽栅极30设置成自下往上依次层叠的第一栅氧化层31、第一栅极导电层32、绝缘隔离层33及第二栅极导电层35，并设置第一栅氧化层31覆盖所述第一栅极导电层32的侧壁和底部，设置第二栅氧化层34位于绝缘隔离层33的上表面，且位于第二栅极导电层35与第二导电类型的漂移区20之间，使得第一栅极导电层32与第二栅极导电层35之间被绝缘隔离层33隔离开。可以设置第一栅极导电层32经由一导电结构(未图示)接地，使得第一栅极导电层32形成零电位栅极填充层，有效地减小了沟槽栅极30中有效栅多晶硅层的厚度，降低了沟槽栅极中栅多晶硅层的填充难度和成本，提高了有效栅多晶硅层的填充精度。绝缘隔离层使得第一栅氧化层形成的电容结构与第二栅氧化层形成的电容结构之间并联，减小了沟槽型IGBT器件结构的栅极输入电容，在提高了电流密度的同时还能保证沟槽栅极具有足够高的击穿电压。
进一步地，在本申请的一个实施例中提供的一种沟槽型IGBT半导体器件结构中，如图2所示，所述沟槽型IGBT器件结构还包括第一导电类型的阱区40，
第一导电类型的阱区40位于第二导电类型的漂移区20上；沟槽栅极30贯穿第一导电类型的阱区40并延伸至第二导电类型的漂移区20内，以便于在第一导电类型的阱区40上设置第二导电类型的源区，以进一步形成发射极。
进一步地，在本申请的一个实施例中提供的一种沟槽型IGBT半导体器件结构中，可以设置第一导电类型的阱区的深度小于第二导电类型的漂移区的深度，并且第一导电类型的阱区的深度小于沟槽栅极的深度，可以确保第一导电类型的阱区不会阻碍器件导通时电子的流动。
进一步地，在本申请的一个实施例中提供的一种沟槽型IGBT半导体器件结构中，如图2所示，所述沟槽型IGBT器件结构还包括第二导电类型的第一掺杂区50及第二导电类型的第二掺杂区60。第二导电类型的第一掺杂区50位于第一导电类型的阱区40内；沟槽栅极30贯穿第二导电类型的第一掺杂区50及第一导电类型的阱区40并延伸至第二导电类型的漂移区20内；第二导电类型的第二掺杂区60位于第一导电类型的阱区40内，且位于相邻第二导电类型的第一掺杂区50之间。
具体地，于上述实施例中的沟槽型IGBT半导体器件结构中，通过在所述第一导电类型的阱区内设置第二导电类型的第一掺杂区，使得所述沟槽栅极贯穿所述第二导电类型的第一掺杂区及所述第一导电类型的阱区并延伸至所述第二导电类型的漂移区内；设置第二导电类型的第二掺杂区位于所述第一导电类型的阱区内，且位于相邻所述第二导电类型的第一掺杂区之间，以便于经由所述第二导电类型的第二掺杂区引出发射极电极。
进一步地，于上述实施例中的沟槽型IGBT半导体器件结构中，如图2所示，设置第二栅极导电层32及第二栅氧化层31均贯穿第二导电类型的第一掺杂区50及第一导电类型的阱区40并延伸至第二导电类型的漂移区20内，可以更好地辅助第二导电类型的漂移区20的耗尽，从而可以进一步提升器件的性能。
进一步地，于上述实施例中的沟槽型IGBT半导体器件结构中，如图2所示，设置第二导电类型的第二掺杂区60的深度小于第二导电类型的第一掺杂区50的深度，且设置第二导电类型的第一掺杂区50的深度小于第一导电类型的阱区40的深度。
于上述实施例中的沟槽型IGBT半导体器件结构中，通过设置所述第二导电类型的第二掺杂区的深度小于所述第二导电类型的第一掺杂区的深度，且所述第二导电类型的第一掺杂区的深度小于所述第一导电类型的阱区的深度，可以更好的辅助第二导电类型的漂移区的耗尽，可以进一步提升器件的性能。
示例的，于上述实施例中的沟槽型IGBT半导体器件结构中，可以由第一导电类型的衬底10开始，采用离子注入工艺在第一导电类型的衬底10内进行第二导电类型的离子注入，以使得所述第一导电类型的衬底的部分区域反型为第二导电类型，例如是N-漂移层；进一步于所述N-漂移层上表面采用离子注入工艺形成N型的载流子埋层。在进行一次深硅刻蚀后，形成多个沟槽。一个选择性的沟槽内衬氧化工序可以被施行，以形成一选择性的热氧化层，其厚度大约是200～500埃。该选择性沟槽内衬氧化层可以选择性的由薄热氧化物结合高温氧化(HTO)工序所形成。保形氧化沉积，例如HTO氧化物，通常通过具有二氯硅烷与氧的LPCVD反应器在摄氏700～900度下沉积。实施富硅氧化物沉积来将沟槽填充硅填入沟槽，随后进行退火和氧化物回蚀，以去除沟槽顶部的热氧化物，留下覆盖在衬底表面区域的氧化层。氧化物回蚀之后，进行一个垫氧化工序，以长出另一氧化层。一个氮化层沉积于此垫氧化层上方。一个终止掩膜是在边缘注入掺杂物的一个选择，以形成终止环，随后应用一个有源掩膜以形成氮化物，在去除氮化层之后，对有源区域进行定义。硅的局部氧化(LOCOS)氧化层生长于有源区域的周围。氧化氮物剥离操作被实施，随后氮化物与垫氧化层由有源区域移除，以准备在有源区域创建组件。一个牺牲氧化层生长于顶部表面之上并且随后移除，以达到移除因先前氮化物与氧化物蚀刻过程所产生的损伤，于是具有良好质量的栅极氧化层得以生成。进行多晶硅沉积之后再进行多晶硅栅极掩膜，以蚀刻并定义多晶硅栅极。进一步的，可以进行一个用以形成P-基区的沟槽注入，随后，可以在温度超过1100摄氏度的且时间超过三十分钟的氮气环境中，驱动沟道区域并且对沟槽内的介电层进行退火。在高温退火操作后，在沟槽内富硅电介质得以形成，在介电材料中硅晶体分布于氧化层内。可以应用一源极掩膜来实现源极注入，以形成源极区域，随后施加退火温度来对源极区域进行退火与驱动。
进一步地，在本申请的一个实施例中提供的一种沟槽型IGBT半导体器件结构中，如图3所示，绝缘隔离层33的厚度大于第一栅氧化层31的厚度及第二栅氧化层34的厚度。
于上述实施例中的沟槽型IGBT半导体器件结构中，通过设置所述绝缘隔离层33的厚度大于第一栅氧化层31的厚度及第二栅氧化层34的厚度，以提高绝缘隔离层33对第一栅极导电层32、第二栅极导电层35之间的隔离效果，以降低器件的栅极输入电容，在提高了电流密度的同时还能保证沟槽栅极具有足够高的击穿电压。
进一步地，在本申请的一个实施例中提供的一种沟槽型IGBT半导体器件结构中，所述绝缘隔离层包括氧化层，以提高所述绝缘隔离层对所述第一栅极导电层、所述第二栅极导电层之间的隔离效果，以降低器件的栅极输入电容，在提高了电流密度的同时还能保证沟槽栅极具有足够高的击穿电压。
进一步地，在本申请的一个实施例中提供的一种沟槽型IGBT半导体器件结构中，所述第一栅极导电层经由导电结构(未图示)接地。通过设置第一栅极导电层经由一导电结构接地，使得第一栅极导电层形成零电位栅极填充层，有效地减小了沟槽栅极中有效栅多晶硅层的厚度，降低了沟槽栅极中栅多晶硅层的填充难度和成本，提高了有效栅多晶硅层的填充精度。
进一步地，如图4所示，在本申请的一个实施例中提供的一种沟槽型IGBT半导体器件结构中，还包括沟槽发射极70，沟槽发射极70设置于第二导电类型的漂移区20内，位于沟槽栅极30远离第二导电类型的第二掺杂区60的一侧。沟槽发射极70包括发射极导电层71和发射极氧化层72，发射极导电层71位于第二导电类型的漂移区20内；发射极氧化层72位于发射极导电层71与第二导电类型的漂移区20之间。可以采用光刻及刻蚀工艺形成发射极沟槽，可以采用但不仅限于热氧化工艺于发射极沟槽的内表面形成发射极氧化层72(譬如，氧化硅层等等)；可以采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺等形成发射极导电层71，发射极导电层71可以包括但不仅限于掺杂多晶硅层。
于上述实施例中的沟槽型IGBT半导体器件结构中，由于采用了沟槽发射极，将沟道从横向变为纵向，减小了沟槽型IGBT器件结构沟道电阻；采用沟槽发射极结构，可以缩小元胞尺寸，大大提高元胞密度，每个芯片的沟道总宽度增加，减小了沟道电阻。
进一步地，在本申请的一个实施例中提供的一种沟槽型IGBT半导体器件结构中，如图5所示，还包括缓冲层80，缓冲层80位于所述第一导电类型的衬底10远离第二导电类型的漂移区20的表面。
进一步地，在本申请的一个实施例中提供的一种沟槽型IGBT半导体器件结构中，如图6所示，所述沟槽型IGBT器件结构还包括集电极90，集电极90位于缓冲层80远离第二导电类型的漂移区20的表面。
进一步地，在本申请的一个实施例中提供的一种沟槽型IGBT半导体器件结构中，如图7所示，所述沟槽型IGBT器件结构还包括栅极引出电极36、发射极引出电极73及集电极引出电极91。发射极引出电极73与沟槽发射极70电连接；栅极引出电极36位于栅极导电层35远离第一导电类型的衬底10的表面；集电极引出电极91位于集电极90远离所述第一导电类型的衬底10的表面。
于上述实施例中，通过设置栅极引出电极，便于经由栅极引出电极向栅极施加驱动电压；通过设置集电极引出电极，便于经由集电极引出电极输出或输出电流；通过设置发射极引出电极，便于经由发射极引出电极输出或输出电流。
具体的，于上述实施例中的沟槽型IGBT半导体器件结构中，栅极导电层可以包括但不仅限于多晶硅栅极，具体的，栅极导电层可以包括掺杂多晶硅栅极。
具体的，于上述实施例中，如图7所示，可以采用离子注入工艺形成第一导电类型的阱区40、第二导电类型的第一掺杂区50及第二导电类型的第二掺杂区60。第一导电类型的阱区40可以为基区，第二导电类型的第一掺杂区50可以为源区；更为具体的，第二导电类型的第一掺杂区50为重掺杂区域，而第一导电类型的衬底10、第二导电类型的漂移区20、第一导电类型的阱区40可均为轻掺杂区域；所谓“重掺杂区域”是指掺杂浓度大于等于1×1018atom/cm3的区域，所谓“轻掺杂区域”是指掺杂浓度小于1×1018atom/cm3的区域。
在上述各沟槽栅型IGBT半导体器件沟槽栅型IGBT半导体器件的制备方法中，在本申请的一个示例中，第一导电类型可以为P型，且第二导电类型可以为N型；在另一个示例中，第一导电类型也可以为N型，且第二导电类型可以为P型。
需要说明的是，在上述实施例中，可以通过离子注入的能量来控制第一导电类型的注入区域的深度，即第一导电类型的注入区域的深度越大所需的离子注入能量越大。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种沟槽型IGBT器件结构，其特征在于，包括：
第一导电类型的衬底；
第二导电类型的漂移区，形成于所述第一导电类型的衬底内；
沟槽栅极，位于所述第二导电类型的漂移区内；所述沟槽栅极包括：
第一栅极导电层；
第一栅氧化层，位于所述第一栅极导电层与所述第二导电类型的漂移区之间；
绝缘隔离层，覆盖所述第一栅极导电层及所述第一栅氧化层的上表面；
第二栅极导电层，位于所述绝缘隔离层的上表面；
第二栅氧化层，位于所述绝缘隔离层的上表面，且位于所述第二栅极导电层与所述第二导电类型的漂移区之间。
2.根据权利要求1所述的沟槽型IGBT器件结构，其特征在于，还包括：
第一导电类型的阱区，位于所述第二导电类型的漂移区上；所述沟槽栅极贯穿所述第一导电类型的阱区并延伸至所述第二导电类型的漂移区内。
3.根据权利要求2所述的沟槽型IGBT器件结构，其特征在于，还包括：
第二导电类型的第一掺杂区，位于所述第一导电类型的阱区内；所述沟槽栅极贯穿所述第二导电类型的第一掺杂区及所述第一导电类型的阱区并延伸至所述第二导电类型的漂移区内；
第二导电类型的第二掺杂区，位于所述第一导电类型的阱区内，且位于相邻所述第二导电类型的第一掺杂区之间。
4.根据权利要求3所述的沟槽型IGBT器件结构，其特征在于，所述第二栅极导电层及所述第二栅氧化层均贯穿所述第二导电类型的第一掺杂区及所述第一导电类型的阱区并延伸至所述第二导电类型的漂移区内。
5.根据权利要求3所述的沟槽型IGBT器件结构，其特征在于，所述第二导电类型的第二掺杂区的深度小于所述第二导电类型的第一掺杂区的深度，且所述第二导电类型的第一掺杂区的深度小于所述第一导电类型的阱区的深度。
6.根据权利要求1-5中任一项所述的沟槽型IGBT器件结构，其特征在于，所述绝缘隔离层的厚度大于所述第一栅氧化层的厚度及所述第二栅氧化层的厚度。
7.根据权利要求1-5中任一项所述的沟槽型IGBT器件结构，其特征在于：所述绝缘隔离层包括氧化层。
8.根据权利要求1-5中任一项所述的沟槽型IGBT器件结构，其特征在于：所述第一栅极导电层经由导电结构接地。
9.根据权利要求1-5中任一项所述的沟槽型IGBT器件结构，其特征在于，所述第一导电类型包括P型且所述第二导电类型包括N型。
10.根据权利要求1-5中任一项所述的沟槽型IGBT器件结构，其特征在于，所述第一导电类型包括N型且所述第二导电类型包括P型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010217174.9A CN111261712A (zh) | 2020-03-25 | 2020-03-25 | 沟槽型igbt器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010217174.9A CN111261712A (zh) | 2020-03-25 | 2020-03-25 | 沟槽型igbt器件结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111261712A true CN111261712A (zh) | 2020-06-09 |
Family
ID=70955018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010217174.9A Pending CN111261712A (zh) | 2020-03-25 | 2020-03-25 | 沟槽型igbt器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111261712A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112802895A (zh) * | 2021-01-06 | 2021-05-14 | 江苏东海半导体科技有限公司 | 一种低电容分栅沟槽igbt器件中间隔离氧化层的制作 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740612A (zh) * | 2008-11-14 | 2010-06-16 | 半导体元件工业有限责任公司 | 用于具有槽屏蔽电极的半导体器件的接触结构和方法 |
| CN102403339A (zh) * | 2010-09-14 | 2012-04-04 | 株式会社东芝 | 半导体装置 |
| US20140003109A1 (en) * | 2012-06-28 | 2014-01-02 | Hitachi, Ltd. | Semiconductor device and power conversion device using same |
| US20140077256A1 (en) * | 2012-08-21 | 2014-03-20 | Rohm Co., Ltd. | Semiconductor device |
| US20160149034A1 (en) * | 2014-11-26 | 2016-05-26 | Sinopower Semiconductor, Inc. | Power semiconductor device having low on-state resistance |
| US20170213908A1 (en) * | 2014-07-25 | 2017-07-27 | United Silicon Carbide, Inc. | Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same |
| US20180301553A1 (en) * | 2017-04-13 | 2018-10-18 | Infineon Technologies Austria Ag | Semiconductor Device Comprising a Trench Structure |
| TW201839999A (zh) * | 2016-12-22 | 2018-11-01 | 日商瑞薩電子股份有限公司 | 溝槽式閘極igbt |
| CN110047918A (zh) * | 2018-01-17 | 2019-07-23 | 富士电机株式会社 | 半导体装置 |
-
2020
- 2020-03-25 CN CN202010217174.9A patent/CN111261712A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740612A (zh) * | 2008-11-14 | 2010-06-16 | 半导体元件工业有限责任公司 | 用于具有槽屏蔽电极的半导体器件的接触结构和方法 |
| CN102403339A (zh) * | 2010-09-14 | 2012-04-04 | 株式会社东芝 | 半导体装置 |
| US20140003109A1 (en) * | 2012-06-28 | 2014-01-02 | Hitachi, Ltd. | Semiconductor device and power conversion device using same |
| US20140077256A1 (en) * | 2012-08-21 | 2014-03-20 | Rohm Co., Ltd. | Semiconductor device |
| US20170213908A1 (en) * | 2014-07-25 | 2017-07-27 | United Silicon Carbide, Inc. | Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same |
| US20160149034A1 (en) * | 2014-11-26 | 2016-05-26 | Sinopower Semiconductor, Inc. | Power semiconductor device having low on-state resistance |
| TW201839999A (zh) * | 2016-12-22 | 2018-11-01 | 日商瑞薩電子股份有限公司 | 溝槽式閘極igbt |
| US20180301553A1 (en) * | 2017-04-13 | 2018-10-18 | Infineon Technologies Austria Ag | Semiconductor Device Comprising a Trench Structure |
| CN110047918A (zh) * | 2018-01-17 | 2019-07-23 | 富士电机株式会社 | 半导体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112802895A (zh) * | 2021-01-06 | 2021-05-14 | 江苏东海半导体科技有限公司 | 一种低电容分栅沟槽igbt器件中间隔离氧化层的制作 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7394144B2 (en) | Trench semiconductor device and method of manufacturing it | |
| US8415671B2 (en) | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices | |
| US5702961A (en) | Methods of forming insulated gate bipolar transistors having built-in freewheeling diodes and transistors formed thereby | |
| JP3979788B2 (ja) | 炭化ケイ素ディバイス | |
| US20170213908A1 (en) | Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same | |
| JP3573149B2 (ja) | 炭化珪素半導体装置 | |
| CN111403486B (zh) | 一种沟槽型mosfet结构及其制作方法 | |
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| JP4159651B2 (ja) | 低減された電界を備えた絶縁ゲートバイポーラトランジスタ | |
| CN114284358A (zh) | 一种碳化硅功率器件及其制备方法 | |
| JP4965756B2 (ja) | 半導体装置 | |
| CN111261713B (zh) | 沟槽型igbt器件结构 | |
| US20220238698A1 (en) | Mos-gated trench device using low mask count and simplified processing | |
| EP0454201A2 (en) | A semiconductor device comprising a thyristor | |
| CN117410344A (zh) | 一种π型沟槽栅碳化硅MOSFET器件及其制备方法 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| US20230261073A1 (en) | Semiconductor power devices having multiple gate trenches and methods of forming such devices | |
| CN111261712A (zh) | 沟槽型igbt器件结构 | |
| CN211480037U (zh) | 沟槽型igbt器件结构 | |
| CN115148826A (zh) | 一种深沟槽碳化硅jfet结构的制作方法 | |
| CN213124445U (zh) | 一种新型碳化硅沟槽式绝缘栅双极晶体管 | |
| CN113097297A (zh) | 功率器件结构及制作方法 | |
| CN113140632B (zh) | 沟槽型mosfet器件及其制备方法 | |
| CN116387348B (zh) | 一种精确控制短沟道的平面型SiC MOSFET及其制造方法 | |
| CN117238968B (zh) | 一种沟槽栅碳化硅mosfet器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200609 |