CN110047918A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110047918A
CN110047918A CN201910003907.6A CN201910003907A CN110047918A CN 110047918 A CN110047918 A CN 110047918A CN 201910003907 A CN201910003907 A CN 201910003907A CN 110047918 A CN110047918 A CN 110047918A
Authority
CN
China
Prior art keywords
area
region
gate trench
table top
emitter region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910003907.6A
Other languages
English (en)
Inventor
内藤达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN110047918A publication Critical patent/CN110047918A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供半导体装置，具备在半导体基板的内部与栅极沟槽部接触而设置的台面部，台面部在上表面的端部具有与栅极沟槽部接触的肩部，肩部具有向外侧凸的形状，台面部设置有第一导电型的发射区，其在半导体基板的上表面与漂移区之间与栅极沟槽部接触，并且掺杂浓度比漂移区高，与栅极沟槽部接触的位置处的发射区的下端在深度方向上配置于比台面部的短边方向的中央处的发射区的下端更深的位置。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，公知具备栅极沟槽和台面部的半导体装置(例如，参照专利文献1)。
专利文献1：国际公开第2017/006711号
发明内容
技术问题
台面部的上表面与发射电极等电极连接。因此，优选地，在台面部的上表面，使能够与电极连接的有效宽度大。
技术方案
为了解决上述课题，在本发明的一个方式中提供了一种半导体装置，其具备设置有第一导电型的漂移区的半导体基板。半导体装置可以具备栅极沟槽部，其在半导体基板的深度方向上从半导体基板的上表面设置到到达漂移区的位置，并且，在半导体基板的上表面沿预先设定的长边方向延伸地设置。半导体装置可以具备台面部，其在半导体基板的内部与栅极沟槽部接触地设置。台面部在上表面的端部可以具有与栅极沟槽部接触的肩部。在与长边方向垂直的短边剖面中，在将台面部侧作为内侧并将栅极沟槽部侧作为外侧的情况下，肩部可以具有向外侧凸的形状。台面部可以设置有第一导电型的发射区，其在半导体基板的上表面与漂移区之间与栅极沟槽部接触，并且其掺杂浓度比漂移区高。在将与深度方向和长边方向这两者垂直的方向作为短边方向的情况下，与栅极沟槽部接触的位置处的发射区的下端可以在深度方向上配置于比台面部的短边方向上的中央处的发射区的下端更深的位置。
肩部可以具有相对于半导体基板的上表面大致垂直地连接的侧壁。短边剖面中的肩部的曲率半径可以小于深度方向上的栅极沟槽部的中央位置处的台面部在短边方向上的宽度的15％。
发射区可以具有上侧区域和下侧区域，所述上侧区域包含台面部的中央，所述下侧区域在发射区与栅极沟槽部接触的区域从上侧区域向下方突出地设置。下侧区域可以在比下侧区域与上侧区域连接的连接部分更靠下侧的位置具有短边宽幅部分，所述短边宽幅部分在短边方向上的宽度比连接部分大。
发射区可以具有上侧区域和下侧区域，所述上侧区域包含台面部的中央，所述下侧区域在发射区与栅极沟槽部接触的区域从上侧区域向下方突出地设置。在短边剖面中，上侧区域的下表面可以与下侧区域的侧面大致垂直地连接。
在短边剖面中，上侧区域的下表面与下侧区域的侧面所成的角度可以小于上侧区域的上表面与肩部的侧壁所成的角度。
在发射区与栅极沟槽部接触的区域，发射区在深度方向上的掺杂浓度分布可以在与连接部分对应的位置具有极小值。
在台面部与栅极沟槽部接触的区域的、与台面部的短边方向垂直的长边剖面上，下侧区域在比下侧区域与上侧区域连接的连接部分更靠下侧的位置具有长边宽幅部分，所述长边宽幅部分在长边方向上的宽度比连接部分大。
长边宽幅部分在长边方向上比连接部分突出的长度可以是0.1μm以上且0.3μm以下。
台面部可以具有第二导电型的基区和第二导电型的接触区，所述第二导电型的基区设置于发射区的下方，所述第二导电型的接触区在长边方向上与发射区交替地配置，其掺杂浓度比基区高。接触区可以与上侧区域和下侧区域的连接部分接触。
此外，上述的发明内容并非列举了本发明是全部的必要特征。另外，这些特征组的子组合也能够成为发明。
附图说明
图1是表示本发明的一个实施方式的半导体装置100的上表面的结构的图。
图2是将图1中的区域130的附近放大的图。
图3是表示图2中的A-A剖面的一例的图。
图4是将图3中的区域132的附近放大的图。
图5是表示肩部104附近的一例的放大图。
图6是表示肩部104附近的其他例的放大图。
图7是表示比较例的台面部160的一例的图。
图8是表示图2中的B-B剖面的一例的图。
图9是表示栅极金属层46与栅极导电部44的连接结构的其他例的图。
图10是表示发射区12的下侧区域112的、YZ剖面上的形状的其他例的图。
图11是说明发射区12在深度方向上的掺杂浓度分布的图。
图12是说明发射区12在深度方向上的掺杂浓度分布的图。
图13A是表示图2中的D-D剖面的一例的图。
图13B是表示比较例中的D-D剖面的图。
图14是说明半导体装置100的栅极沟槽部40和发射区12的制造工序的一部分的图。
附图标记说明
10半导体基板、11阱区、12发射区、14基区、15接触区、16积累区、18漂移区、20缓冲区、21上表面、22集电区、23下表面、26层间绝缘膜、30虚设沟槽部、32虚设绝缘膜、34虚设导电部、39延伸部、40栅极沟槽部、41前端部、42栅极绝缘膜、44栅极导电部、45栅极流道、46栅极金属层、52发射电极、54接触孔、55接触孔、56接触孔、57连接部、58集电电极、60台面部、61下端、70晶体管部、71肩部、90边缘终端结构部、100半导体装置、102上表面、104肩部、106下端、108下端、109下表面、110上侧区域、112下侧区域、113连接部分、114侧壁、115离子注入区域、116栅极焊盘、118发射极焊盘、119短边宽幅部分、120侧壁、121活性部、122下表面、123分布、124长边宽幅部分、125分布、126凹陷部分、128侧壁、129位置、130区域、132区域、140外周端、142栅极沟槽、145上端、160台面部
具体实施方式
以下，通过发明的实施方式说明本发明，但以下的实施方式并不对本发明进行限定。另外，并非在实施方式中说明的全部的特征组合对于发明的解决方案都是必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，另一侧称为“下”。将基板、层或其他部件的两个主面之中的一个面称为上表面，另一个面称为下表面。“上”、“下”的方向不限于重力方向、或者在组装半导体装置时向基板等安装的安装方向。
在本说明书中，存在使用X轴、Y轴和Z轴这些正交坐标轴来说明技术事项的情况。在本说明书中，将与半导体基板的上表面平行的面设为XY面，将与半导体基板的上表面垂直的深度方向设为Z轴。
在各实施例中，示出了第一导电型为N型、第二导电型为P型的例子，但也可以是第一导电型为P型、第二导电型为N型。在该情况下，各实施例中的基板、层、区域等的导电型分别为相反的极性。另外，在本说明书中，在记载为P+型(或N+型)的情况下，意味着掺杂浓度比P型(或N型)高，在记载为P-型(或N-型)的情况下，意味着掺杂浓度比P型(或N型)低。
在本说明书中，掺杂浓度是指施主或受主化后的杂质的浓度。在本说明书中，存在将作为施主与受主的浓度差的净掺杂浓度作为掺杂浓度的情况。另外，存在将掺杂区域中的掺杂浓度分布的峰值作为该掺杂区域中的掺杂浓度的情况。
图1是表示本发明的一个实施方式的半导体装置100的上表面的结构的图。半导体装置100具备半导体基板10。半导体基板10可以是硅基板，也可以是碳化硅基板，还可以是氮化镓等氮化物半导体基板等。本例的半导体基板10是硅基板。在本说明书中，将从上表面观察时的半导体基板10的外周的端部设为外周端140。从上表面观察是指，从半导体基板10的上表面侧与Z轴平行地观察的情况。
半导体装置100具备活性部121和边缘终端结构部90。活性部121是在将半导体装置100控制为导通状态的情况下，主电流在半导体基板10的上表面与下表面之间流动的区域。即，是电流从半导体基板10的上表面向下表面、或从下表面向上表面沿深度方向在半导体基板10的内部流动的区域。
在图1的例子中，设置有栅极流道45的区域也被包含在活性部121中。从半导体基板10的上表面观察时，活性部121也能够被设为设置有发射电极的区域、以及被设置有发射电极的区域夹着的区域。在图1的例子中，在晶体管部70的上方设置有发射电极。
在活性部121设置有晶体管部70。晶体管部70包含绝缘栅型双极晶体管(IGBT)等晶体管。在活性部121，除了晶体管部70之外，也可以设置有作为续流二极管(FWD)而发挥功能的二极管部。该情况下，在各二极管部，在与半导体基板10的下表面接触的区域设置有N+型的阴极区。在本例的半导体装置100中，与半导体基板10的下表面接触的区域中的除阴极区以外的区域是P+型的集电区。
边缘终端结构部90在半导体基板10的上表面设置于活性部121与半导体基板10的外周端140之间。边缘终端结构部90可以在半导体基板10的上表面以包围活性部121的方式被配置为环状。本例的边缘终端结构部90沿半导体基板10的外周端140配置。边缘终端结构部90缓解半导体基板10的上表面侧的电场集中。边缘终端结构部90具有例如保护环、场板、降低表面电场以及将它们组合的结构。
在半导体基板10的上表面，在边缘终端结构部90与活性部121之间设置有栅极金属层46。在栅极金属层46与半导体基板10之间设置有层间绝缘膜，但在图1中省略图示。
栅极金属层46可以被设置为，在从半导体基板10的上表面观察时包围活性部121。栅极金属层46与设置于活性部121的外部的栅极焊盘116电连接。栅极焊盘116可以设置于栅极金属层46与活性部121之间。在栅极金属层46与活性部121之间，可以设置与发射电极电连接的发射极焊盘118等焊盘。
栅极金属层46可以由铝或铝-硅合金形成。栅极金属层46与晶体管部70电连接，向晶体管部70供给栅极电压。
栅极流道45与栅极金属层46电连接，并延伸至与活性部121重叠的位置。至少一个栅极流道45可以将活性部121沿Y轴方向横断地设置。栅极流道45向晶体管部70供给栅极电压。栅极流道45可以由掺杂了杂质的多晶硅等半导体材料形成，也可以由金属形成。栅极流道45设置于半导体基板10的上方或内部，半导体基板10与栅极流道45被绝缘膜绝缘。
图2是将图1中的区域130的附近放大的图。本例的半导体装置100具备设置于半导体基板10的内部的栅极沟槽部40、虚设沟槽部30、发射区12、基区14、接触区15、积累区16和阱区11。在本说明书中，存在将栅极沟槽部40或虚设沟槽部30仅称为沟槽部的情况。
积累区16不在半导体基板10的上表面露出。在图2中，在与半导体基板10的上表面平行的XY面内，用虚线表示设置有积累区16的区域。另外，本例的半导体装置100具备设置于半导体基板10的上表面的上方的发射电极52和栅极金属层46。发射电极52与栅极金属层46相互分离地设置。
在发射电极52和栅极金属层46与半导体基板10的上表面之间设置有层间绝缘膜，但在图2中省略图示。在本例的层间绝缘膜中，接触孔54、接触孔55和接触孔56贯通该层间绝缘膜而设置。
发射电极52通过接触孔54与半导体基板10的上表面的发射区12、接触区15和基区14接触。本例的接触孔54设置于各沟槽部之间。另外，发射电极52通过接触孔56与虚设沟槽部30内的虚设导电部连接。在发射电极52与虚设导电部之间可以设置连接部57，所述连接部57由掺杂有杂质的多晶硅等具有导电性的材料形成。连接部57设置于半导体基板10的上表面。在本例中，接触孔56配置于X轴方向上的虚设沟槽部30的前端。在连接部57与半导体基板10之间设置有绝缘膜。
栅极金属层46通过接触孔55与栅极流道45接触。栅极流道45由掺杂有杂质的多晶硅等形成。栅极流道45在半导体基板10的上表面与栅极沟槽部40内的栅极导电部连接。栅极流道45不与虚设沟槽部30内的虚设导电部连接。本例的栅极流道45从接触孔55的下方设置到栅极沟槽部40的前端部41。在栅极沟槽部40的前端部41，栅极导电部在半导体基板10的上表面露出，并与栅极流道45接触。在栅极流道45与半导体基板10之间设置有绝缘膜。在其他例中，半导体装置100不具有栅极流道45，栅极金属层46也可以与栅极沟槽部40直接连接。
在栅极流道45与半导体基板10之间设置有氧化膜等绝缘膜。在栅极沟槽部40的前端部41，栅极导电部在半导体基板10的上表面露出。栅极导电部的上方的绝缘膜设置有将栅极导电部与栅极流道45连接的接触孔。应予说明，在图2中在俯视时，存在发射电极52与栅极流道45重叠的部位，但发射电极52与栅极流道45隔着未图示的绝缘膜而相互电绝缘。
发射电极52和栅极金属层46由含有金属的材料形成。例如，各电极的至少一部分的区域由铝或铝-硅合金形成。各电极可以在由铝等形成的区域的下层具有由钛或钛化合物等形成的势垒金属，也可以在接触孔内具有由钨等形成的插头。
一个以上的栅极沟槽部40和一个以上的虚设沟槽部30在半导体基板10的上表面沿预定的排列方向隔开预定的间隔而排列。图2中的排列方向是Y轴方向。在本说明书中，存在将排列方向称为短边方向的情况。在晶体管部70，一个以上的栅极沟槽部40和一个以上的虚设沟槽部30沿排列方向交替地配置。
本例的栅极沟槽部40可以具有两个延伸部39和前端部41，所述两个延伸部39沿与排列方向垂直的延伸方向(在本例中是X轴方向)平行地延伸，所述前端部41在延伸部39的前端将两个延伸部39连接。在本说明书中，存在将延伸方向称为长边方向的情况。优选地，前端部41的至少一部分在半导体基板10的上表面形成为曲线状。通过将栅极沟槽部40的两个延伸部39的前端连接，从而能够缓解延伸部39的端部处的电场集中。
在栅极沟槽部40的各延伸部39之间设置有一个以上虚设沟槽部30。虚设沟槽部30与栅极沟槽部40同样地可以具有将两个延伸部的前端连接的前端部。在本例中，在栅极沟槽部40的各延伸部39之间配置有具有两个延伸部和前端部的虚设沟槽部30。其他例的虚设沟槽部30也可以不具有前端部而是直线形状。虚设沟槽部30设置于不与栅极流道45重叠的位置。
发射电极52设置于栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14和接触区15的上方。阱区11从活性部121的设置有栅极金属层46一侧的端部起以预定的范围设置。阱区11与接触孔54的长边方向的端部在XY面内分离地设置。阱区11的扩散深度可以比栅极沟槽部40的深度深。栅极沟槽部40的、靠栅极金属层46侧的一部分的区域配置于阱区11。
在晶体管部70，设置有一个以上被各沟槽部夹持的台面部60。台面部60是指，在被沟槽部夹持的半导体基板10的区域中比沟槽部的最深的底部更靠上表面侧的区域。
在各台面部60设置有基区14。基区14是掺杂浓度比阱区11低的P-型。在台面部60的基区14的上表面，设置有掺杂浓度比基区14高的P+型的接触区15。另外，在基区14的上表面，选择性地形成有掺杂浓度比半导体基板10高的N+型的发射区12。
接触区15和发射区12分别从相邻的一个沟槽部设置到另一个沟槽部。接触区15和发射区12被设置为，沿沟槽部的延伸方向(X轴方向)交替地在半导体基板10的上表面露出。
在其他例的台面部60，接触区15和发射区12也可以沿延伸方向设置为条状。例如，在与沟槽部相邻的区域设置有发射区12，在被发射区12夹持的区域设置接触区15。
接触孔54设置于接触区15和发射区12的各区域的上方。接触孔54不设置于与基区14和阱区11对应的区域。
在半导体基板10的上表面，阱区11可以从接触区15中的在Y轴方向上最靠端部地配置的接触区15起，向栅极金属层46的方向分离地设置。在半导体基板10的上表面，基区14在阱区11与接触区15之间露出。
图3是表示图2中的A-A剖面的一例的图。本例的A-A剖面是YZ面。本例的半导体装置100在该剖面中具有半导体基板10、层间绝缘膜26、发射电极52和集电电极58。层间绝缘膜26是添加了例如硼和磷等杂质的硅酸盐玻璃。层间绝缘膜26在半导体基板10的上表面21选择性地形成。发射电极52设置于半导体基板10和层间绝缘膜26的上表面。集电电极58设置于半导体基板10的下表面23。
半导体基板10设置有N-型的漂移区18。本例的漂移区18是半导体基板10中未形成发射区12、基区14、积累区16、缓冲区20和集电区22而残存的区域。
在半导体基板10的上表面21与漂移区18之间设置有P-型的基区14。基区14可以通过从半导体基板10的上表面21注入硼等P型的杂质而形成。
在基区14的上表面设置有N+型的发射区12。发射区12可以通过从半导体基板10的上表面21注入磷等N型的杂质而形成。
在漂移区18与基区14之间设置有N+型的积累区16。积累区16可以通过从半导体基板10的上表面21注入磷或质子等N型的杂质而形成。
在本例中，栅极沟槽部40和虚设沟槽部30从半导体基板10的上表面21贯通发射区12、基区14和积累区16而设置。本例的栅极沟槽部40和虚设沟槽部30的底部配置于漂移区18内。此外，所谓的沟槽部贯通各区域并不限定于以在掺杂杂质而形成各区域之后形成沟槽部的顺序来制造的情况。所谓的沟槽部贯通各区域也包括在形成沟槽部之后在沟槽部之间形成各区域的情况。
缓冲区20设置于漂移区18的下表面侧。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20可以作为场截止层而发挥功能，所述场截止层防止从基区14的下表面侧扩展的耗尽层到达P+型的集电区22。在缓冲区20的下表面侧设置有P+型的集电区22。
栅极沟槽部40具有栅极绝缘膜42和栅极导电部44。栅极绝缘膜42覆盖栅极沟槽的内壁而设置。栅极绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部被栅极绝缘膜42覆盖。即，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44在深度方向上至少包含与相邻的基区14相对的区域。该剖面中的栅极沟槽部40在半导体基板10的上表面21被层间绝缘膜26覆盖。在对栅极导电部44施加预定的电压时，在基区14中的与栅极沟槽部40接触的界面的表层形成有沟道。
本例的虚设沟槽部30具有虚设绝缘膜32和虚设导电部34。虚设绝缘膜32覆盖虚设沟槽的内壁而设置。虚设导电部34设置于虚设沟槽部30的内部，并且被虚设绝缘膜32覆盖。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。例如，虚设导电部34由多晶硅等导电材料形成。虚设导电部34可以在深度方向上具有与栅极导电部44相同的长度。该剖面上的虚设沟槽部30在半导体基板10的上表面21被层间绝缘膜26覆盖。
通过设置虚设沟槽部30，从而能够提高载流子的积累效果而促进传导率调制，能够降低导通电压。另外，通过调整虚设沟槽部30相对于栅极沟槽部40的比例，从而能够调整半导体装置100的开关速度。
图4是将图3中的区域132的附近放大的图。此外，图4所示的各部件的尺寸比与图3所示的各部件的尺寸比并非严格一致。如上所述，栅极沟槽部40在半导体基板10的深度方向(Z轴方向)上从半导体基板10的上表面21设置到到达漂移区18的位置。
台面部60在半导体基板10的内部与沟槽部在Y轴方向上接触地设置。图4所示的台面部60被栅极沟槽部40和虚设沟槽部30夹持，但台面部60既可以被两个栅极沟槽部40夹持，也可以被两个虚设沟槽部30夹持。
台面部60具有上表面102。上表面102是指台面部60的配置于最上侧(Z轴方向正侧)的面。作为一例，上表面102配置于与半导体基板10的上表面21相同高度的位置(Z轴方向上的位置)。
台面部60在上表面102的Y轴方向上的端部具有肩部104。图4所示的台面部60的一个肩部104与栅极沟槽部40接触，另一个肩部104与虚设沟槽部30接触。在本说明书中，说明与栅极沟槽部40接触的肩部104及其周边的结构，但与虚设沟槽部30接触的肩部104及其周边也可以具有同样的结构。
肩部104在图4所示的剖面(YZ剖面。在本说明书中，存在称为短边剖面的情况)具有向外侧凸的形状。应予说明，以肩部104为基准，将台面部60侧(Y轴方向负侧和Z轴方向负侧)设为内侧，将栅极沟槽部40侧和层间绝缘膜26侧(Y轴方向正侧和Z轴方向正侧)设为外侧。肩部104不设置于比上表面102高的位置。
肩部104在YZ剖面上的形状既可以由两条以上的直线构成，也可以由直线和向外侧凸的曲线的组合而构成。作为一例，如图4所示，肩部104在YZ剖面上的形状可以由与上表面102对应的直线、以及与栅极沟槽部40的侧壁对应的直线构成。另外，该两条直线的交点可以用向外侧凸的曲线进行倒圆。另外，肩部104在YZ剖面上的形状也可以包含随着从上表面102朝向栅极沟槽部40的侧壁而斜率的绝对值逐渐增加的多条直线。即，肩部104也可以具有以多条直线近似向外侧凸的曲线的形状。
如上所述，在台面部60设置有N+型的发射区12，所述发射区12在半导体基板10的上表面21与漂移区18之间与栅极沟槽部40接触，并且其掺杂浓度比漂移区18高。在本说明书中，将与深度方向(Z轴方向)和长边方向(X轴方向)这两者垂直的方向设为短边方向(Y轴方向)。
发射区12具有上侧区域110和下侧区域112。上侧区域110是包含短边方向上的台面部60的中央的区域。在本说明书中，将短边方向上的台面部60的中央的、发射区12的下端设为下端106。上侧区域110可以是发射区12中的、比下端106更靠上侧的区域。
下侧区域112配置于与栅极沟槽部40接触的区域。下侧区域112在与栅极沟槽部40接触的区域从上侧区域110向下方突出地设置。将下侧区域112的下端设为下端108。下端108与栅极沟槽部40接触，并且，是下侧区域112中配置于最下侧的点。下侧区域112的下端108在深度方向上配置于比台面部60的中央处的发射区12的下端106更深的位置(即下侧)。下侧区域112的短边方向上的厚度可以是台面部60的短边方向上的宽度的1/3以下，也可以是1/4以下，还可以是1/5以下。
根据半导体装置100，通过使台面部60的肩部104具有向外侧凸的形状，从而能够增大与接触孔54连接的上表面102的有效宽度。因此，对于设置于层间绝缘膜26的接触孔54的设计位置，容易确保裕度，台面部60的微型化变得容易。
另外，发射区12在与栅极沟槽部40接触的区域设置得更深。因此，发射区12容易与栅极导电部44相对。在肩部104具有向外侧凸的形状的结构中，如果从半导体基板10的上表面侧注入杂质而形成发射区12，则在与栅极沟槽部40接触的区域将发射区12形成得深比较困难。在本例中，例如在将栅极导电部44形成于栅极沟槽部40之后，沿倾斜的方向对台面部60注入杂质，由此，即使肩部104具有向外侧凸的形状，在与栅极沟槽部40接触的区域也能够容易地将发射区12形成得深。因此，阈值电压的控制性得以提高。即，根据半导体装置100，能够确保接触孔54的设计的裕度，并且能够提高阈值电压的控制性。
另外，通过使肩部104具有大致垂直的形状，从而能够在多个台面部60之间减少肩部104的形状偏差。即，可以像图7所示的肩部104那样，利用追加的蚀刻而不形成肩部104，因此不易产生形状偏差。发射区12等是通过从半导体基板10的上表面21侧注入杂质而形成，因此如果肩部104的形状产生偏差，则会导致与栅极沟槽部40相邻的发射区12的深度等产生偏差，阈值电压等产生偏差。
图5是表示肩部104附近的一例的放大图。如上所述，发射区12具有上侧区域110和下侧区域112。将从半导体基板10的上表面21(或台面部60的上表面102)到台面部60的中央处的上侧区域110的下端106为止的Z轴方向上的距离设为L2，将从半导体基板10的上表面21(或台面部60的上表面102)到下侧区域112的下端108为止的Z轴方向上的距离设为L1。距离L1比距离L2大。距离L1可以是距离L2的1.2倍以上，也可以是1.5倍以上，还可以是2倍以上。
本例的肩部104的外形在YZ剖面上由两条直线(上表面102和肩部104的侧壁114)规定。肩部104的侧壁114可以具有与栅极沟槽部40的侧壁相同的斜率。侧壁114相对于上表面102大致垂直地连接。在本例中，将YZ剖面上的肩部104的侧壁114与上表面102所成的角度设为θ1。θ1可以是88度以上且92度以下的范围，也可以是89度以上且91度以下的范围。另外，也可以是大于90度且95度以下，还可以是91度以上且93度以下。根据图4所示的结构，容易确保台面部60的上表面102的有效宽度。
另外，将上侧区域110的下表面122与下侧区域112的侧壁120所成的角度设为θ2。θ2可以是大致90度(即，大致垂直)。角度θ2可以比90度小。即，下表面122与侧壁120所成的角度可以是锐角。在其他例中，角度θ2也可以是90度以上。另外，在本说明书中，将下表面122延长至栅极沟槽部40的平面或曲面称为上侧区域110与下侧区域112的连接部分113。另外，角度θ2可以比角度θ1小。由此，能够提高阈值控制性，并且能够增大上表面102的有效宽度，能够减少肩部104的形状偏差。
图6是表示肩部104附近的其他例的放大图。本例的肩部104的外形由在YZ剖面向外侧凸的曲线规定。在本例中，如图4所示，将从半导体基板10的上表面到栅极沟槽部40的下端61为止的Z轴方向上的距离设为D，将距离半导体基板10的上表面D/2的深度位置设为中央位置。另外，将中央位置处的台面部60的短边方向上的宽度设为W1。肩部104的曲率半径可以小于宽度W1的15％，可以小于宽度W1的10％，也可以小于宽度W1的5％，还可以小于宽度W1的1％。肩部104的曲率半径可以比栅极沟槽部40的下端61的曲率半径小。肩部104的曲率半径可以比栅极绝缘膜42的厚度小。肩部104的曲率半径可以与在欲形成如图5所示那样的大致垂直的肩部104时由于蚀刻等而不可避免地形成的曲面的曲率半径相同。
另外，在将中央位置处的栅极沟槽部40的侧壁在YZ剖面上的切线延长到半导体基板10的上表面21的高度位置的情况下，将其与半导体基板10的上表面21交叉的位置设为位置129。在从接触孔54到位置129的部分，将台面部60的上端的配置于与半导体基板10的上表面21相同的高度的区域在Y轴方向上的长度设为L3。另外，将台面部60的上端的配置于比半导体基板10的上表面21更靠下侧的区域在Y轴方向上的长度设为L4。长度L3可以比长度L4大。长度L3可以是长度L4的2倍以上，也可以是10倍以上，还可以是100倍以上。根据图5所示的结构，也容易确保台面部60的上表面102的有效宽度。
图7是表示比较例的台面部160的一例的图。台面部160的肩部104具有向内侧凸的形状。在该情况下，如图7所示，与接触孔54连接的台面部60的上表面102的有效面积变小。另外，存在如下情况：在下侧区域112与上侧区域110之间，形成有反映了向内侧凸的形状的肩部104的离子注入区域115。在该情况下，如果例如下侧区域112形成得过深，则存在栅极阈值降低的可能性。
图8是表示图2中的B-B剖面的一例的图。B-B剖面是通过虚设沟槽部30的附近的XZ面。在X轴方向上设置有接触孔54的范围，在半导体基板10的上表面交替地配置有接触区15和发射区12。在不设置接触孔54的范围，在半导体基板10的上表面配置有基区14和阱区11。
栅极沟槽部40以被阱区11包围的方式配置。栅极沟槽部40经由配置于半导体基板10的上表面的上方的栅极流道45而与栅极金属层46连接。在栅极流道45与半导体基板10的上表面之间设置有绝缘膜。
在该情况下，在栅极导电部44与栅极金属层46之间移动的载流子的移动方向在栅极导电部44与栅极流道45的连接部分变化近90度。这里，如果与栅极沟槽部40相邻的半导体基板10的肩部71与图5等所示的肩部104同样地形成为大致垂直，则当施加栅极电压时，电场会集中于肩部71。
因此，优选地，肩部71如图8中虚线所示那样被蚀刻。例如，在形成栅极沟槽部40的沟槽之后，通过扩大掩模的开口进一步利用蚀刻形成浅的沟槽，从而形成具有向内侧凸的形状的肩部71。
但是，如果将活性部121的栅极沟槽部40的肩部104也与肩部71同样地形成为向内侧凸的形状，则如图7所示的比较例那样，与接触孔54连接的上表面102的面积变小。在本例中，活性部121中的与栅极沟槽部40相邻的台面部60的肩部104具有图1至图6中所说明的形状。与连接于栅极流道45的栅极沟槽部40相邻的肩部71和活性部121的与栅极沟槽部40相邻的肩部104可以具有不同的形状。
图9是表示栅极金属层46与栅极导电部44的连接结构的其他例的图。本例的半导体装置100不具备连接栅极金属层46与栅极导电部44的栅极流道45，栅极金属层46与栅极导电部44直接连接。具体来说，在覆盖栅极导电部44的层间绝缘膜26，在栅极导电部44的正上方设置有接触孔55。栅极金属层46通过接触孔55与栅极导电部44直接接触。
根据该结构，即使将与连接栅极金属层46的栅极沟槽部40相邻的肩部71以及活性部121的与栅极沟槽部40相邻的肩部104形成为大致垂直形状，电场也不会集中于肩部71。因此，能够使半导体装置100的制造工序简化。
图10是表示发射区12的下侧区域112的、YZ剖面上的形状的其他例的图。在本例中，将下侧区域112与上侧区域110连接的连接部分113处的、下侧区域112在Y轴方向上的长度设为L5。下侧区域112在比连接部分113更靠下侧的位置具有短边宽幅部分119，所述短边宽幅部分119在Y轴方向上的宽度比长度L5大。将短边宽幅部分119在Y轴方向上的最大长度设为L6。长度L6可以是长度L5的1.05倍以上，也可以是1.1倍以上，还可以是1.2倍以上。在本例中，上侧区域110的下表面122与下侧区域112的侧壁120所成的角度θ2是锐角。角度θ2可以是85度以下，也可以是80度以下。
图11和图12是说明发射区12的深度方向上的掺杂浓度分布的图。图12是表示图11中的C-C剖面处的掺杂浓度分布的一例的图。C-C剖面是与栅极沟槽部40的侧壁114相邻的剖面，是从上侧区域110的上端通过至下侧区域112的下端的剖面。C-C剖面可以是台面部60的与栅极沟槽部40的侧壁114连接的边界面，也可以是从侧壁114离开了微小的距离的剖面。作为一例，C-C剖面与侧壁114的距离是0.1μm以下。
如图12所示，在与栅极沟槽部40连接的区域，发射区12的深度方向上的掺杂浓度分布在与连接部分113对应的位置L8具有极小值n1。与连接部分113对应的位置可以是与连接部分113相同的深度位置，也可以是相对于与连接部分113相同的深度位置在预定的范围内位置。该预定的范围可以是1μm以下，也可以是0.5μm以下，还可以是0.2μm以下。另外，位置L8也可以配置于比连接部分113更靠上侧的位置。
在比位置L8更靠上侧的部分，由从台面部60的上表面102注入的掺杂剂扩散而得的掺杂浓度分布成为主导。在该分布125中，掺杂浓度从台面部60的上表面102附近向下侧逐渐降低。
在比位置L8更靠下侧的部分，由从台面部60的侧面注入的掺杂剂扩散而得的掺杂浓度分布成为主导。在该分布123中，在距台面部60的上表面102预定的深度的位置具有峰值。
在本例中，由于台面部60的肩部104具有近似垂直的形状，所以在栅极沟槽部40的附近，台面部60的上表面102的位置高。因此，分布125与分布123的距离比较大。通过将这些分布进行组合，从而发射区12的掺杂浓度分布在预定的位置L8具有极小值n1。
图13A是表示图2中的D-D剖面的一例的图。D-D剖面是与栅极沟槽部40相邻的区域的、台面部60中的XZ剖面(在本说明书中，存在称为长边剖面的情况)。D-D剖面与图11所示的C-C剖面同样地，可以是台面部60的与栅极沟槽部40的侧壁114接触的边界面，也可以是从侧壁114分离了微小的距离的剖面。作为一例，D-D剖面与侧壁114的距离是0.1μm以下。
下侧区域112在比连接部分113更靠下侧的部分具有长边宽幅部分124，所述长边宽幅部分124在X轴方向上的宽度比连接部分113大。在本例中，将连接部分113处的下侧区域112在X轴方向上的长度设为L9，并将长边宽幅部分124处的X轴方向上的最大的长度设为L10。本例的长度L10比长度L9大。长度L10可以是长度L9的1.05倍以上，可以是1.1倍以上，也可以是1.2倍以上。
长边宽幅部分124在X轴方向上比连接部分113突出的长度L11可以是0.1μm以上且0.3μm以下。该突出长度也可以是0.15μm以上且0.25μm以下。
另外，接触区15在X轴方向上与发射区12相邻地设置。接触区15与连接部分113连接，所述连接部分113是上侧区域110与下侧区域112连接的连接部分。即，接触区15被设置为进入发射区12的连接部分113处的凹陷部分126。
如图12中说明的那样，在连接部分113的附近，发射区12中的N型的掺杂浓度比较小。因此，如果为了形成P+型的接触区15而注入P型的掺杂剂并使其扩散，则连接部分113的附近的N型区域容易反转为P型。因此，发射区12和接触区15如图13A所示那样，形成为接触区15进入发射区12的连接部分113处的凹陷部分126的形状。
图13B是比较例的D-D剖面。如上所述，在连接部分113附近，P型的掺杂剂容易向发射区12的内部(例如X轴方向负侧)扩散。因此，深度方向上的P型的掺杂剂的扩散被抑制。如果P型的掺杂剂在深度方向上过于扩散，则接触区15覆盖发射区12的下表面109的面积变大。如果接触区15覆盖发射区12的下表面109，则作为沟道而发挥功能的区域在X轴方向上的长度减少。另外，在关断等时，空穴从发射区12的下表面109沿接触区15与发射区12的边界面通过接触区15。如果接触区15的掺杂剂(该情况下是受主)以接触区15覆盖发射区12的下表面109的方式扩散，则空穴的通过区域中的接触区15的掺杂浓度降低，空穴的导通电阻容易变高。其结果是，容易发生闩锁。
与此相比，根据图13A所示的结构，能够抑制接触区15覆盖发射区12的下表面109的情况。因此，能够确保沟道区域的长度。此外，由于也抑制了上述空穴通过区域中的接触区15的掺杂浓度降低，所以也能够抑制闩锁。
另外，将发射区12的下表面109与接触区15的侧壁128所成的角度设为θ3。角度θ3可以大于45度且小于135度。角度θ3也可以是60度以上且120度以下，还可以是80度以上且100度以下。
在没有凹陷部分126的情况下，如图13B所记载的那样，接触区15的掺杂剂(该情况下是受主)容易以覆盖发射区12的下表面109的方式扩散。在该情况下，从彼此为相同导电型的接触区15向基区14的掺杂浓度的等浓度面以向发射区12的下表面109的下表面浸出的方式分布。此外，在图13B中，用虚线表示接触区15和基区14的附近的等浓度面。因此，在将预定的掺杂浓度的等浓度面作为接触区15的侧壁128时，侧壁128与发射区12的下表面109所成的角度θ3’比135度大。
与此相比，根据图13A所示的结构，如上所述，由于P型的掺杂剂扩散至凹陷部分126，从而绕到发射区12的下表面109而扩散的P型的掺杂剂变少。其结果是，角度θ3比较小。此外，上述预定的掺杂浓度可以是从接触区15向基区14的掺杂浓度急剧变化的位置的等浓度面的掺杂浓度。更具体来说，上述预定的掺杂浓度可以是与发射区12的下表面109接触的基区14的掺杂浓度的最大值(峰值浓度)的3～30倍左右的等浓度面的掺杂浓度，例如是10倍的等浓度面的掺杂浓度。
图14是说明半导体装置100中的、栅极沟槽部40和发射区12的制造工序的一部分的图。首先，在栅极沟槽形成工序S1400中，在半导体基板10的表面形成栅极沟槽142。栅极沟槽142在与半导体基板10的上表面21接触的区域具有肩部104。在本例中，在形成栅极沟槽142之后，不对肩部104进行追加的蚀刻。
然后，在栅极导电部形成工序S1402，在栅极沟槽142的内壁形成栅极绝缘膜42和栅极导电部44。栅极绝缘膜42可以通过将半导体基板10氧化来形成。此外，以使栅极导电部44的上端145位于比半导体基板10的上表面21深的位置的方式形成栅极导电部44。在本例中，栅极导电部44的上端145设置于比肩部104更靠下侧的位置。栅极导电部44由例如掺杂了杂质的多晶硅形成。
在以填埋沟槽部内部的方式堆积多晶硅之后，进行多晶硅的蚀刻，使多晶硅的上表面位于沟槽内部。多晶硅的上表面中最上部的、距离半导体基板的上表面102的深度可以是0.1μm以上、0.7μm以下。
在形成栅极导电部44之后，将P型的杂质向半导体基板10的表面注入并扩散，形成基区14。P型的杂质例如是硼。基区14的扩散温度例如是1100度左右。此外，也可以在形成基区14之后形成栅极沟槽部40。
然后，在发射区形成工序S1404中，将N型的杂质向半导体基板10离子注入并扩散。N型的杂质例如是砷。N型的杂质的离子注入是将半导体基板10相对于注入方向倾斜1°以上且10°以下而进行(倾斜)的。此外，可以以半导体基板的定位平面或槽口为指标使半导体基板旋转，从而使离子的注入方向与旋转轴一致。该退火工序的温度可以比基区14的扩散温度低。该扩散工程的温度例如可以是1000度以下，也可以是850℃以上且1000℃以下。另外，将硼等P型的杂质向接触区15注入并使其扩散。发射区12和接触区15的杂质可以在同一个退火工序中扩散。
由此形成发射区12。此外，在S1404中，不仅对半导体基板10的上表面21注入杂质，还以栅极导电部44作为掩模，对栅极沟槽142的侧壁也注入杂质。在S1404中，杂质的注入方向相对于半导体基板10的上表面21的法线具有预定的斜率θ。斜率θ例如是5度至10度左右。利用这种方法，发射区12形成为与栅极沟槽142接触的部分最深。
如在图12中说明的那样，在上侧区域110，从半导体基板10的上表面21注入的、比较大量的杂质向下侧扩散。另一方面，在下侧区域112，从栅极沟槽142的侧壁注入的、比较少量的杂质进行扩散。因此，成为如图12所示的掺杂浓度分布。
以上，用实施方式说明了本发明，但本发明的技术范围不限定于上述实施方式所记载的范围。对于上述实施方式能够添加各种变更或改良，这对本领域技术人员来说是显而易见的。这些添加了变更或改良的形态也包含在本发明的技术范围内。
应该留意，关于在说明书和附图中所示的装置、系统、程序和方法中的动作、顺序、步骤和阶段等各处理的执行顺序，只要没有特别地明确说明“之前”、“先于”等，并且没有将在前的处理的输出用于在后的处理，则能够以任意的顺序实现。关于说明书和附图中的动作流程，即使出于方便而使用了“首先”、“然后”等进行说明，也并不意味着必须按照该顺序进行实施。

Claims (10)

1.一种半导体装置，其特征在于，具备设置有第一导电型的漂移区的半导体基板，所述半导体装置具备：
栅极沟槽部，其在所述半导体基板的深度方向上从所述半导体基板的上表面设置到到达所述漂移区的位置，并且，在所述半导体基板的上表面沿预先设定的长边方向延伸地设置；以及
台面部，其在所述半导体基板的内部与所述栅极沟槽部接触地设置，
所述台面部在上表面的端部具有与所述栅极沟槽部接触的肩部，
在与所述长边方向垂直的短边剖面中，在将所述台面部侧作为内侧，将所述栅极沟槽部侧作为外侧的情况下，所述肩部具有向外侧凸的形状，
在所述台面部设置有第一导电型的发射区，所述发射区在所述半导体基板的上表面与所述漂移区之间与所述栅极沟槽部接触，并且掺杂浓度比所述漂移区的掺杂浓度高，
在将与所述深度方向和所述长边方向这两者垂直的方向作为短边方向的情况下，与所述栅极沟槽部接触的位置处的所述发射区的下端在所述深度方向上配置在比所述台面部的所述短边方向上的中央处的所述发射区的下端更深的位置。
2.根据权利要求1所述的半导体装置，其特征在于，
所述肩部具有侧壁，所述侧壁相对于所述半导体基板的上表面大致垂直地连接。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述短边剖面中的所述肩部的曲率半径小于所述深度方向上的所述栅极沟槽部的中央位置处的所述台面部在所述短边方向上的宽度的15％。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述发射区具有：
上侧区域，其包含所述台面部的所述中央；以及
下侧区域，其在所述发射区与所述栅极沟槽部接触的区域从所述上侧区域向下方突出地设置，
所述下侧区域在比所述下侧区域与所述上侧区域连接的连接部分更靠下侧的位置具有短边宽幅部分，所述短边宽幅部分在所述短边方向上的宽度比所述连接部分在所述短边方向上的宽度大。
5.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述发射区具有：
上侧区域，其包含所述台面部的所述中央；以及
下侧区域，其在所述发射区与所述栅极沟槽部接触的区域从所述上侧区域向下方突出地设置，
在所述短边剖面中，所述上侧区域的下表面与所述下侧区域的侧面大致垂直地连接。
6.根据权利要求4或5所述的半导体装置，其特征在于，
在所述短边剖面中，所述上侧区域的下表面与所述下侧区域的侧面所成的角度小于所述上侧区域的上表面与所述肩部的侧壁所成的角度。
7.根据权利要求4至6中任一项所述的半导体装置，其特征在于，
在所述发射区与所述栅极沟槽部接触的区域，所述发射区的所述深度方向上的掺杂浓度分布在与所述下侧区域和所述上侧区域的连接部分对应的位置具有极小值。
8.根据权利要求4至7中任一项所述的半导体装置，其特征在于，
在所述台面部与所述栅极沟槽部接触的区域的、与所述台面部的所述短边方向垂直的长边剖面中，所述下侧区域在比所述下侧区域与所述上侧区域连接的连接部分更靠下侧的位置具有长边宽幅部分，所述长边宽幅部分在所述长边方向上的宽度比所述连接部分在所述长边方向上的宽度大。
9.根据权利要求8所述的半导体装置，其特征在于，
所述长边宽幅部分在所述长边方向上比所述连接部分突出的长度是0.1μm以上且0.3μm以下。
10.根据权利要求4至9中任一项所述的半导体装置，其特征在于，
所述台面部具有：
第二导电型的基区，其设置于所述发射区的下方；以及
第二导电型的接触区，其在所述长边方向上与所述发射区交替地配置，并且掺杂浓度比所述基区的掺杂浓度高，
所述接触区与所述下侧区域和所述上侧区域的连接部分接触。
CN201910003907.6A 2018-01-17 2019-01-03 半导体装置 Pending CN110047918A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018005955A JP7056163B2 (ja) 2018-01-17 2018-01-17 半導体装置
JP2018-005955 2018-01-17

Publications (1)

Publication Number Publication Date
CN110047918A true CN110047918A (zh) 2019-07-23

Family

ID=67214288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910003907.6A Pending CN110047918A (zh) 2018-01-17 2019-01-03 半导体装置

Country Status (3)

Country Link
US (1) US10847613B2 (zh)
JP (1) JP7056163B2 (zh)
CN (1) CN110047918A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797405A (zh) * 2019-10-22 2020-02-14 上海睿驱微电子科技有限公司 一种沟槽栅igbt半导体器件及其制备方法
CN111261712A (zh) * 2020-03-25 2020-06-09 广东芯聚能半导体有限公司 沟槽型igbt器件结构
CN112530805A (zh) * 2019-09-19 2021-03-19 无锡华润上华科技有限公司 横向双扩散金属氧化物半导体器件及制作方法、电子装置
CN114628323A (zh) * 2022-05-05 2022-06-14 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600867B2 (en) * 2017-05-16 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device having an emitter region and a contact region inside a mesa portion
WO2020075248A1 (ja) * 2018-10-10 2020-04-16 サンケン電気株式会社 半導体装置及びその製造方法
WO2020213254A1 (ja) * 2019-04-16 2020-10-22 富士電機株式会社 半導体装置および製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9512089D0 (en) 1995-06-14 1995-08-09 Evans Jonathan L Semiconductor device fabrication
JP5383009B2 (ja) * 2007-07-17 2014-01-08 三菱電機株式会社 半導体装置の設計方法
JP5405089B2 (ja) 2008-11-20 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2011148427A1 (en) * 2010-05-27 2011-12-01 Fuji Electric Co., Ltd. Mos-driven semiconductor device and method for manufacturing mos-driven semiconductor device
JP5630114B2 (ja) 2010-07-16 2014-11-26 トヨタ自動車株式会社 炭化珪素半導体装置
DE112013002518B4 (de) 2012-05-15 2018-01-11 Mitsubishi Electric Corporation Halbleiterbauteil und Verfahren zu dessen Herstellung
JP6311723B2 (ja) 2013-12-16 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
CN107210322B (zh) 2015-07-07 2020-11-06 富士电机株式会社 半导体装置
US10505028B2 (en) 2015-09-16 2019-12-10 Fuji Electric Co., Ltd. Semiconductor device including a shoulder portion and manufacturing method
JP6844138B2 (ja) 2015-09-16 2021-03-17 富士電機株式会社 半導体装置および製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530805A (zh) * 2019-09-19 2021-03-19 无锡华润上华科技有限公司 横向双扩散金属氧化物半导体器件及制作方法、电子装置
CN112530805B (zh) * 2019-09-19 2022-04-05 无锡华润上华科技有限公司 横向双扩散金属氧化物半导体器件及制作方法、电子装置
CN110797405A (zh) * 2019-10-22 2020-02-14 上海睿驱微电子科技有限公司 一种沟槽栅igbt半导体器件及其制备方法
CN111261712A (zh) * 2020-03-25 2020-06-09 广东芯聚能半导体有限公司 沟槽型igbt器件结构
CN114628323A (zh) * 2022-05-05 2022-06-14 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Also Published As

Publication number Publication date
JP2019125724A (ja) 2019-07-25
US10847613B2 (en) 2020-11-24
US20190221642A1 (en) 2019-07-18
JP7056163B2 (ja) 2022-04-19

Similar Documents

Publication Publication Date Title
CN110047918A (zh) 半导体装置
CN107112358B (zh) 半导体装置及半导体装置的制造方法
CN108604602B (zh) 半导体装置及半导体装置的制造方法
JP5001895B2 (ja) デルタ層を有する低オン抵抗のトレンチ型ｍｏｓｆｅｔ
JP2662217B2 (ja) 垂直ゲート半導体装置及びその製造方法
CN108695380B (zh) 半导体装置
CN107636835B (zh) 半导体装置及制造方法
US11569371B2 (en) Semiconductor device
CN108780809A (zh) Rc-igbt及其制造方法
CN107210322A (zh) 半导体装置
KR20080103539A (ko) 자기-바이어스 전극을 포함하는 수평형 전력 디바이스
CN110140199A (zh) 半导体装置
US11955540B2 (en) Semiconductor device and production method
CN109314130B (zh) 绝缘栅极功率半导体器件以及用于制造这种器件的方法
JP2023099104A (ja) 半導体装置
CN109564943B (zh) 半导体装置
JP2017063082A (ja) 絶縁ゲート型スイッチング素子とその製造方法
US11901419B2 (en) Semiconductor device and manufacturing method of semiconductor device
US11094787B2 (en) Method of manufacturing semiconductor device and semiconductor device
CN114846622A (zh) 半导体装置
US20230261073A1 (en) Semiconductor power devices having multiple gate trenches and methods of forming such devices
US20240055498A1 (en) Semiconductor device and method for producing same
US20210217845A1 (en) Semiconductor device
CN109564939A (zh) 半导体装置
CN112752871A (zh) 半导体装置及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination