JP6844138B2 - 半導体装置および製造方法 - Google Patents

Description

本発明は、半導体装置および製造方法に関する。

従来、ＩＧＢＴ等の半導体装置において、トレンチゲート構造が知られている（例えば、特許文献１参照）。
特許文献１ 特開平０８−２５５９０２号公報

ＩＧＢＴ等の半導体装置は、機能等に応じた所定の閾値電圧を有することが好ましい。

本発明の第１の態様に係る半導体装置は、半導体基板を有してよい。半導体装置は、ゲートトレンチ、および、ゲート導電部を有してよい。ゲートトレンチは、半導体基板の表面に形成されてよい。ゲート導電部は、ゲートトレンチ内部に形成され、上端が半導体基板の表面よりも深い位置に設けられてよい。ゲート導電部は、半導体基板とは絶縁されてよい。半導体装置は、半導体基板よりも不純物濃度の高い第１領域を有してよい。第１領域は、半導体基板の表面において前記ゲートトレンチと隣接して形成されてよい。ゲート導電部の上端と、半導体基板の表面との間におけるゲートトレンチの側壁には、肩部が設けられてよい。肩部は、半導体基板の深さ方向に対する平均傾きが、ゲート導電部の上端と対向する位置におけるゲートトレンチの側壁の傾きよりも大きくてよい。

肩部は、半導体基板の内部に向けて凸の曲面部を有してよい。第１領域において、ゲートトレンチと接触する部分が深さ方向において最も長くてよい。ゲート導電部の半導体基板の表面側の端面は、ゲートトレンチの側壁と隣接する部分が、最も半導体基板の表面に近く形成されてよい。

ゲートトレンチの側壁は、肩部において半導体基板の深さ方向に対する角度が２０度以上となる部分を有してよい。ゲートトレンチは、半導体基板の表面において予め定められた延伸方向に延伸して設けられてよい。第１領域と、第１領域とは導電型の異なる第２領域とが、半導体基板の表面においてゲートトレンチと隣接する領域に、延伸方向において交互に設けられてよい。

第１領域に隣接するゲートトレンチの側壁、および、第２領域に隣接するゲートトレンチの側壁の双方において、肩部が設けられてよい。第２領域において、ゲートトレンチと接触する部分が最も深く形成されてよい。

半導体基板内に、半導体基板の表面からゲート導電部の上端までの距離が異なる複数のゲートトレンチが形成されてよい。半導体基板の表面からゲート導電部の上端までの距離がより大きいゲートトレンチに隣接する第１領域の深さは、半導体基板の表面からゲート導電部の上端までの距離がより小さいゲートトレンチに隣接する第１領域の深さよりも深くてよい。半導体基板は、それぞれの第１領域の裏面側に、第１領域とは導電型が異なり、且つ、下端の深さが均一な第３領域を更に有してよい。

ゲートトレンチは、半導体基板の表面において予め定められた延伸方向に延伸して設けられてよい。半導体基板の表面において、第１領域が、ゲートトレンチと隣接する領域に延伸方向に沿って設けられてよい。半導体装置は、半導体基板内において、第１領域の下方に形成され、第１領域とは導電型が異なる第３領域を備えてよい。半導体装置は、第１領域を貫通して、下端が第３領域内に配置されるプラグ部を備えてよい。半導体装置は、第３領域内においてプラグ部の下端に接触して形成され、第３領域と同一の導電型であり、且つ、第３領域よりも不純物濃度の高い第２領域を備えてよい。半導体装置は、半導体基板内において第３領域の下方に形成され、半導体基板よりも不純物濃度の高い蓄積領域を備えてよい。

本発明の第２の態様に係る製造方法は、半導体基板の表面にゲートトレンチを形成する段階を有してよい。製造方法は、ゲートトレンチ内部に、上端が半導体基板の表面よりも深い位置に設けられ、且つ、半導体基板とは絶縁されたゲート導電部を形成する段階を有してよい。製造方法は、ゲート導電部をマスクとして、ゲートトレンチの側壁に不純物を注入することで、半導体基板の表面においてゲートトレンチと隣接し、半導体基板よりも不純物濃度の高い第１領域を形成する段階を有してよい。ゲートトレンチを形成する段階において、ゲート導電部の上端と、半導体基板の表面との間におけるゲートトレンチの側壁には、半導体基板の深さ方向に対する平均傾きが、ゲート導電部の上端と対向する位置におけるゲートトレンチの側壁の傾きよりも大きい肩部が設けられてよい。第１領域を形成する段階において、前記第１領域のうち、前記ゲートトレンチと接触する部分が最も深く形成されてよい。

第１領域を形成する段階において、半導体基板の深さ方向に対して傾きを有する方向から、ゲートトレンチの側壁に不純物を注入してよい。ゲートトレンチを形成する段階およびゲート導電部を形成する段階において、半導体基板内に、半導体基板の表面からゲート導電部の上端までの距離が異なる複数のゲートトレンチを形成してよい。第１領域を形成する段階において、半導体基板の表面からゲート導電部の上端までの距離に応じた深さの第１領域を形成してよい。

ゲートトレンチを形成する段階において、深さの異なる複数のゲートトレンチを形成してよい。ゲート導電部を形成する段階において、それぞれのゲートトレンチに同一の長さのゲート導電部を形成してよい。

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

第１の実施形態に係る半導体装置１００の表面の一部を示す図である。 図１におけるＡ−Ａ'断面を示す図である。 半導体装置１００のうち、ゲートトレンチ部４０およびエミッタ領域１２の製造工程の一部を説明する図である。 ゲートトレンチ部４０の形状を説明する図である。 エミッタ領域１２およびゲート導電部４４の形状を説明する図である。 肩部３３の形状の変形例を示す図である。 肩部３３の形状の変形例を示す図である。 図１におけるＢ−Ｂ'断面を示す図である。 ゲートトレンチ４１、ゲート導電部４４、エミッタ領域１２およびコンタクト領域１５の斜視図である。 図８におけるＣ−Ｃ'断面を示す図である。 図８におけるＤ−Ｄ'断面を示す図である。 ゲート導電部４４の製造工程の一例を示す図である。 第２の実施形態に係る半導体装置１００の断面を示す図である。 肩部３３を形成する工程の一例を示す図である。 第３の実施形態に係る半導体装置１００の表面の一部を示す図である。 図１３におけるＣ−Ｃ'断面を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、第１の実施形態に係る半導体装置１００の表面の一部を示す図である。本例の半導体装置１００は、半導体基板の表面において所定の延伸方向に延伸する複数のゲートトレンチ部４０を備える。複数のゲートトレンチ部４０は、延伸方向と直交する配列方向に沿って所定の間隔で配列される。ゲートトレンチ部４０は、例えばＩＧＢＴ等のパワー半導体素子のゲートとして機能する。

半導体基板の表面において、それぞれのゲートトレンチ部４０に挟まれる領域には、Ｐ−型のベース領域１４が形成される。ベース領域１４の表面には、Ｐ＋型のコンタクト領域１５が形成される。また、コンタクト領域１５の表面の一部に、Ｎ＋型のエミッタ領域１２が選択的に形成される。エミッタ領域１２は第１領域の一例である。コンタクト領域１５は第２領域の一例である。ベース領域１４は第３領域の一例である。また、各領域は、本明細書で説明する導電型とは逆の導電型を有していてもよい。

本例においてコンタクト領域１５およびエミッタ領域１２のそれぞれは、隣接する一方のゲートトレンチ部４０から、他方のゲートトレンチ部４０まで形成される。コンタクト領域１５およびエミッタ領域１２は、各ゲートトレンチ部４０に挟まれる領域において、ゲートトレンチ部４０の延伸方向に沿って交互に露出するように形成される。

また、エミッタ領域１２がそれぞれのゲートトレンチ部４０の両側に延伸方向に沿って形成され、エミッタ領域１２に挟まれる領域にコンタクト領域１５が形成されてもよい。なお、半導体装置１００の表面には、層間絶縁膜およびエミッタ電極等が形成されるが、図１においては省略している。

図２は、図１におけるＡ−Ａ'断面を示す図である。Ａ−Ａ'断面は、半導体装置１００の表面と垂直であり、且つ、ゲートトレンチ部４０の延伸方向と垂直な断面である。半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜２６、エミッタ電極５２およびコレクタ電極２４を有する。

層間絶縁膜２６は、半導体基板１０の表面において所定のパターンで形成される。層間絶縁膜２６は、ゲートトレンチ部４０の開口部分を覆い、且つ、ゲートトレンチ部４０に挟まれるメサ領域の少なくとも一部を露出させる。層間絶縁膜２６は、例えばＰＳＧ膜またはＢＰＳＧ膜である。エミッタ電極５２は、層間絶縁膜２６の上側に形成される。エミッタ電極５２は、層間絶縁膜２６で覆われていない半導体基板１０の表面に接続する。

コレクタ電極２４は、半導体基板１０の裏面に形成される。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で形成される。また本明細書において、基板、層、領域等の各部材のエミッタ電極５２側の面を表面または上面、コレクタ電極２４側の面を裏面または底部と称する。また、エミッタ電極５２とコレクタ電極２４とを結ぶ方向を深さ方向と称する。また、コレクタ電極２４からエミッタ電極５２に向かう方向を上、エミッタ電極５２からコレクタ電極２４に向かう方向を下とする。

半導体基板１０は、シリコン基板であってよく、炭化シリコン基板、窒化物半導体基板等であってもよい。半導体基板１０の表面側には、Ｐ−型のベース領域１４が形成される。また、Ｎ＋型のエミッタ領域１２が、ベース領域１４の表面側における一部の領域に選択的に形成される。

また、半導体基板１０は、Ｎ−型のドリフト領域１８、Ｎ−型のバッファ領域２０、および、Ｐ＋型のコレクタ領域２２を更に有する。ドリフト領域１８は、ベース領域１４の裏面側に形成される。

バッファ領域２０は、ドリフト領域１８の裏面側に形成される。バッファ領域２０の不純物濃度は、ドリフト領域１８の不純物濃度よりも高い。バッファ領域２０は、ベース領域１４の裏面側から広がる空乏層が、コレクタ領域２２に到達することを防ぐフィールドストップ層として機能してよい。コレクタ領域２２は、バッファ領域２０の裏面側に形成される。また、コレクタ領域２２の裏面にはコレクタ電極２４が設けられる。

半導体基板１０の表面側には、１以上のゲートトレンチ部４０が形成される。各ゲートトレンチ部４０は、半導体基板１０の表面から、ベース領域１４を貫通して、ドリフト領域１８に到達する。本断面におけるゲートトレンチ部４０は、半導体基板１０の表面から、エミッタ領域１２およびベース領域１４を貫通して、ドリフト領域１８に到達する。

ゲートトレンチ部４０は、半導体基板１０の表面側に形成されたゲートトレンチ４１、絶縁膜４２およびゲート導電部４４を有する。絶縁膜４２は、ゲートトレンチ４１の内壁を覆って形成される。絶縁膜４２は、ゲートトレンチ４１の内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチ４１の内部において絶縁膜４２よりも内側に形成される。つまり絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。

ゲート導電部４４の上端４５は、半導体基板１０の表面よりも深い位置に設けられる。つまり、ゲート導電部４４の上端４５は、ゲートトレンチ４１の内部に落ち込んでいる。ゲート導電部４４の上端４５とは、ゲート導電部４４のうち、最も上側にある端部を指す。

ゲートトレンチ４１の内部においてゲート導電部４４および絶縁膜４２が設けられていない領域には、層間絶縁膜２６が形成される。これにより、ゲート導電部４４は、エミッタ電極５２と絶縁される。ただし、ゲートトレンチ部４０は、半導体装置１００において金属のゲート電極の下側まで延伸して設けられる。ゲート電極の下側の層間絶縁膜２６には、ゲート導電部４４とゲート電極とを電気的に接続するコンタクトホールが形成される。

ゲート導電部４４は、少なくとも隣接するベース領域１４と対向する領域を含む。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチ４１に接する界面の表層にチャネルが形成される。

なお、半導体装置１００は、一部のゲートトレンチ部４０に代えて、ダミートレンチ部を設けてもよい。ダミートレンチ部はゲートトレンチ部４０と同様の構造を有する。ただし、ダミートレンチ部の内部の導電部は、エミッタ電極５２と電気的に接続される。この場合、ダミートレンチ部およびエミッタ電極５２の間の層間絶縁膜２６には、コンタクトホールが設けられる。ダミートレンチ部を設けることで、ドリフト領域へのキャリア注入促進効果（ＩＥ効果）を高めてオン電圧を低減することができる。

なお、半導体基板１０の深さ方向の断面において、ゲート導電部４４の上端４５と、半導体基板１０の表面との間におけるゲートトレンチ４１の側壁の平均傾きは、ゲート導電部４４の上端４５と対向する位置における側壁の傾きよりも大きい。なお、本明細書における「傾き」は、特に明示がない限り、当該断面における、半導体基板１０の深さ方向に対する傾きを指す。例えば、半導体基板１０の表面の「傾き」は、ほぼ９０度であり、深さ方向と平行な直線の「傾き」は０度である。なおゲートトレンチ４１の所定の範囲内における側壁の平均傾きは、当該断面におけるゲートトレンチ４１の側壁の傾きをゲートトレンチ４１の側壁の所定の長さに渡って積分し、当該積分値を当該所定の長さで除算することで算出してよい。

本例のゲートトレンチ４１は、半導体基板１０の表面と接する領域に肩部３３を有する。肩部３３は、ゲートトレンチ４１の側壁のうち、ゲート導電部４４と、半導体基板１０の表面との間（すなわちゲート導電部４４の上端４５よりも上側）に形成される。当該断面において、肩部３３におけるゲートトレンチ４１の側壁の平均傾きは、ゲート導電部４４の上端４５と対向する位置における側壁の傾きより小さい。なお、肩部３３と、ゲート導電部４４の上端４５との間におけるゲートトレンチ４１の側壁の傾きは、ゲート導電部４４の上端４５と対向する位置におけるゲートトレンチ４１の側壁の傾きとほぼ等しくてよい。

このように、ゲート導電部４４の上端４５よりも上側におけるゲートトレンチ４１の側壁の傾きを大きくすることで、ゲートトレンチ４１に接する領域におけるエミッタ領域１２の深さを制御しやすくなる。エミッタ領域１２の深さを制御することで、残存するベース領域１４の長さを制御することができる。ゲートトレンチ４１に接するベース領域１４の長さはチャネル長に相当する。このため、半導体装置１００の閾値電圧を制御しやすくなる。

図３は、半導体装置１００のうち、ゲートトレンチ部４０およびエミッタ領域１２の製造工程の一部を説明する図である。まずゲートトレンチ形成段階Ｓ３００において、半導体基板１０の表面にゲートトレンチ４１を形成する。ゲートトレンチ４１は、半導体基板１０の表面と接する領域に肩部３３を有する。例えば、所定の開口を有する第１マスクを用いて半導体基板１０の表面をエッチングしてトレンチを形成した後に、第１マスクよりも開口の大きい第２マスクを用いて半導体基板１０の表面をウェットエッチングすることで肩部３３を有するゲートトレンチ４１を形成してよい。第２マスクは、第１マスクをウェットエッチングして、開口面積を広げることで形成してよい。

次に、ゲート導電部形成段階Ｓ３０２において、ゲートトレンチ４１の内壁に絶縁膜４２およびゲート導電部４４を形成する。絶縁膜４２は、半導体基板１０を酸化することで形成してよい。なお、ゲート導電部４４の上端４５が、半導体基板１０の表面１１よりも深い位置となるように、ゲート導電部４４を形成する。本例においてゲート導電部４４の上端４５は、肩部３３よりも下側に設けられる。ゲート導電部４４は、例えば不純物をドープしたポリシリコンで形成される。

ゲート導電部４４を形成した後、半導体基板１０の表面にＰ型の不純物を注入および拡散して、ベース領域１４を形成する。Ｐ型の不純物は例えばホウ素である。ベース領域１４の拡散温度は、例えば１１００度程度である。なお、ベース領域１４を形成してから、ゲートトレンチ部４０を形成してもよい。

次に、エミッタ領域形成段階Ｓ３０４において、半導体基板１０にＮ型の不純物を注入して拡散する。Ｎ型の不純物は例えば砒素である。また、コンタクト領域１５にホウ素等のＰ型の不純物を注入して拡散する。エミッタ領域１２およびコンタクト領域１５の不純物は、同一の工程で拡散してよい。当該拡散工程の温度は、ベース領域１４の拡散温度より低くてよい。当該拡散工程の温度は、例えば１０００度以下である。

これによりエミッタ領域１２を形成する。なおＳ３０４においては、半導体基板１０の表面だけでなく、ゲート導電部４４をマスクとして、ゲートトレンチ４１の側壁にも不純物を注入する。このような方法により、エミッタ領域１２は、ゲートトレンチ４１と接触する部分が最も深くなるように形成される。

Ｓ３０４においては、半導体装置１００が有するべき閾値電圧に応じた深さまで、ゲートトレンチ４１と接する領域においてＮ型の不純物を拡散させる。より深い位置まで不純物を拡散させる場合、より高い温度またはより長い時間での熱処理が必要になる。ただし、長い時間をかけて熱処理すると製造効率が劣化するので、高い温度での熱処理が好ましい。しかし、高温で熱処理した場合、単位時間あたりに不純物が拡散する長さが大きくなるので、不純物の拡散深さを制御することが困難になる。

これに対して本例の半導体装置１００および製造方法においては、ゲートトレンチ４１が肩部３３を有するので、ゲートトレンチ４１と接する領域において不純物を拡散させる長さを低減することができる。つまり、肩部３３が設けられた領域においては、半導体基板１０の表面１１よりも下側に不純物が注入される。このため、所定の深さのエミッタ領域１２を形成する場合に、不純物を拡散させなければならない長さを低減することができる。

このため、より低い温度で不純物を拡散させても、熱処理時間が長くならず、製造効率が劣化しない。そして、低い温度で不純物を拡散できるので、ゲートトレンチ４１に接する領域におけるエミッタ領域１２の深さを精度よく制御することができる。

また、ゲートトレンチ４１が肩部３３を有することで、ゲートトレンチ部４０に挟まれるメサ領域の面積を小さくすることができる。このため、電子注入促進効果（ＩＥ効果）を得ることができる。

なお、Ｓ３０４においては、半導体基板１０の深さ方向に対して所定の傾きθ１を有する方向から、ゲートトレンチ４１の側壁に不純物を注入してよい。これにより、不純物を効率よく注入することができる。傾きθ１は、例えば１０度以下である。

また、エミッタ領域１２を、ゲート導電部４４をマスクとしたセルフアラインで形成するので、エミッタ領域１２をゲートトレンチ部４０に容易に接触させることができる。一方、エミッタ領域１２を、ゲートトレンチ部４０とは独立したマスクを用いて形成した場合、マスクの位置合わせ等における製造ばらつきにより、エミッタ領域１２とゲートトレンチ部４０とが接触せずに、半導体装置１００が動作できない場合が生じてしまう。

図４は、ゲートトレンチ部４０の形状を説明する図である。本例では、ゲート導電部４４の上端４５と対向する位置３１における、ゲートトレンチ４１の側壁の傾きをθ２とする。また、ゲートトレンチ４１の開口の径方向における肩部３３の幅をＷ１、深さ方向の長さをＤ１とする。なお、肩部３３の始点は、半導体基板１０の表面１１におけるゲートトレンチ４１の側壁の端部であってよい。また、肩部３３の終点は、位置３１から半導体基板１０の表面１１に向けてゲートトレンチ４１の側壁を辿った場合に、ゲートトレンチ４１の側壁の傾きがθ２よりも所定値以上大きくなる位置であってよい。一例として当該所定値は１０度である。当該所定値は０度であってよく、２０度であってよく、３０度であってもよい。

肩部３３は、半導体基板１０の内部に向けて凸の曲面部を有してよい。つまり肩部３３の傾きは、半導体基板１０の表面からの距離が大きくなるに従って増大する。このような肩部３３の形状により、より効率よく、深い位置に不純物を注入することができる。このため、所定の深さのエミッタ領域１２を形成するための不純物の拡散長さを短くすることができる。

また、肩部３３の長さＤ１は、幅Ｗ１よりも大きくてよい。これにより、ゲートトレンチ４１の開口面積を小さくして微細化できるとともに、ゲートトレンチ４１に隣接する領域において深い位置に不純物を注入することができる。また、長さＤ１は幅Ｗ１と等しくてよく、長さＤ１は幅Ｗ１より小さくてもよい。

肩部３３の幅Ｗ１は、位置３１におけるゲートトレンチ４１の幅の半分以下であってよく、１／４以下であってよい。これにより、半導体基板１０の表面１１におけるゲートトレンチ４１の面積が増大することを抑制できる。また、幅Ｗ１は、位置３１におけるゲートトレンチ４１の幅の１／２０以上であってよく、１／１０以上であってもよい。これにより、不純物を深い位置に効率よく注入できる。

また、肩部３３の長さＤ１は、ゲート導電部４４の上端４５と半導体基板１０の表面１１との距離Ｒ１の半分以下であってよい。また、長さＤ１は距離Ｒ１の半分より大きくてもよい。また、長さＤ１は距離Ｒ１とほぼ等しくてもよい。一例として、長さＤ１が、距離Ｒ１の９０％以上、１１０％以下の場合を、長さＤ１と距離Ｒ１とがほぼ等しいとみなす。

また、ゲートトレンチ４１の側壁は、ゲート導電部４４の上端４５と、半導体基板１０の表面１１の間において、傾きが２０度以上となる部分を有する。例えば、肩部３３の少なくとも一部の傾きθ３が２０度以上となる。このように、上端４５よりも上側において、ゲートトレンチ４１の側壁の傾きが大きくなることで、不純物を深い位置に効率よく注入でき、ゲートトレンチ４１に隣接する領域に対する不純物の拡散の制御が容易になる。

図５は、エミッタ領域１２およびゲート導電部４４の形状を説明する図である。上述したように、ゲートトレンチ４１の内壁からも不純物が注入されるので、エミッタ領域１２は、ゲートトレンチ４１に隣接する部分の下端３４が、他の部分よりも深い位置に設けられる。このような形状により、ゲートトレンチ４１に隣接する領域におけるベース領域１４の長さを制御でき、半導体装置１００の閾値電圧を制御することができる。

また、エミッタ領域１２において、ゲートトレンチ４１と接触する部分の深さ方向における長さＤ２が、エミッタ領域１２の他の部分の長さよりも大きくてよい。例えば、ゲートトレンチ４１が設けられていないメサ領域におけるエミッタ領域１２の長さＤ３は、長さＤ２より小さい。

また、ゲート導電部４４の半導体基板１０の表面１１側の端面は、ゲートトレンチ４１の側壁と隣接する部分（本例では上端４５）が、最も半導体基板１０の表面１１に近く形成される。本例では、ゲート導電部４４の半導体基板１０の表面１１側の端面のうち、ゲートトレンチ４１の中央に位置する部分４６が、最も半導体基板１０の表面１１から遠い位置に形成される。

一例として、ゲート導電部４４の当該端面は、ゲートトレンチ４１の側壁から、ゲートトレンチ４１の中央にかけて、半導体基板１０の表面からの距離が徐々に増加する。つまり、半導体基板１０の表面１１からの深さが増大するに従い、ゲートトレンチ４１の側壁と隣接するゲート導電部４４の厚みが徐々に増加する。上述したように、ゲート導電部４４をマスクとして不純物を斜めに注入した場合、ゲート導電部４４の厚みが小さい箇所は、不純物がゲート導電部４４を透過して半導体基板１０に注入される。これにより、ゲートトレンチ４１と隣接する領域において、半導体基板１０の表面１１から見て深い位置まで、不純物を容易に注入して拡散させることができる。

図６Ａは、肩部３３の形状の変形例を示す図である。本例の肩部３３は、半導体基板１０の表面側に向かって凸の曲面部を有する。つまり、本例の肩部３３の傾きは、半導体基板１０の表面からの距離が大きくなるに従って減少する。このような形状によっても、半導体基板１０の表面１１から見て深い位置まで、不純物を容易に拡散させることができる。

図６Ｂは、肩部３３の形状の変形例を示す図である。本例の肩部３３は、少なくとも一部において直線形状を有する。当該直線形状は、ゲート導電部４４の上端４５と対向する位置におけるゲートトレンチ４１の側壁の傾きθ２よりも、所定値以上大きい傾きを有する。当該所定値は１０度であってよく、２０度であってよく、３０度であってもよい。このような形状によっても、半導体基板１０の表面１１から見て深い位置まで、不純物を容易に拡散させることができる。

図７は、図１におけるＢ−Ｂ'断面を示す図である。当該断面において半導体装置１００は、図２に示した断面のエミッタ領域１２に代えてコンタクト領域１５を有する。他の構造は、図２に示した断面と同一である。

つまり、ゲートトレンチ４１は、エミッタ領域１２に隣接する領域、および、コンタクト領域１５に隣接する領域の双方において肩部３３を有する。エミッタ領域１２に隣接する領域における肩部３３と、コンタクト領域１５に隣接する領域における肩部３３の形状は同一であってよい。

このような構造により、コンタクト領域１５の深さも、エミッタ領域１２と同様に制御することができる。つまり、コンタクト領域１５においても、ゲートトレンチ４１と接触する部分が、最も深い位置まで形成される。

図８は、ゲートトレンチ４１、ゲート導電部４４、エミッタ領域１２およびコンタクト領域１５の斜視図である。肩部３３は、ゲートトレンチ４１の延伸方向に沿って延伸して形成される。

図９Ａは、図８におけるＣ−Ｃ'断面を示す図である。当該断面は、ゲートトレンチ４１が設けられていない領域（すなわちメサ領域）においてゲートトレンチ４１の延伸方向に沿った断面である。上述したように、ゲートトレンチ４１の延伸方向に沿って、半導体基板１０の表面１１には、エミッタ領域１２と、コンタクト領域１５とが交互に露出する。コンタクト領域１５は、エミッタ領域１２よりも深い位置まで形成される。

図９Ｂは、図８におけるＤ−Ｄ'断面を示す図である。当該断面は、肩部３３が設けられた領域においてゲートトレンチ４１の延伸方向に沿った断面である。肩部３３におけるエミッタ領域１２は、図９Ａに示したメサ領域におけるエミッタ領域１２よりも深い位置まで形成される。また、肩部３３におけるコンタクト領域１５は、メサ領域におけるコンタクト領域１５よりも深い位置まで形成される。

また、肩部３３におけるエミッタ領域１２の深さ方向の長さＤ６は、メサ領域におけるエミッタ領域１２の長さＤ３よりも大きい。肩部３３におけるコンタクト領域１５の深さ方向の長さＤ８は、メサ領域におけるコンタクト領域１５の長さＤ５よりも大きい。また、肩部３３におけるエミッタ領域１２およびコンタクト領域１５の長さの差Ｄ７は、メサ領域におけるエミッタ領域１２およびコンタクト領域１５の長さの差Ｄ４以上である。

図１０は、ゲート導電部４４の製造工程の一例を示す図である。まず、肩部３３を有するゲートトレンチ４１を半導体基板１０の表面１１に形成する。次に、ゲートトレンチ４１および半導体基板１０の表面に絶縁膜４２を形成する。次に、ゲートトレンチ４１および半導体基板１０の表面に導電材料４７を堆積する。導電材料４７を堆積していくと、ゲートトレンチ４１の内部においては、側壁に堆積する導電材料４７の厚みが増加する。また、導電材料４７は肩部３３に沿った形状を維持しつつ、厚みが増加する。

ゲートトレンチ４１の中心まで導電材料４７を充填すると、図１０の下側に示すように、ゲートトレンチ４１の開口の上方における導電材料４７は、下に凸の形状を有する。そして、ゲートトレンチ４１の内部における所定の深さまで導電材料４７をエッチングすることで、図５に示したようなゲート導電部４４を形成する。このように、ゲートトレンチ４１が肩部を有することで、上面が下側に凸のゲート導電部４４を容易に形成できる。このため、ゲートトレンチ４１の側面に容易に不純物を注入できる。

図１１は、第２の実施形態に係る半導体装置１００の断面を示す図である。本例の半導体装置１００は、半導体基板１０の表面１１から、ゲート導電部４４の上端までの距離が異なる複数のゲートトレンチ部４０を有する。つまり、ゲート導電部４４の上端の深さが異なる複数のゲートトレンチ部４０を有する。なお、それぞれのゲートトレンチ部４０は、下端の深さが均一なベース領域１４を貫通している。また、それぞれのゲートトレンチ部４０が現れる断面は、単一の平面でなくともよい。

ゲート導電部４４の上端の深さが異なる場合、ゲートトレンチ４１に隣接する領域におけるエミッタ領域１２の深さも異なる。具体的には、ゲート導電部４４の上端が浅い場合、エミッタ領域１２も浅くなり、ゲート導電部４４の上端が深い場合、エミッタ領域１２も深くなる。

本例では、第１のゲートトレンチ部４０−１におけるゲート導電部４４の上端と半導体基板１０の表面１１との距離をＬ１とする。また、第２のゲートトレンチ部４０−２におけるゲート導電部４４の上端と半導体基板１０の表面１１との距離をＬ２とする。距離Ｌ１は距離Ｌ２より小さい。

上述したように、ゲート導電部４４の上端と半導体基板１０の表面１１との距離が大きくなるほど、ゲートトレンチ４１に隣接するエミッタ領域１２は深くなり、チャネル長は短くなる。このため、第１のゲートトレンチ部４０−１のチャネル長Ｃ１は、第２のゲートトレンチ部４０−２のチャネル長Ｃ２よりも大きくなる。このため、第１のゲートトレンチ部４０−１の閾値電圧は、第２のゲートトレンチ部４０−２の閾値電圧よりも大きくなる。

このように、ゲート導電部４４の上端の深さを制御することで、それぞれのゲートトレンチ部４０の閾値電圧を制御することができる。従って、それぞれのゲートトレンチ部４０の用途または機能等に応じて適切な閾値電圧を設定することができる。

第１のゲートトレンチ部４０―１および第２のゲートトレンチ部４０−２におけるゲートトレンチ４１は、半導体基板１０の表面１１からの深さが異なってよい。具体的には、閾値電圧をより大きくしたいゲートトレンチ部４０のゲートトレンチ４１を、より深く形成する。そして、それぞれのゲートトレンチ４１に、同一の長さのゲート導電部４４を形成する。これにより、それぞれのゲート導電部４４の上端の深さは、ゲートトレンチ４１の深さに応じて異なる。本例によれば、それぞれのゲート導電部４４を同時に形成して製造工程を効率化しつつ、それぞれのゲートトレンチ部４０の閾値電圧を調整することができる。

また、面積が異なる複数の開口を有するマスクを用いて半導体基板１０の表面１１をエッチングすることで、深さの異なる複数のゲートトレンチ４１を形成してよい。マスクの開口面積が大きい場合、深いゲートトレンチ４１が形成できる。これにより、深さの異なるゲートトレンチ４１を同時に形成して製造工程を効率化しつつ、それぞれのゲートトレンチ部４０の閾値電圧を調整することができる。

図１２は、肩部３３を形成する工程の一例を示す図である。上述したように、第１マスク４８を用いて半導体基板１０の表面１１を異方性エッチングすることで、ゲートトレンチ４１を形成する。次に、第１マスク４８をウェットエッチングして、マスク開口の面積を拡大した第２マスク４９を形成する。第２マスク４９の開口には、肩部３３を形成すべき表面１１の領域が露出する。そして、第２マスク４９を用いて半導体基板１０の表面１１をウェットエッチングする。これにより、ゲートトレンチ４１の側壁の傾きよりも緩やかな肩部３３を形成できる。

図１３は、第３の実施形態に係る半導体装置１００の表面の一部を示す図である。本例の半導体装置１００は、半導体基板の表面において所定の延伸方向に延伸する複数のゲートトレンチ部４０を備える。ゲートトレンチ部４０は、図１から図１２において説明したいずれかの実施形態におけるゲートトレンチ部４０と同一である。

半導体基板の表面において、それぞれのゲートトレンチ部４０に挟まれる領域には、Ｎ＋形のエミッタ領域１２が形成される。エミッタ領域１２は、ゲートトレンチ部４０と隣接する領域にストライプ状に形成される。本例では、半導体基板の表面においてゲートトレンチ部４０に挟まれる領域には、ベース領域１４が露出していない。

また、本例のコンタクト領域１５は、半導体基板の内部に形成されており、半導体基板の表面には露出しない。コンタクト領域１５は、半導体基板の内部において、ゲートトレンチ部４０と平行にストライプ状に形成されている。エミッタ領域１２には、コンタクト領域１５を露出させるコンタクト開口が形成される。当該コンタクト開口の内部には、コンタクト領域１５とエミッタ電極５２とを接続するプラグが形成される。

図１４は、図１３におけるＣ−Ｃ'断面を示す図である。Ｃ−Ｃ'断面は、半導体装置１００の表面と垂直であり、且つ、ゲートトレンチ部４０の延伸方向と垂直な断面である。本例では、２つのゲートトレンチ部４０に挟まれる領域において、半導体基板１０の上面近傍にエミッタ領域１２が形成され、エミッタ領域１２の下方にベース領域１４が形成される。また、本例の半導体装置１００は、プラグ部２８を更に備える。また、プラグ部２８の底部と隣接して、コンタクト領域１５が形成されている。他の構造は、図２に示した構造と同一であってよい。

プラグ部２８は、２つのゲートトレンチ部４０の間において、層間絶縁膜２６およびエミッタ領域１２を貫通して形成されている。プラグ部２８は、２つのゲートトレンチ部４０に挟まれる領域の中央に配置されてよい。プラグ部２８の上端はエミッタ電極５２に接続され、下端はベース領域１４の内部に配置される。プラグ部２８は、例えばタングステンを含む材料で形成されてよい。

コンタクト領域１５は、ベース領域１４の内部に形成される。本例のコンタクト領域１５は、全体がベース領域１４に囲まれている。コンタクト領域１５は、プラグ部２８の下端と接触して形成される。このような構造により、エミッタ電極５２と半導体領域とのコンタクト抵抗を低減することができる。特に半導体装置１００が微細化すると、ゲートトレンチ部４０に挟まれるメサ幅が小さくなり、エミッタ電極５２と半導体領域とのコンタクト面積が小さくなってしまう。これに対して本例によれば、プラグ部２８を設けることで、半導体装置１００を微細化してもコンタクト抵抗を低く保つことができる。

また、半導体装置１００は、Ｎ＋型の蓄積領域１６を更に備えてよい。蓄積領域１６は、ドリフト領域１８よりも不純物濃度が高い。蓄積領域１６は、２つのゲートトレンチ部４０の間において、ベース領域１４とドリフト領域１８との間に形成される。このような構成により、キャリア蓄積効果を高めて、オン電圧とターンオフ損失とのトレードオフを改善することができる。蓄積領域１６は、図１から図１２において説明した第１および第２の実施形態に係る半導体装置１００に適用してもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

なお、特許請求の範囲または明細書における「上」と「下」とは、互いに逆の方向を指す。ただし、「上」の用語は、重力方向と逆向きの方向に限定されない。また、「下」の用語は、重力方向に限定されない。

１０・・・半導体基板、１１・・・表面、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２２・・・コレクタ領域、２４・・・コレクタ電極、２６・・・層間絶縁膜、２８・・・プラグ部、３３・・・肩部、３４・・・下端、４０・・・ゲートトレンチ部、４１・・・ゲートトレンチ、４２・・・絶縁膜、４４・・・ゲート導電部、４５・・・上端、４６・・・部分、４７・・・導電材料、４８・・・第１マスク、４９・・・第２マスク、５２・・・エミッタ電極、１００・・・半導体装置

Claims (14)

1. 半導体基板と、
   前記半導体基板の表面に形成され、前記半導体基板の表面において予め定められた延伸方向に延伸して設けられたゲートトレンチと、
   前記ゲートトレンチ内部に形成され、上端が前記半導体基板の表面よりも深い位置に設けられ、且つ、前記半導体基板とは絶縁されたゲート導電部と、
   前記半導体基板の表面において前記ゲートトレンチと隣接して形成され、前記半導体基板よりも不純物濃度の高い第１領域と、
   前記半導体基板の表面において前記ゲートトレンチと隣接して形成され、前記第１領域とは導電型が異なり、前記半導体基板の表面において前記延伸方向に沿って前記第１領域と交互に配置され、前記第１領域よりも深い位置まで形成された第２領域と
   を備え、
   前記ゲート導電部の上端と、前記半導体基板の表面との間における前記ゲートトレンチの側壁には、前記半導体基板の深さ方向に対する平均傾きが、前記ゲート導電部の上端と対向する位置における前記ゲートトレンチの側壁の傾きよりも大きい肩部が設けられ、
   前記第１領域に隣接する前記ゲートトレンチの側壁、および、前記第２領域に隣接する前記ゲートトレンチの側壁の双方において、前記肩部が設けられ、
   前記肩部における前記第１領域および前記第２領域の深さ方向における長さの差は、前記肩部を含む前記ゲートトレンチが設けられていないメサ領域における前記第１領域および前記第２領域の深さ方向における長さの差よりも大きく、
   前記第１領域において、前記ゲートトレンチと接触する部分が最も深く形成されている半導体装置。
2. 半導体基板と、
   前記半導体基板の表面に形成され、前記半導体基板の表面において予め定められた延伸方向に延伸して設けられたゲートトレンチと、
   前記ゲートトレンチ内部に形成され、上端が前記半導体基板の表面よりも深い位置に設けられ、且つ、前記半導体基板とは絶縁されたゲート導電部と、
   前記半導体基板の表面において前記ゲートトレンチと隣接する領域に前記延伸方向に沿って設けられ、前記半導体基板よりも不純物濃度の高い第１領域と、
   前記半導体基板内において、前記第１領域の下方に形成され、前記第１領域とは導電型が異なる第３領域と、
   前記第１領域を貫通して、下端が前記第３領域内に配置されるプラグ部と、
   前記第３領域内において前記プラグ部の下端に接触して形成され、前記第３領域と同一の導電型であり、且つ、前記第３領域よりも不純物濃度の高い第２領域と
   を備え、
   前記ゲート導電部の上端と、前記半導体基板の表面との間における前記ゲートトレンチの側壁には、前記半導体基板の深さ方向に対する平均傾きが、前記ゲート導電部の上端と対向する位置における前記ゲートトレンチの側壁の傾きよりも大きい肩部が設けられ、
   前記第１領域において、前記ゲートトレンチと接触する部分が最も深く形成され、
   前記第１領域において、前記ゲートトレンチと接触する部分が前記深さ方向において最も長い半導体装置。
3. 前記ゲート導電部の前記半導体基板の表面側の端面は、前記ゲートトレンチの側壁と隣接する部分が、最も前記半導体基板の表面に近く形成される
   請求項１または２に記載の半導体装置。
4. 前記ゲートトレンチの側壁は、前記肩部において前記半導体基板の深さ方向に対する角度が２０度以上となる部分を有する
   請求項１から３のいずれか一項に記載の半導体装置。
5. 前記第２領域において、前記ゲートトレンチと接触する部分が最も深く形成されている
   請求項１に記載の半導体装置。
6. 前記ゲートトレンチ内に設けられたゲート絶縁膜と、
   少なくとも一部が前記ゲートトレンチ内に設けられた層間絶縁膜と
   を更に備え、
   前記肩部は、前記ゲート絶縁膜の上端よりも上側に配置されている
   請求項１から５のいずれか一項に記載の半導体装置。
7. 前記肩部は、前記ゲート導電部の上端よりも上側に配置されている
   請求項１から６のいずれか一項に記載の半導体装置。
8. 半導体基板と、
   前記半導体基板の表面に形成されたゲートトレンチと、
   前記ゲートトレンチ内部に形成され、上端が前記半導体基板の表面よりも深い位置に設けられ、且つ、前記半導体基板とは絶縁されたゲート導電部と、
   前記半導体基板の表面において前記ゲートトレンチと隣接して形成され、前記半導体基板よりも不純物濃度の高い第１領域と
   を備え、
   前記ゲート導電部の上端と、前記半導体基板の表面との間における前記ゲートトレンチの側壁には、前記半導体基板の深さ方向に対する平均傾きが、前記ゲート導電部の上端と対向する位置における前記ゲートトレンチの側壁の傾きよりも大きい肩部が設けられ、
   前記第１領域において、前記ゲートトレンチと接触する部分が最も深く形成され、
   前記半導体基板内に、前記半導体基板の表面から前記ゲート導電部の上端までの距離が異なる複数の前記ゲートトレンチが形成されており、
   前記半導体基板の表面から前記ゲート導電部の上端までの距離がより大きい前記ゲートトレンチに隣接する前記第１領域の深さは、前記半導体基板の表面から前記ゲート導電部の上端までの距離がより小さい前記ゲートトレンチに隣接する前記第１領域の深さよりも深い半導体装置。
9. 前記半導体基板は、それぞれの前記第１領域の裏面側に、前記第１領域とは導電型が異なり、且つ、下端の深さが均一な第３領域を更に有する
   請求項８に記載の半導体装置。
10. 前記半導体基板内において前記第３領域の下方に形成され、前記半導体基板よりも不純物濃度の高い蓄積領域を更に備える
    請求項２に記載の半導体装置。
11. 半導体装置を製造する製造方法であって、
    半導体基板の表面に、前記半導体基板の表面において予め定められた延伸方向に延伸するゲートトレンチを形成する段階と、
    前記ゲートトレンチ内部に、上端が前記半導体基板の表面よりも深い位置に設けられ、且つ、前記半導体基板とは絶縁されたゲート導電部を形成する段階と、
    前記ゲート導電部をマスクとして、前記ゲートトレンチの側壁に不純物を注入することで、前記半導体基板の表面において前記ゲートトレンチと隣接し、前記半導体基板よりも不純物濃度の高い第１領域を形成する段階と、
    前記ゲート導電部をマスクとして、前記ゲートトレンチの側壁に不純物を注入することで、前記半導体基板の表面において前記ゲートトレンチと隣接し、前記第１領域とは導電型が異なり、前記半導体基板の表面において前記延伸方向に沿って前記第１領域と交互に配置される第２領域を前記第１領域よりも深い位置まで形成する段階と
    を備え、
    前記ゲートトレンチを形成する段階において、前記ゲート導電部の上端と、前記半導体基板の表面との間における前記ゲートトレンチの側壁には、前記半導体基板の深さ方向に対する平均傾きが、前記ゲート導電部の上端と対向する位置における前記ゲートトレンチの側壁の傾きよりも大きい肩部が設けられ、前記第１領域に隣接する前記ゲートトレンチの側壁、および、前記第２領域に隣接する前記ゲートトレンチの側壁の双方において、前記肩部が設けられ、
    前記第１領域を形成する段階および前記第２領域を形成する段階において、前記肩部における前記第１領域および前記第２領域の深さ方向における長さの差は、前記肩部を含む前記ゲートトレンチが設けられていないメサ領域における前記第１領域および前記第２領域の深さ方向における長さの差よりも大きくなるように前記第１領域および前記第２領域を形成し、
    前記第１領域を形成する段階において、前記ゲートトレンチと接触する部分が最も深く形成される製造方法。
12. 前記第１領域を形成する段階において、前記半導体基板の深さ方向に対して傾きを有する方向から、前記ゲートトレンチの側壁に不純物を注入する
    請求項１１に記載の製造方法。
13. 前記ゲートトレンチを形成する段階および前記ゲート導電部を形成する段階において、前記半導体基板内に、前記半導体基板の表面から前記ゲート導電部の上端までの距離が異なる複数の前記ゲートトレンチを形成し、
    前記第１領域を形成する段階において、前記半導体基板の表面から前記ゲート導電部の上端までの距離に応じた深さの前記第１領域を形成する
    請求項１１または１２に記載の製造方法。
14. 前記ゲートトレンチを形成する段階において、深さの異なる複数の前記ゲートトレンチを形成し、
    前記ゲート導電部を形成する段階において、それぞれの前記ゲートトレンチに同一の長さの前記ゲート導電部を形成する
    請求項１３に記載の製造方法。

Images