JP5630090B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5630090B2 JP5630090B2 JP2010138236A JP2010138236A JP5630090B2 JP 5630090 B2 JP5630090 B2 JP 5630090B2 JP 2010138236 A JP2010138236 A JP 2010138236A JP 2010138236 A JP2010138236 A JP 2010138236A JP 5630090 B2 JP5630090 B2 JP 5630090B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- oxide film
- trench
- opening
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Description
図16、図17は、要部製造工程断面図であり、図15(a)のX2−X2線で切断した断面図を示す。
次に、前記トレンチ75の開口部76から端部78が所定の距離だけ退いた開口部74aを有するマスク73aを基板70上に設ける(図16(b))。
次に、前記マスク78aを全面除去し、犠牲酸化処理を1000℃以上で行った後、義戦酸化膜を除去し、1000℃以下の水蒸気雰囲気において、前記トレンチ10の内部を酸化させてゲート酸化膜80を形成する(図16(d))。
これにより、トレンチ75の開口部76の端部78が面取りされる結果、この箇所での電界集中が緩和されてゲート耐圧特性が向上し、リーク電流を小さくすることができる。
この特許文献3では、その段落0008から段落0010に半導体基板へのトレンチトレンチの形成および丸み工程について記載されている。また、マスクとしてトレンチの開口部の端部から後退させた熱酸化膜とこれよりもさらに後退したCVD酸化膜の2層膜を用いることが記載されている。トレンチの開口部の端部から後退させる方法についてはウェットエッチングとドライエッチングを用い、その詳細は特許文献1,2に記載されている。
また、特許請求の範囲の請求項3記載の発明によれば、請求項1または2に記載の発明において、前記所定の距離Xが、0.05μm〜0.3μmであるとよい。
次に、図1(d)に示すように、開口部5が形成されたフォトレジスト4をマスクとして、例えば、異方性のドライエッチングを行う。この異方性エッチングにより、シリコン酸化膜2およびシリコン酸化膜3をエッチングしてそれぞれに開口部6,7を形成し、開口部7下にシリコン基板1面を露出させる。このときシリコン酸化膜2の開口部7の側壁面とシリコン酸化膜3の開口部の側壁面は面一になる。
次に、図2(f)に示すように、シリコン酸化膜2およびシリコン酸化膜3をマスクとして、例えば、シリコン基板1の異方性のドライエッチングを行う。この異方性エッチングを行うことにより、シリコン基板1に所定の深さのトレンチ8を形成する。このトレンチ8の深さは、例えば、1μm〜5μmである。
次に、図3(j)に示すように、950℃未満で750℃以上の温度で熱酸化することにより、シリコン酸化膜13を、10〜40nm形成する。ここで、シリコン酸化膜13の形成は、一般に、犠牲酸化と呼ばれる処理(犠牲酸化処理)であり、通常、ゲート酸化膜形成前に行う。この犠牲酸化により、シリコン基板1の表面は清浄化され、汚染物質等がゲート酸化膜14中に取り込まれることを回避することができる。犠牲酸化処理の処理温度は、トレンチ8の開口部9の端部Aと段差12の端部Bが既に丸められているので、950℃以上の高温にする必要はない。
次に、図4(m)に示すように、フォトレジスト16を全面に塗布し、フォトリソグラフィー技術により、ゲート電極17上とゲート電極引き出し部18となる箇所上にフォトレジスト16を残存させる。
図1(a)の工程において、シリコン酸化膜2の厚さが5nm未満では、図2(g)の等方性エッチングおよび図2(h)の等方性エッチングでシリコン酸化膜2が消滅することがある。また40nmを超えると図2(g)の等方性エッチングの後の厚さが厚すぎて、図2(h)の等方性エッチングでシリコン酸化膜2の後退が殆ど起こらないために、シリコン酸化膜2の端部10の下のシリコン基板1が侵食され食い込んだ状態となり角張ってくる。
ここで、本実施例では、マスクとなるシリコン酸化膜2、3が、複合膜で構成されており、前記マスクを後退させる過程において、上層の厚いシリコン酸化膜3が下層の薄いシリコン酸化膜2よりも後退している。このため、等方性ドライエッチングの過程において、実質的にエッチングのマスクとなるのは膜厚が薄い下層のシリコン酸化膜2となる。
図7は、後退量Xとエッチング量Yとの比(X/Y)を2未満とした場合のトレンチ8の開口部9の端部Aと段差12の端部Bの断面形状であり、実際に観察した断面の写真の転写図である。この条件下では、同図(a)から分かるように、段差12の端部Bにおいて、突起形状が見られており、この部分のゲート酸化膜14厚みが薄膜化しており、電界が集中する結果、Qbdの特性値が低下している。
図10(a)に示すように、シリコン基板1上に、例えば、シリコン酸化膜21を、熱酸化、もしくは、減圧CVD(Chemical Vapor Deposition)法により、100〜800nm形成する。
次に、図10(c)に示すように、フォトレジスト16をマスクとして、例えば、異方性のドライエッチングを行うことにより、シリコン酸化膜21の一部領域をエッチング除去し開口部22を形成し、開口部22下のシリコン基板1を露出させる。
次に図11(e)に示すように、シリコン酸化膜21をマスクとして、例えば、異方性のドライエッチングを行うことにより、開口部22下のシリコン基板1をエッチングし、例えば、深さ1μm〜5μmのトレンチ8を形成する。
次に、図12(i)に示すように、950℃未満の温度での熱酸化により、シリコン酸化膜13を、10〜40nm形成する。ここで、シリコン酸化膜13の形成は、一般に、犠牲酸化と呼ばれる処理(犠牲酸化処理)であり、通常、ゲート酸化膜14形成前に行う。この犠牲酸化により、シリコン基板1の表面、とりわけ、エッチングに晒されたトレンチ8側面は清浄化され、汚染物質等がゲート酸化膜14中に取り込まれることを回避することができる。
次に、図12(j)に示すように、シリコン酸化膜13を全面除去し、熱酸化により、シリコン酸化膜を、例えば、10〜150nm形成し、ゲート酸化膜14を形成する。
次に、図12(l)に示すように、フォトレジスト16を全面に塗布し、フォトリソ技術により、一部領域を露光し、ゲート電極17とゲート電極引き出し部18となる箇所上のフォトレジスト16を残存させる。
前記したように、図11(f)の等方性エッチング後のシリコン酸化膜21の厚さを5nm〜40nmの範囲にし、図12(g)の段差12を形成する等方性エッチングで、後退量Xとエッチング量Yの比(X/Y)を2〜5(さらに好ましくは2.2〜4.2)にすることで、トレンチ8の開口部9の端部Aと段差12の端部Bを丸めることができる。その結果、トレンチ8形成後のゲート酸化膜14形成における熱処理温度を低温化した場合でもゲート酸化膜14の耐圧特性および長期信頼性が確保され、熱処理による素子特性への影響が抑えられる。
2,3,13,21 シリコン酸化膜
4,16 フォトレジスト
5,6,7,9,22 開口部
8 トレンチ
10,11 端部
12 段差
14 ゲート酸化膜
15 ポリシリコン膜
17 ゲート電極
18 ゲート電極引き出し部
A,B 端部
Claims (8)
- 半導体基板上に所定の厚さの第1の絶縁膜を形成する工程と、
該第1の絶縁膜上に該第1の絶縁膜より厚く、該第1の絶縁膜よりエッチングレートの早い第2の絶縁膜を形成する工程と、
前記第1の絶縁膜の第1の開口部と前記第2の絶縁膜の第2の開口部を同一マスクで同時に形成する工程と、
前記第2の開口部が形成された前記第2の絶縁膜と第1の開口部が形成された前記第1の絶縁膜をマスクとして前記半導体基板にトレンチを異方性エッチングで前記半導体基板の厚さ方向に形成する工程と、
前記第1の絶縁膜と該第1の絶縁膜よりエッチングレートの早い前記第2の絶縁膜を同時に第1の等方性エッチングの処理を行い、前記第1の開口部の端部を前記トレンチの開口部の端部から所定の距離Xだけ後退させ、前記第2の開口部の端部を前記第1の開口部の端部よりさらに後退させる工程と、
前記第1の絶縁膜をマスクとして、前記トレンチに隣接して露出した前記半導体基板および該半導体基板よりエッチングレートが小さい前記第1の絶縁膜とを同時に第2の等方性エッチングで処理し前記第1の開口部の端部を後退させながら前記所定の距離Xより浅い段差を前記トレンチに接して形成し、前記トレンチの開口部の端部と前記段差の端部をそれぞれ丸める工程と、
前記第1の絶縁膜と前記第2の絶縁膜を除去し、前記トレンチ内壁に犠牲酸化処理を行った後、前記トレンチ上から前記段差上および該段差の周囲の前記半導体基板上に渡ってゲート絶縁膜を形成する工程と、
を有する半導体装置の製造方法であって、
前記所定の距離Xと前記段差形成のエッチング量Yの比(X/Y)が2〜5の範囲であることを特徴とする半導体装置の製造方法。 - 前記の比(X/Y)が、2.2以上で4.2以下であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記所定の距離Xが、0.05μm〜0.3μmであることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記エッチング量Yが、エッチングレートとエッチング時間の積で算出される値であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記半導体基板がシリコン基板であり、前記第1の絶縁膜が熱酸化で形成したシリコン酸化膜であり、前記第2の絶縁膜がCVD(Chemical Vapor Deposition)法で形成したシリコン酸化膜であることを特徴とする請求項1に記載の半導体装置。
- 前記第1の絶縁膜の所定の厚さが、5nm〜40nmであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 950℃未満の温度で前記犠牲酸化処理を行った後に形成される前記ゲート絶縁膜が、950℃未満の温度で熱酸化により形成されるシリコン酸化膜であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記トレンチ形成後の熱処理は、900℃以下で750℃以上で行うことを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010138236A JP5630090B2 (ja) | 2010-06-17 | 2010-06-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010138236A JP5630090B2 (ja) | 2010-06-17 | 2010-06-17 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012004360A JP2012004360A (ja) | 2012-01-05 |
JP5630090B2 true JP5630090B2 (ja) | 2014-11-26 |
Family
ID=45536011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010138236A Active JP5630090B2 (ja) | 2010-06-17 | 2010-06-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5630090B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015072944A (ja) | 2013-10-01 | 2015-04-16 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP6844138B2 (ja) * | 2015-09-16 | 2021-03-17 | 富士電機株式会社 | 半導体装置および製造方法 |
JP2017117963A (ja) * | 2015-12-24 | 2017-06-29 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP6838677B1 (ja) * | 2020-05-11 | 2021-03-03 | 信越半導体株式会社 | 半導体基板のドライエッチング方法及びシリコン酸化膜のドライエッチング方法 |
CN114899104B (zh) * | 2022-07-15 | 2022-09-23 | 广州粤芯半导体技术有限公司 | 屏蔽栅沟槽功率器件的制造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3396553B2 (ja) * | 1994-02-04 | 2003-04-14 | 三菱電機株式会社 | 半導体装置の製造方法及び半導体装置 |
JP3917327B2 (ja) * | 1999-06-01 | 2007-05-23 | 株式会社ルネサステクノロジ | 半導体装置の製造方法及び装置 |
JP2007088010A (ja) * | 2005-09-20 | 2007-04-05 | Denso Corp | 半導体装置およびその製造方法 |
JP2012004156A (ja) * | 2010-06-14 | 2012-01-05 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2010
- 2010-06-17 JP JP2010138236A patent/JP5630090B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012004360A (ja) | 2012-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100676365B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
TWI736973B (zh) | 積體電路及其形成方法 | |
TWI392055B (zh) | 形成溝渠半導體裝置之方法及其結構 | |
CN106057674A (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
JP5630090B2 (ja) | 半導体装置の製造方法 | |
JP2005311317A (ja) | 半導体装置、リセスゲート電極の形成方法、及び半導体装置の製造方法 | |
US11251273B2 (en) | Non-volatile memory device and method for manufacturing the same | |
WO2000052754A1 (fr) | Circuit integre et son procede de fabrication | |
JP4221420B2 (ja) | 半導体装置の製造方法 | |
US7355239B1 (en) | Fabrication of semiconductor device exhibiting reduced dielectric loss in isolation trenches | |
TW200426904A (en) | Semiconductor device and the manufacturing method thereof | |
TWI624032B (zh) | 半導體元件及其製造方法 | |
JP2006114755A (ja) | 半導体装置及びその製造方法 | |
JP2008305961A (ja) | 半導体装置及びその製造方法 | |
JP2004006660A (ja) | 半導体装置の製造方法 | |
US20100093144A1 (en) | Semiconductor device utilizing a metal gate material such as tungsten and method of manufacturing the same | |
US9269618B2 (en) | Semiconductor device and method for manufacturing the same | |
CN106887465B (zh) | 沟槽型双层栅mosfet的制作方法 | |
JP2009224660A (ja) | 半導体装置の製造方法 | |
US7737031B2 (en) | Insitu formation of inverse floating gate poly structures | |
JPH11111837A (ja) | 半導体装置の製造方法 | |
JP3523048B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
TW201214533A (en) | Semiconductor device and the manufacturing method of the same | |
KR100667908B1 (ko) | 트렌치형 mos 게이트의 제조방법 | |
KR101002550B1 (ko) | 플래시 메모리 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140319 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140805 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140909 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140922 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5630090 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |