JP6406454B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6406454B2
JP6406454B2 JP2017527147A JP2017527147A JP6406454B2 JP 6406454 B2 JP6406454 B2 JP 6406454B2 JP 2017527147 A JP2017527147 A JP 2017527147A JP 2017527147 A JP2017527147 A JP 2017527147A JP 6406454 B2 JP6406454 B2 JP 6406454B2
Authority
JP
Japan
Prior art keywords
dummy
gate
trench
region
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017527147A
Other languages
English (en)
Other versions
JPWO2017006711A1 (ja
Inventor
内藤　達也
達也 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2017006711A1 publication Critical patent/JPWO2017006711A1/ja
Application granted granted Critical
Publication of JP6406454B2 publication Critical patent/JP6406454B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Description

本発明は、半導体装置に関する。
従来、半導体素子において基板表面に設けたトレンチ内にゲート等の電極を形成する構成が知られている（例えば、特許文献１参照）。トレンチの内壁に沿って絶縁膜が形成され、絶縁膜の内側にポリシリコン等の電極が形成される。
［先行技術文献］
［特許文献］
特許文献１ 特開２００２−３５３４５６号公報
半導体素子を微細化していくと、トレンチの内壁に形成された絶縁膜も薄くなる。その結果、トレンチ開口付近における絶縁膜の信頼性が低下してしまう。
本発明の一つの態様においては、半導体基板と、ダミートレンチ部と、第１表面側電極とを備える半導体装置を提供する。ダミートレンチ部は、半導体基板の表面に形成されてよい。第１表面側電極は、半導体基板の表面の上方に形成されてよい。第１表面側電極は、金属を含んでよい。ダミートレンチ部は、ダミートレンチと、絶縁膜と、ダミー導電部と、保護部とを有してよい。ダミートレンチは、半導体基板の表面に形成されてよい。絶縁膜は、ダミートレンチの内壁に形成されてよい。ダミー導電部は、ダミートレンチの内部において絶縁膜よりも内側に形成されてよい。保護部は、ダミー導電部の少なくとも一部を露出させる開口を有し、且つ、半導体基板の表面において絶縁膜を覆ってよい。第１表面側電極は、保護部の開口内に形成された部分を有してよい。第１表面側電極は、ダミー導電部と接触してよい。
半導体装置は、ゲートトレンチ部を更に備えてよい。ゲートトレンチ部は、半導体基板の表面に形成されてよい。ゲートトレンチ部は、ゲートトレンチと、絶縁膜と、ゲート導電部と、ゲート絶縁部とを有してよい。ゲートトレンチは、半導体基板の表面に形成されてよい。絶縁膜は、ゲートトレンチの内壁に形成されてよい。ゲート導電部は、ゲートトレンチの内部において絶縁膜よりも内側に形成されてよい。ゲート絶縁部は、ゲート導電部の上方に設けられてよい。ゲート絶縁部は、ゲート導電部と第１表面側電極とを絶縁してよい。
ゲート絶縁部は、半導体基板の表面においてゲートトレンチを覆って設けられてよい。保護部に形成された開口の幅は、互いに隣接して設けられた保護部およびゲート絶縁部の距離よりも小さくてよい。
第１表面側電極は、ダミープラグ部と、電極部とを有してよい。ダミープラグ部は、保護部の開口内に形成されてよい。ダミープラグ部は、ダミー導電部と接触してよい。ダミープラグ部は、金属であってよい。電極部は、ダミープラグ部の上方に形成されてよい。電極部は、ダミープラグ部とは材料の異なる金属であってよい。
ダミープラグ部は、タングステンを含んでよい。
第１表面側電極は、メサプラグ部を更に備えてよい。メサプラグ部は、ダミープラグ部と同一の材料で形成されてよい。メサプラグ部は、保護部およびゲート絶縁部の間に形成されてよい。メサプラグ部は、半導体基板の表面に接触してよい。
ダミープラグ部は、メサプラグ部よりも深さ方向において長くてよい。
ダミートレンチ部は、半導体基板の表面において予め定められた延伸方向に延伸して形成されてよい。ゲートトレンチ部は、対向部と、突出部とを有してよい。対向部は、ダミートレンチ部と対向する範囲において延伸方向に延伸して形成されてよい。突出部は、対向部から更に延伸して、ダミートレンチ部と対向しない範囲に形成されてよい。半導体装置は、第２表面側電極を更に備えてよい。第２表面側電極は、突出部の上方に形成されてよい。突出部におけるゲート導電部が、第２表面側電極と電気的に接続してよい。
突出部のゲート絶縁部は、ゲート導電部を露出させる開口を有してよい。第２表面側電極は、ゲートプラグ部を有してよい。第２表面側電極は、ゲート絶縁部の開口内に形成されてよい。第２表面側電極は、ゲート導電部と接触してよい。第２表面側電極は、金属であってよい。
ゲートプラグ部は、ダミープラグ部と同一の材料で形成されてよい。
ゲートプラグ部は、ダミープラグ部と深さ方向において同一の長さを有してよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の一例を示す平面図である。 図１におけるａ−ａ'断面の一例を示す図である。 ダミートレンチ部３０およびゲートトレンチ部４０の周辺の構造を拡大した拡大断面図である。 図１におけるｂ−ｂ'断面の一例を示す図である。 比較例に係る半導体装置２００の構成を示す図である。 図５におけるｃ−ｃ'断面を示す図である。 図５におけるｄ−ｄ'断面を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、半導体装置１００の一例を示す平面図である。本例の半導体装置１００は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタを含むトランジスタ部７０、および、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含むダイオード部８０を有する半導体チップである。図１においてはチップ端部周辺のチップ表面を示しており、他の領域を省略している。
また、図１においては半導体装置１００における半導体基板の活性領域を示すが、半導体装置１００は、活性領域を囲んで耐圧構造部を有してよい。活性領域は、半導体装置１００をオン状態に制御した場合に電流が流れる領域を指す。耐圧構造部は、半導体基板の表面側の電界集中を緩和する。耐圧構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
本例の半導体装置１００は、チップの表面側において、ゲート電極５０、エミッタ電極５２、ゲートトレンチ部４０、ダミートレンチ部３０、エミッタトレンチ部６０、ウェル領域１７、エミッタ領域１２、ベース領域１４、コンタクト領域１５、コンタクトホール５４およびコンタクトホール５５を有する。エミッタ電極５２は、第１表面側電極の一例であり、ゲート電極５０は第２表面側電極の一例である。
ゲートトレンチ部４０、ダミートレンチ部３０、エミッタトレンチ部６０、ウェル領域１７、エミッタ領域１２、ベース領域１４およびコンタクト領域１５は、半導体基板の表面側の内部に形成され、エミッタ電極５２およびゲート電極５０は、半導体基板の表面の上方に設けられる。
エミッタ電極５２およびゲート電極５０と、半導体基板の表面との間には層間絶縁膜が形成されるが、図１では省略している。コンタクトホール５４およびコンタクトホール５５は、当該層間絶縁膜を貫通して形成される。エミッタ電極５２は、コンタクトホール５４を通って半導体基板と接触する。ゲート電極５０は、コンタクトホール５５を通って半導体基板と接触する。
エミッタ電極５２およびゲート電極５０は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域はアルミで形成される。各電極は、タングステンを含む材料で形成される領域を有してもよい。
１以上のゲートトレンチ部４０および１以上のダミートレンチ部３０は、トランジスタ部７０の領域において所定の配列方向に沿って所定の間隔で配列される。ダミートレンチ部３０は、半導体基板の表面において予め定められた延伸方向に延伸して形成される。本例におけるダミートレンチ部３０は直線形状を有しており、上述した配列方向とは垂直な方向に延伸して形成される。
ゲートトレンチ部４０は、対向部４１および突出部４３を有する。対向部４１は、ダミートレンチ部３０と対向する範囲において、上述した延伸方向に延伸して形成される。つまり、対向部４１は、ダミートレンチ部３０と平行に形成される。突出部４３は、対向部４１から更に延伸して、ダミートレンチ部３０と対向しない範囲に形成される。本例において、ダミートレンチ部３０の両側に設けられた２つの対向部４１が、１つの突出部４３により接続される。突出部４３の少なくとも一部は曲線形状を有してよい。
突出部４３を覆う絶縁層に、コンタクトホール５５が形成される。コンタクトホール５５は、突出部４３において対向部４１から最も離れた領域に対応して形成されてよい。本例の突出部４３は、対向部４１から最も離れた領域において、対向部４１とは直交する方向に延伸する部分を有する。コンタクトホール５５は、突出部４３の当該部分に対応して形成されてよい。
エミッタトレンチ部６０は、ダイオード部８０の領域に設けられる。エミッタトレンチ部６０は、ゲートトレンチ部４０と同様の形状を有してよい。ただし、エミッタトレンチ部６０の延伸方向における長さは、ゲートトレンチ部４０よりも短くてよい。本例のエミッタトレンチ部６０の長さは、ダミートレンチ部３０と同一である。
ゲート電極５０は、突出部４３の一部を覆って形成される。ゲート電極５０は、突出部４３においてコンタクトホール５５が設けられた部分を覆って形成される。本例のゲート電極５０は、対向部４１、ダミートレンチ部３０およびエミッタトレンチ部６０の上方には形成されない。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、エミッタトレンチ部６０、ウェル領域１７、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に形成される。本例のエミッタ電極５２は、ウェル領域１７およびゲートトレンチ部４０の一部を覆って形成される。
ウェル領域１７は、ゲート電極５０が設けられる側の半導体基板の端部から、所定の範囲で形成される。ウェル領域１７の拡散深さは、ゲートトレンチ部４０、ダミートレンチ部３０、エミッタトレンチ部６０の深さよりも深くてよい。ダミートレンチ部３０、エミッタトレンチ部６０および対向部４１の、ゲート電極５０側の一部の領域はウェル領域１７に形成される。ダミートレンチ部３０の延伸方向の端の底は、ウェル領域１７に覆われていてよい。突出部４３は、全体がウェル領域１７に形成されてよい。半導体基板は第１導電型を有し、ウェル領域１７は半導体基板とは異なる第２導電型を有する。本例の半導体基板はＮ−型であり、ウェル領域１７はＰ＋型である。本例においては、第１導電型をＮ型として、第２導電型をＰ型として説明する。ただし、第１および第２導電型は逆の導電型であってもよい。
各トレンチ部に挟まれる領域には、ベース領域１４が形成される。ベース領域１４は、ウェル領域１７よりも不純物濃度の低い第２導電型である。本例のベース領域１４はＰ−型である。
ベース領域１４の表面には、ベース領域１４よりも不純物濃度の高い第２導電型のコンタクト領域１５が形成される。本例のコンタクト領域１５はＰ＋型である。また、トランジスタ部７０においては、コンタクト領域１５の表面の一部に、半導体基板よりも不純物濃度が高い第１導電型のエミッタ領域１２が選択的に形成される。本例のエミッタ領域１２はＮ＋型である。
コンタクト領域１５およびエミッタ領域１２のそれぞれは、隣接する一方のトレンチ部から、他方のトレンチ部まで形成される。トランジスタ部７０の１以上のコンタクト領域１５および１以上のエミッタ領域１２は、各トレンチ部に挟まれる領域において、トレンチ部の延伸方向に沿って交互に露出するように形成される。
トランジスタ部７０において、コンタクトホール５４は、コンタクト領域１５、エミッタ領域１２およびダミートレンチ部３０の各領域の上方に形成される。コンタクトホール５４は、ダミートレンチ部３０の中央部、エミッタ領域１２およびコンタクト領域１５を露出させ、且つ、ダミートレンチ部３０の端部およびゲートトレンチ部４０を露出させない。
本例の半導体装置１００は、ダミートレンチ部３０の延伸方向と平行な方向に延伸して形成された複数のコンタクトホール５４を有する。具体的には、それぞれのダミートレンチ部３０の中央に沿ってコンタクトホール５４が形成される。当該コンタクトホール５４は、ダミートレンチ部３０の端部を露出させない。
また、それぞれのダミートレンチ部３０の両側に、ダミートレンチ部３０と離間したコンタクトホール５４が形成される。当該コンタクトホール５４は、１以上のコンタクト領域１５および１以上のエミッタ領域１２に渡って延伸して形成される。当該コンタクトホール５４は、ベース領域１４には形成されなくてよい。ダミートレンチ部３０の両側に形成されたコンタクトホール５４は、ダミートレンチ部３０の中央に沿って形成されたコンタクトホール５４と対向する範囲に設けられる。
また、当該コンタクトホール５４は、ゲートトレンチ部４０と離間して形成される。当該コンタクトホール５４は、ゲートトレンチ部４０およびダミートレンチ部３０の間のほぼ中央に配置されてよい。
このような構成により、ダミートレンチ部３０の中央部をエミッタ電極５２に接触させつつ、ダミートレンチ部３０の端部を層間絶縁膜で覆うことができる。このため、ダミートレンチ部３０の内壁に形成される絶縁膜を保護することができる。
また、ダイオード部８０においても同様に、コンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタトレンチ部６０の各領域の上方に形成される。コンタクトホール５４は、エミッタトレンチ部６０の中央部、コンタクト領域１５およびベース領域１４を露出させ、且つ、エミッタトレンチ部６０の端部を露出させない。本例のコンタクトホール５４は、複数のベース領域１４のうち、最もゲート電極５０に近いベース領域１４に対しては形成されない。本例においてトランジスタ部７０のコンタクトホール５４と、ダイオード部８０のコンタクトホール５４とは、各トレンチ部の延伸方向において同一の長さを有する。
このような構成により、エミッタトレンチ部６０の中央部をエミッタ電極５２に接触させつつ、エミッタトレンチ部６０の端部を層間絶縁膜で覆うことができる。このため、エミッタトレンチ部６０の内壁に形成される絶縁膜を保護することができる。
図２は、図１におけるａ−ａ'断面の一例を示す図である。本例の半導体装置１００は、当該断面において、半導体基板１０、エミッタ電極５２およびコレクタ電極２４を有する。本例の半導体基板１０の表面には、ゲート絶縁部３７および保護部３８が形成される。本例のゲート絶縁部３７および保護部３８は、半導体基板１０の表面に形成される層間絶縁膜の一部である。例えばゲート絶縁部３７および保護部３８は、半導体基板１０の表面において所定のパターンで形成されたＰＳＧ膜またはＢＰＳＧ膜等の絶縁膜の一部である。エミッタ電極５２は、半導体基板１０の表面に形成される。エミッタ電極５２は、エミッタ端子５３と電気的に接続される。
コレクタ電極２４は、半導体基板１０の裏面に形成される。コレクタ電極２４は、コレクタ端子と電気的に接続される。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で形成される。また本明細書において、基板、層、領域等の各部材のエミッタ電極５２側の面を表面、コレクタ電極２４側の面を裏面または底部と称する。また、エミッタ電極５２とコレクタ電極２４とを結ぶ方向を深さ方向と称する。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板、窒化物半導体基板等であってもよい。半導体基板１０の表面側には、Ｐ−型のベース領域１４が形成される。また、Ｎ＋型のエミッタ領域１２が、ベース領域１４の表面側における一部の領域に選択的に形成される。
また、半導体基板１０は、Ｎ＋型の蓄積領域１６、Ｎ−型のドリフト領域１８、Ｎ−型のバッファ領域２０、Ｐ＋型のコレクタ領域２２、および、Ｎ＋型のカソード領域８２を更に有する。蓄積領域１６は、ベース領域１４の裏面側に形成される。蓄積領域１６の不純物濃度は、ドリフト領域１８の不純物濃度よりも高い。
蓄積領域１６は、隣接するトレンチ間に形成される。例えばトランジスタ部７０において蓄積領域１６は、ダミートレンチ部３０およびゲートトレンチ部４０の間に形成される。蓄積領域１６は、ダミートレンチ部３０およびゲートトレンチ部４０の間の全領域を覆うように設けられてよい。蓄積領域１６を設けることで、ＩＥ効果を高めて、オン電圧を低減することができる。
ドリフト領域１８は、蓄積領域１６の裏面側に形成される。バッファ領域２０は、ドリフト領域１８の裏面側に形成される。バッファ領域２０の不純物濃度は、ドリフト領域１８の不純物濃度よりも高い。バッファ領域２０は、ベース領域１４の裏面側から広がる空乏層が、コレクタ領域２２およびカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
コレクタ領域２２は、トランジスタ部７０の領域において、バッファ領域２０の裏面側に形成される。カソード領域８２は、ダイオード部８０の領域において、バッファ領域２０の裏面側に形成される。また、コレクタ領域２２およびカソード領域８２の裏面にはコレクタ電極２４が設けられる。
半導体基板１０の表面側には、１以上のゲートトレンチ部４０、１以上のダミートレンチ部３０、および、１以上のエミッタトレンチ部６０が形成される。各トレンチ部は、半導体基板１０の表面から、ベース領域１４を貫通して、ドリフト領域１８に到達する。本例においてゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の表面から、エミッタ領域１２、ベース領域１４および蓄積領域１６を貫通して、ドリフト領域１８に到達する。また、エミッタトレンチ部６０は、半導体基板１０の表面から、ベース領域１４および蓄積領域１６を貫通して、ドリフト領域１８に到達する。
ゲートトレンチ部４０は、半導体基板１０の表面側に形成されたゲートトレンチ、絶縁膜４２、ゲート導電部４４およびゲート絶縁部３７を有する。絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部において絶縁膜４２よりも内側に形成される。つまり絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート絶縁部３７は、ゲート導電部４４の上方に形成され、ゲート導電部４４とエミッタ電極５２とを絶縁する。本例のゲート絶縁部３７は、半導体基板１０の表面において、絶縁膜４２およびゲート導電部４４を覆って形成される。ゲート絶縁部３７の幅は、ゲートトレンチ部４０のトレンチの幅よりも大きい。
ゲート導電部４４は、少なくとも隣接するベース領域１４と対向する領域を含む。それぞれのゲート導電部４４は、ゲート端子５１に電気的に接続される。本例では、図１に示したように突出部４３においてゲート導電部４４がゲート電極５０と電気的に接続する。また、ゲート電極５０がゲート端子５１に電気的に接続する。ゲート端子５１を介してゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層にチャネルが形成される。
ダミートレンチ部３０は、半導体基板１０の表面側に形成されたダミートレンチ、絶縁膜３２、保護部３８およびダミー導電部３４を有する。絶縁膜３２は、ダミートレンチの内壁を覆って形成される。
ダミー導電部３４は、ダミートレンチの内部において絶縁膜３２よりも内側に形成される。絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
保護部３８は、ダミー導電部３４の少なくとも一部を露出させる開口（本例では、図１に示したダミートレンチ部３０の中央に沿って形成されたコンタクトホール５４）を有し、且つ、半導体基板１０の表面において絶縁膜３２を覆う。保護部３８は、半導体基板１０の表面に露出する絶縁膜３２の全体を覆うように形成される。保護部３８は、半導体基板１０の表面において絶縁膜３２が露出する領域よりも広い領域を覆う。コンタクトホール５４は、ダミー導電部３４の表面の一部を露出させ、且つ、絶縁膜３２を露出させない。エミッタ電極５２は、保護部３８に設けられたコンタクトホール５４内に形成された部分を有する。エミッタ電極５２は、当該部分によってダミー導電部３４と接触する。
また、ゲート絶縁部３７および保護部３８の間にもコンタクトホール５４（本例では、図１に示したダミートレンチ部３０の両側に形成されたコンタクトホール）が形成される。当該コンタクトホール５４は、各トレンチの間のエミッタ領域１２の表面を露出させる。なお図１に示したように、当該コンタクトホール５４は、各トレンチの間のコンタクト領域１５の表面も露出させる。
エミッタ電極５２は、当該コンタクトホール５４内に形成された部分を有する。エミッタ電極５２は、当該部分によって、エミッタ領域１２およびコンタクト領域１５と接触する。
本例の半導体装置１００によれば、ダミートレンチ部３０を設けることで、ドリフト領域へのキャリア注入促進効果（ＩＥ効果）を高めてオン電圧を低減することができる。そして、ダミートレンチ部３０における絶縁膜３２を保護する保護部３８を有する。このため、ダミートレンチ部３０のトレンチ開口近傍の絶縁膜３２の信頼性を向上させることができる。
例えば、半導体装置１００をワイヤボンディングした場合にトレンチ開口近傍の絶縁膜３２に応力が生じても、絶縁膜３２の絶縁性を維持することができる。また、半導体装置１００を微細化するにつれて、トレンチ開口近傍において絶縁膜３２の欠損が生じやすくなるが、保護部３８を設けることで当該欠損をカバーして、絶縁性を維持することができる。
本例においてゲートトレンチ部４０およびダミートレンチ部３０は、図２に示すように所定の配列方向において交互に配置される。また、各トレンチ部は一定の間隔で配置されてよい。ただし、各トレンチの配置は上記の例に限定されない。２つのダミートレンチ部３０の間に複数のゲートトレンチ部４０が配置されてよい。また、それぞれのダミートレンチ部３０の間に設けられるゲートトレンチ部４０の数は一定でなくともよい。ダミートレンチ部３０およびゲートトレンチ部４０の深さ方向における長さは同一であってよい。
ダイオード部８０は、トランジスタ部７０と隣接した領域に設けられる。ダイオード部８０は、トランジスタ部７０と同一層のベース領域１４、蓄積領域１６、ドリフト領域１８およびバッファ領域２０を有する。ダイオード部８０のバッファ領域２０の裏面側にはカソード領域８２が設けられる。また、ダイオード部８０は、１以上のエミッタトレンチ部６０を有する。また、ダイオード部８０には、エミッタ領域１２が形成されない。
エミッタトレンチ部６０は、ベース領域１４の表面側からベース領域１４および蓄積領域１６を貫通して、ドリフト領域１８まで到達して形成される。それぞれのエミッタトレンチ部６０は、ダミートレンチ部３０と同様に、絶縁膜６２、保護部３８およびエミッタ導電部６４を有する。エミッタトレンチ部６０は、ダミートレンチ部３０と同一の構造を有してよい。
絶縁膜６２は、エミッタトレンチの内壁を覆って形成される。エミッタ導電部６４は、エミッタトレンチの内部において絶縁膜６２よりも内側に形成される。絶縁膜６２は、エミッタ導電部６４と半導体基板１０とを絶縁する。エミッタ導電部６４は、ダミー導電部３４と同一の材料で形成されてよい。例えばエミッタ導電部６４は、ポリシリコン等の導電材料で形成される。エミッタ導電部６４は、深さ方向においてダミー導電部３４と同一の長さを有してよい。
保護部３８は、エミッタ導電部６４の少なくとも一部を露出させる開口（本例ではコンタクトホール５４）を有し、且つ、半導体基板１０の表面において絶縁膜６２を覆う。保護部３８は、半導体基板１０の表面に露出する絶縁膜６２の全体を覆うように形成される。保護部３８は、半導体基板１０の表面において絶縁膜６２が露出する領域よりも広い領域を覆う。コンタクトホール５４は、エミッタ導電部６４の表面の一部を露出させ、且つ、絶縁膜６２を露出させない。エミッタ電極５２は、保護部３８に設けられたコンタクトホール５４内に形成された部分を有する。エミッタ電極５２は、当該部分によってエミッタ導電部６４と接触する。本例の半導体装置１００によれば、エミッタトレンチ部６０のトレンチ開口近傍の絶縁膜６２の信頼性を向上させることができる。
また、本例におけるトランジスタ部７０におけるトレンチ部の間隔と、ダイオード部８０におけるエミッタトレンチ部６０の間隔とは同一である。図２に示すように、トランジスタ部７０においてゲートトレンチ部４０とダミートレンチ部３０とが交互に配置されている場合、ゲートトレンチ部４０とダミートレンチ部３０との間隔と、エミッタトレンチ部６０どうしの間隔とが同一であってよい。
図３は、ダミートレンチ部３０およびゲートトレンチ部４０の周辺の構造を拡大した拡大断面図である。上述したように、ゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の表面から、エミッタ領域１２、ベース領域１４および蓄積領域１６を貫通して形成される。
ダミートレンチ部３０およびゲートトレンチ部４０の各トレンチ内には、絶縁膜（３２、４２）および導電部（３４、４４）が形成される。本例においてダミートレンチ部３０およびゲートトレンチ部４０における絶縁膜（３２、４２）および導電部（３４、４４）の形状および大きさは同一である。
ゲート絶縁部３７は、半導体基板１０の表面においてゲートトレンチの全体を覆う。これに対して保護部３８は、半導体基板１０の表面に露出する絶縁膜３２の全体およびダミー導電部３４の一部を覆う。保護部３８には、ダミー導電部３４の表面を露出させる開口が形成される。
ゲート絶縁部３７および保護部３８は離れて形成される。本例においては、隣接するゲート絶縁部３７および保護部３８の間には、所定の幅Ｗ１および深さＤ１を有する開口が形成される。ゲート絶縁部３７に隣接する保護部３８とは、１以上の保護部３８のうち、ゲート絶縁部３７との距離が最も近い保護部３８を指す。
当該開口により、メサ部のエミッタ領域１２が露出する。開口の幅は、ゲートトレンチ部４０およびダミートレンチ部３０を最短距離で結ぶ直線の方向における幅を指す。また、開口の幅は、半導体装置１００の最も表面側における幅を指す。つまり、開口がエミッタ電極５２側から半導体基板１０側まで設けられている場合において、開口の幅はエミッタ電極５２側における開口の幅を指す。
保護部３８に形成され、ダミー導電部３４の表面を露出させる開口は、所定の幅Ｗ２および深さＤ２を有する。保護部３８に形成された開口の幅Ｗ２は、ゲート絶縁部３７および保護部３８の間に形成された開口の幅Ｗ１よりも小さくてよい。幅Ｗ１を大きくすることで、エミッタ領域１２とエミッタ電極５２との接触面積を確保することができる。また、幅Ｗ２を小さくすることで、半導体装置１００のサイズを小さくすることができる。ダミー導電部３４とエミッタ電極５２との間では電流が流れないので、開口の幅Ｗ２を小さくして抵抗が上昇しても損失が増大しない。
エミッタ電極５２は、それぞれのダミートレンチ部３０に対応して設けられたダミープラグ部３６、それぞれのメサ部に対応して設けられたメサプラグ部３９、および、電極部５６を有する。
ダミープラグ部３６は、保護部３８の開口内に形成され、ダミー導電部３４の表面と接触する。ダミー導電部３４の表面は、中央が他の部分よりも窪んだ形状を有してよい。保護部３８の開口はダミー導電部３４の中央を露出させ、ダミープラグ部３６はダミー導電部３４の中央を含む領域と接触する。ダミープラグ部３６は、タングステンを含む材料で形成される。これにより、幅Ｗ２が小さい開口にも容易にダミープラグ部３６を形成することができる。
ダミー導電部３４の表面は、エミッタ領域１２の表面よりも、半導体基板１０の裏面側に配置されてよい。つまり、ダミー導電部３４の表面は、エミッタ領域１２の表面よりも半導体基板１０の表面から見て深い位置に配置されてよい。本例のダミー導電部３４は、縁部分がエミッタ領域１２の表面よりも深い位置に配置される。この場合、ダミープラグ部３６の深さ方向における長さＤ２は、メサプラグ部３９の長さＤ１よりも長い。
保護部３８は、ダミー導電部３４の表面の縁部分を覆う。このような構成により、図３の領域Ａのような、ダミー導電部３４の縁部分近傍における絶縁部材の欠損を防ぐことができる。
領域Ａでは、半導体装置１００を微細化するほど絶縁部材の欠損（例えばバーズビークの発生）が生じやすい。これに対して半導体装置１００によれば、保護部３８を設けることで、ダミー導電部３４と他の領域との絶縁信頼性を維持することができる。
メサプラグ部３９は、保護部３８およびゲート絶縁部３７の間の開口内に形成され、半導体基板１０の表面におけるエミッタ領域１２と接触する。エミッタ領域１２の表面は、ダミー導電部３４の表面よりも平坦であってよい。表面がより平坦とは、表面における最大高低差がより小さいことを指す。メサプラグ部３９は、ダミープラグ部３６と同一の材料で形成されてよい。例えばメサプラグ部３９は、タングステンを含む材料で形成される。
電極部５６は、ダミープラグ部３６およびメサプラグ部３９の上方に形成され、ダミープラグ部３６およびメサプラグ部３９と接続する。電極部５６は、図１に示したエミッタ電極５２が設けられる領域全体に形成されてよい。電極部５６は、ダミープラグ部３６とは異なる金属材料で形成されてよい。例えば電極部５６はタングステンを含まない金属材料で形成される。一例として電極部５６はアルミニウム電極である。なお、図３においてはダミートレンチ部３０における保護部３８およびダミープラグ部３６を示したが、エミッタトレンチ部６０における保護部３８およびエミッタプラグ部も同一の構造を有してよい。
図４は、図１におけるｂ−ｂ'断面の一例を示す図である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜２６、ゲート電極５０、エミッタ電極５２およびコレクタ電極２４を有する。層間絶縁膜２６は、ゲート電極５０およびエミッタ電極５２と、半導体基板１０との間に形成される。層間絶縁膜２６には、開口（本例ではコンタクトホール５５）が形成される。
コンタクトホール５５は、半導体基板１０の表面において、ゲートトレンチ部４０の突出部４３におけるゲート導電部４４の少なくとも一部を露出させる。ゲート電極５０は、コンタクトホール５５を通過して、突出部４３におけるゲート導電部４４と接触する。ゲート電極５０は、コンタクトホール５５内に形成された金属のゲートプラグ部３５を有してよい。
ゲートプラグ部３５は、ゲート導電部４４の表面と接触する。ゲートプラグ部３５は、ダミープラグ部３６と同一の材料で形成されてよい。例えばゲートプラグ部３５は、タングステンを含む金属材料で形成される。
ゲート導電部４４は、図３に示したダミー導電部３４と同一の形状を有してよい。この場合、ゲートプラグ部３５も、図３に示したダミープラグ部３６と同一の長さを有してよい。ゲートプラグ部３５は、ダミープラグ部３６と同一の幅を有してよい。ゲートプラグ部３５の幅は、図１におけるｂ−ｂ'方向における幅を指す。本例におけるゲートプラグ部３５の幅は、ダミートレンチ部３０が延伸する延伸方向におけるゲートプラグ部３５の幅を指す。
次に、図１から図４に示した半導体装置１００の製造方法の一例を説明する。ただし、半導体装置１００の製造方法は本例に限定されない。まず、ドリフト領域１８と同一の導電型（本例ではＮ−型として説明する）の半導体基板１０を準備する。
次に、半導体基板１０の表面に所定のパターンのエッチングマスクを設け、ゲートトレンチ部４０、ダミートレンチ部３０およびエミッタトレンチ部６０用の複数のトレンチを形成する。トレンチを形成した後、トレンチの内壁に絶縁膜を形成する。そして、トレンチの内部に導電材料を充填する。
次に、半導体基板の表面側からＰ型不純物を注入して、１１００℃程度の温度で２時間程度の熱処理を行い、半導体基板１０の表面全体に、トレンチよりも浅いＰ−型ベース領域１４を形成する。次に、半導体基板１０の表面側からＮ型不純物を注入して、ベース領域１４より深く、トレンチよりも浅いＮ＋型蓄積領域１６を形成する。例えば、加速電圧２．８ＭｅＶ、５．０×１０１２／ｃｍ２程度でリンをイオン注入することで、Ｎ＋型蓄積領域１６を形成する。
次に、エミッタ領域１２に対応する部分が開口したマスクを用いて、半導体基板１０の表面側からＮ型不純物を選択的に注入する。これにより、Ｐ−型ベース領域１４の内部にＮ＋型エミッタ領域１２を選択的に形成する。
その後、半導体基板１０の表面側に所定のパターンの層間絶縁膜２６を形成する。層間絶縁膜２６の一部が、ゲート絶縁部３７および保護部３８として機能する。層間絶縁膜２６は、半導体基板１０の表面全体に絶縁膜を形成した後に、所定のマスクパターンでエッチングすることで形成できる。層間絶縁膜２６には、コンタクトホール５４およびコンタクトホール５５が形成される。そして、エミッタ電極５２およびゲート電極５０を形成する。ゲートプラグ部３５、ダミープラグ部３６およびメサプラグ部３９を形成してから、半導体基板１０の表面に各電極を形成してよい。
次に、半導体基板１０の裏面側から例えば１．０×１０１４／ｃｍ２程度でセレンをイオン注入した後、９００℃程度の温度で２時間程度の熱処理を行う。これにより、半導体基板１０の裏面側にＮ−型のバッファ領域２０を形成する。残った半導体基板１０のＮ−型の領域がドリフト領域１８になる。拡散係数の大きいセレンを用いることで、深い位置にバッファ領域２０を形成できる。また、バッファ領域２０を形成する前に、半導体基板１０を研磨して、厚みを調整してもよい。
セレンのイオン注入に代えて、プロトンを異なるドーズ量で複数回イオン注入することで、Ｎ−型バッファ領域２０を形成してもよい。これにより、不純物濃度が基板表面側から基板裏面側に向けて不純物濃度が増加するバッファ領域２０を形成できる。
次に、半導体基板１０の裏面側から例えば１．０×１０１３／ｃｍ２以上、４．０×１０１３／ｃｍ２以下のドーズ量でＰ型不純物をイオン注入する。これにより、半導体基板１０の裏面側に、バッファ領域２０よりも薄いＰ＋型コレクタ領域２２を形成する。Ｐ型不純物のドーズ量が１．０×１０１３／ｃｍ２未満の場合、コレクタ領域とコレクタ電極とがオーミック接合できないので、好ましくない。また、ダイオード部８０においては、カソード領域８２を形成する。そして、半導体基板１０の裏面側にコレクタ電極２４等を適宜形成する。
図５は、比較例に係る半導体装置２００の構成を示す図である。半導体装置２００は、トランジスタ部２７０およびダイオード部２８０を有する。また半導体装置２００の表面側には、ゲート電極２５０、エミッタ電極２５２、ゲートトレンチ部２４０、ダミートレンチ部２３０、エミッタトレンチ部２６０、ウェル領域２１７、エミッタ領域２１２、ベース領域２１４、コンタクト領域２１５、コンタクトホール２２６、２２８、２４９、２５４およびポリシリコン層２２１、２２５、２４８を有する。
図６は、図５におけるｃ−ｃ'断面を示す図である。半導体装置２００は、当該断面において、半導体基板２１０、エミッタ電極２５２、絶縁部２３８およびコレクタ電極２２４を有する。また、ゲート端子２５１がゲート導電部２４４に電気的に接続し、エミッタ端子２５３がエミッタ電極２５２に電気的に接続する。
半導体基板２１０には、ゲートトレンチ部２４０、ダミートレンチ部２３０、エミッタトレンチ部２６０、エミッタ領域２１２、ベース領域２１４、蓄積領域２１６、ドリフト領域２１８、バッファ領域２２０、コレクタ領域２２２およびカソード領域２８２が形成される。ゲートトレンチ部２４０は絶縁膜２４２およびゲート導電部２４４を有する。ダミートレンチ部２３０は、絶縁膜２３２およびダミー導電部２３４を有する。エミッタトレンチ部２６０は、絶縁膜２６２およびエミッタ導電部２６４を有する。
絶縁部２３８は、ゲートトレンチ部２４０のそれぞれを覆う。ただし、絶縁部２３８は、ダミートレンチ部２３０およびエミッタトレンチ部２６０を覆わない。半導体基板２１０の表面に絶縁層を形成した後に、ダミートレンチ部２３０およびエミッタトレンチ部２６０を覆っている絶縁層をエッチングすることで、ゲートトレンチ部２４０を覆う絶縁部２３８を形成する。このため、ダミートレンチ部２３０およびエミッタトレンチ部２６０の各トレンチの開口近傍における絶縁膜２３２、２６２もエッチングされる場合があり、絶縁膜の信頼性が低下してしまう。この問題は、半導体装置２００を微細化するほど顕著になる。これに対して半導体装置１００は、保護部３８を設けるので、各トレンチの開口近傍における絶縁膜の信頼性を維持することができる。
図７は、図５におけるｄ−ｄ'断面を示す図である。半導体装置２００は、当該断面において、半導体基板２１０、エミッタ電極２５２、ゲート電極２５０、コレクタ電極２２４、ポリシリコン層２２１、ポリシリコン層２４８および絶縁部２３８を備える。
ポリシリコン層２２１およびポリシリコン層２４８は、半導体基板２１０の表面に形成され、各トレンチ内の導電部と、エミッタ電極２５２またはゲート電極２５０とを接続する。半導体装置２００は、半導体基板２１０の表面に選択的にポリシリコン層２２１およびポリシリコン層２４８を有する。このため、半導体基板２１０の表面に凹凸が生じてしまい、絶縁部２３８等の半導体基板２１０の表面の上方に形成される層の形成が容易ではなくなる。
これに対して半導体装置１００によれば、エミッタ電極２５２およびゲート電極２５０が、各トレンチ内の導電部と直接接触するので、半導体基板１０の表面にポリシリコン層を設けなくともよい。このため、半導体基板１０の表面に凹凸を低減することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・ウェル領域、１８・・・ドリフト領域、２０・・・バッファ領域、２２・・・コレクタ領域、２４・・・コレクタ電極、２６・・・層間絶縁膜、３０・・・ダミートレンチ部、３２・・・絶縁膜、３４・・・ダミー導電部、３５・・・ゲートプラグ部、３６・・・ダミープラグ部、３７・・・ゲート絶縁部、３８・・・保護部、３９・・・メサプラグ部、４０・・・ゲートトレンチ部、４１・・・対向部、４２・・・絶縁膜、４４・・・ゲート導電部、４３・・・突出部、５０・・・ゲート電極、５１・・・ゲート端子、５２・・・エミッタ電極、５３・・・エミッタ端子、５４・・・コンタクトホール、５５・・・コンタクトホール、５６・・・電極部、６０・・・エミッタトレンチ部、６２・・・絶縁膜、６４・・・エミッタ導電部、７０・・・トランジスタ部、８０・・・ダイオード部、８２・・・カソード領域、１００・・・半導体装置、２００・・・半導体装置、２１０・・・半導体基板、２１２・・・エミッタ領域、２１４・・・ベース領域、２１５・・・コンタクト領域、２１６・・・蓄積領域、２１７・・・ウェル領域、２１８・・・ドリフト領域、２２０・・・バッファ領域、２２１・・・ポリシリコン層、２２２・・・コレクタ領域、２２４・・・コレクタ電極、２２５・・・ポリシリコン層、２２６・・・コンタクトホール、２２８・・・コンタクトホール、２３０・・・ダミートレンチ部、２３２・・・絶縁膜、２３４・・・ダミー導電部、２３８・・・絶縁部、２４０・・・ゲートトレンチ部、２４２・・・絶縁膜、２４４・・・ゲート導電部、２４８・・・ポリシリコン層、２４９・・・コンタクトホール、２５０・・・ゲート電極、２５１・・・ゲート端子、２５２・・・エミッタ電極、２５３・・・エミッタ端子、２５４・・・コンタクトホール、２６０・・・エミッタトレンチ部、２６２・・・絶縁膜、２６４・・・エミッタ導電部、２７０・・・トランジスタ部、２８０・・・ダイオード部、２８２・・・カソード領域

Claims (18)

  1. 第１導電型の半導体基板と、
    前記半導体基板の表面において予め定められた延伸方向に延伸して形成されたダミートレンチ部と、
    前記ダミートレンチ部と対向する範囲において前記延伸方向に延伸して、前記半導体基板の表面に形成されたゲートトレンチ部と、
    前記延伸方向と垂直な方向において隣り合う前記ダミートレンチ部および前記ゲートトレンチ部に挟まれた前記半導体基板のメサ部と、
    前記メサ部の表面側に設けられた第２導電型のベース領域と、
    前記ゲートトレンチ部と前記ダミートレンチ部とをつなぐようにそれぞれに接し、前記ベース領域の表面に形成された第１導電型のエミッタ領域と、
    前記半導体基板の表面の上方に形成された、金属を含む第１表面側電極と
    を備え、
    前記ダミートレンチ部は、
    前記半導体基板の表面に形成されたダミートレンチと、
    前記ダミートレンチの側壁を含む内壁に接して形成されたダミー絶縁膜と、
    前記ダミートレンチの内部において、前記内壁に接する前記ダミー絶縁膜で囲まれた領域に充填されたダミー導電部と、
    前記延伸方向に延伸する前記ダミートレンチの前記延伸方向とは垂直な方向における中央部で前記ダミー導電部の少なくとも一部を露出させるダミーコンタクトホールを有し、且つ、前記半導体基板の表面において前記ダミー絶縁膜を覆う保護部と
    を有し、
    前記ゲートトレンチ部は、
    前記半導体基板の表面に形成されたゲートトレンチと、
    前記ゲートトレンチの側壁を含む内壁に接して形成されたゲート絶縁膜と、
    前記ゲートトレンチの内部において、前記内壁に接する前記ゲート絶縁膜で囲まれた領域に充填されたゲート導電部と、
    前記ゲート導電部の上方に設けられ、前記ゲート導電部と前記第１表面側電極とを絶縁するゲート絶縁部と
    を有し、
    前記ゲート絶縁部は、前記半導体基板の表面において前記ゲートトレンチを覆って設けられ、
    隣り合う前記保護部および前記ゲート絶縁部との間には、メサコンタクトホールが設けられており、
    前記第１表面側電極は、前記ダミーコンタクトホール内に形成された部分を有し、前記ダミー導電部と接触し、
    前記第１表面側電極は、前記メサコンタクトホール内に形成された部分を有し、前記エミッタ領域と接触し、
    前記ダミー導電部の表面の縁部分が、前記エミッタ領域の表面よりも深い位置に配置され、
    前記保護部は、前記ダミー導電部の表面の縁部分を直接覆う
    半導体装置。
  2. 前記ダミーコンタクトホールの幅は、前記メサコンタクトホールの幅よりも小さい
    請求項１に記載の半導体装置。
  3. 前記第１表面側電極は、
    前記ダミーコンタクトホール内に形成され、前記ダミー導電部と接触する金属のダミープラグ部と、
    前記ダミープラグ部の上方に接して形成され、前記ダミープラグ部とは材料の異なる金属の電極部と
    を有する請求項１に記載の半導体装置。
  4. 前記ダミープラグ部はタングステンを含む
    請求項３に記載の半導体装置。
  5. 前記第１表面側電極は、前記ダミープラグ部と同一の材料で、前記メサコンタクトホールに形成され、前記メサ部の表面に接触するメサプラグ部を更に備える
    請求項３に記載の半導体装置。
  6. 前記ダミープラグ部は、前記メサプラグ部よりも深さ方向において長い
    請求項５に記載の半導体装置。
  7. 前記ゲートトレンチ部は、
    前記ダミートレンチ部と対向する範囲において前記延伸方向に延伸して形成された対向部と、
    前記対向部から更に延伸して、前記ダミートレンチ部と対向しない範囲に形成された突出部と
    を有し、
    前記突出部の前記ゲート絶縁部は、前記ゲート導電部を露出させるゲートコンタクトホールを有し、
    前記突出部の上方に形成された第２表面側電極を更に備え、
    前記第２表面側電極は、前記ゲート絶縁部の前記ゲートコンタクトホール内に形成され、
    前記突出部における前記ゲート導電部が、前記第２表面側電極と電気的に接続し、
    前記突出部の前記ゲート導電部の前記延伸方向と平行な断面における形状と、前記ダミー導電部の前記延伸方向と垂直な断面における形状は同一であり、
    前記ゲートコンタクトホールの深さ方向の長さは前記ダミーコンタクトホールの深さ方向の長さと同一であり、
    前記ゲートコンタクトホールの幅は前記ダミーコンタクトホールの幅と同一である
    請求項３から６のいずれか一項に記載の半導体装置。
  8. 前記第２表面側電極は、前記ゲート絶縁部の前記ゲートコンタクトホール内に形成され、前記ゲート導電部と接触する金属のゲートプラグ部を有する
    請求項７に記載の半導体装置。
  9. 前記ゲートプラグ部は、前記ダミープラグ部と同一の材料で形成される
    請求項８に記載の半導体装置。
  10. 前記ゲートプラグ部は、前記ダミープラグ部と深さ方向において同一の長さを有する
    請求項８に記載の半導体装置。
  11. 前記ゲート絶縁部および前記保護部は、前記半導体基板の表面において予め定められたパターンで形成された同一層の層間絶縁膜の一部である
    請求項１から１０のいずれか一項に記載の半導体装置。
  12. 前記ゲート絶縁部および前記保護部は、前記半導体基板の表面において予め定められたパターンで形成された層間絶縁膜であり、
    層間絶縁膜はＰＳＧ膜またはＢＰＳＧ膜である
    請求項１から１１のいずれか一項に記載の半導体装置。
  13. 前記ダミー導電部の中央部は窪んでいる形状を有し、
    前記第１表面側電極は、前記ダミー導電部の窪んでいる中央部に接触する
    請求項１から１２のいずれか一項に記載の半導体装置。
  14. 前記半導体基板の深さ方向における前記ゲートトレンチ部および前記ダミートレンチ部の長さよりも深く形成された第２導電型のウェル領域を、前記半導体基板の表面にさらに備え、
    前記ウェル領域は、平面視で、
    前記ダミートレンチ部の延伸方向の端と、
    前記ゲートトレンチ部の前記突出部と、
    前記第２表面側電極と、を含む
    請求項７から１０のいずれか一項に記載の半導体装置。
  15. 前記ダミートレンチ部は、平面視で、前記第２表面側電極から離れている
    請求項７から１０のいずれか一項に記載の半導体装置。
  16. 前記ダミーコンタクトホールは、前記メサコンタクトホールよりも深さ方向において長い
    請求項２に記載の半導体装置。
  17. 前記ゲートトレンチ部と前記ダミートレンチ部とをつなぐようにそれぞれに接し、前記ベース領域の表面に形成された第２導電型のコンタクト領域をさらに備え、
    前記エミッタ領域と前記コンタクト領域は前記延伸方向にそって前記メサ部表面に交互に露出し、
    前記第１表面側電極は、前記メサコンタクトホール内に形成された部分で前記コンタクト領域と接触する
    請求項１に記載の半導体装置。
  18. 前記保護部は、前記半導体基板の表面を覆う部分と、前記ダミー導電部の表面の縁部分と接触して前記縁部分を直接覆う部分とを有し、前記半導体基板の表面を覆う部分と、前記ダミー導電部の表面の縁部分と接触する部分とが、同一の層間絶縁膜の一部である
    請求項１から１７のいずれか一項に記載の半導体装置。
JP2017527147A 2015-07-07 2016-06-13 半導体装置 Active JP6406454B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015136177 2015-07-07
JP2015136177 2015-07-07
PCT/JP2016/067595 WO2017006711A1 (ja) 2015-07-07 2016-06-13 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2017006711A1 JPWO2017006711A1 (ja) 2017-11-02
JP6406454B2 true JP6406454B2 (ja) 2018-10-17

Family

ID=57685704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017527147A Active JP6406454B2 (ja) 2015-07-07 2016-06-13 半導体装置

Country Status (4)

Country Link
US (1) US10186608B2 (ja)
JP (1) JP6406454B2 (ja)
CN (1) CN107210322B (ja)
WO (1) WO2017006711A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102594037B1 (ko) 2021-04-29 2023-10-25 (주)샘씨엔에스 프로브 카드용 공간 변환기의 임피던스 정합 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332990B2 (en) * 2015-07-15 2019-06-25 Fuji Electric Co., Ltd. Semiconductor device
CN109524396B (zh) * 2017-09-20 2023-05-12 株式会社东芝 半导体装置
JP7069646B2 (ja) * 2017-11-06 2022-05-18 富士電機株式会社 半導体装置
WO2019097836A1 (ja) * 2017-11-16 2019-05-23 富士電機株式会社 半導体装置
DE112018006404T5 (de) 2017-12-14 2020-09-03 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6911941B2 (ja) 2017-12-14 2021-07-28 富士電機株式会社 半導体装置
JP7056163B2 (ja) 2018-01-17 2022-04-19 富士電機株式会社 半導体装置
JP7279356B2 (ja) * 2018-12-19 2023-05-23 富士電機株式会社 半導体装置
JP7210342B2 (ja) * 2019-03-18 2023-01-23 株式会社東芝 半導体装置
US11101375B2 (en) * 2019-03-19 2021-08-24 Kabushiki Kaisha Toshiba Semiconductor device and method of controlling same
JP7290973B2 (ja) * 2019-03-27 2023-06-14 ローム株式会社 半導体装置
US11374563B2 (en) * 2020-03-03 2022-06-28 Kabushiki Kaisha Toshiba Method for controlling semiconductor device
JP2021197525A (ja) * 2020-06-18 2021-12-27 ミツミ電機株式会社 半導体装置及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0527600B1 (en) 1991-08-08 2003-06-25 Kabushiki Kaisha Toshiba Insulated trench gate bipolar transistor
JP3481287B2 (ja) * 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法
JP3410286B2 (ja) 1996-04-01 2003-05-26 三菱電機株式会社 絶縁ゲート型半導体装置
KR100223198B1 (ko) * 1996-04-11 1999-10-15 다니구찌 이찌로오, 기타오카 다카시 높은 강복 전압을 갖는 반도체 장치 및 그 제조 방법
US6380087B1 (en) * 2000-06-19 2002-04-30 Chartered Semiconductor Manufacturing Inc. CMP process utilizing dummy plugs in damascene process
JP4823435B2 (ja) 2001-05-29 2011-11-24 三菱電機株式会社 半導体装置及びその製造方法
JP4090747B2 (ja) 2002-01-31 2008-05-28 三菱電機株式会社 絶縁ゲート型半導体装置
JP4529355B2 (ja) * 2003-01-20 2010-08-25 富士電機システムズ株式会社 半導体装置
US8692322B2 (en) * 2006-02-17 2014-04-08 Alpha And Omega Semiconductor Incorporated Flexible Crss adjustment in a SGT MOSFET to smooth waveforms and to avoid EMI in DC-DC application
JP5122762B2 (ja) * 2006-03-07 2013-01-16 株式会社東芝 電力用半導体素子、その製造方法及びその駆動方法
JP5135719B2 (ja) * 2006-06-05 2013-02-06 富士電機株式会社 トレンチ型絶縁ゲート半導体装置
EP2070108A4 (en) * 2006-09-27 2010-12-01 Maxpower Semiconductor Inc MOS FIELD EFFECT TRANSISTOR HAVING A REINFORCED FIELD PLATE
JP5359182B2 (ja) * 2008-01-28 2013-12-04 富士電機株式会社 半導体装置
JP5239621B2 (ja) * 2008-08-20 2013-07-17 株式会社デンソー 半導体装置の製造方法
US8680610B2 (en) * 2009-12-17 2014-03-25 Force Mos Technology Co., Ltd. Trench MOSFET having floating dummy cells for avalanche improvement
JP2011129750A (ja) * 2009-12-18 2011-06-30 Toyota Motor Corp 高耐圧半導体素子の製造方法及びその構造
JP5560991B2 (ja) 2010-07-23 2014-07-30 株式会社デンソー 半導体装置
JP5634318B2 (ja) * 2011-04-19 2014-12-03 三菱電機株式会社 半導体装置
JP6190206B2 (ja) * 2012-08-21 2017-08-30 ローム株式会社 半導体装置
TWI529900B (zh) * 2012-08-26 2016-04-11 萬國半導體股份有限公司 在sgt mosfet 中靈活調節crss 以平滑波形避免直流-直流器件中電磁干擾
JP6062269B2 (ja) * 2013-01-31 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6135181B2 (ja) 2013-02-26 2017-05-31 サンケン電気株式会社 半導体装置
JP2014175640A (ja) * 2013-03-13 2014-09-22 Renesas Electronics Corp 縦型複合パワーｍｏｓｆｅｔ
WO2014168171A1 (ja) * 2013-04-11 2014-10-16 富士電機株式会社 半導体装置および半導体装置の製造方法
US9666663B2 (en) * 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
JP5908524B2 (ja) 2014-04-21 2016-04-26 三菱電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102594037B1 (ko) 2021-04-29 2023-10-25 (주)샘씨엔에스 프로브 카드용 공간 변환기의 임피던스 정합 방법

Also Published As

Publication number Publication date
US20170301779A1 (en) 2017-10-19
WO2017006711A1 (ja) 2017-01-12
CN107210322A (zh) 2017-09-26
JPWO2017006711A1 (ja) 2017-11-02
US10186608B2 (en) 2019-01-22
CN107210322B (zh) 2020-11-06

Similar Documents

Publication Publication Date Title
JP6406454B2 (ja) 半導体装置
JP6477885B2 (ja) 半導体装置および半導体装置の製造方法
US10825923B2 (en) Semiconductor device
JP7010275B2 (ja) 半導体装置
US10700059B2 (en) Semiconductor device
JP6561611B2 (ja) 半導体装置
JP6668798B2 (ja) 半導体装置
US10636877B2 (en) Semiconductor device
CN107180855B (zh) 半导体装置
JP6604107B2 (ja) 半導体装置
JP6885101B2 (ja) 半導体装置
JP7077648B2 (ja) 半導体装置
JP6679892B2 (ja) 半導体装置
JP2011171552A (ja) 半導体装置およびその製造方法
WO2019097836A1 (ja) 半導体装置
JPWO2017099095A1 (ja) 半導体装置および製造方法
US20170012136A1 (en) Semiconductor device and manufacturing method thereof
JP6197966B2 (ja) 半導体装置および半導体装置の製造方法
US9640618B2 (en) Silicon carbide semiconductor device, method of manufacturing silicon carbide semiconductor device and method of designing silicon carbide semiconductor device
JP2012160601A (ja) 半導体装置の製造方法
JP2023173412A (ja) 炭化珪素半導体装置
JP2023173420A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20170703

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180903

R150 Certificate of patent or registration of utility model

Ref document number: 6406454

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250