CN107180855B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107180855B
CN107180855B CN201710138246.9A CN201710138246A CN107180855B CN 107180855 B CN107180855 B CN 107180855B CN 201710138246 A CN201710138246 A CN 201710138246A CN 107180855 B CN107180855 B CN 107180855B
Authority
CN
China
Prior art keywords
region
contact
contact region
emitter
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710138246.9A
Other languages
English (en)
Other versions
CN107180855A (zh
Inventor
小野泽勇一
大井幸多
内藤达也
高桥美咲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017032728A external-priority patent/JP6885101B2/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107180855A publication Critical patent/CN107180855A/zh
Application granted granted Critical
Publication of CN107180855B publication Critical patent/CN107180855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供具有接触区的半导体装置。所述半导体装置具备：半导体基板；多个第一沟槽部，形成在半导体基板的正面侧，并在俯视时沿预定的延伸方向延伸；第一导电型的发射极区，在多个第一沟槽部的相邻的沟槽之间，形成在半导体基板的正面侧；第二导电型的第一接触区，形成在多个第一沟槽部的相邻的沟槽之间，并在延伸方向上与发射极区交替地配置；第二导电型的第二接触区，在第一接触区的上方与发射极区分离地形成，且与第一接触区相比为高掺杂浓度。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
以往，已知在具有沟槽部的半导体装置中，将接触用的P+层形成为与沟槽部平行的条纹状(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2011-187593号公报
发明内容
技术问题
然而，对于以往的半导体装置，如果随着微细化的进行沟槽间隔变小，则存在P+层与沟槽部接触，栅极阈值电压意外地上升的情况。
技术方案
在本发明的第一形态中，提供一种半导体装置，具备：半导体基板；多个第一沟槽部，其形成在半导体基板的正面侧，并在俯视时沿预定的延伸方向延伸；第一导电型的发射极区，其在多个第一沟槽部的相邻的沟槽之间，形成在半导体基板的正面侧；第二导电型的第一接触区，其形成在多个第一沟槽部的相邻的沟槽之间，并在延伸方向上与发射极区交替地配置；第二导电型的第二接触区，其在第一接触区的上方与发射极区分离地形成，并且与第一接触区相比为高掺杂浓度。
可选地，分离地形成的第二接触区与发射极区之间的在俯视时的间隔大于第一接触区的下端的深度与发射极区的下端的深度之差。
可选地，第一接触区形成在发射极区的下方的至少一部分区域。
可选地，发射极区和第一接触区与形成在发射极区和第一接触区的两端的多个第一沟槽部接触。
可选地，第二接触区与多个第一沟槽部和发射极区的接触点之间的最短距离大于在俯视时发射极区与第一接触区在延伸方向上重叠的距离。
可选地，第二接触区与多个第一沟槽部和发射极区的接触点之间的最短距离大于第一接触区的下端的深度与发射极区的下端的深度之差。
可选地，第二接触区形成得比发射极区浅。
可选地，第二接触区与形成在第二接触区的两端的多个第一沟槽部接触。
可选地，半导体装置还具备：层间绝缘膜，其形成在半导体基板的正面上；发射极，其形成在层间绝缘膜的上方。可选地，多个第一沟槽部在俯视时按预定的排列方向进行排列。可选地，第二接触区的排列方向的宽度比为了连接发射极和第二接触区而形成在层间绝缘膜的接触孔的排列方向的宽度宽。
可选地，发射极与第二接触区通过钨插塞电连接。
可选地，半导体装置具备：晶体管部，其具有多个第一沟槽部、发射极区、第一接触区和第二接触区；二极管部，其具有形成在半导体基板的正面侧，并在俯视时沿预定的延伸方向延伸的多个第二沟槽部、和形成在半导体基板的正面侧的与第一接触区相比为高掺杂浓度的第二导电型的第三接触区。
可选地，第三接触区在延伸方向上以不连续的方式设置。
第三接触区在俯视时具有二极管部中的发射极与半导体基板的接触面积的50％以下的面积。
在本发明的第二形态中，提供一种具有半导体基板，并具备形成在半导体基板的晶体管部和二极管部的半导体装置，晶体管部具备：多个第一沟槽部，其形成在半导体基板的正面侧，并在俯视时沿预定的延伸方向延伸；第一导电型的发射极区，其在多个第一沟槽部的相邻的沟槽之间，形成在半导体基板的正面侧；第二导电型的第一接触区，其形成在多个第一沟槽部的相邻的沟槽之间，并在延伸方向上与发射极区交替地配置；第二导电型的第二接触区，其形成在第一接触区的上方，并且与第一接触区相比为高掺杂浓度。可选地，二极管部具备：多个第二沟槽部，其形成在半导体基板的正面侧，并在俯视时沿预定的延伸方向延伸；第二导电型的第三接触区，其形成在半导体基板的正面侧，并且与第一接触区相比为高掺杂浓度。
可选地，设置于二极管部的第三接触区在延伸方向上以不连续的方式设置。
可选地，第三接触区在俯视时具有二极管部中的发射极与半导体基板的接触面积的50％以下的面积。
在本发明的第三形态中，提供一种半导体装置，具备：半导体基板；多个第一沟槽部，其形成在半导体基板的正面侧，并在俯视时沿预定的延伸方向延伸；第一导电型的发射极区，其在多个第一沟槽部的相邻的沟槽之间，形成在半导体基板的正面侧；第二导电型的第一接触区，其形成在多个第一沟槽部的相邻的沟槽之间，并在延伸方向上与发射极区交替地配置；第二导电型的第二接触区，其在第一接触区的上方与发射极区接触地形成，并且与第一接触区相比为高掺杂浓度。可选地，在从半导体基板的正面侧朝向背面侧的方向上，第一接触区比发射极区深。可选地，沿着多个第一沟槽部的延伸方向的第一接触区的端部到达发射极区的底面。可选地，将第一接触区的延伸方向的端部与发射极区的底面接触的位置投影到半导体基板的正面而得到的接合位置与第二接触区的延伸方向的端部的位置分离。可选地，接合位置位于发射极区的内侧。
可选地，第二接触区覆盖在发射极区的沟槽部的延伸方向的端部的上方。
可选地，第二接触区与接合位置的距离大于发射极区的接合深度。
应予说明，上述的发明的概要并未列举本发明的全部特征。此外，这些特征组的重新组合也可构成发明。
附图说明
图1为示出实施例1的半导体装置100的一例的俯视图。
图2为示出实施例1的半导体装置100的a-a’截面的一例的图。
图3为示出实施例1的半导体装置100的b-b’截面的一例的图。
图4为示出比较例1的半导体装置500的一例的俯视图。
图5示出比较例1的半导体装置500的c-c’截面的一例。
图6为示出实施例2的半导体装置100的一例的俯视图。
图7示出实施例2的半导体装置100的d-d’截面的一例。
图8示出半导体装置100的放大的俯视图的一例。
图9示出半导体装置100的放大的b-b’截面的一例。
图10为示出实施例3的半导体装置100的一例的俯视图。
图11为示出实施例3的半导体装置100的e-e’截面的一例的图。
图12为示出实施例4的半导体装置100的一例的俯视图。
图13为示出实施例5的半导体装置100的一例的俯视图。
图14为示出实施例6的半导体装置100的一例的截面图。
图15示出实施例6的半导体装置100的俯视图的一例。
符号说明
10：半导体基板 12：发射极区
14：基区 15：第一接触区
16：第二接触区 17：阱区
18：漂移区 19：第三接触区
20：缓冲区 22：集电极区
24：集电极 26：层间绝缘膜
30：虚拟沟槽部 32：绝缘膜
34：虚拟导电部 40：栅极沟槽部
41：相对部 42：绝缘膜
43：突出部 44：栅极导电部
50：栅极 51：栅极端子
52：发射极 53：发射极端子
54：接触孔 55：接触孔
56：接触孔 60：发射极沟槽部
62：绝缘膜 64：发射极导电部
65：Vth确定区 68：接合位置
70：晶体管部 80：二极管部
82：阴极区 85：掩模开口区
95：钨插塞 100：半导体装置
500：半导体装置 510：半导体基板
512：发射极区 514：基区
515：接触区 517：阱区
518：漂移区 520：缓冲区
522：集电极区 524：集电极
526：层间绝缘膜 530：虚拟沟槽部
532：绝缘膜 534：虚拟导电部
540：栅极沟槽部 541：相对部
542：绝缘膜 543：突出部
544：栅极导电部 550：栅极
551：栅极端子 552：发射极
553：发射极端子 554：接触孔
555：接触孔 556：接触孔
560：发射极沟槽部 562：绝缘膜
564：发射极导电部 570：晶体管部
580：二极管部 582：阴极区
具体实施方式
以下，通过发明的实施方式来说明本发明，但以下的实施方式并不限定权利要求书所涉及的发明。此外，在实施方式中说明的特征的全部组合不一定是发明的技术方案所必需的。
[实施例1]
图1为示出实施例1的半导体装置100的一例的俯视图。本例的半导体装置100为具备晶体管部70的半导体芯片，该晶体管部70包括IGBT(Insulated Gate BipolarTransistor：绝缘栅双极型晶体管)等晶体管。此外，半导体装置100可以具有包括FWD(FreeWheel Diode：续流二极管)等二极管在内的二极管部80。在图1中示出了芯片端部周围的芯片的正面，并省略其他区域。
在本说明书中，X方向与Y方向为相互垂直的方向，Z方向为与X-Y平面垂直的方向。X方向、Y方向和Z方向构成所谓的右手系。本例的半导体基板在+Z方向具有正面，在-Z方向具有背面。应予说明，“上”和“上方”是指+Z方向。与此相对，“下”和“下方”是指-Z方向。
此外，在图1中示出半导体装置100中的半导体基板的有源区，但半导体装置100可以具有包围有源区的边缘终止区。有源区是指在将半导体装置100控制为导通状态的情况下有电流流通的区域。边缘终止区缓和半导体基板的正面侧的电场集中。边缘终止区例如具有保护环、场板、降低表面电场(RESURF)和将它们组合而得到的结构。
本例的半导体装置100在半导体基板的正面侧的内部具有：栅极沟槽部40、虚拟沟槽部30、发射极沟槽部60、阱区17、发射极区12、基区14、第一接触区15和第二接触区16。半导体装置100在半导体基板的正面的上方具有：发射极52、栅极50和接触孔54、55、56。在发射极52和栅极50与半导体基板的正面之间形成有层间绝缘膜，但在图1中省略。
接触孔54、55、56以贯通在半导体基板的上方形成的层间绝缘膜的方式形成。形成接触孔54、55、56的位置不特别地限于本例。
发射极52形成在栅极沟槽部40、虚拟沟槽部30、发射极沟槽部60、阱区17、发射极区12、基区14、第一接触区15和第二接触区16的上方。发射极52通过接触孔54与半导体基板接触。发射极52通过接触孔56与如后所述形成在虚拟沟槽部30的内部的虚拟导电部34接触。发射极52通过接触孔56与如后所述形成在发射极沟槽部60的内部的发射极导电部64接触。发射极52由包括金属在内的材料形成。在一例中，发射极52的至少一部分区域由铝或铝合金形成。进一步地，发射极52可以具有由包括钨在内的材料形成的区域。
栅极50通过接触孔55与后述的形成在栅极沟槽部40的内部的栅极导电部44接触。但是，栅极50不形成在虚拟沟槽部30和发射极沟槽部60的上方。栅极50由包括金属在内的材料形成。在一例中，栅极50的至少一部分区域由铝或铝合金形成。进一步地，栅极50可以在与栅极导电部44接触的位置具有由包括钨在内的材料形成的区域。本例的栅极50由与发射极52相同的材料形成。但是，栅极50也可以由与发射极52不同的材料形成。
虚拟沟槽部30在半导体基板的正面沿预定的延伸方向延伸而形成。虚拟沟槽部30在晶体管部70的区域中沿预定的排列方向以与栅极沟槽部40具有预定的间隔的方式排列有一个以上。本例中的虚拟沟槽部30具有直线形状，并沿与排列方向垂直的方向延伸而形成。在本说明书中，沟槽部的排列方向指的是X轴方向即沟槽的宽度方向，沟槽部的延伸方向指的是Y轴方向即沟槽的长度方向。
接触孔56形成在覆盖虚拟沟槽部30的层间绝缘膜。本例的接触孔56形成在虚拟沟槽部30的端部。接触孔56的位置只要对应地设置在虚拟沟槽部30即可，并不限于本例。
栅极沟槽部40在半导体基板的正面沿预定的延伸方向延伸而形成。本例的栅极沟槽部40在预定的排列方向上与虚拟沟槽部30交替地配置。此外，本例的栅极沟槽部40以与虚拟沟槽部30具有一定的间隔的方式配置。但是，虚拟沟槽部30和栅极沟槽部40的配置不限于本例。在一例中，栅极沟槽部40可以在两个虚拟沟槽部30之间连续地形成。
此外，栅极沟槽部40具有相对部41和突出部43。相对部41在与虚拟沟槽部30相对的范围内沿上述的延伸方向延伸而形成。即，相对部41与虚拟沟槽部30平行地形成。突出部43进一步从相对部41延伸而形成在不与虚拟沟槽部30相对的范围。在本例中，设置在虚拟沟槽部30的两侧的两个相对部41通过一个突出部43连接。突出部43的至少一部分可以具有曲线形状。应予说明，虚拟沟槽部30和栅极沟槽部40为第一沟槽部的一例。
接触孔55形成在覆盖突出部43的层间绝缘膜。接触孔55可以对应地形成在突出部43中距离相对部41最远的区域。本例的突出部43在距离相对部41最远的区域中，具有沿与相对部41垂直的方向延伸的部分。接触孔55可以与突出部43的该部分对应地形成。
发射极沟槽部60设置于二极管部80的区域。发射极沟槽部60形成在半导体基板10的正面侧，并在俯视时沿预定的延伸方向延伸。发射极沟槽部60可以具有与栅极沟槽部40相同的形状。但是，发射极沟槽部60的延伸方向上的长度可以比栅极沟槽部40短。本例的发射极沟槽部60的长度与虚拟沟槽部30相同。应予说明，发射极沟槽部60为第二沟槽部的一例。
阱区17从设置栅极50的一侧的半导体基板的端部起，在预定的范围内形成。虚拟沟槽部30、栅极沟槽部40和发射极沟槽部60的栅极50侧的至少一部分区域形成在阱区17。在栅极沟槽部40中，可以使相对部41的至少一部分区域形成在阱区17，使突出部43整体形成在阱区17。半导体基板具有第一导电型，阱区17具有与半导体基板不同的第二导电型。本例的半导体基板为N-型，阱区17为P+型。在本例中，将第一导电型设为N型，将第二导电型设为P型进行说明。但是，也可以将第一导电型设为P型，将第二导电型设为N型。
基区14形成在夹在各沟槽部之间的区域。基区14为掺杂浓度比阱区17的掺杂浓度低的第二导电型。本例的基区14为P-型。
第一接触区15为在基区14的正面，掺杂浓度比基区14的掺杂浓度高的第二导电型的区域。本例的第一接触区15为P+型。应予说明，在二极管部80中，可以不形成第一接触区15。
发射极区12在晶体管部70中，作为掺杂浓度比半导体基板的掺杂浓度高的第一导电型的区域而选择性地形成在半导体基板的正面的一部分。本例的发射极区12为N+型。
第一接触区15和发射极区12分别从相邻的两个沟槽部中的一个沟槽部起形成到另一个沟槽部为止。即，第一接触区15和发射极区12在沟槽部的排列方向上与形成在第一接触区15和发射极区12的两端的多个沟槽部接触。晶体管部70的一个以上的第一接触区15和一个以上的发射极区12在夹在各沟槽部之间的区域中，以沿沟槽部的延伸方向交替地露出的方式形成。
第二接触区16为掺杂浓度比第一接触区15的掺杂浓度高的第二导电型的区域。本例的第二接触区16为P++型。第二接触区16形成在第一接触区15的上方。本例的第二接触区16具有矩形形状。但是，第二接触区16也可以具有角部带有圆弧的形状。应予说明，第二接触区16可以为了减小与发射极52之间的接触面中的接触电阻而形成。
第二接触区16与发射极区12分离地形成。这里，半导体装置100的栅极阈值电压Vth根据与栅极沟槽部40相邻的台面部中的掺杂浓度的峰来确定。因此，如果第二接触区16与发射极区12接触，则存在栅极沟槽部40附近的峰浓度减小的情况。即，通过使第二接触区16与发射极区12分离地形成，能够对确定栅极阈值电压Vth的基区14的峰浓度减小的情况进行抑制。此外，通过使第二接触区16与发射极区12分离地形成，即使在第二接触区16的位置偏移的情况下也能够减小栅极阈值电压Vth的波动。
接触孔54在晶体管部70中，形成在第二接触区16和发射极区12的上方的至少一部分。此外，接触孔54可以形成在第一接触区15的上方。本例的接触孔54横跨发射极区12、第一接触区15和第二接触区16而形成。但是，在晶体管部70中，接触孔54不形成在与基区14和阱区17对应的区域。
此外，本例的接触孔54的排列方向的宽度与第二接触区16的排列方向的宽度相等。即，第二接触区16将接触孔54用作掩模而形成。由此，用于形成第二接触区16的工序变少，因此，制造成本降低。
另一方面，接触孔54在二极管部80中，形成在基区14的上方。在本例中晶体管部70的接触孔54与二极管部80的接触孔54在各沟槽部的延伸方向上具有相同的长度。但是，晶体管部70的接触孔54与二极管部80的接触孔54可以在各沟槽部的延伸方向上具有不同的长度。
图2为示出实施例1的半导体装置100的a-a’截面的一例的图。本例的半导体装置100在该截面中具有半导体基板10、发射极52和集电极24。发射极52形成在半导体基板10的正面。发射极52与发射极端子53电连接。
集电极24形成在半导体基板10的背面。集电极24与集电极端子电连接。发射极52和集电极24由金属等导电材料形成。此外，在本说明书中，将基板、层、区域等各部件的发射极52侧的面称为正面，并将集电极24侧的面称为背面或底部。此外，连结发射极52和集电极24的方向称为深度方向。
半导体基板10可以是硅基板，也可以是碳化硅基板、氮化物半导体基板这样的化合物半导体基板等。在半导体基板10的正面侧形成有P-型的基区14。此外，N+型的发射极区12选择性地形成在基区14的正面侧的一部分区域。此外，半导体基板10还具有N-型的漂移区18、N-型的缓冲区20、P+型的集电极区22和N+型的阴极区82。
漂移区18形成在基区14的背面侧。缓冲区20形成在漂移区18的背面侧。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20可以作为防止从基区14的背面侧扩展的耗尽层到达集电极区22和阴极区82的场截止层而发挥功能。
集电极区22在晶体管部70的区域中，形成在缓冲区20的背面侧。阴极区82在二极管部80的区域中，形成在缓冲区20的背面侧。此外，在集电极区22和阴极区82的背面设置有集电极24。
在半导体基板10的正面侧形成有一个以上的栅极沟槽部40、一个以上的虚拟沟槽部30和一个以上的发射极沟槽部60。各沟槽部从半导体基板10的正面起贯通基区14而到达漂移区18。在本例中栅极沟槽部40和虚拟沟槽部30从半导体基板10的正面起贯通发射极区12和基区14而到达漂移区18。此外，发射极沟槽部60从半导体基板10的正面起贯通基区14而到达漂移区18。
栅极沟槽部40具有形成于半导体基板10的正面侧的绝缘膜42和栅极导电部44。栅极沟槽部40形成在通过半导体基板10的蚀刻而形成的沟槽处。
栅极导电部44在栅极沟槽部40中形成在半导体基板10的正面侧。栅极导电部44至少包括与相邻的基区14相对的区域。各个栅极导电部44与栅极端子51电连接。在本例中，如图1所示，在突出部43中栅极导电部44与栅极50电连接。此外，栅极50与栅极端子51电连接。如果通过栅极端子51向栅极导电部44施加预定的电压，则在基区14中与栅极沟槽接触的接触面的表层形成沟道。本例的栅极导电部44由多晶硅等导电材料形成。栅极导电部44为栅极沟槽部40中的第一导电部的一例。
绝缘膜42以覆盖栅极导电部44的周围的方式形成。即，绝缘膜42将栅极导电部44与半导体基板10绝缘。绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化来形成。
虚拟沟槽部30具有形成于半导体基板10的正面侧的绝缘膜32和虚拟导电部34。虚拟沟槽部30形成在通过半导体基板10的蚀刻而形成的沟槽处。
虚拟导电部34在虚拟沟槽部30中形成在半导体基板10的正面侧。虚拟导电部34可以由与栅极导电部44相同的材料形成。例如，虚拟导电部34由多晶硅等导电材料形成。虚拟导电部34可以在深度方向上与栅极导电部44具有相同的长度。虚拟导电部34为虚拟沟槽部30中的第一导电部的一例。
绝缘膜32以覆盖虚拟导电部34的侧面和底面的方式形成。即，绝缘膜32将虚拟导电部34与半导体基板10绝缘。绝缘膜32可以通过将虚拟沟槽的内壁的半导体氧化或氮化来形成。
二极管部80设置在晶体管部70附近的区域。二极管部80具有与晶体管部70相同的层的基区14、漂移区18和缓冲区20。在二极管部80的缓冲区20的背面侧设置有阴极区82。此外，二极管部80具有一个以上的发射极沟槽部60。此外，在二极管部80不形成发射极区12。
发射极沟槽部60以从基区14的正面侧起贯通基区14而到达漂移区18的方式形成。各个发射极沟槽部60具备绝缘膜62和发射极导电部64。
发射极导电部64在发射极沟槽部60中形成在半导体基板10的正面侧。发射极导电部64与发射极端子53电连接。
绝缘膜62以覆盖发射极导电部64的侧面和底面的方式形成。此外，绝缘膜62覆盖发射极沟槽的内壁而形成。
应予说明，二极管部80被定义为在有源区中，与阴极区82一致的背面的区域，或者在将阴极区82以与半导体基板10的背面垂直的方式相对于正面侧进行投影时的投影区域。此外，晶体管部70被定义为在有源区中，在将集电极区22以与半导体基板10的背面垂直的方式相对于正面侧进行投影时的投影区域，且为将包括发射极区12和第一接触区15在内的预定的单位构成规则地进行配置的区域。
图3为示出实施例1的半导体装置100的b-b’截面的一例的图。本例的半导体装置100在该截面中具有半导体基板10、发射极52和集电极24。
基区14在b-b’截面中以均匀的深度形成在半导体基板10的正面。本例的基区14在由虚拟沟槽部30和栅极沟槽部40包围的整个区域中均匀地形成。
第一接触区15形成在基区14的上方。第一接触区15以与发射极区12交替地配置的方式形成。但是，第一接触区15在俯视时可以具有与发射极区12重叠的区域。即，本例的第一接触区15形成在发射极区12的下方的至少一部分区域。具体说来，第一接触区15的沿沟槽的Y轴方向侧的端部可以以从下方覆盖发射极区12的沿沟槽的Y轴方向侧的端部的方式形成。由此，在少数载流子从发射极区12的下方流向第一接触区15时，抑制发射极区12的下方的电压降的增大，防止闩锁。少数载流子在本例中为空穴。应予说明，在本说明书中，俯视是指从半导体基板10的正面侧向背面侧看时的视角。
第二接触区16在基区14的上方形成得比发射极区12浅。例如，第二接触区16形成得比发射极区12浅是指以使第二接触区16的最下端与发射极区12的最下端相比位于半导体基板10的正面侧的方式，较浅地形成第二接触区16。此外，第二接触区16形成得比发射极区12浅还可以指第二接触区16的掺杂浓度峰比发射极区12的掺杂浓度峰形成得浅。
作为一例，实施例1的半导体装置100的第二接触区16以如下方式制造。在形成沟槽部之后，在夹在沟槽部之间的台面部形成基区14。基区14通过将P型的掺杂剂进行离子注入，并进行1100℃～1200℃程度的热扩散而形成。接下来，形成第一接触区15。第一接触区15可以通过使用抗蚀剂掩模选择性地将P型的掺杂剂(例如，硼)进行离子注入，并进行1000℃程度的热退火而形成。P型掺杂剂的离子注入区域A例如如图所示。接下来，形成发射极区12。发射极区12可以通过使用抗蚀剂掩模选择性地将N型的掺杂剂(例如，砷)进行离子注入，并进行1000℃程度的热退火而形成。N型掺杂剂的离子注入区域B例如如图所示。N型掺杂剂的离子注入区域B可以沿着沟槽部延伸方向与P型掺杂剂的离子注入区域A分离。应予说明，形成第一接触区15和发射极区12的顺序反过来也是可以的。
接下来，在沉积层间绝缘膜之后进行图案化，形成接触孔54。接下来，形成第二接触区16。第二接触区16可以通过使用抗蚀剂掩模选择性地将P型的掺杂剂(例如，硼、氟化硼BF2等)进行离子注入，并进行900℃程度的热退火而形成。退火可以是闪光灯退火。形成第二接触区16时的热退火的温度比形成第一接触区15时的热退火的温度低。除了上述工序以外的制造工序可以是通常的公知的制造工序。
第一接触区15和第二接触区16可以使用利用相同的光掩模形成图案的抗蚀剂掩模。将形成第二接触区16时的温度降低。由此，即使是相同的光掩模，在第一接触区15和第二接触区16的在半导体装置100的制造过程结束后的最终(以下，简称为最终(仕上がり))形状中，第二接触区16的P型掺杂剂的扩散深度(接合深度)和横向扩散(在图3中为平行于X-Y平面的扩散)的长度要短。
作为一例，如果将形成发射极区12时的离子注入的掺杂剂设为砷，则由1000℃程度的退火而扩散的距离比第一接触区15的硼的扩散距离小。进一步地，如果将形成第二接触区16时的离子注入的掺杂剂设为氟化硼，并将退火设为闪光灯退火，则与发射极区12的砷进行比较，第二接触区16的扩散深度小。即，与发射极区12相比，第二接触区16在横向几乎不扩散。由此，第二接触区16不会到达发射极区12，而形成在第一接触区15的内侧。
或者，第一接触区15和第二接触区16可以使用利用不同的光掩模形成图案的抗蚀剂掩模。在此情况下，第二接触区16使用以位于第一接触区15的内侧的方式绘制的光掩模即可。
[比较例1]
图4为示出比较例1的半导体装置500的一例的俯视图。图5示出比较例1的半导体装置500的c-c’截面的一例。本例的半导体装置500具有在延伸方向上形成的接触区515。
本例的半导体装置500具备晶体管部570和二极管部580。半导体装置500在半导体基板510的正面具备：发射极区512、基区514、接触区515、阱区517、层间绝缘膜526、虚拟沟槽部530、栅极沟槽部540、发射极沟槽部560、栅极550和发射极552。虚拟沟槽部530具有绝缘膜532和虚拟导电部534，栅极沟槽部540具有绝缘膜542和栅极导电部544。此外，栅极沟槽部540具有相对部541和突出部543。发射极沟槽部560具有绝缘膜562和发射极导电部564。
此外，本例的半导体装置500具有形成于半导体基板510的漂移区518、缓冲区520、集电极区522和阴极区582。在半导体基板510的背面侧形成有集电极524。应予说明，栅极550与栅极端子551连接，并通过接触孔555与形成在栅极沟槽部540的内部的栅极导电部连接。此外，发射极552与发射极端子553连接。发射极552通过接触孔554与半导体基板510连接。发射极552通过接触孔556与形成在虚拟沟槽部530或发射极沟槽部560的内部的导电部连接。
接触区515沿沟槽部的延伸方向延伸而形成。此外，发射极区512和接触区515在沟槽部的延伸方向上交替地形成。即，本例的接触区515以与发射极区512接触的方式形成。可是，如果随着微细化的进行，沟槽间隔变窄，则存在接触区515的P型掺杂剂在发射极区512下方扩散到基区514的峰浓度位置，使基区514的掺杂浓度增大的情况。如果基区514的掺杂浓度增大，则栅极阈值电压上升。此外，本例的半导体装置500具有将发射极区512和接触区515交替地形成的结构，如果进一步形成高掺杂浓度的P++型的接触区，则存在容易对栅极阈值电压Vth产生影响的情况。
[实施例2]
图6为示出实施例2的半导体装置100的一例的俯视图。本例的半导体装置100具有与沟槽部接触的第二接触区16。实施例2与实施例1的不同之处在于第二接触区16与形成在第二接触区16的两端的多个沟槽部接触。
第二接触区16与形成在第二接触区16的两端的虚拟沟槽部30和栅极沟槽部40接触地形成。但是，第二接触区16与发射极区12分离地形成。这样，只要第二接触区16与发射极区12分离地形成，则对于第二接触区16的排列方向的宽度不特别地限制。即，第二接触区16的排列方向的宽度可以根据半导体装置100的特性适当变更。应予说明，在二极管部80中，可以形成第一接触区15，或者也可以与实施例1同样地，不形成第一接触区15。
图7示出实施例2的半导体装置100的d-d’截面的一例。本例的半导体装置100具备钨插塞95。
钨插塞95将发射极52与第二接触区16电连接。本例的半导体装置100中，第二接触区16以与钨插塞95接触的方式形成，因此能够减小钨插塞95接触面的接触电阻。由此，本例的半导体装置100能够对使用钨插塞95的情况下的接触电阻的上升进行抑制。应予说明，在实施例1中，可以在晶体管部70和二极管部80双方形成钨插塞95。
图8示出半导体装置100的放大的俯视图的一例。在本例中示出第二接触区16与除了第二接触区16以外的区域之间的位置关系的一例。
距离La表示第二接触区16与栅极沟槽部40和发射极区12的接触点之间的最短距离。此外，距离La可以表示第二接触区16与虚拟沟槽部30和发射极区12的接触点之间的最短距离。
在本例中，发射极区12在栅极沟槽部40的延伸方向上，以夹着第一接触区15的方式分离。同样地，后述的Vth确定区65也在与栅极沟槽部40的侧壁接触的基区14内，在栅极沟槽部40的延伸方向上，以夹着第一接触区15的方式分离。
图9示出半导体装置100的图1中的b-b’截面的一例。距离Lb表示在俯视时发射极区12与第一接触区15在延伸方向上重叠的距离。或者，距离Lb可以是在俯视时第一接触区15的沿沟槽的Y轴方向侧的端部从下方覆盖发射极区12的沿沟槽的Y轴方向侧的端部的距离。此外，距离Lb可以是发射极区12的-Y轴方向侧的端部到第一接触区15的+Y轴方向侧的端部为止的距离。
这里，优选地，距离La比距离Lb大。由此，即使第二接触区16的位置稍微偏移，也能够使第二接触区16与发射极区12分离。此外，能够对确定栅极阈值电压Vth的基区14的峰浓度的增大进行抑制。
栅极阈值电压Vth的确定区域(在本说明书中设为Vth确定区65)为与栅极沟槽部40接触的基区14中在发射极区12正下方基区14成为峰浓度的位置。图9所示的Vth确定区65为将b-b’截面投影到栅极沟槽部40的侧壁时的示意性地示出在沟槽侧壁上的Vth确定区65的区域。实际的Vth确定区65不限于图9所示的形状和/或位置。
在俯视时，在第二接触区16之中距离Vth确定区65最近的是图8中的第二接触区16的四个角。第二接触区16的掺杂剂(例如，硼)有时从第二接触区16的四个角到达Vth确定区65。在此情况下，第二接触区16的掺杂剂例如通过第一接触区15，进而通过发射极区12中在俯视时的深度方向上与第一接触区15重叠的部分而到达Vth确定区65。第一接触区15的最大掺杂浓度与Vth确定区65的基区14的峰浓度相比掺杂浓度高2个数量级左右。进一步地，第二接触区16的最大掺杂浓度与第一接触区15的最大掺杂浓度相比浓度高1个数量级左右。由于该浓度比，如果第二接触区16的掺杂剂到达Vth确定区65，则Vth确定区65中的基区14的峰浓度容易增大，栅极阈值电压Vth增大。
在本例中，通过使距离La比距离Lb大，第二接触区16的掺杂剂变得难以到达Vth确定区65。由此，能够抑制栅极阈值电压Vth的增大。
距离Lc表示第二接触区16与发射极区12之间的间隔。例如，距离Lc表示发射极区12的+Y轴方向侧的端部与第二接触区16的-Y轴方向侧的端部之间的距离。
距离Ld表示第一接触区15的下端的深度与发射极区12的下端的深度之差。即，距离Ld表示发射极区12的-Z轴方向侧的端部与第一接触区15的-Z轴方向侧的端部的深度之差。
这里，优选地，距离Lc比距离Ld大。由此，即使第二接触区16的位置稍微偏移，也能够使第二接触区16与发射极区12分离。此外，能够对确定栅极阈值电压Vth的基区14的峰浓度的增大进行抑制。
此外，优选地，距离Lc比第二接触区16的下端的深度Le大。通过使距离Lc比距离Le大，即使第二接触区16的位置稍微偏移，也能够使第二接触区16与发射极区12分离。因此，能够对由于第二接触区16与发射极区12重叠而引起的发射极区12的净掺杂浓度的下降进行抑制。
此外，距离Lc可以比发射极区12的下端的深度Lf小。在第二接触区16比发射极区12浅的情况下，发射极区12的净掺杂浓度的下降的影响变小。
此外，优选地，距离La比距离Ld大。由此，即使第二接触区16的位置稍微偏移，也能够使第二接触区16与发射极区12分离。此外，能够对Vth确定区65中的基区14的峰浓度的增大进行抑制。
此外，优选地，距离La比发射极区12的下端的深度Lf大。进一步地，距离La可以比发射极区12的下端的深度Lf与第二接触区16的下端的深度Le之差(Lf-Le)大。由此，能够确保Vth确定区65与第二接触区16的距离，能够降低第二接触区16的掺杂剂对Vth确定区65的影响。
应予说明，在实施例2中，第二接触区16与栅极沟槽部40接触。因此，实施例2中的距离La可以设为第二接触区16和栅极沟槽部40的接触点与发射极区12的距离。在实施例2中，距离La可以与距离Lc相同。
[实施例3]
图10为示出实施例3的半导体装置100的一例的俯视图。本例的半导体装置100与实施例1的半导体装置100的不同之处在于还具备第三接触区19。在本例中，特别对与实施例1的半导体装置100的不同之处进行说明。
第三接触区19形成在二极管部80。第三接触区19为掺杂浓度比第一接触区15的掺杂浓度高的第二导电型的区域。本例的第三接触区19为P++型。第三接触区19形成在半导体基板10的正面侧。本例的第三接触区19具有矩形形状。但是，第三接触区19也可以具有角部带有圆弧的形状。第三接触区19形成在发射极52与半导体基板10的接触面附近，由此减小发射极52与半导体基板10之间的接触电阻。特别地，在发射极52与半导体基板10之间形成有与半导体基板10接触的钛化合物、以及由与钛化合物和发射极52的铝或铝合金接触的钨形成的插塞的情况下较为有利。
掩模开口区85为图10的虚线所包围的区域，表示注入用于形成第三接触区19的掺杂剂的区域。掩模开口区85可以是离子注入中的抗蚀剂等掩模的开口部。本例的掩模开口区85为二极管部80的整个面。除了掩模开口区85以外的区域通过掩模等遮挡掺杂剂，使掺杂剂无法注入到半导体装置100。就本例的第三接触区19而言，在形成了接触孔54之后，使用掩模仅在二极管部80的掩模开口区85注入第三接触区19的掺杂剂。由此，第三接触区19在作为掩模的开口部的掩模开口区85中，仅形成在形成有还作为层间绝缘膜的开口部的接触孔54的区域的半导体基板10的露出面。
第三接触区19可以利用与第二接触区16相同的掺杂注入工序而形成。在此情况下，如图10所示，掩模开口区85可以延伸到晶体管部70的第二接触区16的形成区域。
晶体管部70在沟槽间具备：发射极区12、基区14、第一接触区15和第二接触区16。在本例中，在晶体管部70中，第二接触区16是与发射极区12分离地形成的。即，掩模开口区85相对于沿着延伸方向的第一接触区15在半导体基板10的正面的最终的位置，可以位于第一接触区15的内侧。
二极管部80在沟槽间具备：基区14、第一接触区15和第三接触区19。这里，在晶体管部70中，第二接触区16在俯视时周围被第一接触区15覆盖。
另一方面，在二极管部80中，第一接触区15以仅将接触孔54的沟槽延伸方向的端部包围的方式形成。即，在二极管部80中，在俯视时在夹在沟槽之间的台面区域中具备：形成在接触孔54的沟槽延伸方向的一个端部的第一接触区15、以与形成在接触孔54的沟槽延伸方向的一个端部的第一接触区15接触的方式露出于正面的基区14、与基区14接触并且形成在接触孔54的沟槽延伸方向的另一个端部的第一接触区15。换言之，在俯视时，除了第三接触区19的沟槽延伸方向的两端之外，第三接触区19的周围未被第一接触区15覆盖。
第一接触区15的沟槽延伸方向的形成长度可以小于接触孔54的沟槽延伸方向的长度的50％、30％、20％、10％。此外，二极管部80的第一接触区15的位置可以与将晶体管部70的最外侧的第一接触区15沿沟槽排列方向延伸的位置相同。这里，晶体管部70的最外侧的第一接触区15是指形成在接触孔54的沟槽延伸方向的一个端部的第一接触区15。由此，使二极管部80中的第一接触区15的面积比例以上述比例相对于露出了基区14的面积形成得小。
在一例中，第三接触区19的浓度与第二接触区16的浓度相同。但是，第三接触区19的浓度可以比第二接触区16的浓度低。例如，第二接触区16形成在P+型的第一接触区15，第三接触区19形成在P-型的基区14。即，在将第二接触区16和第三接触区19在相同的过程中形成的情况下，第三接触区19的掺杂浓度成为比第二接触区16的掺杂浓度低。
图11为示出实施例3的半导体装置100的e-e’截面的一例的图。本例的半导体装置100具备钨插塞95。本例的钨插塞95设置在晶体管部70和二极管部80双方。但是，钨插塞95也可以设置在晶体管部70和二极管部80中的一方。
此外，第三接触区19的深度可以与第二接触区16的深度相同。但是，第三接触区19的深度可以比第二接触区16的深度深。例如，第二接触区16形成在P+型的第一接触区15，第一接触区15形成在P-型的基区14。另一方面，第三接触区19没有第一接触区15而形成在P-型的基区14上。由此，在将第二接触区16和第三接触区19在相同的过程中形成的情况下，第三接触区19的深度可以成为比第二接触区16的深度略深。
第二接触区16的沟槽排列方向的宽度可以比接触孔54的沟槽排列方向的宽度宽。此外，第三接触区19的沟槽排列方向的宽度可以比接触孔54的沟槽排列方向的宽度宽。由此，与第二接触区16或第三接触区19比接触孔54的沟槽排列方向的宽度窄的情况相比，能够减小发射极52与半导体基板10的接触电阻。
本例的半导体装置100通过在二极管部80形成第三接触区19，能够减小发射极52与半导体基板10的接触电阻。此外，本例的半导体装置100中，第三接触区19被形成在二极管部80的接触孔54的整个面，因此，能够得到发射极52与半导体基板10的稳定的接触。在二极管部80中，第一接触区15仅形成在沟槽延伸方向的端部，因此能够将第一接触区15的面积比例抑制在最小限度。由此，将对第一接触区15的空穴注入的影响抑制在最小限度。即，二极管部80的少数载流子的注入效率基本上仅通过P型的基区14的浓度就能够设定。因此，能够使二极管动作的反向恢复特性为软恢复。
[实施例4]
图12为示出实施例4的半导体装置100的一例的俯视图。本例的半导体装置100与实施例3的半导体装置100的不同之处在于第三接触区19的图案。在本例中，特别对与实施例3的半导体装置100的不同之处进行说明。
第三接触区19在延伸方向上以不连续的方式设置。在一例中，第三接触区19在延伸方向上以具有预定的间隔的方式均匀地设置。例如，第三接触区19中，延伸方向上的间隔以成为10μm以下或5μm以下的方式进行配置。由此，设置第三接触区19的区域的面积变得比二极管部80中的发射极52与半导体基板10的接触面积小。
这里，在形成有第三接触区19的情况下，半导体基板10的正面侧的剂量增加，因此存在FWD动作时的反向恢复电流增大，损耗增加的情况。然而，本例的第三接触区19设置在二极管部80中的发射极52与半导体基板10的接触面积的一部分，因此，能够抑制反向恢复电流和损耗。即，第三接触区19的图案可以根据发射极52与半导体基板10之间的接触电阻和半导体装置100的反向恢复特性来适当设计。由此，与实施例3相比，能够进一步抑制空穴注入，并在软恢复特性中特别地将反向恢复电流减小。
在一例中，第三接触区19在俯视时，可以具有二极管部80中的发射极52与半导体基板10的接触面积的50％以下或20％以下的面积，也可以具有二极管部80中的发射极52与半导体基板10的接触面积的10％以下的面积。应予说明，本例的第三接触区19虽然是在延伸方向上以不连续的方式设置的，但是也可以相对于排列方向以不连续的方式设置。在此情况下，在相邻的接触孔54中的一方形成第三接触区19，在另一方不形成第三接触区19。由此，在排列方向上以具有间隔的方式设置第三接触区19。
二极管部80的掩模开口区85与晶体管部70的掩模开口区85相比，可以在沟槽延伸方向上短。由此，能够在二极管部80中维持接触电阻的减小，同时更加抑制空穴注入。
本例的半导体装置100通过在二极管部80形成第三接触区19，能够减小发射极52与半导体基板10之间的接触电阻。本例的半导体装置100通过将第三接触区19在二极管部80中以具有间隔的方式形成，能够兼顾发射极52与半导体基板10的稳定的接触和反向恢复电流与损耗的抑制。
[实施例5]
图13为示出实施例5的半导体装置100的一例的俯视图。本例的半导体装置100与实施例3的半导体装置100的不同之处在于第二接触区16的图案。在本例中，特别对与实施例3的半导体装置100的不同之处进行说明。
用于形成晶体管部70的第二接触区16的掩模开口区85的位置可以与第一接触区15的最终的端部的位置相同。如果在发射极区12中的在沟槽延伸方向上由于横向扩散而使浓度降低的区域具有第二接触区16和第一接触区15，则能够抑制第二接触区16对栅极阈值的影响。由此，能够进一步减小插塞与第二接触区16的接触电阻，并且起到与实施例3和实施例4相同的效果。
[实施例6]
图14为实施例6的半导体装置100的一例，且为示出图1中的b-b’截面的变形例的截面图。本例的半导体装置100与实施例1的半导体装置100的不同之处在于第二接触区16的图案。在本例中，特别对与实施例1的半导体装置100的不同之处进行说明。
第二接触区16可以在延伸方向上，最终与发射极区12接触。或者，第二接触区16可以在延伸方向上，最终重叠于发射极区12。在图14的例子中，最终，第二接触区16重叠于发射极区12的延伸方向的端部的上方。在俯视时，在第二接触区16与发射极区12接触的情况下，在沟槽延伸方向上的第二接触区16的端部的位置与第一接触区15的端部的位置相同。
应予说明，图14所示的Vth确定区65为将沿着延伸方向的截面投影到栅极沟槽部40的侧壁时的示意性地示出在沟槽侧壁上的Vth确定区65的区域。实际的Vth确定区65不限于图14所示的形状和/或位置。此外，将第一接触区15的延伸方向的端部与发射极区12的底面接触的位置投影到半导体基板10的正面而得到的位置作为接合位置68。接合位置68在俯视时位于发射极区12的内部。
将从接合位置68起到第二接触区16与发射极区12在半导体基板10的正面接触的位置为止的沿着延伸方向的距离设为距离Lz。第二接触区16沿延伸方向距Vth确定区65的距离至少为距离Lz。由此，能够降低第二接触区16的掺杂剂对Vth确定区65的影响。
距离Lz例如可以比La小。由此，能够降低第二接触区16的掺杂剂对Vth确定区65的影响。
此外，距离Lz可以比发射极区12的接合深度Lf大。进一步地，距离Lz可以比发射极区12的下端的深度Lf与第二接触区16的下端的深度Le之差(Lf-Le)大。由此，能够确保Vth确定区65与第二接触区16的距离，能够降低第二接触区16的掺杂剂对Vth确定区65的影响。
图15示出实施例6的半导体装置100的俯视图的一例。图15为沿Z轴方向俯视图14而得到的俯视图，示出栅极沟槽部40与虚拟沟槽部30之间的区域。在本例中示出第二接触区16与除了第二接触区16以外的区域之间的位置关系的一例。在图15中，第二接触区16在延伸方向上，最终与发射极区12重叠。即，图15与图8的不同之处在于最终第二接触区16覆盖在发射极区12的延伸方向的端部的上方。
距离Ly表示第二接触区16与栅极沟槽部40和接合位置68的接触点之间的最短距离。在本例中，第二接触区16的沟槽延伸方向的端部覆盖发射极区12，但是与接合位置68相比位于第一接触区15侧。即，第二接触区16的沟槽延伸方向的端部的位置在俯视时位于发射极区12的内部，并且与接合位置68分离。距离Ly可以比距离Lz大。此外，距离Ly可以比第一接触区15的沟槽延伸方向的长度长。由此，能够降低第二接触区16的掺杂剂对Vth确定区65的影响。
以上，利用实施方式对本发明进行了说明，但是本发明的技术范围并不限于上述实施方式所记载的范围。对本领域技术人员来说是显而易见的是，可以对上述实施方式进行各种变更或改进。根据权利要求书的记载，进行那样的变更或改进的方式显然也可以包括在本发明的技术范围内。
应注意，权利要求书、说明书及附图中示出的装置及方法中的动作、过程、步骤和阶段等各处理的执行顺序只要未特别明示“早于”、“预先”等，另外，未在后续处理中使用之前的处理结果，则可以以任意顺序来实现。关于权利要求书、说明书及附图中的动作流程，即使为方便起见使用“首先”、“接下来”等进行了说明，也并不意味着必须以这一顺序来实施。

Claims (19)

1.一种半导体装置，其特征在于，具备：
半导体基板；
多个第一沟槽部，其形成在所述半导体基板的正面侧，并在俯视时沿预定的延伸方向延伸；
第二导电型的基区，其在所述多个第一沟槽部的相邻的沟槽之间，形成在所述半导体基板的正面侧；
第一导电型的发射极区，其在所述多个第一沟槽部的相邻的沟槽之间，形成在所述基区的正面侧；
第二导电型的第一接触区，其形成在所述多个第一沟槽部的相邻的沟槽之间，并在所述延伸方向上与所述发射极区交替地配置在所述基区的正面侧，所述第一接触区的掺杂浓度比所述基区的掺杂浓度高；
第二导电型的第二接触区，其在所述第一接触区的上方与所述发射极区分离地形成，并且与所述第一接触区相比为高掺杂浓度。
2.根据权利要求1所述的半导体装置，其特征在于，
分离地形成的所述第二接触区与所述发射极区之间的在俯视时的间隔大于所述第一接触区的下端的深度与所述发射极区的下端的深度之差。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述第一接触区形成在所述发射极区的下方的至少一部分区域。
4.根据权利要求1所述的半导体装置，其特征在于，
所述发射极区和所述第一接触区与形成在所述发射极区和所述第一接触区的两端的所述多个第一沟槽部接触。
5.根据权利要求4所述的半导体装置，其特征在于，
所述第二接触区与所述多个第一沟槽部和所述发射极区的接触点之间的最短距离大于在俯视时所述发射极区与所述第一接触区在所述延伸方向上重叠的距离。
6.根据权利要求4或5所述的半导体装置，其特征在于，
所述第二接触区与所述多个第一沟槽部和所述发射极区的接触点之间的最短距离大于所述第一接触区的下端的深度与所述发射极区的下端的深度之差。
7.根据权利要求1所述的半导体装置，其特征在于，
所述第二接触区形成得比所述发射极区浅。
8.根据权利要求1所述的半导体装置，其特征在于，
所述第二接触区与形成在所述第二接触区的两端的所述多个第一沟槽部接触。
9.根据权利要求1所述的半导体装置，其特征在于，还具备：
层间绝缘膜，其形成在所述半导体基板的正面上；
发射极，其形成在所述层间绝缘膜的上方，
所述多个第一沟槽部在俯视时按预定的排列方向进行排列，
所述第二接触区的所述排列方向的宽度比为了连接所述发射极和所述第二接触区而形成在所述层间绝缘膜的接触孔的所述排列方向的宽度宽。
10.根据权利要求9所述的半导体装置，其特征在于，
所述发射极与所述第二接触区通过钨插塞电连接。
11.根据权利要求1所述的半导体装置，其特征在于，具备：
晶体管部，其具有所述多个第一沟槽部、所述发射极区、所述第一接触区和所述第二接触区；
二极管部，其具有形成在所述半导体基板的正面侧，并在俯视时沿预定的延伸方向延伸的多个第二沟槽部、和形成在所述半导体基板的正面侧的与所述第一接触区相比为高掺杂浓度的第二导电型的第三接触区。
12.根据权利要求11所述的半导体装置，其特征在于，
所述第三接触区在所述延伸方向上以不连续的方式设置。
13.根据权利要求11或12所述的半导体装置，其特征在于，
所述第三接触区在俯视时具有所述二极管部中的发射极与所述半导体基板的接触面积的50％以下的面积。
14.一种半导体装置，其特征在于，具有半导体基板，并具备形成在所述半导体基板的晶体管部和二极管部，
所述晶体管部具备：
多个第一沟槽部，其形成在所述半导体基板的正面侧，并在俯视时沿预定的延伸方向延伸；
第二导电型的基区，其在所述多个第一沟槽部的相邻的沟槽之间，形成在所述半导体基板的正面侧；
第一导电型的发射极区，其在所述多个第一沟槽部的相邻的沟槽之间，形成在所述基区的正面侧；
第二导电型的第一接触区，其形成在所述多个第一沟槽部的相邻的沟槽之间，并在所述延伸方向上与所述发射极区交替地配置在所述基区的正面侧，所述第一接触区的掺杂浓度比所述基区的掺杂浓度高；
第二导电型的第二接触区，其形成在所述第一接触区的上方，并且与所述第一接触区相比为高掺杂浓度，
所述二极管部具备：
多个第二沟槽部，其形成在所述半导体基板的正面侧，并在俯视时沿预定的延伸方向延伸；
第二导电型的第三接触区，其形成在所述半导体基板的正面侧，并且与所述第一接触区相比为高掺杂浓度。
15.根据权利要求14所述的半导体装置，其特征在于，
设置于所述二极管部的所述第三接触区在所述延伸方向上以不连续的方式设置。
16.根据权利要求14或15所述的半导体装置，其特征在于，
所述第三接触区在俯视时具有所述二极管部中的发射极与所述半导体基板的接触面积的50％以下的面积。
17.一种半导体装置，其特征在于，具备：
半导体基板；
多个第一沟槽部，其形成在所述半导体基板的正面侧，并在俯视时沿预定的延伸方向延伸；
第二导电型的基区，其在所述多个第一沟槽部的相邻的沟槽之间，形成在所述半导体基板的正面侧；
第一导电型的发射极区，其在所述多个第一沟槽部的相邻的沟槽之间，形成在所述基区的正面侧；
第二导电型的第一接触区，其形成在所述多个第一沟槽部的相邻的沟槽之间，并在所述延伸方向上与所述发射极区交替地配置在所述基区的正面侧，所述第一接触区的掺杂浓度比所述基区的掺杂浓度高；
第二导电型的第二接触区，其在所述第一接触区的上方与所述发射极区接触地形成，并且与所述第一接触区相比为高掺杂浓度，
其中，在从所述半导体基板的正面侧朝向背面侧的方向上，所述第一接触区比所述发射极区深，
沿着所述多个第一沟槽部的延伸方向的所述第一接触区的端部到达所述发射极区的底面，
将所述第一接触区的所述延伸方向的端部与所述发射极区的底面接触的位置投影到所述半导体基板的正面而得到的接合位置与所述第二接触区的所述延伸方向的端部的位置分离，
所述接合位置位于所述发射极区的内侧。
18.根据权利要求17所述的半导体装置，其特征在于，
所述第二接触区覆盖在所述发射极区的所述沟槽部的延伸方向的端部的上方。
19.根据权利要求17或18所述的半导体装置，其特征在于，
所述第二接触区与所述接合位置的距离大于所述发射极区的接合深度。
CN201710138246.9A 2016-03-11 2017-03-09 半导体装置 Active CN107180855B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-048594 2016-03-11
JP2016048594 2016-03-11
JP2017032728A JP6885101B2 (ja) 2016-03-11 2017-02-23 半導体装置
JP2017-032728 2017-02-23

Publications (2)

Publication Number Publication Date
CN107180855A CN107180855A (zh) 2017-09-19
CN107180855B true CN107180855B (zh) 2022-07-22

Family

ID=59700669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710138246.9A Active CN107180855B (zh) 2016-03-11 2017-03-09 半导体装置

Country Status (3)

Country Link
US (1) US10205012B2 (zh)
CN (1) CN107180855B (zh)
DE (1) DE102017203982A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6958093B2 (ja) * 2017-08-09 2021-11-02 富士電機株式会社 半導体装置
CN110462838B (zh) * 2017-10-18 2023-07-14 富士电机株式会社 半导体装置
JP7069646B2 (ja) * 2017-11-06 2022-05-18 富士電機株式会社 半導体装置
WO2019097836A1 (ja) 2017-11-16 2019-05-23 富士電機株式会社 半導体装置
WO2019103135A1 (ja) 2017-11-24 2019-05-31 ローム株式会社 半導体装置
JP7001104B2 (ja) * 2017-12-14 2022-01-19 富士電機株式会社 半導体装置
JP7222180B2 (ja) * 2018-04-04 2023-02-15 富士電機株式会社 半導体装置
WO2019244485A1 (ja) 2018-06-22 2019-12-26 富士電機株式会社 半導体装置の製造方法および半導体装置
KR102510937B1 (ko) 2019-04-16 2023-03-15 후지 덴키 가부시키가이샤 반도체 장치 및 제조 방법
CN111430453B (zh) * 2020-03-11 2022-06-17 上海擎茂微电子科技有限公司 一种反向恢复特性好的rc-igbt芯片及其制造方法
JP7475265B2 (ja) * 2020-12-14 2024-04-26 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587893A (zh) * 2008-05-20 2009-11-25 三菱电机株式会社 功率半导体装置
CN103035692A (zh) * 2011-09-29 2013-04-10 株式会社东芝 半导体装置
US20150295071A1 (en) * 2014-04-15 2015-10-15 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN104995737A (zh) * 2013-02-13 2015-10-21 丰田自动车株式会社 半导体装置
CN105321999A (zh) * 2014-07-31 2016-02-10 富士电机株式会社 半导体装置以及半导体装置的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007060716A1 (ja) * 2005-11-22 2007-05-31 Shindengen Electric Manufacturing Co., Ltd. トレンチゲートパワー半導体装置
JP2011187593A (ja) 2010-03-08 2011-09-22 Mitsubishi Electric Corp 半導体装置の製造方法
WO2012124784A1 (ja) 2011-03-16 2012-09-20 富士電機株式会社 半導体装置およびその製造方法
JP6641983B2 (ja) * 2015-01-16 2020-02-05 株式会社デンソー 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587893A (zh) * 2008-05-20 2009-11-25 三菱电机株式会社 功率半导体装置
CN103035692A (zh) * 2011-09-29 2013-04-10 株式会社东芝 半导体装置
CN104995737A (zh) * 2013-02-13 2015-10-21 丰田自动车株式会社 半导体装置
US20150295071A1 (en) * 2014-04-15 2015-10-15 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN105321999A (zh) * 2014-07-31 2016-02-10 富士电机株式会社 半导体装置以及半导体装置的制造方法

Also Published As

Publication number Publication date
US10205012B2 (en) 2019-02-12
DE102017203982A1 (de) 2017-09-14
US20170263740A1 (en) 2017-09-14
CN107180855A (zh) 2017-09-19

Similar Documents

Publication Publication Date Title
CN107180855B (zh) 半导体装置
JP7010275B2 (ja) 半導体装置
JP6477885B2 (ja) 半導体装置および半導体装置の製造方法
US10825923B2 (en) Semiconductor device
JP6885101B2 (ja) 半導体装置
JP6406454B2 (ja) 半導体装置
JP7279770B2 (ja) 半導体装置
CN107636835B (zh) 半导体装置及制造方法
JP6604107B2 (ja) 半導体装置
JP7020570B2 (ja) 半導体装置およびその製造方法
JP7435672B2 (ja) 半導体装置
JP7405186B2 (ja) 半導体装置
JP2023099104A (ja) 半導体装置
JP2024010217A (ja) 半導体装置および半導体装置の製造方法
CN113937159A (zh) 半导体装置
CN111418072B (zh) 半导体装置的制造方法及半导体装置
JP2018046256A (ja) 半導体装置
WO2023127253A1 (ja) 半導体装置
JP2024009540A (ja) 半導体装置
JP2023158315A (ja) 半導体装置
JP2023173412A (ja) 炭化珪素半導体装置
CN117397042A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant