JP7279770B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7279770B2
JP7279770B2 JP2021201564A JP2021201564A JP7279770B2 JP 7279770 B2 JP7279770 B2 JP 7279770B2 JP 2021201564 A JP2021201564 A JP 2021201564A JP 2021201564 A JP2021201564 A JP 2021201564A JP 7279770 B2 JP7279770 B2 JP 7279770B2
Authority
JP
Japan
Prior art keywords
region
trench
dummy
mesa
mesa portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021201564A
Other languages
English (en)
Other versions
JP2022022449A (ja
Inventor
達也 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017154218A external-priority patent/JP7056031B2/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JP2022022449A publication Critical patent/JP2022022449A/ja
Priority to JP2023073382A priority Critical patent/JP2023099104A/ja
Application granted granted Critical
Publication of JP7279770B2 publication Critical patent/JP7279770B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Description

本発明は、半導体装置に関する。
従来、ゲート絶縁型バイポーラトランジスタ（ＩＧＢＴ）等のパワー半導体素子が知られている（例えば、特許文献１参照）。ＩＧＢＴ等の半導体素子においては、ドリフト領域に正孔等のキャリアを蓄積することで、オン電圧を低下させることができる。
特許文献１ 特開２０１５－７２９５０号公報
正孔は、ゲートトレンチ部の下端と、ダミートレンチ部の下端に集まる。特にダミー導電部はエミッタ電極と同電位であるため、ダミートレンチ部の側壁には正孔の反転層が形成されやすい。
本発明の第１の態様においては、半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の上面に設けられた複数のトレンチ部を備えてよい。半導体装置は、トレンチ部に挟まれた半導体基板の領域において、第１電導型のエミッタ領域を含む第１メサ部を備えてよい。半導体装置は、トレンチ部に挟まれた半導体基板の領域において、トレンチ部の下端よりも深い位置まで設けられ、第２導電型の第１ウェル領域を含む第２メサ部を備えてよい。半導体装置は、半導体基板の上方にゲート電極及びエミッタ電極を備えてよい。第１ウェル領域は、トレンチ部の幅方向において、トレンチ部の底部を越えて、第１メサ部の下方まで設けられてよい。
第１メサ部は、第２電導型のベース領域を含んでよい。第１ウェル領域のドーピング濃度は、ベース領域のドーピング濃度よりも高くてよい。
トレンチ部は、ゲート電極と接続されるゲートトレンチ部と、エミッタ電極と接続されるダミートレンチ部とを含んでよい。第２メサ部は、２つのダミートレンチ部に挟まれたダミーメサ部でよい。
第１メサ部は、ゲートトレンチ部とダミートレンチ部との間に挟まれたメサ部でよい。
２つのダミートレンチ部は、それぞれ、上面視において第１方向に延伸する延伸部を有してよい。２つの延伸部は、第１方向と垂直な第２方向に延伸するトレンチ部である先端部によって接続されていてよい。
ダミーメサ部は、２つの延伸部と先端部とにより囲われていてよい。
第１ウェル領域とダミートレンチ部との深さの差分は、第２方向における第２メサ部の幅よりも大きくてよい。
第１メサ部側のダミートレンチ部の側壁から第１ウェル領域の端部の位置までの長さは、第１メサ部側のダミートレンチ部の側壁からダミートレンチ部の底部における第２方向の中央までの長さより短くてよい。
第１メサ部側のダミートレンチ部の側壁から第１ウェル領域の端部の位置までの長さは、第１メサ部側のダミートレンチ部の側壁からダミートレンチ部の底部における第２方向の中央までの長さより長くてよい。
半導体装置は、ベース領域よりもドーピング濃度が高く、先端部の底部を覆う第２導電型の第２ウェル領域を更に備えてよい。第２ウェル領域は、第２メサ部の第１ウェル領域と電気的に接続されていてよい。
第２ウェル領域は、第１ウェル領域と同一のドーピング濃度を有してよい。
第２メサ部の第２方向の幅は、第１メサ部の第２方向の幅よりも大きくてよい。
第２メサ部の第２方向の幅は、第１メサ部の第２方向の幅の２．０倍以上４．０倍以下であってよい。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
本発明の実施形態に係る半導体装置１００の上面を部分的に示す図である。 図１におけるａ－ａ断面の一例を示す図である。 図１におけるａ－ａ断面の一例を示す図である。 図１におけるａ－ａ断面の一例を示す図である。 図２Ａのｃ－ｃ断面およびｄ－ｄ断面を切断したときのドーピング濃度の分布図の例である。 図２Ａのｃ－ｃ断面およびｄ－ｄ断面を切断したときのドーピング濃度の分布図の他の例である。 半導体装置１００の上面の他の例を示す図である。 図３におけるａ－ａ断面の一例を示す図である。 図３におけるａ－ａ断面の一例を示す図である。 図４Ｂのｃ－ｃ断面およびｄ－ｄ断面を切断したときのドーピング濃度の分布図の例である。 図４Ｂのｃ－ｃ断面およびｄ－ｄ断面を切断したときのドーピング濃度の分布図の他の例である。 図３におけるａ－ａ断面の一例を示す図である。 半導体装置１００の上面の他の例を示す図である。 図５におけるａ－ａ断面の一例を示す図である。 図５におけるａ－ａ断面の他の例を示す図である。 図５におけるａ－ａ断面の他の例を示す図である。 図３におけるａ－ａ断面の他の例を示す図である。 図３におけるａ－ａ断面の他の例を示す図である。 第１ウェル領域１３の近傍を拡大した断面図である。 図１１に示した構造において、底部３５を覆う第１ウェル領域１３の端部３６の位置を変更した例を示す断面図である。 図１１に示した構造において、底部３５を覆う第１ウェル領域１３の端部３６の位置を変更した例を示す断面図である。 ダミートレンチ部３０およびゲートトレンチ部４０の他の例を示す図である。 第１ウェル領域１３の他の例を示す図である。 半導体装置１００のａ－ａ断面の他の例を示す図である。 図３に示したｂ－ｂ断面の一例を示す図である。 本発明の他の実施形態に係る半導体装置２００の上面を部分的に示す図である。 図１８におけるａ－ａ断面の一例を示す図である。 図１８におけるａ－ａ断面の他の例を示す図である。 第１メサ部７１－１および第２メサ部７１－２の上面における、エミッタ領域１２およびコンタクト領域１５の配置例を示す図である。 第１メサ部７１－１および第２メサ部７１－２の上面における、エミッタ領域１２およびコンタクト領域１５の他の配置例を示す図である。 第１メサ部７１－１および第２メサ部７１－２の上面における、エミッタ領域１２およびコンタクト領域１５の他の配置例を示す図である。 蓄積領域１６の配置例を示す図である。 半導体装置１００の製造方法の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。半導体基板の深さ方向をＺ軸とする。また、直交座標系は、本例ではいわゆる右手系である。
本明細書においては「エミッタ」、「コレクタ」の用語を用いているが、半導体装置はＩＧＢＴに限定されない。ＭＯＳＦＥＴ等のトランジスタにおける「ソース」および「ドレイン」も、本明細書における「エミッタ」および「コレクタ」の用語の範囲に含まれ得る。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。本明細書において領域間のドーピング濃度を比較する場合、それぞれの領域におけるピーク濃度を用いてよい。
本明細書において「同一」と称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
図１は、本発明の実施形態に係る半導体装置１００の上面を部分的に示す図である。本例の半導体装置１００は、ＩＧＢＴ等のトランジスタを含む半導体チップである。図１においてはチップ端部周辺のチップ上面を示しており、他の領域を省略している。
また、図１においては半導体装置１００における半導体基板の活性領域を示すが、半導体装置１００は、活性領域を囲んでエッジ終端部を有してよい。活性領域は、半導体装置１００をオン状態に制御した場合に電流が流れる領域を指す。エッジ終端部は、半導体基板の上面側の電界集中を緩和する。エッジ終端部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
本例の半導体装置１００は、半導体基板の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、エミッタ領域１２、ベース領域１４、コンタクト領域１５、第１ウェル領域１３および第２ウェル領域１１を備える。また、本例の半導体装置１００は、半導体基板の上面の上方に設けられたエミッタ電極５２およびゲート電極４６を備える。エミッタ電極５２およびゲート電極４６は互いに分離して設けられる。
エミッタ電極５２およびゲート電極４６と、半導体基板の上面との間には層間絶縁膜が設けられるが、図１では省略している。本例の層間絶縁膜には、コンタクトホール５４、コンタクトホール５５およびコンタクトホール５６が、当該層間絶縁膜を貫通して設けられる。
エミッタ電極５２は、コンタクトホール５４を通って、半導体基板の上面におけるエミッタ領域１２、コンタクト領域１５、ベース領域１４および第１ウェル領域１３と接触する。本例のコンタクトホール５４は、それぞれのトレンチ部の間に設けられている。また、エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部５７が設けられてよい。接続部５７は、熱酸化膜等の絶縁膜を挟んで、半導体基板の上面に設けられる。本例においてコンタクトホール５６は、Ｘ軸方向におけるダミートレンチ部３０の先端に配置される。
ゲート電極４６は、コンタクトホール５５を通って、ゲート配線４５と接触する。ゲート配線４５は、不純物がドープされたポリシリコン等で形成される。ゲート配線４５と半導体基板との間には、熱酸化膜等の絶縁膜が設けられる。ゲート配線４５は、半導体基板の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。ゲート配線４５は、ダミートレンチ部３０内のダミー導電部とは接続されない。本例のゲート配線４５は、コンタクトホール５５の下方から、ゲートトレンチ部４０の先端部４３まで設けられる。ゲートトレンチ部４０の先端部４３においてゲート導電部は半導体基板の上面に露出しており、ゲート配線４５と接触する。
エミッタ電極５２およびゲート電極４６は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、半導体基板の上面において所定の配列方向（短手方向）に沿って所定の間隔で配列される。図１における配列方向はＹ軸方向である。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向（トレンチの長手方向、本例ではＸ軸方向）に沿って直線形状に延伸する２つの延伸部４１と、延伸部４１の先端において２つの延伸部４１を接続する先端部４３を有してよい。先端部４３の少なくとも一部は、半導体基板の上面において曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部４１の先端を先端部４３で接続することで、延伸部４１の端部における電界集中を緩和できる。本明細書では、先端部４３で接続された二つの延伸部４１を、二つのゲートトレンチ部４０として扱う場合がある。
ゲートトレンチ部４０のそれぞれの延伸部４１の間には、１つ以上のダミートレンチ部３０が設けられる。ダミートレンチ部３０は、ゲートトレンチ部４０と同様に、２つの延伸部３１の先端を接続する先端部３３を有してよい。本例では、ゲートトレンチ部４０のそれぞれの延伸部４１の間に、２つの延伸部３１および先端部３３を有するダミートレンチ部３０が設けられている。他の例のダミートレンチ部３０は、先端部３３を有さずに直線形状であってもよい。ダミートレンチ部３０は、ゲート配線４５とは重ならない位置に設けられる。本明細書では、先端部３３で接続された二つの延伸部３１を、二つのダミートレンチ部３０として扱う場合がある。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、第１ウェル領域１３、第２ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。第２ウェル領域１１は、コンタクトホール５４の長手方向の端からゲート電極４６に向かう方向に離れて、所定の範囲で設けられる。第２ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート電極４６側の一部の領域は第２ウェル領域１１に設けられる。ダミートレンチ部３０の延伸方向の端および先端部の底は、第２ウェル領域１１に覆われていてよい。
本例では、各トレンチ部に挟まれた半導体基板の領域をメサ部７１と称する。ただし、２つのダミートレンチ部３０（または２つの延伸部３１）に挟まれた半導体基板の領域をダミーメサ部７２と称する。メサ部７１およびダミーメサ部７２は、各トレンチ部に挟まれた半導体基板の領域において、トレンチ部の最も深い底部よりも上面側の領域である。
メサ部７１には、ベース領域１４が設けられる。第２ウェル領域１１は第２導電型である。ベース領域１４は、第２ウェル領域１１よりもドーピング濃度の低いＰ－型であり、第２ウェル領域１１はＰ＋型である。
メサ部７１のベース領域１４の上面には、ベース領域１４よりもドーピング濃度の高いＰ＋型のコンタクト領域１５が設けられる。第２ウェル領域１１は、活性領域におけるコンタクト領域１５のうち、トレンチ部の延伸方向で最も端に配置されたコンタクト領域１５から、ゲート電極４６の方向に離れて設けられている。また、ベース領域１４の上面には、半導体基板よりもドーピング濃度が高いＮ＋型のエミッタ領域１２が選択的に形成される。
コンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｙ軸方向において隣接する一方のトレンチ部から、他方のトレンチ部まで設けられる。コンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｘ軸方向）に沿って、交互に半導体基板の上面に露出するように設けられる。コンタクト領域１５およびエミッタ領域１２は、メサ部７１の上面において、Ｘ軸方向の両端部において露出するベース領域１４に挟まれた領域に設けられてよい。
他の例のメサ部７１には、コンタクト領域１５およびエミッタ領域１２が延伸方向（Ｘ軸方向）に沿ってストライプ状に設けられてもよい。例えばトレンチ部に隣接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
ダミーメサ部７２には、ベース領域１４よりもドーピング濃度の高い第２導電型の第１ウェル領域１３が設けられる。本例の第１ウェル領域１３は、Ｐ＋型である。第１ウェル領域１３のドーピング濃度は、第２ウェル領域１１のドーピング濃度と同一であってよく、異なっていてもよい。第１ウェル領域１３のドーピング濃度は、ベース領域１４のドーピング濃度の５倍以上であってよく、１０倍以上であってもよい。
第１ウェル領域１３は、ダミーメサ部７２の上面に露出して設けられる。本例の第１ウェル領域１３は、Ｙ軸方向において隣接するメサ部７１におけるエミッタ領域１２およびコンタクト領域１５と対向する範囲に設けられている。第１ウェル領域１３は、ダミーメサ部７２の上面において、一方のダミートレンチ部３０と接する位置から、他方のダミートレンチ部３０と接する位置までＹ軸方向に連続して設けられる。第１ウェル領域１３は、ダミーメサ部７２の上面において、Ｘ軸方向の両端部において露出するベース領域１４に挟まれた領域に、連続して設けられてよい。
メサ部７１に設けられたコンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に設けられる。ダミーメサ部７２に設けられたコンタクトホール５４は、第１ウェル領域１３の上方に設けられる。コンタクトホール５４は、ベース領域１４および第２ウェル領域１１に対応する領域には設けられない。ダミーメサ部７２の上面には、エミッタ領域は設けられなくてよい。ダミーメサ部７２の上面の、少なくともコンタクトホール５４が形成される領域に、コンタクト領域１５が設けられてもよい。
図２Ａは、図１におけるａ－ａ断面の一例を示す図である。本例のａ－ａ断面は、エミッタ領域１２を通過するＹＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜２６、エミッタ電極５２およびコレクタ電極５８を有する。層間絶縁膜２６は、例えばボロンおよびリン等の不純物が添加されたシリケートガラスである。層間絶縁膜２６は、半導体基板１０の上面２１において選択的に形成される。エミッタ電極５２は、半導体基板１０および層間絶縁膜２６の上面２１に設けられる。コレクタ電極５８は、半導体基板１０の下面２３に設けられる。コレクタ電極５８は、半導体基板１０の下面２３全体に設けられてよい。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。
半導体基板１０の内部には、Ｎ－型のドリフト領域１８が設けられる。当該断面におけるドリフト領域１８は、半導体基板１０のうち、エミッタ領域１２、ベース領域１４、第１ウェル領域１３、バッファ領域２０およびコレクタ領域２２が形成されずに残存した領域である。
いずれかのゲートトレンチ部４０に隣接する半導体基板１０の領域において、半導体基板１０の上面２１と、ドリフト領域１８との間には、Ｐ－型のベース領域が設けられる。本例では、それぞれのメサ部７１に、Ｐ－型のベース領域が設けられる。ベース領域１４は、半導体基板１０の上面からボロン等のＰ型の不純物を注入することで形成されてよい。
メサ部７１において、ベース領域１４の上面には、Ｎ＋型のエミッタ領域１２が設けられる。エミッタ領域１２は、半導体基板１０の上面からリンや砒素等のＮ型の不純物を注入することで形成されてよい。
いずれかのダミートレンチ部３０と隣接する半導体基板１０の領域において、半導体基板１０の上面２１と、ドリフト領域１８との間には、第１ウェル領域１３が設けられる。第１ウェル領域１３は、半導体基板１０の上面２１から、ダミートレンチ部３０の下端よりも深い位置まで設けられる。図２Ａに示す断面においては、ダミーメサ部７２の全体と、ダミーメサ部７２の下方の領域とに第１ウェル領域１３が設けられている。
第１ウェル領域１３の下端は、第１ウェル領域１３およびドリフト領域１８の深さ方向（Ｚ軸方向）におけるドーピング濃度分布に基づいて定めてよい。本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物（ドーパント）の濃度を指す。拡がり抵抗（ＳＲ）法等により測定した、ドナーおよびアクセプタの濃度差（ネットドーピング濃度）分布が極小値となる深さ位置を、第１ウェル領域１３の下端としてよい。
ゲートトレンチ部４０は、半導体基板１０の上面２１から半導体基板１０の内部まで形成され、側壁においてエミッタ領域１２およびベース領域１４と接している。本例のゲートトレンチ部４０は、第１ウェル領域１３とは接していない。本例のゲートトレンチ部４０は、半導体基板１０の上面２１から、エミッタ領域１２およびベース領域１４を貫通して設けられる。
ダミートレンチ部３０は、半導体基板１０の上面２１から半導体基板１０の内部まで形成され、側壁において第１ウェル領域１３と接している。ダミートレンチ部３０の側壁のうち、ゲートトレンチ部４０と対向する側壁は、エミッタ領域１２およびベース領域１４と接していてよい。ゲートトレンチ部４０およびダミートレンチ部３０は、Ｚ軸方向において、同一の深さ位置Ｚ１まで設けられてよい。
本例のゲートトレンチ部４０の底部は、ドリフト領域１８内に配置される。ダミートレンチ部３０の底部は、ドリフト領域１８内に配置されてよく、第１ウェル領域１３に覆われていてもよい。なお、トレンチ部が各ドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
バッファ領域２０は、ドリフト領域１８の下面側に形成される。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、Ｐ＋型のコレクタ領域２２に到達することを防ぐフィールドストップ層として機能してよい。バッファ領域２０の下面側には、Ｐ＋型のコレクタ領域２２が形成される。
ゲートトレンチ部４０は、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２に覆われている。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ゲート絶縁膜４２を挟んで、少なくとも隣接するベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面において層間絶縁膜２６により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
本例のダミートレンチ部３０は、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチ部３０の内部に形成され、且つ、ダミー絶縁膜３２により覆われている。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。当該断面におけるダミートレンチ部３０は、半導体基板１０の上面において層間絶縁膜２６により覆われる。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
メサ部７１の幅とダミーメサ部７２の幅は等しくてよい。メサ部７１の幅は、典型的には１．０μｍであり、０．１μｍ以上３．０μｍ以下であってよい。ゲートトレンチ部の幅ＷＧＴとダミートレンチ部３０の幅ＷＤＴは、等しくてもよいし、異なっていてもよい。本例では、等しい。また、メサ部７１の幅Ｃはダミーメサ部７２の幅Ｄと等しくてよい。
コンタクトホール５４のＹ軸方向の幅は、メサ部７１とダミーメサ部７２とで等しくてよい。コンタクトホール５４の幅は、典型的には０．６μｍであり、メサ幅やダミーメサ幅を越えない範囲で、０．０５μｍ以上２．０μｍ以下であってよい。
ダミートレンチ部３０を設けることで、キャリアの蓄積効果を高めて伝導度変調を促進し、オン電圧を低下させることができる。また、ゲートトレンチ部４０に対するダミートレンチ部３０の割合を調整することで、半導体装置１００のスイッチング速度を調整することができる。
半導体装置１００のターンオフ時には、ドリフト領域１８のトレンチ底部近傍に蓄積されたキャリアは、第２導電型の領域を介してエミッタ電極５２に引き抜かれる。蓄積されたキャリアの濃度に対してターンオフ時におけるキャリアの引き抜き速度が遅いと、半導体装置１００の耐量が低下してしまう。キャリアの引き抜き速度とは、半導体装置１００のターンオフ時において、単位時間当たりにドリフト領域１８からエミッタ電極５２等に引き抜かれる正孔等のキャリア量を指す。
半導体装置１００では、ダミートレンチ部３０よりも深く形成した第１ウェル領域１３を設けることで、トレンチ底部近傍に蓄積された正孔等のキャリアを効率よく引き抜くことができる。このため、半導体装置１００のオン電圧を低下させることと、半導体装置１００の耐量の維持を容易に両立することができる。
図２Ｂは、図１におけるａ－ａ断面の一例を示す図である。本例の半導体装置１００では、半導体基板１０と接続するためのコンタクトのコンタクト幅が図２Ａの場合と異なる。本例では、第１ウェル領域１３上に形成されたコンタクトのコンタクト幅Ｂが、エミッタ領域１２上に形成されたコンタクトのコンタクト幅Ａと異なる。本例のコンタクト幅Ｂは、コンタクト幅Ａよりも大きくてもよいし、小さくてもよい。本例ではコンタクト幅Ｂがコンタクト幅Ａより大きい。即ち、ダミートレンチ部３０同士の間のコンタクト幅Ｂを、ダミートレンチ部３０とゲートトレンチ部４０との間のコンタクト幅Ａよりも大きくすることにより、半導体装置１００のターンオフ耐量を改善できる。
コンタクト幅Ａとコンタクト幅Ｂとの比（Ａ／Ｂ）は、０．２以上２．０以下であってよい。コンタクト幅Ｂがコンタクト幅Ａより大きい場合は、比（Ａ／Ｂ）は０．２以上１．０未満で、さらに０．４以上０．７以下であってよい。一方、コンタクト幅Ｂがコンタクト幅Ａより小さい場合は、比（Ａ／Ｂ）は１．０より大きく２．０以下で、さらに１．３以上１．７以下であってよい。
図２Ｃは、図１におけるａ－ａ断面の一例を示す図である。本例の半導体装置１００では、ダミーメサ部７２のＹ軸方向の幅が、メサ部７１のＹ軸方向の幅と異なる点で、図２Ａの場合と相違する。本例では、ダミーメサ部７２の幅Ｄが、ダミートレンチ部３０とゲートトレンチ部４０との間のメサ部７１の幅Ｃと異なる。本例のダミーメサ部７２の幅Ｄは、メサ部７１の幅Ｃよりも大きくてよい。ダミーメサ部７２の幅Ｄを、他のメサ部７１の幅Ｃよりも大きくすることにより、半導体装置１００のターンオフ耐量を改善できる。
メサ部７１の幅Ｃとダミーメサ部７２の幅Ｄとの比（Ｄ／Ｃ）は、０．２より大きく５．０以下であってよい。ダミーメサ部７２の幅Ｄがメサ部７１の幅Ｃより小さい場合は、比（Ｄ／Ｃ）は０．２以上１．０未満で、さらに０．４以上０．７以下であってよい。一方、ダミーメサ部７２の幅Ｄがメサ部７１の幅Ｃより大きい場合は、比（Ｄ／Ｃ）は１．０より大きく５．０以下で、さらに２．０以上４．０以下であってよい。
図２Ｄは、図２Ａのｃ－ｃ断面およびｄ－ｄ断面を切断したときのドーピング濃度の分布図の例である。ｃ－ｃ断面では、半導体基板１０の上面側からエミッタ領域１２、ベース領域１４、ドリフト領域１８の順で配置される。ｄ－ｄ断面では、第１ウェル領域１３のドーピング濃度分布は、半導体基板１０の上面からガウス分布状であってよい。ガウス分布は、半導体基板１０の上面に導入されたドーパントが熱拡散で拡散したときのプロファイルである。
ベース領域１４とドリフト領域１８とのｐｎ接合の上面からの深さ、すなわちベース領域１４の深さは、トレンチ部の下端位置Ｚ１より深い。一方、第１ウェル領域１３とドリフト領域１８とのｐｎ接合の深さ、すなわち第１ウェル領域１３の深さは、トレンチ部の下端位置Ｚ１より深くてよい。ベース領域１４の深さは、典型的には３．０μｍであり、０．５μｍ以上５．０μｍ以下であってよい。第１ウェル領域１３の深さは、典型的には７．０μｍであり、２．０μｍ以上１０μｍ以下であってよい。
図２Ｅは、図２Ａのｃ－ｃ断面およびｄ－ｄ断面を切断したときのドーピング濃度の分布図の他の例である。本例のｃ－ｃ断面でのドーピング濃度分布は、図２Ｄにおけるｃ－ｃ断面でのドーピング濃度分布と同一である。本例では、図２Ｄの場合に対して、ｄ－ｄ断面のドーピング濃度分布が異なる。本例の第１ウェル領域１３は、第１ウェル領域１３－１～第１ウェル領域１３－４の４つのピークを有する。例えば、ｄ－ｄ断面では、第１ウェル領域１３のドーピング濃度分布は、コンタクト抵抗を下げる一段目、ベース領域１４とほぼ同じドーピング濃度分布の二段目、ベース領域１４より深い位置に濃度ピークを備える三段目、三段目よりもさらに深い位置に濃度ピークを備える四段目からなる。
なお、第１ウェル領域１３のピーク位置の個数や深さは、この例に限らない。第１ウェル領域１３の四段目は、ドリフト領域１８に接し、ｐｎ接合を有する。各濃度ピーク間の谷の部分の極小濃度は、ドリフト領域１８のドーピング濃度より高くてよい。図２Ｅの第１ウェル領域１３の三段目および四段目のピーク濃度は、ベース領域１４のピーク濃度より高くてよく、ベース領域１４より低くてもよい。
また、三段目のピーク位置は、ベース領域１４とドリフト領域１８とのｐｎ接合の位置よりも深くてよい。また、四段目のピーク位置は、トレンチ部の下端位置Ｚ１より浅くてもよい。
図３は、半導体装置１００の上面の他の例を示す図である。本例の半導体装置１００は、図１および図２Ａにおいて説明した半導体装置１００の構成に加え、蓄積領域１６を更に備える。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度の高い、第１導電型の領域である。本例の蓄積領域１６は、Ｎ＋型である。
蓄積領域１６は、半導体基板１０の上面には露出しない。蓄積領域１６は、ドリフト領域１８と、ベース領域１４との間に形成されてよい。図３では、半導体基板１０の上面２１と平行なＸＹ面内において蓄積領域１６が設けられる領域を、破線で示している。本例では、当該面内において互いに分離した複数の蓄積領域１６が設けられる。
少なくとも一方がゲートトレンチ部４０である２つのトレンチ部に挟まれたメサ部７１の少なくとも一部の領域には、蓄積領域１６が設けられる。本例の蓄積領域１６は、少なくともエミッタ領域１２の下方に設けられる。蓄積領域１６は、コンタクト領域１５の下方にも設けられてよい。本例の蓄積領域１６は、幅方向（Ｙ軸方向）におけるメサ部７１の全体に設けられている。蓄積領域１６は、メサ部７１の上面に露出するベース領域１４の下方には設けられなくともよい。これに対して、ダミーメサ部７２には、ベース領域１４よりもドーピング濃度の高い蓄積領域１６が設けられていない。
図４Ａは、図３におけるａ－ａ断面の一例を示す図である。本例のａ－ａ断面は、エミッタ領域１２を通過するＹＺ面である。本例の半導体装置１００は、図２Ａに示した半導体装置１００の構成に加え、蓄積領域１６を更に備える。蓄積領域１６は、それぞれのメサ部７１において、ベース領域１４とドリフト領域１８との間に設けられる。本例の蓄積領域１６は、それぞれのメサ部７１において、一方のトレンチ部に隣接する領域から、他方のトレンチ部に隣接する領域まで設けられている。
蓄積領域１６は、ドリフト領域１８よりもドーピング濃度の高いＮ＋型の領域である。例えば、ドリフト領域１８およびベース領域１４の間において、ドリフト領域１８のドーピング濃度の平均値よりも、１０倍以上のドーピング濃度を有する領域を蓄積領域１６としてよい。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度の５０倍以上であってよく、１００倍以上であってもよい。蓄積領域１６は、半導体基板１０の上面２１から、リンまたはプロトン等のＮ型の不純物を注入することで形成されてよい。
蓄積領域１６を設けることで、蓄積領域１６の下方に蓄積されるキャリア濃度を更に高めることができる。このため、半導体装置１００のオン電圧を低減できる。また、第１ウェル領域１３を設けることで、蓄積領域１６により蓄積されたキャリアを効率よく引き抜くことができる。このため、蓄積領域１６を設けても、半導体装置１００の耐量を維持できる。
図４Ｂは、図３におけるａ－ａ断面の一例を示す図である。本例の半導体装置１００では、ダミーメサ部７２に蓄積領域１６を有する点で、図４Ａの場合と相違する。本例の蓄積領域１６は、メサ部７１に形成された蓄積領域１６－１と、ダミーメサ部７２に形成された蓄積領域１６－２とを含む。蓄積領域１６－１および蓄積領域１６－２は、同一のプロセスで同時に形成されてよい。また、蓄積領域１６－１および蓄積領域１６－２は、異なるプロセスにより、異なるドーパント濃度で形成されてもよい。
蓄積領域１６－２は、ダミーメサ部７２において、ダミートレンチ部３０で挟まれて形成される。即ち、蓄積領域１６－２の上端および下端は、第１ウェル領域１３に接して設けられている。蓄積領域１６－２は、ドリフト領域１８よりもドーピング濃度の高い、第１導電型の領域である。本例の半導体装置１００は、ダミーメサ部７２に蓄積領域１６－２を設けることにより、ターンオン時にダミートレンチ部３０の底部におけるＰ型の反転層を経由したキャリアの引抜きを抑制し、ターンオン損失を低減できる。
図４Ｃは、図４Ｂのｃ－ｃ断面およびｄ－ｄ断面を切断したときのドーピング濃度の分布図の例である。ｃ－ｃ断面では、半導体基板１０の上面側からエミッタ領域１２、ベース領域１４、ドリフト領域１８の順で配置される。ｄ－ｄ断面では、第１ウェル領域１３のドーピング濃度分布は、半導体基板１０の上面からガウス分布状であってよい。ガウス分布は、半導体基板１０の上面に導入されたドーパントが熱拡散で拡散したときのプロファイルである。
半導体基板１０の上面から蓄積領域１６のドーピング濃度のピーク位置までの深さは、当該ピーク位置からトレンチ部の下端位置Ｚ１までの深さよりも深くてよい。蓄積領域１６のピーク位置は、典型的には４．０μｍであり、１．０μｍ以上６．０μｍ以下であってよい。
図４Ｄは、図４Ｂのｃ－ｃ断面およびｄ－ｄ断面を切断したときのドーピング濃度の分布図の他の例である。図２Ｄの場合に対して、ｄ－ｄ断面のドーピング濃度分布が異なる。本例の第１ウェル領域１３は、第１ウェル領域１３－１～第１ウェル領域１３－３の３つのピークを有する。例えば、ｄ－ｄ断面では、ドーピング濃度分布は、コンタクト抵抗を下げる第１ウェル領域１３の一段目、ベース領域１４とほぼ同じ分布の第１ウェル領域１３の二段目、蓄積領域１６－２、蓄積領域１６－２より深い位置に濃度ピークを備える第１ウェル領域１３の三段目からなる。図４Ｄの第１ウェル領域１３の三段目のピーク濃度は、蓄積領域１６－２のピーク濃度より高くてよく、蓄積領域１６－２より低くてもよい。本例では、第１ウェル領域１３の三段目のピーク濃度は、蓄積領域１６－２のピーク濃度より高い。
図４Ｅは、図３におけるａ－ａ断面の一例を示す図である。本例の半導体装置１００では、ダミー絶縁膜３２の膜厚ｄ１とゲート絶縁膜４２の膜厚ｄ２が異なる点で、図４Ａの場合と相違する。本例のダミー絶縁膜３２の膜厚ｄ１は、ゲート絶縁膜４２の膜厚ｄ２よりも厚い。これにより、ターンオン時にダミートレンチ部３０の底部におけるＰ型の反転層を経由したキャリアの引抜きを抑制し、ターンオン損失を低減できる。膜厚ｄ２は、典型的には０．１μｍであり、０．０５μｍ以上０．３μｍ以下であってよい。膜厚ｄ１は、典型的には０．２μｍであり、膜厚ｄ２より厚い範囲で０．１μｍ以上１．０μｍ以下であってよい。これにより、ターンオン時にダミートレンチ部３０の底部におけるＰ型の反転層を経由したキャリアの引抜きを抑制し、ターンオン損失を低減できる。
本例では、ダミートレンチ部３０およびゲートトレンチ部４０のＹ軸方向の幅が同一で、ダミー絶縁膜３２の膜厚ｄ１が厚くなるので、ダミー導電部３４のＹ軸方向の幅がゲート導電部４４のＹ軸方向の幅よりも小さくなる。なお、ダミートレンチ部３０のＹ軸方向の幅をゲートトレンチ部４０のＹ軸方向の幅よりも大きくすることにより、ダミー絶縁膜３２の膜厚ｄ１をゲート絶縁膜４２の膜厚ｄ２よりも大きくしてもよい。
図５は、半導体装置１００の上面の他の例を示す図である。本例の半導体装置１００は、図３および図４Ａに示した半導体装置１００の構成に対して、蓄積領域１６の配置が異なる。他の構成は、図３および図４Ａに示した半導体装置１００と同一である。
本例の蓄積領域１６は、少なくとも一部のメサ部７１において、少なくとも一方のトレンチ部に隣接する領域には設けられていない。図５の例では、蓄積領域１６は、それぞれのメサ部７１において、ゲートトレンチ部４０には接しており、ダミートレンチ部３０には接していない。また、蓄積領域１６は、ダミーメサ部７２には設けられていない。
図６は、図５におけるａ－ａ断面の一例を示す図である。本例のａ－ａ断面は、エミッタ領域１２を通過するＹＺ面である。本例の半導体装置１００は、図４Ａに示した半導体装置１００の構成に対して、蓄積領域１６の配置が異なる。他の構成は、図４Ａに示した半導体装置１００と同一である。
本例の蓄積領域１６は、半導体基板１０の内部においてゲートトレンチ部４０に隣接する領域に設けられる。蓄積領域１６は、ベース領域１４と接して設けられていてよく、ベース領域１４と離れて設けられていてもよい。ただし、蓄積領域１６は、メサ部７１の内部（すなわち、半導体基板１０の上面２１から、トレンチ部の下端までの領域）に設けられることが好ましい。
それぞれのメサ部７１では、半導体基板１０の内部においてダミートレンチ部３０に隣接し、且つ、蓄積領域１６と同一の深さ位置の領域１７のＮ型のドーピング濃度が、蓄積領域１６よりも低い。本例の領域１７は、ドリフト領域１８と同一のドーピング濃度を有する。蓄積領域１６は、Ｙ軸方向において、メサ部７１の幅の半分以下の領域に設けられてよく、半分以上の領域に設けられてもよい。
このような構造により、ゲートトレンチ部４０の下端近傍においてキャリアを蓄積することができ、且つ、ターンオフ時には、メサ部７１からも正孔等のキャリアを引き抜くことができる。例えば、ダミートレンチ部３０の近傍を通過したキャリアは、ベース領域１４およびコンタクト領域１５を通って、エミッタ電極５２に引き抜かれる。
図７は、図５におけるａ－ａ断面の他の例を示す図である。本例の半導体装置１００は、図６に示した半導体装置１００の構成に対して、蓄積領域１６のＺ軸方向における配置が異なる。他の構成は、図６に示した半導体装置１００と同一である。
本例の蓄積領域１６は、ベース領域１４と離れて配置されている。蓄積領域１６とベース領域１４との間には、ドリフト領域１８が設けられてよい。なお、蓄積領域１６は、ゲートトレンチ部４０に接しており、且つ、ダミートレンチ部３０には接していない。蓄積領域１６の一部の領域は、ゲートトレンチ部４０の下端よりも下側に設けられてよい。
本例のゲートトレンチ部４０の底部は、下側に凸の曲面形状を有する。蓄積領域１６は、ゲートトレンチ部４０の底部における曲面の一部を覆ってよい。このような構造によっても、ゲートトレンチ部４０の下端近傍においてキャリアを蓄積することができ、且つ、ターンオフ時には、メサ部７１からも正孔等のキャリアを引き抜くことができる。
図８は、図５におけるａ－ａ断面の他の例を示す図である。本例の半導体装置１００は、図６に示した半導体装置１００の構成に対して、蓄積領域１６の配置が異なる。他の構成は、図６に示した半導体装置１００と同一である。
本例の半導体装置１００は、それぞれのメサ部７１において、第１の蓄積領域１６－１および第２の蓄積領域１６－２を有する。第１の蓄積領域１６－１は、図６に示した蓄積領域１６と同一であり、第２の蓄積領域１６－２は、図７に示した蓄積領域１６と同一である。
第１の蓄積領域１６－１および第２の蓄積領域１６－２は、同一のドーピング濃度であってよく、異なるドーピング濃度であってもよい。Ｚ軸方向から見て、第１の蓄積領域１６－１の少なくとも一部の領域と、第２の蓄積領域１６－２の少なくとも一部の領域とは重なって配置されている。
第１の蓄積領域１６－１および第２の蓄積領域１６－２は、Ｚ軸方向において離れて設けられてよい。この場合、第１の蓄積領域１６－１および第２の蓄積領域１６－２の間には、ドリフト領域１８が設けられてよい。第１の蓄積領域１６－１および第２の蓄積領域１６－２は、Ｚ軸方向において連続して設けられてよい。この場合、第１の蓄積領域１６－１および第２の蓄積領域１６－２の深さ方向におけるドーピング濃度分布は、第１の蓄積領域１６－１および第２の蓄積領域１６－２のそれぞれの領域内にピークを有してよい。当該ピーク間におけるドーピング濃度は、ドリフト領域１８のドーピング濃度よりも大きい。
このような構造によっても、ゲートトレンチ部４０の下端近傍においてキャリアを蓄積することができ、且つ、ターンオフ時には、メサ部７１からも正孔等のキャリアを引き抜くことができる。
図９は、図３におけるａ－ａ断面の他の例を示す図である。本例の半導体装置１００は、図４Ａに示した半導体装置１００の構成に対して、蓄積領域１６の配置が異なる。他の構成は、図４Ａに示した半導体装置１００と同一である。
本例の半導体装置１００は、それぞれのメサ部７１において、第１の蓄積領域１６－１および第２の蓄積領域１６－２を有する。第１の蓄積領域１６－１は、図４Ａに示した蓄積領域１６と同一である。第２の蓄積領域１６－２は、メサ部７１の内部において第１の蓄積領域１６－１よりも下方に設けられる。第２の蓄積領域１６－２は、第１の蓄積領域１６－１と同一のドーピング濃度を有してよく、異なるドーピング濃度を有してもよい。半導体装置１００は、メサ部７１の内部において、深さ方向に３段以上設けられた蓄積領域１６を備えてもよい。
第２の蓄積領域１６－２は、第１の蓄積領域１６－１と同様に、Ｙ軸方向において、一方のトレンチ部に接する領域から、他方のトレンチ部に接する領域まで設けられる。第１の蓄積領域１６－１および第２の蓄積領域１６－２は、Ｚ軸方向において離れて設けられてよく、連続して設けられてもよい。このような構造により、キャリア蓄積効果を更に高めることができる。
なお、蓄積領域１６を深さ方向に多段に設けることで、ターンオン時において、ベース領域１４のゲートトレンチ部４０との界面近傍に形成されたチャネルを通過した電子電流が、メサ部７１のＹ軸方向における中央近傍に流れやすくなる。
ターンオン時の初期における電流の主体は、正孔電流ではなく電子電流である。初期とは、ゲート電圧Ｖｇｅが、閾値電圧に達する直前から、ほぼ閾値電圧の値でＶｇｅが一定となるミラー期間に入る前までの期間である。Ｖｇｅが閾値電圧に近くなると、チャネルが開きかけ、電子のドリフト領域１８への注入が始まる。
チャネルから下方に向かう電子は、第１の蓄積領域１６－１において一旦配列方向（Ｙ軸方向、または、ゲートトレンチ部４０の近傍からメサ部７１中央に向かう方向）に流れる可能性がある。第２の蓄積領域１６－２が設けられていない場合、第１の蓄積領域１６－１よりも下方のドリフト領域１８においては、ゲートトレンチ部４０近傍は、電子の蓄積層が既に形成されているため（Ｎ型領域の電子の蓄積層が形成される閾値電圧は、Ｐ型領域の反転層の閾値電圧よりはるかに小さい）、ドリフト領域１８よりも低インピーダンスである。そのため、電子電流はゲートトレンチ部４０近傍を主として流れる。
電子が裏面のコレクタ領域２２に達すると、コレクタ領域２２からバッファ領域２０およびドリフト領域１８にかけて、正孔の注入が開始する。これにより、トレンチ部の下端近傍に正孔が蓄積される。一例として、ゲートトレンチ部４０の下端近傍から、第１の蓄積領域１６よりも下方のダミートレンチ部３０の側部にかけて、正孔が１．０×１０１６［ｃｍ－３］のオーダーで存在する。
正孔は、ゲートトレンチ部４０の下端と、ダミートレンチ部３０の下端に集まる。特にダミー導電部３４はエミッタ電極５２と同電位であるため、ダミートレンチ部３０の側壁には正孔の反転層が形成されやすい。コレクタ領域２２から注入された正孔は、この正孔の反転層の近傍に集まる。正孔は、ダミートレンチ部３０からゲートトレンチ部４０の下端にかけて連続的に分布する。この正孔分布に起因して、ターンオン時に、ゲートトレンチ部４０の下端近傍へ、大きな変位電流が流れる場合がある。
本例の半導体装置１００は、第２の蓄積領域１６－２を更に備えている。この場合、電子電流にとってのインピーダンスは、第１の蓄積領域１６－１の中央近傍からゲートトレンチ部４０近傍に戻って第２の蓄積領域１６－２に流れる経路よりも、第１の蓄積領域１６－１から第２の蓄積領域１６－２に直接流れる経路の方が低い。
それぞれの蓄積領域の下方のうち、ゲートトレンチ部４０に隣接するホール高濃度領域には正孔が蓄積されやすい。また、電子電流がゲートトレンチ部４０の近傍ではなく、メサ部７１中央近傍を流れることで、当該ホール高濃度領域への正孔の蓄積が促進される。このため、電子電流がメサ部７１中央近傍に流れることが促進される。
蓄積領域１６を深さ方向に多段に設けることで、電子電流がメサ部７１の中央付近を下方に進みやすくなる。電子電流がメサ部７１の中央付近を流れると、メサ部７１の底部近傍における正孔分布は、電子電流によりメサ部７１中央付近で分断される。このため電子電流の経路よりもダミートレンチ部３０側の正孔は、ゲートトレンチ部４０側には流れない。このメサ部７１中央部における正孔分布の分断が、ゲートトレンチ部４０の下端における正孔の蓄積を抑制する。このため、変位電流を小さくできる。変位電流を小さくできるので、ゲート導電部４４の充電も小さくなり、ゲート電極Ｖｇｅの瞬間的な増加も抑制される。これにより、コレクタ・エミッタ間電圧の電圧減少率（ｄＶ／ｄｔ）も抑制できる。
図１０は、図３におけるａ－ａ断面の他の例を示す図である。本例の半導体装置１００は、図１から図９において説明したいずれかの態様の半導体装置１００に比べて、第１ウェル領域１３の形状が異なる。他の構成は、図１から図９において説明したいずれかの半導体装置１００と同一である。図１０においては、図９に示した半導体装置１００において、第１ウェル領域１３の形状を変化させた例を示している。
本例の第１ウェル領域１３は、ＹＺ面において、Ｙ軸方向の幅が極小となる窪み部７３を有する。また、第１ウェル領域１３は、Ｚ軸方向における位置が異なる複数の窪み部７３を有してよい。少なくとも一つの窪み部７３は、ダミートレンチ部３０の下端よりも下側に設けられてよい。第１ウェル領域１３は、窪み部７３よりも上側と、下側のそれぞれにおいて、ドーピング濃度のピークを有する。
本例の第１ウェル領域１３は、Ｐ型の不純物を、注入深さを変えて複数回注入することで形成できる。不純物の注入深さを変化させることで、より深い位置まで第１ウェル領域１３を形成することができる。つまり、Ｙ軸方向における幅が比較的に小さく、且つ、Ｚ軸方向における深さが大きい第１ウェル領域１３を容易に形成できる。第１ウェル領域１３を深くまで形成することで、正孔等のキャリアを容易に引き抜くことができる。
一例として、第１ウェル領域１３は、ダミートレンチ部３０よりも２０％以上深く形成されてよく、５０％以上深く形成されてもよい。また、第１ウェル領域１３と、ダミートレンチ部３０との深さの差分は、Ｙ軸方向におけるダミーメサ部７２の幅よりも大きくてよい。第１ウェル領域１３は、第２ウェル領域１１よりも深く形成されてもよい。
図１１は、第１ウェル領域１３の近傍を拡大した断面図である。本例のダミートレンチ部３０は、ＹＺ面において、第１ダミー側壁３８、第２ダミー側壁３７および底部３５を有する。第１ダミー側壁３８は、第１ウェル領域１３と接する。第２ダミー側壁３７は、ＹＺ面において、第１ダミー側壁３８とは逆側の側壁である。
本例の第１ウェル領域１３は、ダミートレンチ部３０の底部３５の少なくとも一部を覆う。本例の底部３５は、第１ダミー側壁３８および第２ダミー側壁３７の下端から、下側に突出した曲面形状を有する。第１ウェル領域１３の下端位置Ｚ２は、ダミートレンチ部３０の下端位置Ｚ１よりも下側に配置されている。
ダミートレンチ部３０の側壁のうち、ベース領域１４と接する部分と同一の傾きを有する領域を、第２ダミー側壁３７としてよい。第１ダミー側壁３８は、第２ダミー側壁３７と逆側の側壁であって、且つ、第２ダミー側壁３７と同一の深さ範囲の側壁である。底部３５は、第１ダミー側壁３８および第２ダミー側壁３７に比べて、半導体基板１０の上面２１に対する傾きが小さい領域を指してよい。第１ウェル領域１３がダミートレンチ部３０の底部３５の少なくとも一部を覆うことで、キャリアの引き抜き速度を更に向上させることができる。
第１ウェル領域１３は、ダミートレンチ部３０の底部３５において、幅方向（Ｙ軸方向）における中央Ｙ１と、第１ダミー側壁３８との間の領域の少なくとも一部を覆う。つまり、底部３５を覆う第１ウェル領域１３のＹ軸方向の端部３６の位置Ｙ２は、底部３５の中央位置Ｙ１と、第１ダミー側壁３８との間に配置される。このような構造により、キャリアの引き抜き速度を更に向上させることができる。
図１２は、図１１に示した構造において、底部３５を覆う第１ウェル領域１３の端部３６の位置を変更した例を示す断面図である。本例の第１ウェル領域１３は、底部３５の中央Ｙ１よりも、第２ダミー側壁３７側まで、底部３５を覆う。つまり、第１ウェル領域１３の端部３６の位置Ｙ２は、底部３５の中央位置Ｙ１と、第２ダミー側壁３７との間に配置される。このような構造により、キャリアの引き抜き速度を更に向上させることができる。
図１３は、図１１に示した構造において、底部３５を覆う第１ウェル領域１３の端部３６の位置を変更した例を示す断面図である。本例の第１ウェル領域１３は、底部３５の全体を覆う。つまり、第１ウェル領域１３の端部３６の位置Ｙ２は、第２ダミー側壁３７よりもメサ部７１の中央側に配置されている。この場合、第１ウェル領域１３は、メサ部７１の下方まで設けられている。このような構造により、キャリアの引き抜き速度を更に向上させることができる。
メサ部７１に接するトレンチ部において、メサ部７１側のトレンチ部側壁からＹ２までの長さは、当該トレンチ部側壁からＹ１までの長さより短くてもよいし、長くてもよい。本例では、メサ部７１に接するトレンチ部において、メサ部７１側のトレンチ部側壁からＹ２までの長さは、当該トレンチ部側壁からＹ１までの長さより短い。
図１４は、ダミートレンチ部３０およびゲートトレンチ部４０の他の例を示す図である。本例のダミートレンチ部３０は、半導体基板１０の上面２１から見て、ゲートトレンチ部４０よりも深く形成されている。つまり、ダミートレンチ部３０の下端位置Ｚ３が、ゲートトレンチ部４０の下端位置Ｚ１よりも下側に配置されている。半導体基板１０の上面２１から見て、ダミートレンチ部３０は、ゲートトレンチ部４０よりも１０％以上深く形成されてよく、２０％以上形成されてもよい。このような構造により、キャリアの引き抜き速度を更に向上させることができる。
図１５は、第１ウェル領域１３の他の例を示す図である。本例の半導体装置１００は、３つ以上のダミートレンチ部３０が、Ｙ軸方向に連続して配列されている。３つ以上のダミートレンチ部３０は、Ｙ軸方向においてゲートトレンチ部４０に挟まれてよい。本例では、２つ以上のダミーメサ部７２に設けられた第１ウェル領域１３が互いに連結している。
本例では、連続して配列された複数のダミートレンチ部３０のうち、Ｙ軸方向において両端に配置されたダミートレンチ部３０以外のダミートレンチ部３０は、底部全体が第１ウェル領域１３に覆われてよい。Ｙ軸方向において両端に配置されたダミートレンチ部３０と、第１ウェル領域１３との関係は、図１から図１４において説明したいずれかの態様と同一である。このような構造により、キャリアの引き抜き速度を更に向上させることができる。
図１６は、半導体装置１００のａ－ａ断面の他の例を示す図である。本例の半導体装置１００は、図１から図１５において説明した半導体装置１００に比べて、下面側領域２８を更に備える点が異なる。他の構成は、図１から図１５において説明したいずれかの態様の半導体装置１００と同一である。
下面側領域２８は、ダミーメサ部７２の下方の少なくとも一部の領域において、コレクタ領域２２と同一の深さ位置に設けられる。下面側領域２８は、Ｎ型の領域である。下面側領域２８は、ドリフト領域１８よりもドーピング濃度が高くてよい。下面側領域２８は、バッファ領域２０よりもドーピング濃度が高くてもよい。
下面側領域２８は、Ｙ軸方向において、ダミーメサ部７２と同一の幅を有してよい。下面側領域２８は、Ｙ軸方向において、ダミーメサ部７２よりも小さい幅を有してよく、大きい幅を有してもよい。下面側領域２８は、ダミートレンチ部３０の下方にも形成されてよく、メサ部７１の下方の一部の領域にも形成されてよい。
下面側領域２８を設けることで、ダミーメサ部７２の下方における第２導電型のキャリア蓄積を抑制できる。ダミーメサ部７２の下方におけるキャリア濃度は、半導体装置１００のオン電圧への影響が小さい。このため、オン電圧を低減しつつ、ターンオフ時等におけるキャリア引き抜きを容易にすることができる。
図１７は、図３に示したｂ－ｂ断面の一例を示す図である。ただし、図１７に示す構造は、図３以外に示した半導体装置１００にも適用できる。ｂ－ｂ断面は、ダミーメサ部７２においてコンタクトホール５４を通過するＸＺ面である。
本例の半導体装置１００は、ダミーメサ部７２の下方において、ダミートレンチ部３０の長手方向に沿って、コレクタ領域２２および下面側領域２８が交互に配置されている。このような構造により、コレクタ領域２２および下面側領域２８の面積比を容易に調整できる。Ｘ軸方向における一つのコレクタ領域２２の幅と、一つの下面側領域２８の幅は同一であってよい。Ｘ軸方向において、一つのコレクタ領域２２の幅が、一つの下面側領域２８の幅より大きくてよく、一つの下面側領域２８の幅が、一つのコレクタ領域２２の幅より大きくてもよい。
また、Ｘ軸方向においてコレクタ領域２２が設けられる範囲は、Ｘ軸方向においてエミッタ領域１２が設けられる範囲と、少なくとも一部が重なってもよい。Ｘ軸方向においてコレクタ領域２２が設けられる範囲は、Ｘ軸方向においてエミッタ領域１２が設けられる範囲と一致してよい。Ｘ軸方向においてコレクタ領域２２が設けられる範囲は、Ｘ軸方向においてエミッタ領域１２が設けられる範囲に包含されてよく、Ｘ軸方向においてエミッタ領域１２が設けられる範囲が、Ｘ軸方向においてコレクタ領域２２が設けられる範囲に包含されてもよい。
２つの下面側領域２８にＸ軸方向において挟まれるコレクタ領域２２の、Ｘ軸方向の長さＬｐは、下面側領域２８の長さＬｎより長くてもよいし、短くてもよい。本例では等しい。コレクタ領域２２のＸ軸方向の長さＬｐは、典型的には１０μｍであり、５μｍ以上１５μｍ以下であってよい。下面側領域２８の長さＬｎは、典型的には５μｍであり、５μｍ以上１５μｍ以下であってよい。
図１８は、本発明の他の実施形態に係る半導体装置２００の上面を部分的に示す図である。半導体装置２００は、図１から図１７において説明した半導体装置１００に対して、エミッタ領域１２、コンタクト領域１５および蓄積領域１６の配置が異なる。他の構成は、図１から図１７において説明したいずれかの半導体装置１００と同一であってよい。
本例において、ゲートトレンチ部４０の延伸部４１は、半導体基板１０の上面において長手および短手を有する。図１８の例では、延伸部４１は、Ｘ軸方向に長手を有し、Ｙ軸方向に短手を有する。
ゲートトレンチ部４０は、長手方向に沿った第１ゲート側壁７４と、第１ゲート側壁７４とは逆側の第２ゲート側壁７５とを有する。第１ゲート側壁７４および第２ゲート側壁７５は、半導体基板１０の内部において互いに対向して配置されている。
本例では、メサ部７１のうち、第１ゲート側壁７４に隣接するメサ部７１を第１メサ部７１－１とし、第２ゲート側壁７５に隣接するメサ部７１を第２メサ部７１－２とする。つまり、ゲートトレンチ部４０を挟んで配置された一方のメサ部７１を第１メサ部７１－１とし、他方のメサ部７１を第２メサ部７１－２とする。
第１メサ部７１－１および第２メサ部７１－２のそれぞれの上面には、エミッタ領域１２およびコンタクト領域１５がＸ軸方向に沿って交互に露出するように配置されている。本例の半導体装置１００においては、第１メサ部７１－１における少なくとも一つのエミッタ領域１２の少なくとも一部の領域が、第２メサ部７１－２におけるコンタクト領域１５と対向する位置に配置されている。つまり、第１メサ部７１－１における少なくとも一つのエミッタ領域１２が設けられるＸ軸方向における範囲の少なくとも一部が、第２メサ部７１－２におけるコンタクト領域１５が設けられるＸ軸方向における範囲と重なっている。
図１８の例では、第１メサ部７１－１における全てのエミッタ領域１２の全体が、第２メサ部７１－２におけるいずれかのコンタクト領域１５と対向する位置に配置されている。第１メサ部７１－１におけるエミッタ領域１２のＸ軸方向における幅は、第２メサ部７１－２におけるコンタクト領域１５のＸ軸方向における幅と同一であってよい。
また、第１メサ部７１－１における少なくとも一つのコンタクト領域１５の少なくとも一部の領域が、第２メサ部７１－２におけるエミッタ領域１２と対向する位置に配置されている。つまり、第１メサ部７１－１における少なくとも一つのコンタクト領域１５が設けられるＸ軸方向における範囲の少なくとも一部が、第２メサ部７１－２におけるエミッタ領域１２が設けられるＸ軸方向における範囲と重なっている。
図１８の例では、第１メサ部７１－１における各コンタクト領域１５の全体が、第２メサ部７１－２におけるいずれかのエミッタ領域１２と対向する位置に配置されている。第１メサ部７１－１におけるコンタクト領域１５のＸ軸方向における幅は、第２メサ部７１－２におけるエミッタ領域１２のＸ軸方向における幅と同一であってよい。ただし、第１メサ部７１－１におけるコンタクト領域１５のうち、Ｘ軸方向における両端に設けられたコンタクト領域１５は、第２メサ部７１－２のエミッタ領域１２およびコンタクト領域１５の双方に対向して配置されている。つまり、第１メサ部７１－１および第２メサ部７１－２の双方において、Ｘ軸方向における両端に設けられたベース領域１４と隣接して、コンタクト領域１５が配置されている。これにより、Ｘ軸方向における両端に設けられたベース領域１４の下方のキャリアを効率よく引き抜くことができる。第１メサ部７１－１における当該コンタクト領域１５のＸ軸方向における幅は、第２メサ部７１－２のエミッタ領域１２およびコンタクト領域１５のＸ軸方向における幅の和と同一であってよい。
ゲートトレンチ部４０を挟んで隣接する２つのメサ部７１において、エミッタ領域１２およびコンタクト領域１５をＸ軸方向においてずらして配置することで、正孔の引き抜きに寄与するコンタクト領域１５を分散して配置することができる。このため、ＸＹ面において、正孔を偏りなく引き抜くことができ、半導体装置１００のターンオフ時における耐量を向上させることができる。
なお、本例の半導体装置２００においては、ダミーメサ部７２の上面にはコンタクト領域１５が露出している。コンタクト領域１５の下方にはベース領域１４が形成されてよい。また、本例の半導体装置２００においては、メサ部７１およびダミーメサ部７２に蓄積領域１６が形成されている。
また、第１メサ部７１－１および第２メサ部７１－２において、エミッタ領域１２またはコンタクト領域１５が形成されている領域には、ゲートトレンチ部４０の短手方向（Ｙ軸方向）に伸びるトレンチ部が形成されていない。つまり、エミッタ領域１２およびコンタクト領域１５が規則的に配置されている領域においては、ゲートトレンチ部４０はメサ部７１の内側に伸びる枝部または分岐部を有さない。また、当該領域には、ダミートレンチ部３０も設けられていない。このような構造により、トレンチ部に阻害されずに、分散して配置したコンタクト領域１５を介して正孔等のキャリアを効果的に引き抜くことができる。
図１９は、図１８におけるａ－ａ断面の一例を示す図である。本例のａ－ａ断面は、第１メサ部７１－１のコンタクト領域１５および第２メサ部７１－２のエミッタ領域１２を通過するＹＺ面である。
上述したように、第１メサ部７１－１のコンタクト領域１５と、第２メサ部７１－２のコンタクト領域１５とが、Ｘ軸方向においてずれて配置されている。このため、図１９に示す断面において、第１メサ部７１－１にはコンタクト領域１５が設けられ、第２メサ部７１－２にはエミッタ領域１２が設けられている。このような配置により、正孔を偏りなく引き抜くことができる。
本例のダミーメサ部７２には、コンタクト領域１５、ベース領域１４および蓄積領域１６が、半導体基板１０の上面２１側から順番に設けられている。他の例では、ダミーメサ部７２には、蓄積領域１６が設けられていなくともよい。また、図１および図２Ａに示した半導体装置１００と同様に、メサ部７１にも、蓄積領域１６が設けられていなくてよい。
図２０は、図１８におけるａ－ａ断面の他の例を示す図である。本例の半導体装置２００は、ダミーメサ部７２の構造が、図１から図１７において説明した半導体装置１００と同様である。つまり、本例の半導体装置２００は、ダミーメサ部７２において、第１ウェル領域１３を有する。このような構造により、キャリアを更に容易に引き抜くことができる。また、半導体装置２００における蓄積領域１６の構造も、半導体装置１００の蓄積領域１６と同様であってよい。また、半導体装置２００は、図１６および図１７に示した下面側領域２８を備えてもよい。
図２１は、第１メサ部７１－１および第２メサ部７１－２の上面における、エミッタ領域１２およびコンタクト領域１５の配置例を示す図である。本例では、各メサ部７１におけるエミッタ領域１２およびコンタクト領域１５は、Ｘ軸方向における長さが同一である。第１メサ部７１－１におけるコンタクト領域１５は、第２メサ部７１－２のエミッタ領域１２と対向する位置に配置されており、第１メサ部７１－１におけるエミッタ領域１２は、第２メサ部７１－２のコンタクト領域１５と対向する位置に配置されている。
図２２は、第１メサ部７１－１および第２メサ部７１－２の上面における、エミッタ領域１２およびコンタクト領域１５の他の配置例を示す図である。本例では、第１メサ部７１－１および第２メサ部７１－２において、コンタクト領域１５が、エミッタ領域１２よりも、Ｘ軸方向において長く形成されている。コンタクト領域１５の長さは、エミッタ領域１２の長さの倍以上であってよい。
第１メサ部７１－１のエミッタ領域１２が設けられるＸ軸方向における範囲は、第２メサ部７１－２のコンタクト領域１５が設けられるＸ軸方向における範囲に包含されている。第２メサ部７１－２のエミッタ領域１２が設けられるＸ軸方向における範囲は、第１メサ部７１－１のコンタクト領域１５が設けられるＸ軸方向における範囲に包含されている。このような構造により、キャリアの引き抜き速度を向上させることができる。
図２３は、第１メサ部７１－１および第２メサ部７１－２の上面における、エミッタ領域１２およびコンタクト領域１５の他の配置例を示す図である。本例では、第１メサ部７１－１および第２メサ部７１－２において、エミッタ領域１２が、コンタクト領域１５よりも、Ｘ軸方向において長く形成されている。エミッタ領域１２の長さは、コンタクト領域１５の長さの倍以上であってよい。
第１メサ部７１－１のコンタクト領域１５が設けられるＸ軸方向における範囲は、第２メサ部７１－２のエミッタ領域１２が設けられるＸ軸方向における範囲に包含されている。第２メサ部７１－２のコンタクト領域１５が設けられるＸ軸方向における範囲は、第１メサ部７１－１のエミッタ領域１２が設けられるＸ軸方向における範囲に包含されている。このような構造により、チャネル密度を向上できる。
図２４は、蓄積領域１６の配置例を示す図である。本例の蓄積領域１６は、ＸＹ面において、開口９２を有する。開口９２の内部には、ドリフト領域１８が設けられてよい。開口９２は、第１メサ部７１－１および第２メサ部７１－２において、コンタクト領域１５と重なるように配置されてよい。このような構造により、第１メサ部７１－１および第２メサ部７１－２においてキャリアを引き抜くことができる。ＸＹ面における開口９２の面積は、コンタクト領域１５の面積と同一であってよく、小さくてもよい。開口９２の面積は、コンタクト領域１５の面積の半分以下であってもよい。
図２５は、半導体装置１００の製造方法の一例を示す図である。なお、半導体装置２００も同様の方法で製造してよい。ステップＳ２５０において、ゲートトレンチ部４０およびダミートレンチ部３０が設けられた半導体基板１０にベース領域１４を形成する。ベース領域１４は、半導体基板１０の上面側からボロン等のＰ型の不純物を注入して形成してよい。
ステップＳ２５２において、蓄積領域１６を形成する。蓄積領域１６は、フォトレジスト等のマスクを用いて、半導体基板１０の上面側からリン等のＮ型の不純物を注入して形成してよい。
ステップＳ２５４において、第１ウェル領域１３を形成する。第１ウェル領域１３は、フォトレジスト等のマスクを用いて、半導体基板１０の上面側からボロン等のＰ型の不純物を注入して形成してよい。Ｐ型の不純物は、加速電圧を変更して、複数回に分けて異なる深さに注入してよい。
ステップＳ２５６において、コンタクト領域１５を形成する。コンタクト領域１５は、フォトレジスト等のマスクを用いて、半導体基板１０の上面側からボロン等のＰ型の不純物を注入して形成してよい。
ステップＳ２５８において、半導体基板１０の下面側の構造を形成する。例えばコレクタ領域２２を形成する。
ステップＳ２６０において、所定の条件で半導体基板１０をアニールする。これにより、ステップＳ２５０からＳ２５８において注入した不純物をドナーまたはアクセプタ化させて、各領域を形成する。
ステップＳ２６２において、エミッタ領域１２を形成する。エミッタ領域１２は、フォトレジスト等のマスクを用いて、半導体基板１０の上面側からヒ素等のＮ型の不純物を注入して形成してよい。
ステップＳ２６４において、所定の条件で半導体基板１０をアニールする。これにより、ステップＳ２６２において注入した不純物をドナー化させて、エミッタ領域１２を形成する。
ステップＳ２６４の後に、層間絶縁膜２６、コンタクトホール５４、エミッタ電極５２等を形成する。これにより、半導体装置１００を製造できる。
なお、ステップＳ２５４は、ステップＳ２６４の後に行ってもよい。この場合、ステップＳ２５４の後に、アニール工程を有してよい。この場合、第１ウェル領域１３を形成した後のアニールの回数を低減できるので、第１ウェル領域１３の深さを精度よく制御できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した方法における各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の結果物を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・第２ウェル領域、１２・・・エミッタ領域、１３・・・第１ウェル領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２６・・・層間絶縁膜、２８・・・下面側領域、３０・・・ダミートレンチ部、３１・・・延伸部、３２・・・ダミー絶縁膜、３３・・・先端部、３４・・・ダミー導電部、３５・・・底部、３６・・・端部、３７・・・第２ダミー側壁、３８・・・第１ダミー側壁、４０・・・ゲートトレンチ部、４１・・・延伸部、４２・・・ゲート絶縁膜、４３・・・先端部、４４・・・ゲート導電部、４５・・・ゲート配線、４６・・・ゲート電極、５２・・・エミッタ電極、５４、５５、５６・・・コンタクトホール、５７・・・接続部、５８・・・コレクタ電極、７１・・・メサ部、７２・・・ダミーメサ部、７３・・・窪み部、７４・・・第１ゲート側壁、７５・・・第２ゲート側壁、９２・・・開口、１００・・・半導体装置、２００・・・半導体装置

Claims (16)

  1. 半導体基板の上面に設けられた複数のトレンチ部と、
    前記トレンチ部に挟まれた前記半導体基板の領域であって、第１導電型のエミッタ領域および第２導電型のベース領域を含む第１メサ部と、
    前記トレンチ部に挟まれた前記半導体基板の領域であって、前記トレンチ部の下端よりも深い第２導電型の第１ウェル領域を含む第２メサ部と、
    前記半導体基板の下面に設けられた第２導電型のコレクタ領域と、
    前記コレクタ領域の上面側に設けられる第１導電型のバッファ領域と、
    前記第１メサ部の内部から前記バッファ領域まで設けられる第１導電型のドリフト領域と、
    前記半導体基板の上方に設けられたゲート電極と、
    前記半導体基板の上方に設けられたエミッタ電極と、
    を備え、
    前記第１ウェル領域は、前記ベース領域よりもドーピング濃度が高く、前記トレンチ部の幅方向において、前記トレンチ部の底部を越えて、前記第１メサ部の下方まで設けられている
    半導体装置。
  2. 半導体基板の上面に設けられた複数のトレンチ部と、
    前記トレンチ部に挟まれた前記半導体基板の領域であって、第１導電型のエミッタ領域および第２導電型のベース領域を含む第１メサ部と、
    前記トレンチ部に挟まれた前記半導体基板の領域であって、前記トレンチ部の下端よりも深い第２導電型の第１ウェル領域を含む第２メサ部と、
    前記半導体基板の上方に設けられたゲート電極と、
    前記半導体基板の上方に設けられたエミッタ電極と、
    を備え、
    前記第１ウェル領域は、前記トレンチ部の幅方向において、前記トレンチ部の底部を越えて、前記第１メサ部の下方まで設けられ、
    前記トレンチ部は、前記ゲート電極と接続されるゲートトレンチ部と、前記エミッタ電極と接続されるダミートレンチ部と、
    を含み、
    前記第２メサ部は、２つの前記ダミートレンチ部に挟まれたダミーメサ部であり、
    ２つの前記ダミートレンチ部は、それぞれ、上面視において第１方向に延伸する延伸部を有し、
    ２つの前記延伸部は、前記第１方向と垂直な第２方向に延伸する前記トレンチ部である先端部によって接続され、
    前記第１ウェル領域と前記ダミートレンチ部との深さの差分は、前記第２方向における第２メサ部の幅よりも大きい
    半導体装置。
  3. 半導体基板の上面に設けられた複数のトレンチ部と、
    前記トレンチ部に挟まれた前記半導体基板の領域であって、第１導電型のエミッタ領域および第２導電型のベース領域を含む第１メサ部と、
    前記トレンチ部に挟まれた前記半導体基板の領域であって、前記トレンチ部の下端よりも深い第２導電型の第１ウェル領域を含む第２メサ部と、
    前記半導体基板の上方に設けられたゲート電極と、
    前記半導体基板の上方に設けられたエミッタ電極と、
    を備え、
    前記第１ウェル領域は、前記トレンチ部の幅方向において、前記トレンチ部の底部を越えて、前記第１メサ部の下方まで設けられ、
    前記トレンチ部は、前記ゲート電極と接続されるゲートトレンチ部と、前記エミッタ電極と接続されるダミートレンチ部と、
    を含み、
    前記第２メサ部は、２つの前記ダミートレンチ部に挟まれたダミーメサ部であり、
    ２つの前記ダミートレンチ部は、それぞれ、上面視において第１方向に延伸する延伸部を有し、
    ２つの前記延伸部は、前記第１方向と垂直な第２方向に延伸する前記トレンチ部である先端部によって接続され、
    前記ベース領域よりもドーピング濃度が高く、前記先端部の底部を覆う第２導電型の第２ウェル領域を更に備え、
    前記第２ウェル領域は、前記第２メサ部の前記第１ウェル領域と電気的に接続されている
    半導体装置。
  4. 前記第１ウェル領域は、前記ベース領域よりもドーピング濃度の高い
    請求項２または３に記載の半導体装置。
  5. 前記トレンチ部は、前記ゲート電極と接続されるゲートトレンチ部と、前記エミッタ電極と接続されるダミートレンチ部と、
    を含み、
    前記第２メサ部は、２つの前記ダミートレンチ部に挟まれたダミーメサ部である
    請求項１に記載の半導体装置。
  6. 前記第１メサ部は、前記複数のトレンチ部のゲートトレンチ部とダミートレンチ部とに挟まれたメサ部である
    請求項１から３のいずれか一項に記載の半導体装置。
  7. ２つの前記ダミートレンチ部は、それぞれ、上面視において第１方向に延伸する延伸部を有し、
    ２つの前記延伸部は、前記第１方向と垂直な第２方向に延伸する前記トレンチ部である先端部によって接続されている
    請求項５に記載の半導体装置。
  8. 前記ダミーメサ部は、２つの前記延伸部と前記先端部とにより囲われている
    請求項３または７に記載の半導体装置。
  9. 前記第１ウェル領域と前記ダミートレンチ部との深さの差分は、前記第２方向における第２メサ部の幅よりも大きい
    請求項３、７、８のいずれか一項に記載の半導体装置。
  10. 前記第１メサ部側の前記ダミートレンチ部の側壁から前記第１ウェル領域の端部の位置までの長さは、前記第１メサ部側の前記ダミートレンチ部の側壁から前記ダミートレンチ部の底部における前記第２方向の中央までの長さより短い
    請求項２、３、７から９のいずれか一項に記載の半導体装置。
  11. 前記第１メサ部側の前記ダミートレンチ部の側壁から前記第１ウェル領域の端部の位置までの長さは、前記第１メサ部側の前記ダミートレンチ部の側壁から前記ダミートレンチ部の底部における前記第２方向の中央までの長さより長い
    請求項２、３、７から９のいずれか一項に記載の半導体装置。
  12. 前記ベース領域よりもドーピング濃度が高く、前記先端部の底部を覆う第２導電型の第２ウェル領域を更に備え、
    前記第２ウェル領域は、前記第２メサ部の前記第１ウェル領域と電気的に接続されている
    請求項２または７に記載の半導体装置。
  13. 前記第２ウェル領域は、前記第１ウェル領域と同一のドーピング濃度を有する
    請求項３または１２に記載の半導体装置。
  14. 前記第２メサ部の前記第２方向の幅は、前記第１メサ部の前記第２方向の幅よりも大きい
    請求項２、３、７のいずれか一項に記載の半導体装置。
  15. 前記第２メサ部の第２方向の幅は、前記第１メサ部の第２方向の幅の２．０倍以上４．０倍以下である
    請求項１４に記載の半導体装置。
  16. 前記第１メサ部において、前記ベース領域と前記ドリフト領域との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を備える
    請求項１、５、７のいずれか一項に記載の半導体装置。
JP2021201564A 2017-04-03 2021-12-13 半導体装置 Active JP7279770B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023073382A JP2023099104A (ja) 2017-04-03 2023-04-27 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017074010 2017-04-03
JP2017074010 2017-04-03
JP2017154218A JP7056031B2 (ja) 2017-04-03 2017-08-09 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017154218A Division JP7056031B2 (ja) 2017-04-03 2017-08-09 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023073382A Division JP2023099104A (ja) 2017-04-03 2023-04-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2022022449A JP2022022449A (ja) 2022-02-03
JP7279770B2 true JP7279770B2 (ja) 2023-05-23

Family

ID=63524682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021201564A Active JP7279770B2 (ja) 2017-04-03 2021-12-13 半導体装置

Country Status (4)

Country Link
US (1) US10319808B2 (ja)
JP (1) JP7279770B2 (ja)
CN (1) CN108695380B (ja)
DE (1) DE102018203693A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478570B (zh) * 2017-02-15 2021-08-31 富士电机株式会社 半导体装置
JP7125339B2 (ja) 2018-12-26 2022-08-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11450734B2 (en) * 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
JP7242491B2 (ja) 2019-09-20 2023-03-20 株式会社東芝 半導体装置及び半導体回路
KR20210138995A (ko) 2020-05-13 2021-11-22 삼성전자주식회사 표준 셀을 포함하는 집적 회로, 및 이를 제조하기 위한 방법
CN113764511B (zh) * 2021-07-30 2023-10-27 广州华浦电子科技有限公司 具有动态载流子通道的低损耗超结igbt器件及其制造方法
WO2023176932A1 (ja) * 2022-03-18 2023-09-21 ローム株式会社 半導体装置および半導体装置の製造方法
KR102407121B1 (ko) * 2022-03-30 2022-06-10 (주) 트리노테크놀로지 감소된 손실을 가지는 전력 반도체 장치 및 그 제조 방법
CN115376918A (zh) * 2022-10-26 2022-11-22 深圳市美浦森半导体有限公司 一种igbt器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349634A (ja) 2003-05-26 2004-12-09 Toshiba Corp 電力用半導体装置
JP2006120789A (ja) 2004-10-20 2006-05-11 Toshiba Corp 半導体装置
JP2016184622A (ja) 2015-03-25 2016-10-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20160336393A1 (en) 2015-05-12 2016-11-17 Magnachip Semiconductor, Ltd. Power semiconductor device
JP2017028250A (ja) 2015-07-16 2017-02-02 富士電機株式会社 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4950934B2 (ja) 2008-04-14 2012-06-13 株式会社東芝 絶縁ゲート型半導体装置
US8058670B2 (en) * 2009-06-04 2011-11-15 Force—MOS Technology Corporation Insulated gate bipolar transistor (IGBT) with monolithic deep body clamp diode to prevent latch-up
JP5647420B2 (ja) 2010-02-10 2014-12-24 株式会社豊田中央研究所 半導体装置
JP5488691B2 (ja) * 2010-03-09 2014-05-14 富士電機株式会社 半導体装置
JP5594276B2 (ja) 2010-12-08 2014-09-24 株式会社デンソー 絶縁ゲート型半導体装置
JP5831598B2 (ja) 2010-12-08 2015-12-09 株式会社デンソー 絶縁ゲート型半導体装置
US9245985B2 (en) * 2012-03-28 2016-01-26 Infineon Technologies Americas Corp. IGBT with buried emitter electrode
JP6284314B2 (ja) * 2012-08-21 2018-02-28 ローム株式会社 半導体装置
JP2015072950A (ja) 2013-10-01 2015-04-16 株式会社東芝 半導体装置
JP6420175B2 (ja) * 2014-05-22 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置
JP6472714B2 (ja) * 2015-06-03 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6561611B2 (ja) * 2015-06-17 2019-08-21 富士電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349634A (ja) 2003-05-26 2004-12-09 Toshiba Corp 電力用半導体装置
JP2006120789A (ja) 2004-10-20 2006-05-11 Toshiba Corp 半導体装置
JP2016184622A (ja) 2015-03-25 2016-10-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20160336393A1 (en) 2015-05-12 2016-11-17 Magnachip Semiconductor, Ltd. Power semiconductor device
JP2017028250A (ja) 2015-07-16 2017-02-02 富士電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN108695380B (zh) 2023-09-05
DE102018203693A1 (de) 2018-10-04
US10319808B2 (en) 2019-06-11
JP2022022449A (ja) 2022-02-03
US20180286943A1 (en) 2018-10-04
CN108695380A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
JP7279770B2 (ja) 半導体装置
US20210126117A1 (en) Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region
US11735584B2 (en) Semiconductor device
JP7114873B2 (ja) 半導体装置
JP2023099104A (ja) 半導体装置
JP6226786B2 (ja) 半導体装置およびその製造方法
JP2013258327A (ja) 半導体装置及びその製造方法
JP7230969B2 (ja) 半導体装置
CN104221153A (zh) 半导体装置
US20200127128A1 (en) A semiconductor device
JP5687582B2 (ja) 半導体素子およびその製造方法
JP7057555B2 (ja) 半導体装置
KR101589904B1 (ko) 반도체장치
JP7325931B2 (ja) 半導体装置
CN107393951A (zh) 半导体装置及半导体装置的制造方法
JP7435645B2 (ja) 半導体装置
JP6733829B2 (ja) 半導体装置
JP5838176B2 (ja) 半導体装置
JP6708269B2 (ja) 半導体装置
JP6173987B2 (ja) 半導体装置
KR101550798B1 (ko) 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법
US20220130997A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
WO2023127253A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230424

R150 Certificate of patent or registration of utility model

Ref document number: 7279770

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150