CN113764511B - 具有动态载流子通道的低损耗超结igbt器件及其制造方法 - Google Patents
具有动态载流子通道的低损耗超结igbt器件及其制造方法 Download PDFInfo
- Publication number
- CN113764511B CN113764511B CN202110875708.1A CN202110875708A CN113764511B CN 113764511 B CN113764511 B CN 113764511B CN 202110875708 A CN202110875708 A CN 202110875708A CN 113764511 B CN113764511 B CN 113764511B
- Authority
- CN
- China
- Prior art keywords
- region
- length
- source
- groove
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 230000000903 blocking effect Effects 0.000 claims abstract description 69
- 230000000694 effects Effects 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims description 33
- 238000009792 diffusion process Methods 0.000 claims description 18
- 230000005684 electric field Effects 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 238000005036 potential barrier Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 230000035515 penetration Effects 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Abstract
本发明公开了一种具有动态载流子通道的低损耗超结IGBT器件及其制造方法，器件结构包括：N‑漂移区、P‑掺杂区、空穴阻挡层、P基区、N+源区、P+接触区、P‑沟槽区、第一栅极、源极以及欧姆接触区，P‑掺杂区位于N‑漂移区中，且左右相对；P‑沟槽区位于P‑掺杂区上，且位于空穴阻挡层的两侧，第一栅极和源极之间，并与P‑掺杂区接触；还包括：在N‑漂移区下表面自上而下排布的N‑缓冲区、P+集电区、集电极以及第二栅极，第二栅极，位于N‑漂移区的下表面，且位于N‑缓冲区的两侧。本发明的方案，一方面在提高电导调制效果降低导通功耗的同时也有效提高了器件阻断能力；另一方面增加动态载流子通道能够降低关断时间和关断功耗，并使器件拥有一定的方向阻断能力。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种具有动态载流子通道的低损耗超结IGBT器件及其制造方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)是一种压控型功率器件，由于IGBT具有驱动功率小、饱和压降低等优点，作为一种高压开关被广泛应用到各个领域。为了使IGBT获得足够的阻断能力，对漂移区进行低掺杂且掺杂时间较长，这就导致IGBT的导通压降增大、导通损耗增加。为了解决这一问题，现有技术通常采用增加空穴阻挡层来提高器件的空穴浓度，进而降低器件的导通电阻，从而达到降低导通功耗的目的。
然而，增加空穴阻挡层会显著降低器件的击穿电压，造成器件阻断能力下降，而高浓度空穴在关断时的抽取会导致较高的关断功耗以及关断时间。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种具有动态载流子通道的低损耗超结IGBT器件及其制造方法。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种具有动态载流子通道的低损耗超结IGBT器件及其制造方法，包括：
N-漂移区，所述N-漂移区中有两个左右相对的P-掺杂区；
在所述N-漂移区上表面自下而上排布的空穴阻挡层、P基区以及N+源区，所述N+源区中有离子注入形成的P+接触区；
P-沟槽区，位于所述P-掺杂区上，且位于所述空穴阻挡层的两侧，并与所述P-掺杂区接触；
第一栅极，位于所述P-沟槽区靠近所述空穴阻挡层的一侧，所述第一栅极的上表面不高于所述P-沟槽区；
源极，位于所述P-沟槽区远离所述空穴阻挡层的一侧，所述源极的上表面不高于所述P-沟槽区；
第一氧化层，位于所述源极与所述P-沟槽区之间、所述源极与所述P-掺杂区之间、所述第一栅极周围；
欧姆接触区，位于所述P-沟槽区的上表面；
第一金属层，位于所述源极的上表面，且所述欧姆接触区通过所述第一金属层连接所述源极和所述P-沟槽区；
第二金属层，位于所述P+接触区以及所述N+源区的上表面，且在第一方向上的长度小于所述N+源区；
在所述N-漂移区下表面自上而下排布的N-缓冲区、P+集电区以及集电极；
第二栅极，位于所述N-漂移区的下表面，且位于所述N-缓冲区的两侧，且与所述N-漂移区、所述N-缓冲区、所述P+集电区以及所述集电极之间有第二氧化层。
可选的，所述N-漂移区的材料包括硅；
所述N-漂移区在第一方向上的长度为5.4μm～7.8μm，在第二方向上的长度为70μm～85μm，掺杂浓度为3.2×1013cm-3～3.7×1013cm-3。
可选的，所述P-掺杂区在第一方向上的长度为2.2μm～3.1μm，在第二方向上的长度为2.4μm～3.1μm，掺杂浓度为4.1×1016cm-3～5.0×1016cm-3。
可选的，所述空穴阻挡层在第一方向上的长度为2.2μm～2.4μm，在第二方向上的长度为0.1μm～0.2μm，掺杂浓度为4.3×1015cm-3～4.7×1015cm-3；
所述P基区在第一方向上的长度为2.2μm～2.4μm，在第二方向上的长度为1.65μm～2.35μm，掺杂浓度为2.75×1016cm-3～5.10×1016cm-3。
可选的，所述N+源区在第一方向上的长度为0.45μm～0.50μm，在第二方向上的长度为0.70μm～0.95μm，掺杂浓度为8.5×1018cm-3～1.0×1019cm-3；
所述P+接触区在第一方向上的长度为1.75μm～1.80μm，在第二方向上的长度为0.70μm～0.95μm，掺杂浓度为6.4×1018cm-3～8.0×1019cm-3。
可选的，所述P-沟槽区在第一方向上的长度为0.20μm～0.25μm，在第二方向上的长度为2.18μm～3.86μm，掺杂浓度为2.3×1013cm-3～3.0×1013cm-3；
所述欧姆接触区在第一方向上的长度为0.20μm～0.25μm，在第二方向上的长度为0.20μm～0.40μm，掺杂浓度为5.3×1018cm-3～7.9×1018cm-3。
可选的，所述第一栅极在第一方向上的长度为0.65μm～0.75μm，在第二方向上的长度为2.18μm～3.86μm；
所述源极在第一方向上的长度为0.40μm～0.45μm，在第二方向上的长度为2.18μm～3.86μm。
可选的，所述N-缓冲区在第一方向上的长度为2.35μm～2.70μm，在第二方向上的长度为4.5μm～5.5μm，掺杂浓度为6.0×1016cm-3～6.5×1016cm-3；
所述P+集电极区在第一方向上的长度为2.35μm～2.70μm，在第二方向上的长度为0.5μm～0.6μm，掺杂浓度为8.5×1018cm-3～1.0×1019cm-3；
所述集电极在第一方向上的长度为2.35μm～2.70μm，在第二方向上的长度为0.1μm～0.15μm。
可选的，所述第二栅极在第一方向上的长度为3.15μm～5.10μm，在第二方向上的长度为5.10μm～6.25μm。
本发明还提供了一种具有动态载流子通道的低损耗超结IGBT器件的制造方法，包括：
提供N-漂移区，在所述N-漂移区上进行离子注入，形成两个左右相对的P-掺杂区；
在所述N-漂移区上形成相互分立的牺牲层，所述牺牲层与所述P-掺杂区接触，并位于所述P-掺杂区的正上方；
在所述N-漂移区以及所述牺牲层围成的凹槽内依次生长N-漂移层以及空穴阻挡层，所述空穴阻挡层的上表面低于所述牺牲层；
对所述空穴阻挡层的上表面进行离子扩散，形成P基区；
在所述P基区上生长N+源区，并对所述N+源区进行离子注入，形成P+接触区；
刻蚀所述牺牲层，在所述N-漂移区上、所述N-漂移层的两侧形成源极沟槽、P-沟槽区以及第一栅极沟槽；所述P-沟槽区位于所述源极沟槽和所述第一栅极沟槽之间，且暴露出所述源极沟槽远离所述P-沟槽区的侧壁；
在所述源极沟槽以及所述第一栅极沟槽的表面形成第一氧化层；
在所述第一栅极沟槽内形成第一栅极，在所述源极沟槽内形成源极，所述源极以及所述第一栅极的上表面低于所述P-沟槽区；
利用氧化材料覆盖所述第一栅极，并对所述P-沟槽区的上表面进行离子扩散，形成欧姆接触区；
在所述源极上沉积第一金属层，在所述P+接触区以及所述N+源区上沉积第二金属层；所述第二金属层在第一方向上的长度小于所述N+源区；
在所述N-漂移区的下表面进行离子扩散，形成N-缓冲区，对所述N-缓冲区的下表面进行离子扩散，形成P+集电区，在所述P+集电区的下表面沉积金属，形成集电极；
刻蚀所述集电极、所述P+集电区以及所述N-缓冲区，得到第二栅极沟槽；
在所述第二栅极沟槽的表面形成所述第二氧化层，并在所述第二栅极沟槽内形成第二栅极。
与现有技术相比，本发明提供的技术方案具有以下优点：
本发明提供的一种具有动态载流子通道的低损耗超结IGBT器件，在第一栅极的下方增加了P-掺杂区，调整P-掺杂区的厚度和掺杂浓度，避免电场穿通到达栅氧，使栅氧提前击穿，有效提高了器件阻断能力。同时通过调整P-掺杂区之间的间距，屏蔽空穴阻挡层的电场，解决了空穴阻挡层掺杂浓度和器件阻断能力之间的矛盾，因此可以提高空穴阻挡层的掺杂以增强空穴阻挡能力，进而提高附近电导调制的效果，降低器件的导通功耗。
本发明的方案增加了P-沟槽区，P-沟槽区位于第一栅极与源极之间并与P-掺杂区连接。当器件导通时，第一栅极接正的电压，由于P-沟槽区为低掺杂且尺寸较窄，因而迅速被耗尽，使得空穴阻挡层下方堆积的空穴有一个势垒，避免空穴流出并提高电导调制降低导通功耗；当器件关闭时，第一栅极的电压减小至不能耗尽P-沟槽区时，P-沟槽区将作为空穴通道直接将P-掺杂区连接到源极，并快速释放堆积的空穴，进而降低了关断时间和关断功耗。
另外，本发明的方案减小了N-缓冲区的宽度并在N-缓冲区两侧增加第二栅极，形成了一个动态的N-缓冲区。当器件导通时，第二栅极接负的电压，N-缓冲区两侧反型成为P型，增加了空穴的注入效率，降低了器件的导通电阻；当器件关断时，第二栅极接正的电压，N-缓冲区两侧的电子浓度得到增强，提供了一条低电阻的电子通道，减小了关断时间和关断损耗。此外，由于两个第二栅极对P+集电极区形成电场屏蔽，因此器件拥有一定的方向阻断能力。
另外，在N+源区和P+接触区上淀积金属并接源极电位，使得流入P基区的空穴可以从P+接触区流出，从而抑制寄生的NPN晶体管导通，提高器件的阻断能力。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为本发明第一实施例提供的一种具有动态载流子通道的低损耗超结IGBT器件的结构示意图；
图2～图9为本发明第二实施例提供的一种具有动态载流子通道的低损耗超结IGBT器件的制造方法各步骤对应的结构示意图。
具体实施方式
为了降低器件的导通功耗、关断时间和关断功耗，本发明实施例提供了一种具有动态载流子通道的低损耗超结IGBT器件及其制造方法，以下将结合附图对本实施例提供的方案进行详细说明。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
本发明第一实施例提供了一种具有动态载流子通道的低损耗超结IGBT器件，参见图1，图1为本发明第一实施例提供的一种具有动态载流子通道的低损耗超结IGBT器件的结构示意图，包括：
N-漂移区1，N-漂移区1中有两个左右相对的P-掺杂区2。
其中，N-漂移区1上表面凸出的部分为N-漂移层，即N-漂移区1有第一上表面以及第二上表面，第一上表面为N-漂移层的上表面，第二上表面为第一上表面两侧且低于第一上表面的上表面。P-掺杂区2的上表面低于第一上表面，且与第二上表面齐平。
两个P-掺杂区2间隔一定的距离，且关于N-漂移区1在第一方向上的中垂线对称。
在N-漂移区1上表面自下而上排布的空穴阻挡层3、P基区4以及N+源区5，N+源区5中有离子注入形成的P+接触区6。
需要注意的是，空穴阻挡层3、P基区4以及N+源区5自下而上排布在第一上表面。
P-沟槽区7，位于P-掺杂区2上，且位于空穴阻挡层3的两侧，并与P-掺杂区2接触。
第一栅极8，位于P-沟槽区7靠近空穴阻挡层3的一侧，第一栅极8的上表面不高于P-沟槽区7。
源极9，位于P-沟槽区7远离空穴阻挡层3的一侧，源极9的上表面不高于P-沟槽区7。
第一氧化层，位于源极9与P-沟槽区7之间、源极9与P-掺杂区2之间、第一栅极8周围。
其中，第一氧化层的材料可以包括二氧化硅。
欧姆接触区10，位于P-沟槽区7的上表面。
第一金属层，位于源极9的上表面，且欧姆接触区10通过第一金属层连接源极9和P-沟槽区7。
第二金属层，位于P+接触区6以及N+源区5的上表面，且在第一方向上的长度小于N+源区5。
其中，第一方向为图1中水平方向，第二方向为图1中垂直方向。
在N-漂移区1下表面自上而下排布的N-缓冲区11、P+集电区13以及集电极14。
第二栅极12，位于N-漂移区1的下表面，且位于N-缓冲区11的两侧，且与N-漂移区1、N-缓冲区11、P+集电区13以及集电极14之间有第二氧化层。
其中，第二氧化层的材料可以包括二氧化硅。
本发明第一实施例提供的一种具有动态载流子通道的低损耗超结IGBT器件，在第一栅极的下方增加了P-掺杂区，调整P-掺杂区的厚度和掺杂浓度，避免电场穿通到达栅氧，使栅氧提前击穿，有效提高了器件阻断能力。同时通过调整P-掺杂区之间的间距，屏蔽空穴阻挡层的电场，解决了空穴阻挡层掺杂浓度和器件阻断能力之间的矛盾，因此可以提高空穴阻挡层的掺杂以增强空穴阻挡能力，进而提高附近电导调制的效果，降低器件的导通功耗。
本发明的方案增加了P-沟槽区，P-沟槽区位于第一栅极与源极之间并与P-掺杂区连接。当器件导通时，第一栅极接正的电压，由于P-沟槽区为低掺杂且尺寸较窄，因而迅速被耗尽，使得空穴阻挡层下方堆积的空穴有一个势垒，避免空穴流出并提高电导调制降低导通功耗；当器件关闭时，第一栅极的电压减小至不能耗尽P-沟槽区时，P-沟槽区将作为空穴通道直接将P-掺杂区连接到源极，并快速释放堆积的空穴，进而降低了关断时间和关断功耗。
另外，本发明的方案减小了N-缓冲区的宽度并在N-缓冲区两侧增加第二栅极，形成了一个动态的N-缓冲区。当器件导通时，第二栅极接负的电压，N-缓冲区两侧反型成为P型，增加了空穴的注入效率，降低了器件的导通电阻；当器件关断时，第二栅极接正的电压，N-缓冲区两侧的电子浓度得到增强，提供了一条低电阻的电子通道，减小了关断时间和关断损耗。此外，由于两个第二栅极对P+集电极区形成电场屏蔽，因此器件拥有一定的方向阻断能力。
另外，在N+源区和P+接触区上淀积第二金属层并连接源极电位，使得流入P基区的空穴可以从P+接触区流出，从而抑制寄生的NPN晶体管导通，提高器件的阻断能力。
本发明实施例中，N-漂移区1的材料可以包括硅。
N-漂移区1在第一方向上的长度为5.4μm～7.8μm，在第二方向上的长度为70μm～85μm，掺杂浓度为3.2×1013cm-3～3.7×1013cm-3。
N-漂移层在在第一方向上的长度为2.2μm～2.4μm，第二方向上的长度为0.23μm～0.30μm，掺杂浓度为3.2×1013cm-3～3.7×1013cm-3。
本发明实施例中，P-掺杂区2在第一方向上的长度为2.2μm～3.1μm，在第二方向上的长度为2.4μm～3.1μm，掺杂浓度为4.1×1016cm-3～5.0×1016cm-3。
本发明实施例中，空穴阻挡层3在第一方向上的长度为2.2μm～2.4μm，在第二方向上的长度为0.1μm～0.2μm，掺杂浓度为4.3×1015cm-3～4.7×1015cm-3。
其中，空穴阻挡层3在第一方向上的长度大于P-掺杂区2在第一方向上的长度。
P基区4在第一方向上的长度为2.2μm～2.4μm，在第二方向上的长度为1.65μm～2.35μm，掺杂浓度为2.75×1016cm-3～5.10×1016cm-3。
优选的，空穴阻挡层3、P基区4在第一方向上的长度相同。
本发明实施例中，N+源区5在第一方向上的长度为0.70μm～0.95μm，在第二方向上的长度为0.45μm～0.50μm，掺杂浓度为8.5×1018cm-3～1.0×1019cm-3。
P+接触区6在第一方向上的长度为1.75μm～1.80μm，在第二方向上的长度为0.45μm～0.50μm，掺杂浓度为6.4×1018cm-3～8.0×1019cm-3。
其中，N+源区5在第二方向上的长度与P+接触区6在第二方向上的长度相同，N+源区5在第一方向上的长度与P+接触区6在第一方向上的长度之和等于P基区4在第一方向上的长度。
本发明实施例中，P-沟槽区7在第一方向上的长度为0.20μm～0.25μm，在第二方向上的长度为2.18μm～3.86μm，掺杂浓度为2.3×1013cm-3～3.0×1013cm-3。
欧姆接触区10在第一方向上的长度为0.20μm～0.25μm，在第二方向上的长度为0.20μm～0.40μm，掺杂浓度为5.3×1018cm-3～7.9×1018cm-3。
其中，欧姆接触区10在第一方向上的长度与P-沟槽区7在第一方向上的长度相同。
本发明实施例中，第一栅极8在第一方向上的长度为0.65μm～0.75μm，在第二方向上的长度为2.18μm～3.86μm；
源极9在第一方向上的长度为0.40μm～0.45μm，在第二方向上的长度为2.18μm～3.86μm。
本发明实施例中，N-缓冲区11在第一方向上的长度为2.35μm～2.70μm，在第二方向上的长度为4.5μm～5.5μm，掺杂浓度为6.0×1016cm-3～6.5×1016cm-3；
P+集电极区13在第一方向上的长度为2.35μm～2.70μm，在第二方向上的长度为0.5μm～0.6μm，掺杂浓度为8.5×1018cm-3～1.0×1019cm-3；
集电极14在第一方向上的长度为2.35μm～2.70μm，在第二方向上的长度为0.1μm～0.15μm。
优选的，N-缓冲区11、P+集电区13以及集电极14在第一方向上的长度相同。
本发明实施例中，第二栅极12在第一方向上的长度为3.15μm～5.10μm，在第二方向上的长度为5.10μm～6.25μm。
其中，第二栅极12在第一方向上的长度与集电极14在第一方向上的长度之和等于N+漂移区1在第一方向上的长度。第二栅极12与第二氧化层在第二方向上的长度之和等于N-缓冲区11、P+集电区13以及集电极14在第二方向上的长度之和。
本发明第二实施例还提供了一种具有动态载流子通道的低损耗超结IGBT器件的制造方法，参见图2～图9，图2～图9为本发明第二实施例提供的一种具有动态载流子通道的低损耗超结IGBT器件的制造方法各步骤对应的结构示意图，包括以下步骤：
步骤一，参见图2，提供N-漂移区1，在N-漂移区1上进行离子注入，形成两个左右相对的P-掺杂区2。
本发明实施例中，N-漂移区1为掺杂浓度为3.2×1013cm-3～3.7×1013cm-3的硅片，在硅片的上表面使用硼在高温下进行离子扩散，接着进行快速退火，形成P型区域，即P-掺杂区2。其中，P-掺杂区2在第一方向上长度为2.2μm～2.4μm，第二方向上的长度为0.23μm～0.30μm，掺杂浓度为3.2×1013cm-3～3.7×1013cm-3。第一方向是指图2中水平方向，第二方向是指图2中垂直方向。
步骤二，参见图3，在N-漂移区1上形成相互分立的牺牲层，牺牲层与P-掺杂区2接触，并位于P-掺杂区2的正上方。
具体的，在硅片上表面外延生长一层在第二方向上长度为2.38μm～4.26μm、掺杂浓度为2.3×1013cm-3～3.0×1013cm-3的P型区域，然后制造掩模版刻蚀该P型区域，形成凹槽，凹槽两侧为牺牲层。该凹槽在第一方向上的长度为2.2μm～2.4μm。
步骤三，参见图4，在N-漂移区1以及牺牲层围成的凹槽内依次生长N-漂移层以及空穴阻挡层3，空穴阻挡层3的上表面低于牺牲层。
在凹槽里生长一层第二方向上长度为0.23μm～0.30μm，掺杂浓度为3.2×1013cm-3～3.7×1013cm-3的N型区域，即N-漂移层。在N-漂移层的上表面再生长一层第二方向上长度为1.75μm～2.55μm、掺杂浓度为4.3×1015cm-3～4.7×1015cm-3的N型区域，即空穴阻挡层3。
步骤四，继续参见图4，对空穴阻挡层3的上表面进行离子扩散，形成P基区4。
在空穴阻挡层3的上表面使用硼在高温下进行离子扩散，接着进行快速退火，在第二方向上的长度为1.65μm～2.35μm、掺杂浓度为2.75×1016cm-3～5.10×1016cm-3的P型区域，作为P基区4。因此，空穴阻挡层3在第二方向上的长度变为0.1μm～0.2μm。
步骤五，参见图5，在P基区4上生长N+源区5，并对N+源区5进行离子注入，形成P+接触区6。
先在P基区4的上表面外延生长一层N型硅，再使用磷在高温下进行离子扩散，然后快速退火，形成在第二方向上长度为0.45μm～0.50μm、掺杂浓度为8.5×1018cm-3～1.0×1019cm-3的N型区域，即N+源区5。在N+源区5的上表面制造掩模版，并在N+源区5的中间部分进行离子注入，形成第一方向上长度为1.75μm～1.80μm、第二方向上的长度为0.70μm～0.95μm、掺杂浓度为6.4×1018cm-3～8.0×1019cm-3的P+接触区域6。
步骤六，参见图6，刻蚀牺牲层，在N-漂移区1上、N-漂移层的两侧形成源极沟槽、P-沟槽区7以及第一栅极沟槽；P-沟槽区7位于源极沟槽和第一栅极沟槽之间，且暴露出源极沟槽远离P-沟槽区7的侧壁。
其中，P-沟槽区7在第一方向上的长度为0.20μm～0.25μm；第一栅极沟槽在第一方向上的长度为0.65μm～0.75μm；源极沟槽在第一方向上的长度为0.40μm～0.45μm。P-沟槽区7、第一栅极沟槽以及源极沟槽在第二方向上的长度均为2.18μm～3.86μm。
步骤七，参见图7，在第一栅极沟槽以及源极沟槽中的表面形成第一氧化层。
其中，第一氧化层的材料可以包括二氧化硅。具体的，在第一栅极沟槽以及源极沟槽中生长二氧化硅，然后制造掩模版刻蚀二氧化硅形成第一氧化层。
步骤八，继续参见图7，在第一栅极沟槽内形成第一栅极8，在源极沟槽内形成源极9，源极9以及第一栅极8的上表面低于P-沟槽区7。
在第一栅极沟槽以及源极沟槽中分别沉积金属，形成第一栅极8以及源极9。
步骤九，继续参见图7，利用氧化材料覆盖第一栅极8，并对P-沟槽区7的上表面进行离子扩散，形成欧姆接触区10。
氧化材料可以包括二氧化硅。可以理解的是，第一氧化层包围第一栅极8。
在P-沟槽区7的上表面使用硼进行离子扩散，形成在第二方向上长度为0.20μm～0.40μm、掺杂浓度为5.3×1018cm-3～7.9×1018cm-3的欧姆接触区10。因此，P-沟槽区7在第二方向上的长度变为2.18μm～3.86μm。
步骤十，继续参见图7，在源极9上沉积第一金属层，在P+接触区6以及N+源区5上沉积第二金属层；第二金属层在第一方向上的长度小于N+源区5。
在源极9上沉积第一金属层，在N+源区5以及P+接触区6上淀积第二金属层。其中，第一金属层在第一方向上的长度与源极9相同。第二金属层在第一方向上的长度小于N+源区5。
可以理解的是在N+源区和P+接触区上淀积第二金属层并连接源极电位，使得流入P基区的空穴可以从P+接触区流出，从而抑制寄生的NPN晶体管导通，提高器件的阻断能力。
步骤十一，参见图8，在N-漂移区1的下表面进行离子扩散，形成N-缓冲区11，对N-缓冲区11的下表面进行离子扩散，形成P+集电区13，在P+集电区13的下表面沉积金属，形成集电极14。
首先，在N-漂移区1的下表面进行磷的扩散，并进行高温退火，形成掺杂浓度为6.0×1016cm-3～6.5×1016cm-3的N型区域，即N-缓冲区11。然后，在N-缓冲区11的下表面进行较短时间的硼扩散，形成掺杂浓度为8.5×1018cm-3～1.0×1019cm-3的P型区域，即P+集电极区13。最后，在P+集电区13的下表面淀积第二方向上长度为0.1μm～0.15μm的金属，形成集电极14。其中，N-缓冲区11在第二方向上的长度为4.5μm～5.5μm，P+集电极区13在第二方向上的长度为0.5μm～0.6μm。
这时，N-缓冲区11、P+集电极区13以及集电极14在第一方向上的长度与N-漂移区1相同。
步骤十二，参见图9，刻蚀集电极14、P+集电区13以及N-缓冲区11，得到第二栅极沟槽。
制造掩膜版，刻蚀集电极14、P+集电区13以及N-缓冲区11，在N-漂移区1的下表面、N-缓冲区11的两侧形成第二栅极沟槽。
其中，第二栅极沟槽在第一方向上的长度为3.15μm～5.10μm，在第二方向上的长度为5.10μm～6.25μm。
步骤十三，继续参见图9，在第二栅极沟槽的表面形成第二氧化层，并在第二栅极沟槽内形成第二栅极12。
其中，第二氧化层的材料可以包括二氧化硅。
具体的，在第二栅极沟槽中生长二氧化硅，然后制造掩模版刻蚀二氧化硅形成第二氧化层，并在第二栅极沟槽里淀积多晶硅形成第二栅极。
本发明第二实施例提供的一种具有动态载流子通道的低损耗超结IGBT器件的制作方法，在第一栅极的下方增加了P-掺杂区，调整P-掺杂区的厚度和掺杂浓度，避免电场穿通到达栅氧，使栅氧提前击穿，有效提高了器件阻断能力。同时通过调整P-掺杂区之间的间距，屏蔽空穴阻挡层的电场，解决了空穴阻挡层掺杂浓度和器件阻断能力之间的矛盾，因此可以提高空穴阻挡层的掺杂以增强空穴阻挡能力，进而提高附近电导调制的效果，降低器件的导通功耗。
本发明的方案增加了P-沟槽区，P-沟槽区位于第一栅极与源极之间并与P-掺杂区连接。当器件导通时，第一栅极接正的电压，由于P-沟槽区为低掺杂且尺寸较窄，因而迅速被耗尽，使得空穴阻挡层下方堆积的空穴有一个势垒，避免空穴流出并提高电导调制降低导通功耗；当器件关闭时，第一栅极的电压减小至不能耗尽P-沟槽区时，P-沟槽区将作为空穴通道直接将P-掺杂区连接到源极，并快速释放堆积的空穴，进而降低了关断时间和关断功耗。
另外，本发明的方案减小了N-缓冲区的宽度并在N-缓冲区两侧增加第二栅极，形成了一个动态的N-缓冲区。当器件导通时，第二栅极接负的电压，N-缓冲区两侧反型成为P型，增加了空穴的注入效率，降低了器件的导通电阻；当器件关断时，第二栅极接正的电压，N-缓冲区两侧的电子浓度得到增强，提供了一条低电阻的电子通道，减小了关断时间和关断损耗。此外，由于两个第二栅极对P+集电极区形成电场屏蔽，因此器件拥有一定的方向阻断能力。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种具有动态载流子通道的低损耗超结IGBT器件，其特征在于，包括：
N-漂移区，所述N-漂移区中有两个左右相对的P-掺杂区；
在所述N-漂移区上表面自下而上排布的空穴阻挡层、P基区以及N+源区，所述N+源区中有离子注入形成的P+接触区；
低掺杂且尺寸较窄的P-沟槽区，位于所述P-掺杂区上，且位于所述空穴阻挡层的两侧，并与所述P-掺杂区接触；所述P-沟槽区在第一方向上的长度为0.20μm～0.25μm，在第二方向上的长度为2.18μm～3.86μm，掺杂浓度为2.3×1013cm-3～3.0×1013cm-3；
第一栅极，位于所述P-沟槽区靠近所述空穴阻挡层的一侧，所述第一栅极的上表面不高于所述P-沟槽区；
源极，位于所述P-沟槽区远离所述空穴阻挡层的一侧，所述源极的上表面不高于所述P-沟槽区；
第一氧化层，位于所述源极与所述P-沟槽区之间、所述源极与所述P-掺杂区之间、所述第一栅极周围；
欧姆接触区，位于所述P-沟槽区的上表面；
第一金属层，位于所述源极的上表面，且所述欧姆接触区通过所述第一金属层连接所述源极和所述P-沟槽区；
第二金属层，位于所述P+接触区以及所述N+源区的上表面，且在第一方向上的长度小于所述N+源区；
在所述N-漂移区下表面自上而下排布的N-缓冲区、P+集电区以及集电极；
第二栅极，位于所述N-漂移区的下表面，且位于所述N-缓冲区的两侧，且与所述N-漂移区、所述N-缓冲区、所述P+集电区以及所述集电极之间有第二氧化层；其中，
在第一栅极的下方增加了P-掺杂区，调整P-掺杂区的厚度和掺杂浓度，避免电场穿通到达栅氧，使栅氧提前击穿，提高了器件阻断能力；同时通过调整P-掺杂区之间的间距，屏蔽空穴阻挡层的电场，提高了空穴阻挡层的掺杂以增强空穴阻挡能力，进而提高附近电导调制的效果，降低器件的导通功耗；
增加了P-沟槽区，P-沟槽区位于第一栅极与源极之间并与P-掺杂区连接；当器件导通时，第一栅极接正的电压，由于P-沟槽区为低掺杂且尺寸较窄，迅速被耗尽，空穴阻挡层下方堆积的空穴有一个势垒，避免空穴流出并提高电导调制降低导通功耗；当器件关闭时，第一栅极的电压减小至不能耗尽P-沟槽区时，P-沟槽区将作为空穴通道直接将P-掺杂区连接到源极，并快速释放堆积的空穴，进而降低了关断时间和关断功耗；
在N-缓冲区两侧增加第二栅极，形成了一个动态的N-缓冲区；当器件导通时，第二栅极接负的电压，N-缓冲区两侧反型成为P型，增加了空穴的注入效率，降低了器件的导通电阻；当器件关断时，第二栅极接正的电压，N-缓冲区两侧的电子浓度得到增强，提供了一条低电阻的电子通道，减小了关断时间和关断损耗；此外，两个第二栅极对P+集电极区形成电场屏蔽。
2.根据权利要求1所述的具有动态载流子通道的低损耗超结IGBT器件，其特征在于，所述N-漂移区的材料包括硅；
所述N-漂移区在第一方向上的长度为5.4μm～7.8μm，在第二方向上的长度为70μm～85μm，掺杂浓度为3.2×1013cm-3～3.7×1013cm-3。
3.根据权利要求1所述的具有动态载流子通道的低损耗超结IGBT器件，其特征在于，所述P-掺杂区在第一方向上的长度为2.2μm～3.1μm，在第二方向上的长度为2.4μm～3.1μm，掺杂浓度为4.1×1016cm-3～5.0×1016cm-3。
4.根据权利要求1所述的具有动态载流子通道的低损耗超结IGBT器件，其特征在于，
所述空穴阻挡层在第一方向上的长度为2.2μm～2.4μm，在第二方向上的长度为0.1μm～0.2μm，掺杂浓度为4.3×1015cm-3～4.7×1015cm-3；
所述P基区在第一方向上的长度为2.2μm～2.4μm，在第二方向上的长度为1.65μm～2.35μm，掺杂浓度为2.75×1016cm-3～5.10×1016cm-3。
5.根据权利要求1所述的具有动态载流子通道的低损耗超结IGBT器件，其特征在于，
所述N+源区在第一方向上的长度为0.45μm～0.50μm，在第二方向上的长度为0.70μm～0.95μm，掺杂浓度为8.5×1018cm-3～1.0×1019cm-3；
所述P+接触区在第一方向上的长度为1.75μm～1.80μm，在第二方向上的长度为0.70μm～0.95μm，掺杂浓度为6.4×1018cm-3～8.0×1019cm-3。
6.根据权利要求1所述的具有动态载流子通道的低损耗超结IGBT器件，其特征在于，
所述欧姆接触区在第一方向上的长度为0.20μm～0.25μm，在第二方向上的长度为0.20μm～0.40μm，掺杂浓度为5.3×1018cm-3～7.9×1018cm-3。
7.根据权利要求1所述的具有动态载流子通道的低损耗超结IGBT器件，其特征在于，
所述第一栅极在第一方向上的长度为0.65μm～0.75μm，在第二方向上的长度为2.18μm～3.86μm；
所述源极在第一方向上的长度为0.40μm～0.45μm，在第二方向上的长度为2.18μm～3.86μm。
8.根据权利要求1所述的具有动态载流子通道的低损耗超结IGBT器件，其特征在于，
所述N-缓冲区在第一方向上的长度为2.35μm～2.70μm，在第二方向上的长度为4.5μm～5.5μm，掺杂浓度为6.0×1016cm-3～6.5×1016cm-3；
P+集电极区在第一方向上的长度为2.35μm～2.70μm，在第二方向上的长度为0.5μm～0.6μm，掺杂浓度为8.5×1018cm-3～1.0×1019cm-3；
所述集电极在第一方向上的长度为2.35μm～2.70μm，在第二方向上的长度为0.1μm～0.15μm。
9.根据权利要求1所述的具有动态载流子通道的低损耗超结IGBT器件，其特征在于，所述第二栅极在第一方向上的长度为3.15μm～5.10μm，在第二方向上的长度为5.10μm～6.25μm。
10.一种具有动态载流子通道的低损耗超结IGBT器件的制造方法，其特征在于，所述器件为权利要求1～9任一所述的具有动态载流子通道的低损耗超结IGBT器件，对应制备方法包括：
提供N-漂移区，在所述N-漂移区上进行离子注入，形成两个左右相对的P-掺杂区；
在所述N-漂移区上形成相互分立的牺牲层，所述牺牲层与所述P-掺杂区接触，并位于所述P-掺杂区的正上方；
在所述N-漂移区以及所述牺牲层围成的凹槽内依次生长N-漂移层以及空穴阻挡层，所述空穴阻挡层的上表面低于所述牺牲层；
对所述空穴阻挡层的上表面进行离子扩散，形成P基区；
在所述P基区上生长N+源区，并对所述N+源区进行离子注入，形成P+接触区；
刻蚀所述牺牲层，在所述N-漂移区上、所述N-漂移层的两侧形成源极沟槽、P-沟槽区以及第一栅极沟槽；所述P-沟槽区位于所述源极沟槽和所述第一栅极沟槽之间，且暴露出所述源极沟槽远离所述P-沟槽区的侧壁；
在所述源极沟槽以及所述第一栅极沟槽的表面形成第一氧化层；
在所述第一栅极沟槽内形成第一栅极，在所述源极沟槽内形成源极，所述源极以及所述第一栅极的上表面低于所述P-沟槽区；
利用氧化材料覆盖所述第一栅极，并对所述P-沟槽区的上表面进行离子扩散，形成欧姆接触区；
在所述源极上沉积第一金属层，在所述P+接触区以及所述N+源区上沉积第二金属层；所述第二金属层在第一方向上的长度小于所述N+源区；
在所述N-漂移区的下表面进行离子扩散，形成N-缓冲区，对所述N-缓冲区的下表面进行离子扩散，形成P+集电区，在所述P+集电区的下表面沉积金属，形成集电极；
刻蚀所述集电极、所述P+集电区以及所述N-缓冲区，得到第二栅极沟槽；
在所述第二栅极沟槽的表面形成第二氧化层，并在所述第二栅极沟槽内形成第二栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110875708.1A CN113764511B (zh) | 2021-07-30 | 2021-07-30 | 具有动态载流子通道的低损耗超结igbt器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110875708.1A CN113764511B (zh) | 2021-07-30 | 2021-07-30 | 具有动态载流子通道的低损耗超结igbt器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113764511A CN113764511A (zh) | 2021-12-07 |
| CN113764511B true CN113764511B (zh) | 2023-10-27 |
Family
ID=78788322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110875708.1A Active CN113764511B (zh) | 2021-07-30 | 2021-07-30 | 具有动态载流子通道的低损耗超结igbt器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113764511B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116884996A (zh) * | 2023-09-08 | 2023-10-13 | 深圳芯能半导体技术有限公司 | 一种降低关断损耗的igbt芯片及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013140885A (ja) * | 2012-01-05 | 2013-07-18 | Renesas Electronics Corp | Ｉｅ型トレンチゲートｉｇｂｔ |
| CN108122964A (zh) * | 2017-12-22 | 2018-06-05 | 中国科学院微电子研究所 | 一种绝缘栅双极晶体管 |
| CN108231865A (zh) * | 2016-12-22 | 2018-06-29 | 瑞萨电子株式会社 | 沟槽栅极igbt |
| CN109065607A (zh) * | 2018-08-20 | 2018-12-21 | 电子科技大学 | 一种双极型功率半导体器件及其制备方法 |
| CN110678988A (zh) * | 2017-05-29 | 2020-01-10 | 株式会社日立功率半导体 | 半导体装置 |
| CN111146274A (zh) * | 2020-01-02 | 2020-05-12 | 杭州电子科技大学 | 一种碳化硅沟槽igbt结构及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006024504B4 (de) * | 2006-05-23 | 2010-09-02 | Infineon Technologies Austria Ag | Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben |
| US10319808B2 (en) * | 2017-04-03 | 2019-06-11 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP7067041B2 (ja) * | 2017-12-11 | 2022-05-16 | 株式会社デンソー | 半導体装置 |
-
2021
- 2021-07-30 CN CN202110875708.1A patent/CN113764511B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013140885A (ja) * | 2012-01-05 | 2013-07-18 | Renesas Electronics Corp | Ｉｅ型トレンチゲートｉｇｂｔ |
| CN108231865A (zh) * | 2016-12-22 | 2018-06-29 | 瑞萨电子株式会社 | 沟槽栅极igbt |
| CN110678988A (zh) * | 2017-05-29 | 2020-01-10 | 株式会社日立功率半导体 | 半导体装置 |
| CN108122964A (zh) * | 2017-12-22 | 2018-06-05 | 中国科学院微电子研究所 | 一种绝缘栅双极晶体管 |
| CN109065607A (zh) * | 2018-08-20 | 2018-12-21 | 电子科技大学 | 一种双极型功率半导体器件及其制备方法 |
| CN111146274A (zh) * | 2020-01-02 | 2020-05-12 | 杭州电子科技大学 | 一种碳化硅沟槽igbt结构及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| Temperature-Dependent Effect of Near-Interface Traps on SiC MOS Capacitance;何艳静等;《Chinese Physics Letters》;第第35卷卷(第第10期期);第1-4页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113764511A (zh) | 2021-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9627520B2 (en) | MOS transistor having a cell array edge zone arranged partially below and having an interface with a trench in an edge region of the cell array | |
| US7915617B2 (en) | Semiconductor device | |
| TWI453919B (zh) | 用於快速開關的帶有可控注入效率的二極體結構 | |
| US9653595B2 (en) | Semiconductor device and semiconductor device fabrication method | |
| US11569371B2 (en) | Semiconductor device | |
| US20080035992A1 (en) | Semiconductor device | |
| EP1755168A2 (en) | Deep N diffusion for trench IGBT | |
| US20090273031A1 (en) | Semiconductor device | |
| CN107251198B (zh) | 绝缘栅功率半导体装置以及用于制造这种装置的方法 | |
| KR20020077659A (ko) | 전력용 반도체장치 | |
| JP2008258443A (ja) | 電力用半導体素子及びその製造方法 | |
| KR20070032708A (ko) | 탄화규소 소자들 및 그 제조방법들 | |
| US11189688B2 (en) | Insulated gate power semiconductor device and method for manufacturing such device | |
| JP2012089822A (ja) | 半導体装置 | |
| KR20000029577A (ko) | 선형전류-전압특성을가지는반도체부품 | |
| US7253459B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| WO2012113818A2 (en) | Power semiconductor device and method for manufacturing such a power semiconductor device | |
| US20070063269A1 (en) | Trench IGBT with increased short circuit capability | |
| JP2015070184A (ja) | 半導体装置 | |
| CN113764511B (zh) | 具有动态载流子通道的低损耗超结igbt器件及其制造方法 | |
| CN113517332A (zh) | 基于圆柱型超结区的复杂超结半导体器件及其制备方法 | |
| KR101386132B1 (ko) | 트렌치 구조를 갖는 ＳｉＣ ＭＯＳＦＥＴ 및 그 제조방법 | |
| JP2000243756A (ja) | 水平バイポーラ型電界効果トランジスタ及びその製造方法 | |
| WO2005048351A1 (en) | Igbt cathode design with improved safe operating area capability | |
| KR102088548B1 (ko) | 고전압 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20230925 Address after: Room 312, No. 9 Zhifeng Street, Huangpu District, Guangzhou City, Guangdong Province, 510799 Applicant after: Guangzhou Huapu Electronic Technology Co.,Ltd. Address before: No.2, Taibai South Road, Yanta District, Xi'an City, Shaanxi Province Applicant before: XIDIAN University |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |