DE102006024504B4 - Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben - Google Patents

Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102006024504B4
DE102006024504B4 DE102006024504A DE102006024504A DE102006024504B4 DE 102006024504 B4 DE102006024504 B4 DE 102006024504B4 DE 102006024504 A DE102006024504 A DE 102006024504A DE 102006024504 A DE102006024504 A DE 102006024504A DE 102006024504 B4 DE102006024504 B4 DE 102006024504B4
Authority
DE
Germany
Prior art keywords
zones
zone
dopant
power semiconductor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006024504A
Other languages
English (en)
Other versions
DE102006024504A1 (de
Inventor
Anton Dr.-Ing. Mauder
Hans-Joachim Dr. Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102006024504A priority Critical patent/DE102006024504B4/de
Priority to US11/752,590 priority patent/US8044458B2/en
Publication of DE102006024504A1 publication Critical patent/DE102006024504A1/de
Application granted granted Critical
Publication of DE102006024504B4 publication Critical patent/DE102006024504B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Leistungshalbleiterbauelement mit vertikalen Gatezonen (7), wobei die Gatezonen (7) in einer Grabenstruktur (8) eines Halbleiterkörpers (9) angeordnet sind und wobei die Gatezonen (7) eine Gateelektrode (10) und ein Gateoxid (11), welches die Wände (12) der Grabenstruktur (8) bedeckt, aufweisen, und wobei zwischen zwei Gatezonen (7) eine Bodyzone (13) eines ersten Leitungstyps angeordnet ist, an die sich vertikal eine Driftzone (14) eines zum ersten Leitungstyp komplementären Leitungstyps anschließt, wobei benachbart zu den Gatezonen (7) floatende Abschirmzonen (15) des ersten Leitungstyps angeordnet sind, die sich tiefer als die Grabenstruktur (8) der Gatezonen (7) in den Halbleiterkörper (9) erstrecken und einen pn-Übergang (16) zu der Driftzone (14) unterhalb der Grabenstruktur (8) aufweisen, und wobei im Raumladungsgebiet dieses pn-Übergangs (16) beabstandet vom Grabenboden (17) der Grabenstruktur (8) eine vergrabene Dotierstoffzone (18) gleichen Ladungstyps wie die Driftzone (14) mit höherer Störstellenkonzentration als die Driftzone (14) angeordnet ist, wobei die Grabenstruktur (8) einen mit Gateoxid...

Description

  • Die Erfindung betrifft ein Leistungshalbleiterbauelement mit vertikaler Gatezone, wobei die Gatezone in einer Grabenstruktur eines Halbleiterkörpers angeordnet ist. Die Gatezone weist eine Gateelektrode und ein Gateoxid auf. Dabei bedeckt das Gateoxid die Wände der Grabenstruktur. Außerdem ist bei den bekannten Leistungshalbleiterbauelementen mit vertikalen Gatezonen eine Bodyzone eines ersten Leitungstyps zwischen zwei Gatezonen angeordnet, an die sich vertikal eine Driftzone mit einem zum ersten Leitungstyp komplementären zweiten Leitungstyp anschließt. Benachbart zu den Gatezonen und der Driftzone weisen derartige Leistungshalbleiterbauelemente floatende Abschirmzonen vorzugsweise des ersten Leitungstyps auf.
  • Beim Abschalten von derartigen Leistungshalbleiterbauelementen steigt die Spannung am Bauelement aufgrund der stets vorhandenen Streuinduktivitäten einer elektronischen Schaltung. Die statisch anliegende zulässige Zwischenkreisspannung wird dabei deutlich überschritten. Besonders kritisch ist eine derartige Überspannungsspitze bei hohen Strömen, bzw. hohen Streuinduktivitäten bezogen auf den Strom. Dieses macht sich besonders negativ bei sogenannten IGBT-Modulen (insulated gate bipolar transistor) bemerkbar. Dabei ist das Abschalten hoher Ströme von besonderer Problematik, beispielsweise in Überlastfällen, wie beim Anfahren von Elektrogeräten oder Elektromotoren, oder bei Motorblockaden, beziehungsweise bei Kurzschluss in einer Anwendung, weil dadurch die Stromänderung di/dt und somit die Überspannungsspitze nachteilig an steigt. Weitere besonders kritische Fälle für bekannte Leistungshalbleiterbauelemente des IGBT-Typs sind hohe Zwischenkreisspannungen, wie sie zum Beispiel beim Bremsbetrieb auftreten, weil dabei die nutzbare Spannungsreserve zur zulässigen Sperrspannung des Leistungshalbleiterbauelements absinkt.
  • Bisher werden derartige Leistungshalbleiterbauelemente, wie sie die 5 zeigt, immer auf den kritischen Betriebsfall, wie zum Beispiel dem Überspannungsfall mit dem steilsten auftretenden di/dt bei der höchsten in der Anwendung auftretenden Zwischenspannung dimensioniert. Durch diese Maßnahme werden IGBT-Leistungshalbleiterbauelemente dann derart gebremst abgeschaltet, dass die Überspannungsspitze noch im zulässigen Bereich liegt. Dies führt zu einem langsameren Abschalten und somit zu unnötig hohen Schaltverlusten im Normalbetrieb, in dem das gebremste Abschalten gar nicht erforderlich wäre.
  • Der Ansteuerungsaufwand für derartige bekannte Leistungshalbleiterbauelemente ist dadurch beim Kunden zum Teil beträchtlich, da für eine solche Ansteuerung deutlich mehr als nur ein Ansteuerungstransistor und ein Gatevorwiderstand benötigt werden. Für das Abschalten aus dem Kurzschlussfall wird meist noch eine andere Ansteuerungsbedingung gewählt, als im normalen Schalt- bzw. Überlastbetrieb, was den Aufwand weiter beim Kunden erhöht. Die 5 und 6 verdeutlichen dieses Problem.
  • Dazu zeigt 5 einen schematischen Querschnitt durch eine Zellenstruktur eines IGBT-Leistungshalbleiterbauelements 5 mit einer vertikalen Gatezone 7, die innerhalb einer Grabenstruktur 8 eines Leistungshalbleiterchips 23 angeordnet ist. Der Leistungshalbleiterchip 23 weist einen Halbleiterkörper 9 mit einer Oberseite 31 und einer Unterseite 26 auf. Dieser Halbleiterkörper 9 weist eine Feldstoppzone 24 und eine niedrig dotierte Halbleiterschicht 21 auf, in der eine Driftstrecke 22 angeordnet ist. In die Driftstrecke 22 ragt die Gatezone 7 hinein und weist ein Gateoxid 11 und eine mit G gekennzeichnete Gateelektrode 10 auf, wobei das Gateoxid 11 auf den Grabenwänden 12 der Grabenstruktur 8 angeordnet ist. Zwischen zwei Gatezonen 7 ist eine p-leitende Bodyzone 13 angeordnet, die über einen hochdotierten p+-leitenden Bereich 28 mit einer metallischen Emitterelektrode E elektrisch verbunden ist. An die Bodyzone 13 schließt sich vertikal eine n–-leitende Driftzone 14 an, die von einem n–n-Übergang zu einer n-leitenden Feldstoppzone 24, der als Feldstoppübergang 29 wirkt, zu einem weiteren pn-Übergang 25 einer p-leitenden Schicht 30 auf der Unterseite des Halbleiterkörpers 9 führt, die einen Rückseitenemitter ER darstellt, wobei auf der Unterseite 26 des Halbleiterkörpers 9 eine Kollektorelektrode C des IGBT angeordnet ist. Der entsprechend schwachdotierte n-leitende Feldstoppbereich des Substrats kann aufgrund eines Felddurchgriffes dynamisch einen zusätzlichen Strom beim Abschalten liefern und damit den Anstieg der Sperrspannung am Bauelement bremsen. Allerdings hängt diese Fähigkeit stark von der gerade anliegenden Zwischenkreisspannung ab, und besitzt somit kein ausreichend großes Fertigungsfenster, da der Leckstrom bzw. die statische Sperrspannung ebenfalls unter dem niedrig dotierten Feldstoppbereich leidet. Darüber hinaus ist die Zellstruktur aus Emitterbereich, Bodyzone, Gatezone und Driftstrecke im oberflächennahen Bereich des Halbleiterkörpers 9 von einer floatenden p-dotierten Abschirmzone 15 umgeben, wobei die Abschirmzone 15 tiefer in den Halbleiterkörper 9 hineinreicht als die sogenannte Trenchgatestruktur.
  • Die Druckschrift DE 100 85 054 B4 offenbart ein Leistungshalbleiterelement mit floatenden Abschirmzonen, die sich tiefer als die Grabenstruktur der Gatezonen in den Halbleiterkörper erstreckt.
  • 6 zeigt eine alternative Lösung zur Verbesserung der Leistungshalbleiterbauelementcharakteristik, bei der die Gra benstruktur 8 mit ihrem Bodenbereich 17 tiefer in den Halbleiterkörper hineinragt, als die Abschirmzonen 15. Bei diesem Leistungshalbleiterbauelement 6 des IGBT-Typs wird ein robustes Abschaltverhalten dadurch erreicht, dass der Grabenboden 17 nicht mehr von den floatenden p-dotierten Abschirmzonen 15 bedeckt ist. Vielmehr wird hier ein dynamischer Lawinendurchbrucheffekt, auch dynamischer Avalanche genannt, genutzt, der an den frei liegendenden, nicht von floatenden p-dotierten Abschirmzonen 15 bedeckten Grabenböden auftritt.
  • Wenn auch mit dieser Konstruktion ein robustes Abschaltverhalten erreicht wird, so kommt es dennoch durch den Lawineneffekt, der sogenannten Avalanche-Multiplikation, direkt am Grabenboden 17 zu einer Injektion heißer Ladungsträger in das Oxid 11 des Grabenbodens 17, was unabhängig von der Dicke dieses Oxids 11 zu einer Änderung der Einschalteigenschaften im Laufe der Lebensdauer des Leistungshalbleiterbauelements 6 führt, die sich somit langsam verschlechtern.
  • Das Einbringen eines tief reichenden hochdotierten p+-leitenden Gebiets 28 in der Mitte der p-leitenden Bodyzone 13 einer Zelle, wie es 5 und 6 zeigen, ließe zwar erwarten, dass sich die dynamische Begrenzung der Sperrspannung am Bauelement, auch ”dynamic clamping”-Verhalten genannt, und die Schaltrobustheit ebenfalls verbessern. Jedoch führt eine solche p+-Nadel 28 in der p-leitenden Bodyzone 13 zu verstärktem Löcherabfluss im Durchlassfall, und somit zu einer deutlich geringeren Überschwemmung an der Oberseite, also zu deutlich erhöhten Durchlassverlusten, vor allem, wenn die p+-Nadel 28 tiefer reicht, als die p-dotierte Bodyzone 13 (nicht dargestellt).
  • Zusammenfassend führt die bisher bekannte Dimensionierung von Leistungshalbleiterbauelementen zu erhöhten Schaltverlusten und damit zu einer reduzierten Nutzbarkeit von beispielsweise IGBT-Schaltern und ist mit einem erheblichen Kosten- und Entwicklungsaufwand beim Kunden, sowohl für die Ansteuerung, als auch für den Leistungsteil verbunden.
  • Aufgabe der Erfindung ist es, die Nachteile im Stand der Technik zu überwinden und dabei die jeweilige Belastung durch Streuinduktivitäten bei der Bauelemententwicklung zu berücksichtigen. Dabei ist das Ziel, die Dynamik des Abschaltverhalten so zu gestalten, dass bei üblichen Werten der Streuinduktivität und dem größten Nennstrom in einem Gehäuse noch keine unzulässig hohen Überspannungen auftreten.
  • Gelöst wird diese Aufgabe durch den Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Leistungshalbleiterbauelement mit vertikalen Gatezonen bereitgestellt, wobei die Gatezonen in einer Grabenstruktur eines Halbleiterkörpers angeordnet sind. Die Gatezonen weisen ihrerseits Gateelektroden und ein Gateoxid auf, welches die Wände der Grabenstruktur bedeckt. Zwischen zwei Gatezonen ist eine Bodyzone eines ersten Leitungstyps angeordnet, an die sich vertikal eine Driftzone eines zum ersten Leitungstyp komplementären Leitungstyps anschließt. Benachbart zu den Gatezonen sind Abschirmzonen des ersten Leitungstyps angeordnet, die sich tiefer als die Grabenstruktur der Gatezonen in den Halbleiterkörper erstrecken und einen pn-Übergang zu der Driftzone unterhalb der Grabenstruktur aufweisen.
  • Dieses Leistungshalbleiterbauelement hat die nachfolgenden Vorteile. Im Raumladungsgebiet dieses pn-Übergangs zwischen Driftzone und Abschirmzone ist beabstandet vom Grabenboden der Grabenstruktur eine vergrabene Dotierstoffzone gleichen Ladungstyps wie die Driftzone angeordnet, und weist eine höhere Störstellenkonzentration als die Driftzone auf. Somit wird mit dieser Zellenstruktur ebenfalls ein dynamischer Avalanche-Effekt im Abschalten des Leistungshalbleiterbauelements zur aktiven Spannungsbegrenzung im Zellenfeld erreicht. Gleichzeitig wird die Sperrfähigkeit des Randes des Leistungshalbleiterbauelements nicht weiter reduziert, ferner wird der Last- bzw. der Avalanchestrom beim Abschalten auf eine große vergrabene Siliziumfläche gleichmäßig unterhalb der Grabenstruktur verteilt und somit eine deutlich verbesserte Schaltrobustheit des Leistungshalbleiterbauelements sichergestellt, wobei aber gleichzeitig nicht mehr heiße Ladungsträger durch Avalanche-Multiplikation in das Oxid im Bodenbereich der Grabenstruktur injiziert werden. Vielmehr erfolgt der Avalanchedurchbruch an den höherdotierten n-leitenden Dotierstoffzonen, die vergraben unterhalb des Grabenbodens angeordnet sind.
  • Um den Grabenboden und das Grabenoxid, das die Grabenwände bedeckt und gleichzeitig in dieser Ausführungsform der Erfindung das Gateoxid darstellt, vor heißen Ladungsträgern zu schützen, reicht bereits ein Abstand a zwischen der n-leitenden Dotierstoffzone und dem Bodenbereich der Grabenstruktur von 100 Nanometern bis zu wenigen 100 Nanometern vorzugsweise zwischen 100 nm < a < 500 nm aus. Solch ein Abstand kann durch eine Implantation einer zusätzlichen n-Dotierung in die Grabenböden mit hinreichend hoher Energie erreicht werden, da die Bragg'sche Abbremszone für implantierte Ionen, in der ein Maximum an Störstellen je nach Masse des Dotierstoffes in dem Halbleiterkörper unterhalb des Grabenbodens eingebaut wird, energieabhängig ist.
  • Durch die zusätzliche n-leitende Dotierung an der Grenze im Raumladungsgebiet zwischen p-leitenden Abschirmzonen und n–-leitender Driftzone, wird bei einer aufgebauten Raumladungszone entsprechend der Struktur, wie sie auch in 1 gezeigt wird, eine Feldspitze unterhalb der Grabenstruktur im Bereich des Grabenbodens erzeugt, was beim Abschalten durch den abfließenden Löcherstrom zu vermehrtem Auftreten von Avalanche-Multiplikationen führt. Dieser dynamisch generierte Strom führt zu einem verlangsamten Abschalten und somit zu einer Spannungsbegrenzung, die genau passend für den gerade herrschenden Betriebsfall ist. Somit wird unabhängig von der Streuinduktivität und dem gerade abzuschaltenden Strom das Leistungshalbleiterbauelement so schnell wie möglich und mit den geringst möglichen Abschaltverlusten in vorteilhafter Weise ausgeschaltet. Gleichzeitig tritt auch kein zu rascher Anstieg der Sperrspannung auf, der zum Beispiel im Rand oder an der Gateelektrode zu einer lokalen Überlastung, und somit zu Leistungshalbleiterbauelementausfall führen könnte.
  • Im Gegensatz zu der in 6 gezeigten Lösung findet der Avalanchedurchbruch nicht direkt an der Grenze zwischen Halbleitermaterial und Oxidmaterial der Gatestruktur statt, sondern stattdessen mitten im Halbleitermaterial. Es können also keine heißen Ladungsträger in das Oxid der Wände der Grabenstruktur injiziert werden, die zu einer Trapbildung im Oxid und somit zu Driftphänomenen führen würden.
  • Bevorzugt werden für diese n-Dotierstoffzellen Arsenatome verwendet, da sie bei den nachfolgenden Temperaturschritten deutlich weniger ausdiffundieren, als beispielsweise Phos phoratome. Jedoch ist Phosphor auch geeignet und hat den Vorteil, dass er leichter ist und damit tiefer unterhalb der Grabenstruktur in den Halbleiterkörper implantiert werden kann. Dabei ist die Dosis der implantierten n-Dotierung am Grabenboden geringer als die Durchbruchsladung. Natürlich kann bei der implantierten Dosis von n-leitenden Störstellenmaterial die zu kompensierende p-Dotierung der Abschirmzonen berücksichtigt werden.
  • Außerdem kann zusätzlich an den Grabenböden noch eine p-Dotierung mit geringer Energie implantiert werden, welche das Oxid vor einer Belastung und der hohen fließenden Löcherstromdichte zusätzlich abschirmt. Dieses wird vorzugsweise dadurch erreicht, dass die Grabenstruktur einen mit Gateoxid bedeckten Grabenboden aufweist, an den sich in den Halbleiterkörper hinein die Abschirmzone erstreckt, wobei sich an das Gateoxid im Bodenbereich der Grabenstruktur eine leitende Dotierstoffzone innerhalb der Abschirmzone mit erhöhter Störstellenkonzentration des ersten Leitungstyps anschließt, der auch in der Abschirmzone vorherrscht.
  • Eine weitere Variante, die eine zusätzliche n-Dotierung im Bereich des Grabens vorsieht, zielt auf eine Erhöhung der Einschaltgeschwindigkeit und damit auf eine Reduzierung der Einschaltverluste hin. Dazu wird vorzugsweise an dem Gateoxid im Bodenbereich der Grabenstruktur eine komplementär leitende zweite Dotierstoffzone vorgesehen, die von der Abschirmzone mit dem ersten Leitungstyp umgeben ist. Bei IGBTs mit hoher Überschwemmung im Vergleich zu ihrer Grunddotierung soll am Beginn des Einschaltens die Driftzone erst mit Ladungsträgern geflutet werden, bevor die Spannung sehr niedrige Werte annimmt. Die Einschaltverluste derartiger sogenannter geshrinkter IGBTs können nicht einfach reduziert werden. Deshalb wird in dieser weiteren Ausführungsform der Erfindung am Grabenboden diese zusätzliche n-Dotierstoffzone eingebracht, wie sie später noch mit 3 und 4 erläutert wird. Diese Dotierstoffzone ist entweder, wie in 3 gezeigt, vollständig von Abschirmzonen umgeben, oder hat in Richtung zur p-leitenden Bodyzone einen Kontakt mit der n–-leitenden Driftzone, so dass die komplementär leitende zweite Dotierstoffzone unterhalb des Grabenbodens lateral von der Abschirmzone bis in die Driftzone hineinragt.
  • Diese Ausführungsform der Erfindung hat den Vorteil, dass sich beim Einschalten ein Kanal zwischen n+-Emitter und der zusätzlichen n-leitenden Dotierstoffzone am Grabenboden ausbildet. Dadurch liegt die n-Dotierstoffzone nahezu auf Emitterpotential, während die floatende p-dotierte Abschirmzone auf einem höheren Potential liegt. Es kommt zu einer Injektion von Elektronen aus der n-leitenden Dotierstoffzone in die Abschirmzone und somit analog zur Wirkung eines npn-Transistors in die n–-leitende Driftzone. Elektronen können also auch unterhalb der Grabenstruktur in die Driftzone injiziert werden und zum Rückseitenemitter befördert werden, der dadurch gleichmäßiger Löcher injiziert und somit den IGBT schneller flutet. Die vergrabene n-dotierte Dotierstoffzone, die eine dynamische Begrenzung der Sperrspannung des Bauelements ermöglicht, kann dabei zusätzlich, wie in 3 und 4 gezeigt, vorgesehen werden.
  • Vorzugsweise ist der Halbleiterkörper des Leistungshalbleiterelements ein Siliziumeinkristall und das Gate-Dielektrikum besteht aus einem thermischen Siliziumoxid. Dieses hat den Vorteil, dass das Siliziumoxid technologisch in hochreiner Form auf den Grabenwänden eines einkristallinen Siliziumkörpers erzeugt werden kann. Außerdem ist es vorgesehen, dass die komplementär leitenden Dotierstoffzonen unterhalb des Grabenbodens Arsenatome auf substitutionellen Siliziumgitterplätzen aufweisen. Da Arsenatome einen niedrigeren Diffusionskoeffizienten im Siliziumgitter als Phosphor aufweisen, bleiben sie bei den nachfolgenden Hochtemperaturprozessen relativ unverändert in der einmal dotierten Dotierstoffzone erhalten. Dabei ist es von Vorteil, dass die Netto-Störstellendotierung der Arsenatome in der Dotierstoffzone beabstandet vom Grabenboden geringer als die Durchbruchsladung eingehalten werden kann.
  • Ferner weist bei einer bevorzugten Ausführungsform der Erfindung die Gateelektrode kein Metall auf, sondern hochdotiertes, polykristallines Silizium. Dieses hat den Vorteil, dass es bei nachfolgenden Hochtemperaturprozessen ebenfalls seine Position beibehält und nicht in das Gateoxid hineindiffundiert oder Rekombinationszentren in dem Gateoxid in Form von Traps bildet.
  • Vorzugsweise ist das Leistungshalbleiterbauelement ein IGBT-Schalter und wird für Umrichter-Module mit Nennspannungen von typisch 500 V bis 6500 V eingesetzt.
  • Ein Verfahren zur Herstellung mehrerer Leistungshalbleiterbauelemente mit Dotierstoffzonen, beabstandet von einer vertikalen Grabenstruktur mit Gatezonen, weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit niedrig dotierter Halbleiterschicht und mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchippositionen, in denen Driftstrecken mit einem zu Bodyzonen komplementären Leitungstyp und Abschirmzonen mit dem gleichen Leitungstyp wie die Bodyzonen angeordnet sind, hergestellt. In diese niedrig dotierte Halbleiterschicht wird eine Grabenstruktur für vertikale Gatezonen zwischen den Driftzonen und den Abschirmzonen eingebracht.
  • Nach Aufbau der Grabenstruktur kann eine nach Bedarf maskierte Ionenimplantation von Dotierstoffen durch den Grabenboden der Grabenstruktur für vom Grabenboden beabstandete Dotierstoffzonen mit komplementärem Leitungstyp zu den Abschirmzonen im Bereich des pn-Übergangs von Driftzonen zu Abschirmzonen erfolgen. Danach wird die Leistungshalbleiterbauelementstruktur in den Halbleiterchippositionen vervollständigt und schließlich der Halbleiterwafer in einzelne Leistungshalbleiterchips aufgetrennt. Abschließend erfolgt ein Häusen und Außenkontaktbilden der Leistungshalbleiterchips zu einzelnen Leistungshalbleiterbauelementen.
  • Dieses Verfahren hat den Vorteil, dass Zwischenstufen, wie das Einbringen einer Grabenstruktur, was für ein Leistungshalbleiterbauelement mit vertikaler Grabenzone erforderlich ist, eingesetzt werden können, um die erfindungsgemäßen zusätzlichen vergrabenen Dotierstoffzonen unterhalb des Grabenbodens mittels Ionenimplantation zu erzeugen, ohne dass zusätzliche Photolackmasken erforderlich sind. Ein Vorteil ist es außerdem, wenn der Randbereich der jeweiligen Halbleiterchippositionen auf dem Halbleiterwafer vor einem Eindringen der Störstellen, die für die Dotierstoffzonen erforderlich sind, geschützt wird, um von vorn herein die Spannungsfestigkeit der Randzonen nicht herabzusetzen.
  • Als Dotierstoff für die Dotierstoffzonen werden vorzugsweise Arsenionen durch den Grabenboden in den Halbleiterkörper hinein implantiert.
  • Wenn zwei Dotierstoffzonen implantiert werden, kann eine erste Dotierstoffzone beabstandet vom Grabenboden in den Halbleiterkörper eingebracht werden und eine zweite Dotierstoffzone mittels geringerer Ionenimplantationsenergie am Grabenboden direkt angeordnet werden. Auch hier kann der Zustand des Halbleiterwafers mit vorbereiteter Grabenstruktur verwendet werden, um diese beiden Dotierstoffzonen mit zwei Implantationsschritten einzubringen. Soll die Dotierstoffzone in unmittelbarer Nähe des Grabenbodens die Dotierung der Abschirmzonen aufweisen, so wird vorzugsweise Bor implantiert. Soll hingegen die Dotierstoffzone am Grabenboden dem Dotierstoff der Driftzonen entsprechen, so wird vorzugsweise Arsen implantiert und eventuell für eine zweite und damit tiefere Dotierstoffzone wird Phosphor eingesetzt. Dabei kann in einer bevorzugten Durchführung des Verfahrens für beide Dotierstoffe die gleiche Implantationsenergie eingesetzt werden, zumal Phosphor tiefer in den Kristall, aufgrund der geringeren Atommasse eindringt, als Arsen.
  • Somit ist es von Vorteil, im Fertigungsablauf die n-Implantation, nach der Abschirmzonendiffusion und nach einem thermischen Oxidationsprozess, wobei das aufgewachsene Opferoxid gleichzeitig als Streuoxid dienen kann, durchzuführen. Nach der Implantation kommen die Opferoxid-Ätzung und der Zellprozess zur Vollendung der IGBT-Struktur hinzu. Die Dosis der n-Implantation ist so gering, dass im Bereich der Zelle und der Abschirmzonen außerhalb der Grabenböden keine negativen Auswirkungen zu erwarten sind, da diese Dosis leicht überkompensiert wird. Von Vorteil ist es allerdings, wenn der Rand der Halbleiterchippositionen noch mit der sogenannten Grabenmaske versehen und geschützt ist, damit keine n-Implantation in die Randstruktur der Halbleiterchips erfolgt.
  • Es kann jedoch auch ein zusätzlicher Photolithographieschritt erforderlich werden, so dass es sinnvoll ist, den äußersten, zum Rand angrenzenden Zellreihen, vor der n-Implantation für die Dotierstoffzonen abzuschirmen, um diesen Bereich vor der zusätzlichen Avalanchebelastung zu schützen. Am Übergang zum Randabschluss sind beim Abschalten die abfließenden Löcherstromdichten besonders hoch, was ebenfalls zu einem früheren Einsetzen des dynamischen Avalanche führen würde und deshalb durch einen Schutz der Ränder zu vermeiden ist.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch eine Zelle eines Leistungshalbleiterchips eines Leistungshalbleiterbauelements 1, einer ersten Ausführungsform der Erfindung;
  • 2 zeigt einen schematischen Querschnitt durch eine Zelle eines Leistungshalbleiterchips eines Leistungshalbleiterbauelements 2, einer zweiten Ausführungsform der Erfindung;
  • 3 zeigt einen schematischen Querschnitt durch eine Zelle eines Leistungshalbleiterchips eines Leistungshalbleiterbauelements 3, einer dritten Ausführungsform der Erfindung;
  • 4 zeigt einen schematischen Querschnitt durch eine Zelle eines Leistungshalbleiterchips eines Leistungshalbleiterbauelements 4, einer vierten Ausführungsform der Erfindung;
  • 5 zeigt einen schematischen Querschnitt durch eine Zelle eines Leistungshalbleiterchips eines Leistungshalbleiterbauelements 5, gemäß einer ersten Version im Stand der Technik;
  • 6 zeigt einen schematischen Querschnitt durch eine Zelle eines Leistungshalbleiterbauelements 6, einer weiteren Version im Stand der Technik.
  • 1 zeigt einen schematischen Querschnitt durch eine Zelle eines Leistungshalbleiterchips 23 eines Leistungshalbleiterbauelements 1, einer ersten Ausführungsform der Erfindung. Der Aufbau der Zelle entspricht im Aufbau der Zelle gemäß dem Stand der Technik, wie er mit 5 gezeigt wird. Komponenten mit gleichen Funktionen wie in 5 werden in den 1 bis 4 mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Der Unterschied der ersten Ausführungsform der Erfindung gegenüber der 5 gemäß dem Stand der Technik liegt darin, dass innerhalb der Raumladungszone des pn-Übergangs 16 zwischen der Abschirmzone 15 und der Driftzone 14 unterhalb der vertikalen Grabenstruktur 8 mit Gatezonen 7, und dort insbesondere unterhalb des Grabenbodens 17, eine Dotierstoffzone 18 angeordnet ist, die n-leitendend ist und eine höhere Störstellendotierung aufweist, als die n–-leitende Driftstrecke 14.
  • Durch die höhere Störstellenkonzentration in der Dotierstoffzone 18 werden bei Überspannungsspitzen in der Ausschaltphase dieses Leistungshalbleiterbauelements 1, welches die Struktur des in 5 gezeigten Leistungshalbleiterbauelements 5 des Standes der Technik aufweist, Avalanchedurchbrüche bei Über spannung bewirkt, die ein gesichertes Umschalten auf den Sperrfall ermöglichen und gleichzeitig die Umschaltverluste gering halten. Außerdem sind die Avalanchedurchbrüche im Bereich der vergraben eingebrachten Dotierstoffzone 18 entfernt von der Grabenstruktur angeordnet, so dass keine heißen Ladungsträger in das Oxid 11 der Grabenstruktur 8 injiziert werden können und damit das Oxid 11 der Grabenstruktur 8 geschont wird. Dazu reicht bereits ein Abstand a von wenigen 100 Nanometern zum Grabenboden 17 aus.
  • 2 zeigt einen schematischen Querschnitt durch eine Zelle eines Leistungshalbleiterchips 23 eines Leistungshalbleiterbauelements 2, einer zweiten Ausführungsform der Erfindung. Bei dieser zweiten Ausführungsform der Erfindung wird eine zusätzliche zweite Dotierstoffzone 19 im Bereich des Grabenbodens 17 durch Ionenimplantation angeordnet, wobei in dieser zweiten Ausführungsform der Erfindung der gleiche Leitungstyp implantiert wird, wie er in der Abschirmzone 15 vorherrscht. Mit dieser p-leitenden Dotierstoffzone 19 wird das Oxid 11 der Grabenstruktur 8 zusätzlich geschützt und vor dem Eindringen von heißen Elektronen abgeschirmt.
  • 3 zeigt einen schematischen Querschnitt durch eine Zelle eines Leistungshalbleiterchips 23 eines Leistungshalbleiterbauelements 3, einer dritten Ausführungsform der Erfindung. In diesem Fall wurde im Bereich des Bodens 17 der Grabenstruktur 8 eine Dotierstoffzone 20 eingebracht, welche den gleichen Leitungstyp wie die Driftzone 14 aufweist. Zusätzlich ist eine vergrabene n-leitende Dotierstoffzone 18 beabstandet von dem Grabenboden 17 in dem Halbleiterkörper 9 angeordnet, welche im Abbau von Spannungsspitzen beim Umschalten durch Avalanche-Effekte dient.
  • Die zusätzliche n-Dotierung am Grabenboden der Dotierstoffzone 17 bewirkt beim Einschalten des Leistungshalbleiterbauelements, dass sich ein Kanal zwischen dem n+-Emitterbereich und der zusätzlichen n-Dotierung am Grabenboden ausbildet. Dadurch liegt die n-Dotierung der Dotierstoffzone nahezu auf Emitterpotential, während die Abschirmzone 15 auf einem höheren Potential liegt. Es kommt zu einer Injektion von Elektronen aus der n-Dotierstoffzone 18 in die Abschirmzone 15 und in die n–-Driftzone 14 analog einer Wirkungsweise eines npn-Transistors. Somit können Elektronen unterhalb der Grabenstruktur 8 in die Driftzone 14 injiziert werden, und zum Rückseitenemitter ER befördert werden, der dadurch gleichmäßiger Löcher injiziert und somit den IGBT schneller flutet.
  • 4 zeigt einen schematischen Querschnitt durch eine Zelle eines Leistungshalbleiterchips 23 eines Leistungshalbleiterbauelements 4, einer vierten Ausführungsform der Erfindung. Der Unterschied der vierten Ausführungsform der Erfindung zur dritten Ausführungsform der Erfindung liegt darin, dass die n-leitende Dotierstoffzone 20 im Bereich des Grabenbodens 17 sich von der Abschirmzone 15 lateral in die Driftstrecke 14 hineinragt. Damit wird ebenfalls ein verbessertes Einschaltverhalten des Leistungshalbleiterbauelements erreicht, und gleichzeitig durch das Vorsehen einer vergrabenen Dotierstoffzone 18 wird eine Verbesserung des dynamischen Verriegelungsverhaltens und der Schaltrobustheit von dem gezeigten IGBT durch Einführen einer Feldspitze unterhalb der Grabenstruktur im Silizium beabstandet von einer Oxidgrenzschicht mittels einer zusätzlichen n-Dotierung erreicht.
  • Die 5 und 6 zeigen Ausführungsformen, die aus dem Stand der Technik bekannt sind. Zur Vermeidung von Wiederholungen werden die 4 und 5 nicht nochmals erörtert.
  • Die Halbleiterbauelemente werden typischerweise in Leistungshalbleitermodulen gehäust und für Umrichterapplikationen verwendet.
    • 1
    Leistungshalbleiterbauelement (1. Ausführungsform)
    2
    Leistungshalbleiterbauelement (2. Ausführungsform)
    3
    Leistungshalbleiterbauelement (3. Ausführungsform)
    4
    Leistungshalbleiterbauelement (4. Ausführungsform)
    5
    Leistungshalbleiterbauelement (Stand der Technik)
    6
    Leistungshalbleiterbauelement (Stand der Technik)
    7
    vertikale Gatezone
    8
    Grabenstruktur
    9
    Halbleiterkörper
    10
    Gateelektrode
    11
    Gateoxid, Gate-Dielektrikum
    12
    Wand der Grabenstruktur (Grabenwand)
    13
    Bodyzone
    14
    Driftzone
    15
    Abschirmzone
    16
    pn-Übergang
    17
    Grabenboden bzw. Bodenbereich
    18
    erste vergrabene n-leitende Dotierstoffzone
    19
    zweite vergrabene p-leitende Dotierstoffzone
    20
    zweite komplementärleitende Dotierstoffzone
    21
    niedrig dotierte Halbleiterschicht
    22
    Driftstrecke
    23
    Leistungshalbleiterchip
    24
    Feldstoppzone
    25
    pn-Übergang
    26
    Unterseite des Halbleiterkörpers
    27
    Kollektorelektrode
    28
    p+-leitender Bereich des Bodygebiets
    29
    Feldstoppübergang
    30
    p-leitende Schicht auf der Unterseite des Halbleiterkörpers
    31
    Oberseite des Halbleiterkörpers
    a
    Abstand
    C
    Kollektorelektrode
    E
    Emitterelektrode
    G
    Gateelektrode
    ER
    Rückseitenemitter

Claims (15)

  1. Leistungshalbleiterbauelement mit vertikalen Gatezonen (7), wobei die Gatezonen (7) in einer Grabenstruktur (8) eines Halbleiterkörpers (9) angeordnet sind und wobei die Gatezonen (7) eine Gateelektrode (10) und ein Gateoxid (11), welches die Wände (12) der Grabenstruktur (8) bedeckt, aufweisen, und wobei zwischen zwei Gatezonen (7) eine Bodyzone (13) eines ersten Leitungstyps angeordnet ist, an die sich vertikal eine Driftzone (14) eines zum ersten Leitungstyp komplementären Leitungstyps anschließt, wobei benachbart zu den Gatezonen (7) floatende Abschirmzonen (15) des ersten Leitungstyps angeordnet sind, die sich tiefer als die Grabenstruktur (8) der Gatezonen (7) in den Halbleiterkörper (9) erstrecken und einen pn-Übergang (16) zu der Driftzone (14) unterhalb der Grabenstruktur (8) aufweisen, und wobei im Raumladungsgebiet dieses pn-Übergangs (16) beabstandet vom Grabenboden (17) der Grabenstruktur (8) eine vergrabene Dotierstoffzone (18) gleichen Ladungstyps wie die Driftzone (14) mit höherer Störstellenkonzentration als die Driftzone (14) angeordnet ist, wobei die Grabenstruktur (8) einen mit Gateoxid (11) bedeckten Grabenboden (17) aufweist, an den sich in den Halbleiterkörper (9) hinein die Abschirmzone (15) erstreckt, wobei sich an das Gateoxid (11) im Bodenbereich (17) der Grabenstruktur (8) eine leitende Dotierstoffzone (19) innerhalb der Abschirmzone (15) mit erhöhter Störstellenkonzentration des ersten Leitungstyps anschließt.
  2. Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass sich an das Gateoxid (11) im Bodenbereich (17) der Gra benstruktur (8) eine komplementär leitende zweite Dotierstoffzone (20) anschließt, die von der Abschirmzone (15) des ersten Leitungstyps umgeben ist.
  3. Leistungshalbleiterbauelement nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass der Abstand a der Abschirmzonen (15) von den Gatezonen (7) zwischen 100 nm < a < 500 nm ist.
  4. Leistungshalbleiterelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die komplementär leitende zweite Dotierstoffzone (20) unterhalb des Grabenbodens (17) von der Abschirmzone (15) bis in die Driftzone (14) hineinragt.
  5. Leistungshalbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Leistungshalbleiterelement (1) einen Halbleiterkörper (9) aus einkristallinem Silizium aufweist und das Gateoxid ein thermisches Siliziumoxid ist.
  6. Leistungshalbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die komplementär leitenden Dotierstoffzonen (18, 20) unterhalb des Grabenbodens (17) Arsenatome auf substitutionellen Siliziumgitterplätzen aufweisen.
  7. Leistungshalbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dosis der Netto-Störstellendotierung mit Arsenatomen in der Dotierstoffzone (18) beabstandet vom Grabenboden (17) geringer ist als die Durchbruchsladung.
  8. Leistungshalbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Leistungshalbleiterbauelement ein IGBT(insulated gate bipolar Transistor)-Schalter ist.
  9. Verfahren zur Herstellung mehrerer Leistungshalbleiterbauelemente (1) mit Dotierstoffzonen (18) beabstandet von einer vertikalen Grabenstruktur (8) mit Gatezonen (7): – Herstellen eines Halbleiterwafers mit Epitaxieschicht (21) und mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchippositionen, in denen Driftstrecken (22) mit einem zu Bodyzonen komplementären Leitungstyp und floatenden Abschirmzonen (15) mit dem gleichen Leitungstyp wie die Bodyzonen angeordnet sind; – Einbringen der Grabenstruktur (8) für vertikale Gatezonen (7) zwischen den Driftzonen (14) und den Abschirmzonen (15); – Ionenimplantation von Dotierstoffen durch den Grabenboden (17) der Grabenstruktur (8) für vom Grabenboden (17) beabstandete Dotierstoffzonen (18) mit komplementärem Leitungstyp (15) zu den Abschirmzonen (15) im Bereich des pn-Übergangs (16) von Driftzonen zu Abschirmzonen (15); – Ausheilprozess – Vollenden der Leistungshalbleiterbauelementstruktur in den Halbleiterchippositionen; – Auftrennen des Halbleiterwafers in einzelne Leistungshalbleiterchips (23); – Häusen und Kontaktieren der Leistungshalbleiterchips (23) zu Leistungshalbleiterbauelementen (1).
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass als Dotierstoff Arsenionen implantiert werden.
  11. Verfahren nach Anspruch 9 oder Anspruch 10, dadurch gekennzeichnet, dass zwei Dotierstoffzonen (18, 20) implantiert werden, wobei eine erste Dotierstoffzone (18) beabstandet zum Grabenboden (17) in den Halbleiterkörper (9) eingebracht wird und eine zweite Dotierstoffzone (20) mittels geringerer Implantationsenergie am Grabenboden (17) angeordnet wird.
  12. Verfahren nach Anspruch 9 oder Anspruch 10, dadurch gekennzeichnet, dass als Dotierstoff der zweiten Dotierstoffzone (19) ein Dotierstoff der Abschirmzone (15), vorzugsweise Bor eingesetzt wird.
  13. Verfahren nach Anspruch 9 oder Anspruch 10, dadurch gekennzeichnet, dass als Dotierstoff der ersten und/oder zweiten Dotierstoffzone (18, 20) ein Dotierstoff der Driftzone, vorzugsweise Arsen oder Phosphor eingesetzt wird.
  14. Verfahren nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, dass als Dotierstoff der vom Grabenboden (17) beabstandeten ersten Dotierstoffzone (18) als Dotierstoff Phosphor und als Dotierstoff der zweiten Dotierstoffzone (20) Arsen eingesetzt wird.
  15. Verwendung des Leistungshalbleiterbauelements nach einem der Ansprüche 1 bis 8 für Umrichter-Module mit Nennspannungen von 500 V bis 6500 V.
DE102006024504A 2006-05-23 2006-05-23 Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben Expired - Fee Related DE102006024504B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006024504A DE102006024504B4 (de) 2006-05-23 2006-05-23 Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben
US11/752,590 US8044458B2 (en) 2006-05-23 2007-05-23 Semiconductor device including a vertical gate zone, and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006024504A DE102006024504B4 (de) 2006-05-23 2006-05-23 Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102006024504A1 DE102006024504A1 (de) 2007-11-29
DE102006024504B4 true DE102006024504B4 (de) 2010-09-02

Family

ID=38622203

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006024504A Expired - Fee Related DE102006024504B4 (de) 2006-05-23 2006-05-23 Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (1) US8044458B2 (de)
DE (1) DE102006024504B4 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7875951B2 (en) * 2007-12-12 2011-01-25 Infineon Technologies Austria Ag Semiconductor with active component and method for manufacture
US8264033B2 (en) * 2009-07-21 2012-09-11 Infineon Technologies Austria Ag Semiconductor device having a floating semiconductor zone
CN102088031B (zh) * 2009-12-03 2013-04-17 无锡华润上华半导体有限公司 Nldmos器件及其制造方法
US8264035B2 (en) * 2010-03-26 2012-09-11 Force Mos Technology Co., Ltd. Avalanche capability improvement in power semiconductor devices
US8441046B2 (en) * 2010-10-31 2013-05-14 Alpha And Omega Semiconductor Incorporated Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
US9105682B2 (en) * 2011-02-28 2015-08-11 Infineon Technologies Austria Ag Semiconductor component with improved dynamic behavior
JP5720805B2 (ja) 2011-11-28 2015-05-20 富士電機株式会社 絶縁ゲート型半導体装置およびその製造方法
KR101376892B1 (ko) 2012-10-29 2014-03-20 삼성전기주식회사 반도체 소자
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US9147763B2 (en) * 2013-09-23 2015-09-29 Infineon Technologies Austria Ag Charge-compensation semiconductor device
US9123770B2 (en) 2013-11-18 2015-09-01 Alpha And Omega Semiconductor Incorporated Charge reservoir IGBT top structure
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9553179B2 (en) * 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
US9318587B2 (en) 2014-05-30 2016-04-19 Alpha And Omega Semiconductor Incorporated Injection control in semiconductor power devices
TWI559531B (zh) * 2014-08-20 2016-11-21 新唐科技股份有限公司 絕緣閘極雙極性電晶體及其製造方法
JP6471508B2 (ja) * 2015-01-19 2019-02-20 富士電機株式会社 半導体装置
KR101870807B1 (ko) * 2016-06-21 2018-06-27 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
US10930774B2 (en) * 2019-07-16 2021-02-23 Nami MOS CO., LTD. Shielded gate trench MOSFETs with floating trenched gates and channel stop trenched gates in termination
CN112117327B (zh) * 2020-08-17 2022-06-28 江苏东海半导体科技有限公司 一种igbt器件及其制造工艺
CN112802749A (zh) * 2021-01-06 2021-05-14 江苏东海半导体科技有限公司 一种沟槽igbt结构多晶硅形貌优化工艺
CN112928155B (zh) * 2021-04-01 2022-04-12 四川大学 一种浮空p柱的槽栅超结IGBT
CN113764511B (zh) * 2021-07-30 2023-10-27 广州华浦电子科技有限公司 具有动态载流子通道的低损耗超结igbt器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893160A (en) * 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US5629543A (en) * 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
DE10005772A1 (de) * 2000-02-10 2001-08-23 Infineon Technologies Ag Trench-MOSFET
DE10085054B4 (de) * 2000-08-30 2005-12-15 Infineon Technologies Ag Trench-IGBT

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2504862B2 (ja) * 1990-10-08 1996-06-05 三菱電機株式会社 半導体装置及びその製造方法
US5843796A (en) * 1995-09-11 1998-12-01 Delco Electronics Corporation Method of making an insulated gate bipolar transistor with high-energy P+ im
GB2321337B (en) * 1997-01-21 2001-11-07 Plessey Semiconductors Ltd Improvements in or relating to semiconductor devices
US6380569B1 (en) * 1999-08-10 2002-04-30 Rockwell Science Center, Llc High power unipolar FET switch
US6137122A (en) * 1999-12-02 2000-10-24 Analog And Power Electronics Corp. Latch-up controllable insulated gate bipolar transistor
US6461918B1 (en) * 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US6683331B2 (en) * 2002-04-25 2004-01-27 International Rectifier Corporation Trench IGBT
US6686612B1 (en) * 2002-10-01 2004-02-03 T-Ram, Inc. Thyristor-based device adapted to inhibit parasitic current
JP2005191247A (ja) * 2003-12-25 2005-07-14 Nec Electronics Corp 半導体基板及びそれを用いた半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893160A (en) * 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US5629543A (en) * 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
DE10005772A1 (de) * 2000-02-10 2001-08-23 Infineon Technologies Ag Trench-MOSFET
DE10085054B4 (de) * 2000-08-30 2005-12-15 Infineon Technologies Ag Trench-IGBT

Also Published As

Publication number Publication date
US8044458B2 (en) 2011-10-25
DE102006024504A1 (de) 2007-11-29
US20070272978A1 (en) 2007-11-29

Similar Documents

Publication Publication Date Title
DE102006024504B4 (de) Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben
DE102007020657B4 (de) Halbleiterbauelement mit einem Halbleiterkörper und Verfahren zur Herstellung desselben
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE69614949T2 (de) Leistungs-Halbleiterbauteil mit isoliertem Graben-Gate
DE102013211572B4 (de) Halbleiterbauelement mit ladungsträgerlebensdauerreduktionsmitteln
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE102009002944B4 (de) Halbleitervorrichtung
DE102010039258B4 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE102006047244B4 (de) Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben
DE102007020659B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102005043913B4 (de) Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
DE102005049506B4 (de) Vertikales Halbleiterbauelement
DE102008039845A1 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE112014003489T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE69315279T2 (de) Feldeffekttransistor mit Struktur zum Verhindern des Heisse-Elektronen-Effekts und Verfahren zur Herstellung
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE69814619T2 (de) Siliziumkarbid feldgesteuerter zweipoliger schalter
EP0748520B1 (de) Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE112016006380T5 (de) Halbleiterbauelement
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102016112490B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee