DE102008032547A1

DE102008032547A1 - Grabenisoliertes Gate-MOS-Halbleiterbauelement

Info

Publication number: DE102008032547A1
Application number: DE102008032547A
Authority: DE
Inventors: Koh Yoshikawa
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2007-07-10
Filing date: 2008-07-10
Publication date: 2009-04-16
Anticipated expiration: 2028-07-11
Also published as: US20090014754A1; DE102008064829B3; JP6547803B2; JP6501331B2; JP2017195406A; JP5596278B2; US8334565B2; JP2018022902A; JP2019036748A; JP2019117953A; JP2015201660A; JP6356322B2; DE102008032547B4; JP2009135408A; JP2013191896A

Abstract

Es wird ein vertikales und grabenisoliertes Gate-MOS-Halbleiterbauelement zur Verfügung gestellt, bei dem in mehreren Bereichen, die jeweils zwischen benachbarten von mehreren geradlinigen Gräben 13 vorgesehen sind, die parallel angeordnet sind und eine Oberflächenstruktur mit mehreren geraden Linien bilden, Folgendes enthalten ist: mehrere erste Zwischen-Gräben-Oberflächenbereiche, in denen jeweils die Oberflächen von p-Basisbereichen 12, auf denen jeweils ein n-Emitterbereich 16 und ein p+-Bodybereich 17 ausgebildet sind, und die Oberflächen von Bereichen jeweils mit einem Teil eines n-Halbleitersubstrats 11 abwechselnd entlang dem Graben 13 in dessen Längsrichtung angeordnet sind, wobei eine Emitterelektrode 19 in gemeinsamem Kontakt mit den Oberflächen des n-Emitterbereichs 16 und des p+-Bodybereichs 17 ist; und mehrere zweite Zwischen-Gräben-Oberflächenbereiche, die jeweils entlang dem Graben 13 in dessen Längsrichtung mit der Oberfläche des p-Basisbereichs 12 oder der Oberfläche des n-Halbleitersubstrats ausgebildet sind. Dadurch wird ein grabenisoliertes Gate-MOS-Halbleiterbauelement mit einem niedrigen Einschaltwiderstand, einer hohen Stromdichte und einem hohen Durchschlagsperrvermögen bereitgestellt, die eine Sprungspannung beim Ausschalten unterdrücken können.

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft ein Leistungshalbleiterbauelement, das bei einem Strom mit einer großen Stromdichte verwendet wird, und insbesondere ein MOS-Halbleiterbauelement (MOS: Metalloxidhalbleiter), wie etwa einen grabenisolierten Gate- Bipolartransistor (nachstehend mit IGBT abgekürzt). Weiterhin betrifft die Erfindung insbesondere ein grabenisoliertes Gate-MOS-Halbleiterbauelement mit mehreren geradlinigen Gräben, die an einer Oberseite eines Halbleitersubstrats ausgebildet sind, einer Gate-Isolationsschicht, die an der Innenseite jedes der Gräben ausgebildet ist, und einer Steuerelektrode, die in jedem der Gräben vergraben ist, wobei die Gate-Isolationsschicht dazwischengeschichtet ist, sodass eine Graben-Gate-MOS-Struktur mit mehreren Bereichen auf den Oberflächen des Halbleitersubstrats entsteht, wobei Bereiche eines ersten Leitfähigkeitstyps und Bereiche eines zweiten Leitfähigkeitstyps jeweils abwechselnd in Längsrichtung des Grabens zwischen benachbarten der mehreren geradlinigen Gräben angeordnet sind.
2. Beschreibung des Standes der Technik
Entsprechend den jüngsten Forderungen nach Verkleinerung und Leistungsverbesserung bei Stromquellenvorrichtungen auf dem Gebiet der Leistungselektronik werden die Anstrengungen bei Leistungshalbleiterbauelementen auf deren Leistungsverbesserung konzentriert, wie etwa hohe Durchschlagspannung, hohe Strombelastbarkeit und zusammen damit niedriger Leistungsverlust, hohes Durchschlagsperrvermögen und hohe Arbeitsgeschwindigkeit. Für Leistungshalbleiterbauelemente, mit denen diese hohe Strombelastbarkeit und dieser niedrige Leistungsverlust erzielt werden können, werden in den letzten Jahren vorzugsweise vertikale und Graben-Gate-IGBTs verwendet.
Vertikale und Graben-Gate-IGBTs (vertical and trench gate type IGBT) werden mit einem MOS-Gate angesteuert. Es sind zwei Arten von MOS-Gate-Strukturen allgemein bekannt, und zwar die MOS-Gate-Planarstruktur und die Graben-Gate-Struktur. Die MOS-Gate-Planarstruktur hat ein MOS-Gate, das ebenflächig auf der Oberfläche eines Halbleitersubstrats vorgesehen ist, und bei dieser Struktur fließt ein Kanalstrom parallel zur Oberfläche. Hingegen hat die Graben-Gate-Struktur ein MOS-Gate, das in einem Graben vergraben ist, und bei dieser Struktur fließt ein Kanalstrom senkrecht zur Oberfläche eines Halbleitersubstrats. Vor kurzem hat ein Graben-Gate-IGBT mit einer in einem Graben vergrabenen Gate-Elektrode Aufmerksamkeit erregt, da seine Struktur die Kanaldichte erhöhen kann und das Erzielen eines niedrigen Einschaltwiderstands erleichtert.
Bei den vertikalen und Graben-Gate-IGBTs mit dieser Graben-Gate-Struktur gibt es zwei Arten von Strukturen. 14 ist eine Schnittansicht, die eine der Strukturen zeigt (die Struktur wird als Struktur von Beispiel 1 eines herkömmlichen Bauelements bereitgestellt). Wie in der Schnittansicht von 14 gezeigt ist, hat die Struktur von Beispiel 1 eines herkömmlichen Bauelements eine Anordnung, bei der Oberflächenbereiche 16 und 17 zwischen Gräben 13 und ein Floating-p-Bereich 12b als Oberflächenbereich zwischen den Gräben 13 abwechselnd angeordnet sind. Die Gräben 13 können eine MOS-Gate-Funktion haben, und durch die n⁺-Emitter-Bereiche 16 und p⁺-Bodybereiche 17 kann eine Emitterelektrode 19 mit diesen in Kontakt kommen. Der Floating-p-Bereich 12b ist ein Bereich, mit dem die Emitterelektrode 19 über eine dazwischengeschichtete Isolierschicht 18 in Kontakt ist. Wenn der gesamte aktive Bereich (der Bereich, in dem der Hauptstrom fließt) von oben betrachtet wird, kann die abwechselnde Anordnung als sogenannte Streifenstruktur bezeichnet werden. In dem Floating-p-Bereich 12b sammeln sich oft Defektelektronen an, die kaum zu der Emitterelektrode 19 emittiert werden, sodass die Verteilung der Trägerkonzentrationen in einer n-Driftschicht 11 derjenigen in einer Diode nahekommt. Wie vorstehend dargelegt, ist der Floating-p-Bereich 12b mit der Isolierschicht 18 bedeckt und hat keinen Graben-Gate-Strukturteil. Das verringert die Kapazität zwischen einer Gate-Elektrode 15 und der Emitterelektrode 19 um die Kapazität des Graben-Gate-Strukturteils, sodass die Zeit zum Laden oder Entladen der Kapazität des Floating-p-Bereiches 12b verkürzt wird, was den Vorteil bietet, dass der Schaltverlust verringert wird (1 von JP-A-2001-308327 , das dem US-Patent Nr. US 6.737.705 B2 entspricht). Bei dieser Struktur ist in einem Teil der Isolierschicht 18, die die Oberfläche des Floating-p-Bereiches 12 bedeckt, der durch die Gräben 13 getrennt wird, wie in 14 gezeigt, auch eine nicht dargestellte Kontakthalle vorgesehen, damit die Emitterelektrode 19 in einem kleinen Bereich in Kontakt mit dem Floating-p-Bereich 12b kommt, um die Widerstandskomponente in der horizontalen Richtung des Substrats in dem Floating-p-Bereich 12b zwischen die Emitterelektrode 19 und die Driftschicht 11 zu schichten, was einen ähnlichen Vorteil wie den vorstehend beschriebenen bietet (1 von JP-A-2001-308327 , das dem US-Patent Nr. US 6.737.705 B2 entspricht, und JP-A-2004-39838 ).
15 ist eine perspektivische Schnittansicht, die die andere Struktur zeigt (die Struktur wird als Struktur eines Beispiels 2 eines herkömmlichen Bauelements bezeichnet). Die in 15 gezeigte Struktur des Beispiels 2 eines herkömmlichen Bauelements hat eine Anordnung, bei der mehrere Gräben 13, die jeweils mit einer Gate-Elektrode 15 gefüllt sind, wobei eine Gate-Isolierschicht 14 dazwischengeschichtet ist, in einer Oberflächenstruktur mit mehreren geraden Linien angeordnet sind und p-Basisbereiche 12 und Bereiche eines n-Halbleitersubstrats als n-Driftschicht 11 abwechselnd auf jeder Oberfläche des n-Halbleitersubstrats als n-Driftschicht 11 zwischen den Gräben 13 in Längsrichtung entlang den Gräben 13 angeordnet sind. Mit anderen Worten, wenn der gesamte aktive Bereich von oben betrachtet wird, kann die Struktur als Struktur bezeichnet werden, bei der die Reihen der p-Basisbereiche 12 und die Reihen der Bereiche des n-Halbleitersubstrats als n-Driftschicht 11 die parallelen Gräben 13 abwechselnd senkrecht schneiden. Obwohl die Struktur als Graben-Gate-Struktur vorgesehen ist, fließt bei der Struktur der Kanalstrom nicht nur senkrecht zur Oberfläche des n-Halbleitersubstrats 11, sondern auch parallel zu dem n-Halbleitersubstrat 11. Dadurch können mit den vertikalen und Graben-Gate-IGBTs ein niedriger Einschaltwiderstand und eine hohe Durchschlagspannung gleichzeitig realisiert werden (6 und 7 von JP-A-2000-228519 , entspricht dem US-Patent Nr. US 6.380.586 B2 und der veröffentlichten deutschen Patentanmeldung DE 10 004 548 A ). Außerdem wird eine Struktur bereitgestellt, bei der ein p-Basisbereich von einem n⁺-Bereich umgeben ist und die eine Konzentration (Dichte) an Unreinheiten hat, die höher als die bei dem Halbleitersubstrat ist, um dadurch die Löcherkonzentration(-dichte) in der Nähe der Oberfläche der n-Basisschicht (Driftschicht) zu erhöhen ( JP-A-8-316479 , entspricht dem US-Patent Nr. 6.221.721 B2 ).
Darüber hinaus ist ein Verfahren bekannt, bei dem die Kompromiss-Eigenschaften durch Verdünnen der Driftschicht verbessert werden, anstatt das Verfahren unter dem Aspekt der Erhöhung der Trägerkonzentration(-dichte) auf der Oberfläche der Driftschicht durchzufüh ren, wie vorstehend erläutert. Beispielsweise gibt es eine Durchgreif-Anordnung, bei der eine dünne Epitaxieschicht mit der niedrigstmöglichen Konzentration (Dichte) an Unreinheiten ausgebildet wird, damit das Bauelement unter Beibehaltung einer festgelegten Durchschlagspannung eine dünnere n-Basisschicht (Driftschicht) erhält. Die dünnere Epitaxieschicht wird auf einem Halbleitersubstrat mit einer hohen Konzentration (Dichte) an Unreinheiten zusammen mit einer Pufferschicht mit einer hohen Konzentration (Dichte) an Unreinheiten ausgebildet, um die Durchschlagspannung des Bauelements aufrechtzuerhalten. Darüber hinaus gibt es Bauelemente, wie etwa ein Leuchtfeldblenden-Bauelement, bei denen zwischen einer p-Kollektorschicht, die auf der anderen Hauptfläche eines Halbleitersubstrats mit kontrollierter Konzentration an Unreinheiten ausgebildet wird, und einer auf dem Halbleitersubstrat ausgebildeten Driftschicht eine Leuchtfeldblendenschicht (oder Pufferschicht) vorgesehen ist, deren Dicke und Konzentration (Dichte) an Unreinheiten kontrolliert werden.
Die Struktur und Funktionsweise eines herkömmlichen vertikalen und Graben-Gate-IGBT von Beispiel 2, der in den 6 und 7 von JP-A-2000-228519 beschrieben ist, das dem US-Patent Nr. US 6.380.586 B2 und der veröffentlichten deutschen Patentanmeldung DE 10 004 548 A entspricht, werden nachstehend unter Bezugnahme auf die 14, 15-1 bis 15-3 erläutert. Die 16-1 bis 16-3 sind Schnittansichten eines Querschnitts A, eines Querschnitts B bzw. eines Querschnitts C, die in 15 gezeigt sind. In der nachstehenden Beschreibung ist ein „Graben-IGBT" ein IGBT mit einer Struktur, bei der ein Kanalstrom in den beiden Richtungen senkrecht und parallel zu dem Substrat fließt, wie vorstehend dargelegt. Bei dem herkömmlichen IGBT von Beispiel 2 ist auf einer der Hauptflächen (nachstehend als Oberseite bezeichnet) eines Halbleitersubstrats (n^–-Drainschicht) 11 ein p-Basisbereich 12 selektiv ausgebildet, und auf der anderen Hauptfläche (nachstehend als Unterseite bezeichnet) sind eine n-FS-Schicht 50 (FS: field stop; Leuchtfeldblende), eine p-Kollektorschicht 51 und eine Kollektorelektrode 22 ausgebildet. Außerdem sind mehrere Gräben 13 von der Oberseite des Substrats mit einer Tiefe ausgebildet, die bis in die n^–-Drainschicht 11 reicht und über die Tiefe des p-Basisbereiches 12 hinausgeht. An der Innenseite jedes der Gräben 13 ist eine Gate-Isolierschicht 14 ausgebildet. Weiter innen in den Gräben 13 ist eine Gate-Elektrode 15 aus einem Material wie leitfähiges polykristallines Silicium vergraben. Auf der Oberfläche des p-Basisbereiches 12 ist ungefähr in der Mitte zwischen den benachbarten Gräben 13 ein p⁺-Bodybereich 17 vorgesehen. Angrenzend an den p⁺-Bodybereich 17 und die Seitenwand des Grabens 13 ist jeweils ein n⁺-Emitterbereich 16 vorgesehen. Auf die Gate-Elektrode 15 ist eine Isolierschicht 18 aufgebracht, und auf der gesamten Oberfläche des aktiven Bereichs (der Bereich, in dem der Hauptstrom fließt) in dem Elementarzellenbereich des IGBT ist eine Metallelektrode (Emitterelektrode) 19 aus einem Metall wie Aluminium vorgesehen. Die Isolierschicht 18 isoliert die Gate-Elektrode 15 gegen die Metallelektrode 19 und trennt sie von ihr. Außerdem sind Öffnungen in der Isolierschicht 18 vorgesehen, sodass die Metallelektrode 19 einen ohmschen Kontakt mit den Oberflächen der n⁺-Emitterbereiche 16 und der p⁺-Bodybereiche 17 herstellt.
Bei den vertikalen und Graben-IGBTs mit dieser Anordnung wird durch Anlegen einer Spannung, die höher als ein festgelegter Schwellenwert ist, an die Gate-Elektrode 15 eine n-Inversionsschicht (n-Kanal) entlang der Seitenwand des Grabens 13 in dem p-Basisbereich 12 ausgebildet, wodurch Strompfade senkrecht und parallel zu dem Substrat entstehen. Dadurch wird der vertikale und Graben-IGBT in den eingeschalteten Zustand zwischen dem Emitter und dem Kollektor versetzt. Durch Einstellen der an die Gate-Elektrode 15 angelegten Spannung auf die des festgelegten Schwellenwerts oder einen niedrigeren Wert verschwindet die n-Inversionsschicht in dem p-Basisbereich 12, sodass der vertikale und Graben-IGBT in den ausgeschalteten Zustand zwischen dem Emitter und dem Kollektor kommt. Bei diesem vertikalen und Graben-IGBT sind entlang der Seitenwand des Grabens 13 Strompfade in vertikaler Richtung (die vertikale Richtung ist die Richtung senkrecht zur Oberfläche Halbleitersubstrats, wie in 16-1 gezeigt) und in Querrichtung ausgebildet (die Querrichtung ist die Richtung parallel zu den Oberflächen des Halbleitersubstrats, wie in 16-2 gezeigt). Somit sind die Flächen der Strompfade im Vergleich zu einem herkömmlichen Planar-Gate- oder Graben-Gate-IGBT wesentlich größer. Außerdem sammeln sich zwischen den Gräben 13 Minoritätsträger in dem Bereich an, in dem die n-Halbleitersubstratschicht 11 freiliegt, was den Vorteil bietet, dass auch ihr Einschaltwiderstand verringert werden kann.
Zwischen der angelegten Spannung und der Stromdichte bei den so gestalteten vertikalen und Graben-IGBTs der herkömmlichen Beispiele 1 und 2 besteht eine, wenn auch nur annähernde, Korrelation, bei der die Stromdichte gegenwärtig bei einem Bauelement der 600-V-Klasse mit 200 A/cm² bis 250 A/cm² angegeben wird, bei einem Bauelement der 1200-V-Klasse mit 100 A/cm² bis 150 A/cm² angegeben wird und bei einem Bauelement der 2500-V-Klasse mit 40 A/cm² bis 60 A/cm² angegeben wird, d. h., die Korrelation lässt sich näherungsweise durch V I ≈ 150 kVA darstellen.
Bei der Anordnung des Vertikalgraben-IGBT, die in der bereits beschriebenen 15 gezeigt ist, besteht jedoch das Problem, dass das Ausschaltvermögen gering ist. Es wurde herausgefunden, dass das Problem durch die folgende Ursache entsteht, die wieder anhand der 15, 16-1 und 16-3 erläutert wird. Wie beim Hintergrund der Erfindung dargelegt wurde, werden bei der in 15 gezeigten Anordnung des vertikalen und Graben-IGBT zwei Arten von Strompfaden ausgebildet. Eine der beiden Pfad-Arten umfasst die Pfade der Ströme (durch Pfeile dargestellt), die in Längsrichtung (in der Richtung senkrecht zur Hauptfläche des Substrats) entlang der Seitenwand des Grabens eines sogenannten Graben-IGBT fließen, wie in 16-1 gezeigt ist, wobei die Schnittansicht die des Querschnitts A von 15 ist. Die andere der beiden Pfad-Arten umfasst die Pfade der Ströme (durch Pfeile dargestellt), die in Querrichtung (in der Richtung parallel zur Hauptfläche des Substrats) entlang der Seitenwand des Grabens fließen, wie in 16-2 gezeigt ist, wobei die Schnittansicht die des Querschnitts B von 15 ist. Bei beiden Arten von Strompfaden sind die Strompfade der Elektronen (Volllinienpfeile), die in Querrichtung entlang der Seitenwand des Grabens fließen, den Elektronenstrompfaden in einem Planar-Gate-IGBT sehr ähnlich. Im Gegensatz zu dem Planar-Gate-IGBT, bei dem sich Defektelektronenstrompfade und Elektronenstrompfade in derselben Ebene befinden, liegen bei der in 16-2 gezeigten Anordnung des Graben-IGBT die Defektelektronenstrompfade und die Elektronenstrompfade nicht in derselben Ebene. In diesem Punkt unterscheidet sich der Graben-IGBT von dem Planar-Gate-IGBT. Die Defektelekt ronenströme sollen in der Richtung von dem Querschnitt B zu dem Querschnitt C fließen, die in 15 gezeigt sind. Mit anderen Worten kann man sagen, dass die Pfade der Defektelektronenströme Strompfade werden, sodass die Defektelektronenströme von der Graben-Seitenwand entlang einer Kontakt-Ebene der Emitterelektrode und der Halbleiterschicht einfließen. Daher müssen sich die Defektelektronenströme unter dem n⁺-Emitterbereich 16 konzentrieren, um dort hindurch zu fließen. Der Defektelektronenstrom entspricht dem Basisstrom bei einem npn-Transistor, der aus dem n⁺-Emitterbereich, dem p-Basisbereich und der n-Halbleitersubstratschicht besteht. Es wurde herausgefunden, dass die Konzentration des Defektelektronenstroms die Funktion des npn-Transistors erleichtert, was die Funktion eines aus einem n⁺-Emitterbereich, einem p-Basisbereich, einer n-Halbleitersubstratschicht und einer p-Kollektorschicht bestehenden parasitären Thyristors des IGBT erleichtert, der das Ausschalten des IGBT unkontrollierbar macht, was das Ausschaltsperrvermögen verschlechtert.
Darüber hinaus wird auf dem Markt die Entwicklung eines vertikalen und Graben-IGBT angestrebt, der eine Kapazität in der Größenordnung von etwa 360 kVA bis 600 kVA bei einer hohen Durchschlagspannung der 1200-V-Klasse und einer hohen Stromdichte von 300 A/cm² bis 500 A/cm² hat, die noch höher als die Durchschlagspannung und die Stromdichte der herkömmlichen vertikalen und Graben-IGBTs sind.
Wenn der vertikale und Graben-IGBT in jedem der Beispiele 1 und 2 der herkömmlichen Bauelemente mit dieser hohen Durchschlagspannung und dieser hohen Stromdichte verwendet wird, verursachen die Anordnungen, die jeweils in den Schnittansichten von 13 (Beispiel 1 des herkömmlichen Bauelements), den 15 bis 16-3 (Beispiel 2 des herkömmlichen Bauelements) gezeigt sind, gelegentlich einen Lawinendurchschlag, der beim Ausschalten eines großen Stroms bei einem relativ niedrig gehaltenen Gate-Widerstand auftritt (dieser Widerstand bewirkt, dass nach dem Verringern der Gate-Spannung auf eine Schwellenspannung oder darunter der Strom abzunehmen beginnt), was zu einem Problem bei der Zuverlässigkeit wird. Daher wird in vielen Fällen der Gate-Widerstand relativ groß gemacht (mit diesem Widerstand legt die Gate-Spannung die Verringerung des Stroms fest). Dieser Fall wird als der letztere Fall bezeichnet.
Nachstehend wird das Verhalten der Gate-Spannung im Ausschaltzustand wie bei dem letzteren Fall unter Bezugnahme auf einen in 17 dargestellten Äquivalentstromkreis erläutert, der einen typischen IGBT und seine Gate-Schaltung zeigt. Wie in 17 gezeigt, wird das Verhalten der Gate-Spannung im Ausschaltzustand eines IGBT mit drei Arten von Kondensatoren erläutert, und zwar einem Gate-Kollektor-Kondensator C_GC, einem Kollektor-Emitter-Kondensator C_CE und einem Gate-Emitter-Kondensator C_GE. Nachstehend werden das Gate, der Kollektor und der Emitter durch die Abkürzungen G, C bzw. E angegeben. Im Ausschaltzustand fließt durch eine Erhöhung der Kollektor-Emitter-Spannung ein Verschiebungsstrom (i_GC) durch die Gate-Kollektor-Kapazität. Wenn ein Gatestrom i_g = i_GC ist, wird ein Gate-Emitter-Strom i_GE gleich 0, sodass ein Zeitraum entsteht, in dem sich die Gate-Spannung nicht ändert (allgemein als „Miller-Zeit" bezeichnet).
In diesem Zustand können zwei Arten von Ausschaltzuständen betrachtet werden:

1) der Zustand, in dem der Gatestrom i_g i_GC bestimmt (d. h., i_g bestimmt dV_CE/dt) und
2) der Zustand, in dem i_GC i_g bestimmt (d. h., dV_CE/dt bestimmt i_g).

Und zwar zeigt sich der Zustand 1), wenn die G-C-Kapazität relativ klein ist. Umgekehrt zeigt sich der Zustand 2), wenn die G-C-Kapazität relativ groß ist. Aufgrund des Forschungseinsatzes der Erfinder ist herausgefunden worden, dass beim Ausschalten im Zustand 2) eine Sprungspannung (jumping voltage) kleiner als beim Ausschalten im Zustand 1) wird.
Kurz gesagt, bestimmt bei dem Verhalten, nachdem die Kollektorspannung die Busspannung erreicht hat, im Zustand 1) die Art und Weise der Verringerung der Gate-Spannung die Stromabnahmerate eines Kollektorstroms (di/dt), um die Sprungspannung (L·di/dt) zu bestimmen. Hingegen beeinflusst im Zustand 2) die Zunahmerate der Kollektorspannung den Gate-Strom weiter. Dadurch wird im Gegensatz zum Zustand 1) die Gate-Spannung allmählich verringert. Im Ergebnis ist festzustellen, dass die Stromabnahmerate (di/dt) des Kollektorstroms gering wird, sodass die Sprungspannung klein wird.
Eine effektive Schicht-Anordnung zum Erzielen einer Wirkung wie der beim Zustand 2) mit einer einfachen Methode ist die, die einen Bereich, der in Kontakt mit der in dem Graben ausgebildeten Gate-Elektrode mit der Gate-Isolierschicht dazwischen ist, in einen Floating-Zustand bringt. Bei dieser Anordnung besteht jedoch das Problem, dass das Bauelement bei einem statischen Lawinendurchschlag ausfällt.
Wenn die Anordnung bei einer hohen Stromdichte, wie vorstehend dargelegt, in der Anordnung des vertikalen und Graben-IGBT mit dem in 14 gezeigten Floating-p-Bereich verwendet wird, besteht das Problem der Kompatibilität zwischen der Verwendung bei einer hohen Stromdichte und der Realisierung einer niedrigen Einschaltspannung. Aufgrund der Forschungsanstrengungen der Erfinder hat sich gezeigt, dass das Problem wie folgt entsteht.
Dies wird unter Verwendung der 16-1 bis 16-3 erläutert. Im Allgemeinen wird ein Sättigungsstrom I_sat eines MOS-Halbleiterbauelements mit der folgenden Formel (1) angegeben:
worin α_PNP der Stromverstärkungsfaktor ist, μ_ns die Trägerbeweglichkeit ist, C_ox die Kapazität einer Gate-Isolierschicht ist, Z die Emitter-Gesamtbreite (oder -länge) ist, L_CH die Kanallänge ist, V_GE die Gate-Vorspannung ist und V_GE(th) die Schwellenspannung ist.
Zur Gewährleistung der Gestaltungsfreiheit und zur Vermeidung der Beeinträchtigung anderer Eigenschaften (insbesondere der Durchschlagspannung) wird der Sättigungsstrom zweckmäßigerweise durch Einstellen der Emitter-Gesamtbreite (oder -länge) Z eingestellt. Hier ist die Emitter-Gesamtbreite (oder -länge) Z die Breite (oder Länge), die dadurch erhalten wird, dass die Breiten (oder Längen) der Abschnitte, in denen der Emitterbereich 16 in einer Elementarzelle zwischen den Gräben 13 jeweils in Kontakt mit dem Graben 13 ist, zu der Anzahl aller Elementarzellen in einer Flächeneinheit addiert werden. Obwohl nachstehend die Emitterbreite gelegentlich als Emitterlänge bezeichnet wird, sind beide einander gleich.
Wie vorstehend dargelegt worden ist, sind bei der in 15 gezeigten Anordnung des vertikalen und Graben-IGBT zwei Arten von Strompfaden ausgebildet, und zwar die Pfade der Ströme, die in Richtung der Dicke des Substrats in dem p-Basisbereich 12 entlang der Seitenwand des Grabens 13 des sogenannten Graben-IGBT fließen, wie in 16-1 gezeigt, und die Pfade der Ströme, die in Querrichtung parallel zu der Hauptfläche des Substrats in dem p-Basisbereich 12 entlang der Seitenwand des Grabens fließen, wie in 16-2 gezeigt. Zum Erzielen einer niedrigen Einschaltspannung müssen die Pfade der Ströme sichergestellt werden, die in Querrichtung parallel zu der Hauptfläche des Substrats entlang der Seitenwand des Grabens fließen.
Eine Vergrößerung nur der Emitter-Gesamtbreite (oder -länge), die zur Erhöhung des Sättigungsstroms entsprechend der Formel (1) unter Beibehaltung der in 15 gezeigten Anordnung des vertikalen und Graben-IGBT durchgeführt wird, bewirkt zwangsläufig, dass der Emitterbereich 16 nahe an das Ende des p-Basisbereiches 12 in Längsrichtung des Grabens herankommt, sodass es unmöglich wird, Pfade so herzustellen, dass ausreichende Ströme in Querrichtung an der Seitenwand des Grabens fließen können. Somit wird klar, dass es mit dieser Anordnung schwierig wird, mit dem IGBT die Stromdichte zu erhöhen und die Einschaltspannung zu verringern.
Die Erfindung wurde in Anbetracht der vorstehenden Situation gemacht, und Ziel der Erfindung ist es, ein vertikales und grabenisoliertes Gate-MOS-Halbleiterbauelement zur Verfügung zu stellen, das in der Lage ist, den Einschaltwiderstand zu verringern, die Stromdichte zu erhöhen, das Durchschlagsperrvermögen bei einem Lawinendurchschlag zu verbessern und einer Sprungspannung beim Ausschalten entgegenzuwirken.
KURZE DARSTELLUNG DER ERFINDUNG
Bei einem ersten Aspekt der Erfindung weist ein vertikales und grabenisoliertes Gate-MOS-Halbleiterbauelement Folgendes auf: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps; einen Basisbereich eines zweiten Leitfähigkeitstyps, der selektiv auf einer der Hauptflächen des Halbleitersubstrats des ersten Leitfähigkeitstyps ausgebildet ist; einen Emitterbereich des ersten Leitfähigkeitstyps, der selektiv auf der Oberfläche des Basisbereichs des zweiten Leitfähigkeitstyps ausgebildet ist; einen Bodybereich des zweiten Leitfähigkeitstyps, der auf der Oberfläche des Basisbereichs des zweiten Leitfähigkeitstyps ausgebildet ist und in Kontakt mit dem Emitterbereich des ersten Leitfähigkeitstyps ist, wobei der Bodybereich eine Konzentration an Unreinheiten hat, die höher als die des Basisbereichs ist; mehrere als gerade Linien ausgebildete Gräben, die parallel so angeordnet sind, dass eine Oberflächenstruktur mit mehreren parallelen geraden Linien entsteht, wobei jeder Graben von der Oberfläche des Emitterbereichs des ersten Leitfähigkeitstyps mit einer Tiefe ausgebildet ist, die zum Halbleitersubstrat des ersten Leitfähigkeitstyps reicht und dabei den Basisbereich des zweiten Leitfähigkeitstyps durchdringt; eine Gate-Elektrode, die in jedem der Gräben vergraben ist, wobei eine Gate-Isolierschicht dazwischengeschichtet ist; und eine Emitterelektrode, die einen gemeinsamen leitenden Kontakt mit den Oberflächen des Emitterbereichs des ersten Leitfähigkeitstyps und des Bodybereichs des zweiten Leitfähigkeitstyps herstellt, wobei in mehreren Bereichen auf der Oberfläche des Halbleitersubstrats, die jeweils zwischen benachbarten von mehreren geradlinigen Gräben vorgesehen sind, die parallel angeordnet sind und eine Oberflächenstruktur mit mehreren der geraden Linien bilden, mehrere erste Zwischen-Gräben-Oberflächenbereiche enthalten sind, in denen jeweils die Oberflächen der Basisbereiche des zweiten Leitfähigkeitstyps, auf denen jeweils der Emitterbereich des ersten Leitfähigkeitstyps und der Bodybereich des zweiten Leitfähigkeitstyps ausgebildet sind, und die Oberflächen von Bereichen jeweils mit einem Teil des Halbleitersubstrats des ersten Leitfähigkeitstyps abwechselnd entlang dem Graben in dessen Längsrichtung angeordnet sind, wobei die Emitterelektrode in gemeinsamem Kontakt mit den Oberflächen des Emitterbereichs des ersten Leitfähigkeitstyps und des Bodybereichs des zweiten Leitfähigkeitstyps ist; und mehrere zweite Zwischen-Gräben-Oberflächenbereiche, die jeweils entlang dem Graben in dessen Längsrichtung mit der Oberfläche des Basisbereichs des zweiten Leitfähigkeitstyps oder der Oberfläche des Halbleitersubstrats des ersten Leitfähigkeitstyps ausgebildet sind.
Bei einem zweiten Aspekt der Erfindung ist bei dem vertikalen und grabenisolierten Gate-MOS-Halbleiterbauelement nach dem ersten Aspekt der Erfindung die Oberfläche des Basisbereichs des zweiten Leitfähigkeitstyps, der in dem zweiten Zwischen-Gräben-Oberflächenbereich ausgebildet ist, leitend mit der Emitterelektrode verbunden, wobei ein Widerstand in Form eines Äquivalentstromkreises zwischengeschaltet ist.
Bei einem dritten Aspekt der Erfindung ist bei dem vertikalen und grabenisolierten Gate-MOS-Halbleiterbauelement nach dem zweiten Aspekt der Erfindung der Widerstand, der zwischen den Basisbereich des zweiten Leitfähigkeitstyps und die Emitterelektrode geschaltet ist, kleiner als 100 mΩ/cm².
Bei einem vierten Aspekt der Erfindung sind bei dem vertikalen und grabenisolierten Gate-MOS-Halbleiterbauelement nach dem ersten bis dritten Aspekt der Erfindung die ersten Zwischen-Gräben-Oberflächenbereiche und die zweiten Zwischen-Gräben-Oberflächenbereiche abwechselnd angeordnet, wobei jeder der Gräben dazwischen liegt.
Bei einem fünften Aspekt der Erfindung sind bei dem vertikalen und grabenisolierten Gate-MOS-Halbleiterbauelement nach dem ersten bis vierten Aspekt der Erfindung die ersten Zwischen-Gräben-Oberflächenbereiche und die zweiten Zwischen-Gräben-Oberflächenbereiche in feststehenden Abständen in Querrichtung des Grabens angeordnet.
Bei einem sechsten Aspekt der Erfindung beträgt bei dem vertikalen und grabenisolierten Gate-MOS-Halbleiterbauelement nach dem fünften Aspekt der Erfindung der feststehende Abstand in Querrichtung des Grabens 5 μm oder weniger.
Bei einem siebenten Aspekt der Erfindung beträgt bei dem vertikalen und grabenisolierten Gate-MOS-Halbleiterbauelement nach dem sechsten Aspekt der Erfindung in Längsrichtung des Grabens des ersten Zwischen-Graben-Oberflächenbereichs das Verhältnis der Länge der Oberfläche des Emitterbereichs auf der Oberfläche des Basisbereichs des zweiten Leitfähigkeitstyps, über die der Emitterbereich in Kontakt mit dem Graben ist, zu einem Wiederholungsabstand zum Anordnen eines Bereichs, der eine Oberfläche des Basisbereichs des zweiten Leitfähigkeitstyps, auf der der Emitterbereich des ersten Leitfähigkeitstyps ausgebildet ist, und eine Oberfläche des Bereichs mit einem Teil des Halbleitersubstrats des ersten Leitfähigkeitstyps hat, 1/2 oder mehr.
Bei einem achten Aspekt der Erfindung beträgt bei dem vertikalen und grabenisolierten Gate-MOS-Halbleiterbauelement nach dem siebenten Aspekt der Erfindung die Summe der Längen, über die die Emitterbereiche des ersten Leitfähigkeitstyps in Kontakt mit dem Graben sind, 30% oder mehr der Summe der Längen der Gräben.
Bei einem neunten Aspekt der Erfindung ist ein grabenisolierter Gate-Bipolartransistor, der Folgendes aufweist: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps als Driftschicht; einen Basisbereich eines zweiten Leitfähigkeitstyps, der selektiv auf einer der Hauptflächen des Halbleitersubstrats des ersten Leitfähigkeitstyps ausgebildet ist; einen Emitterbereich des ersten Leitfähigkeitstyps, der selektiv auf der Oberfläche des Basisbereichs des zweiten Leitfähigkeitstyps ausgebildet ist; mehrere als gerade Linien ausgebildete Gräben, die parallel so angeordnet sind, dass eine Planarstruktur aus mehreren parallelen geraden Linien entsteht, wobei jeder Graben von der Oberfläche des Emitterbereichs des ersten Leitfähigkeitstyps so ausgebildet ist, dass er bis in das Halbleitersubstrat des ersten Leitfähigkeitstyps reicht und dabei den Basisbereich des zweiten Leitfähigkeitstyps durchdringt; eine Gate-Elektrode, die in jedem der Gräben ausgebildet ist, wobei eine Gate-Isolierschicht dazwischengeschichtet ist; eine Emitterelektrode, die einen Kontakt mit den Oberflächen des Basisbereichs des zweiten Leitfähigkeitstyps und des Emitterbereichs des ersten Leitfähigkeitstyps herstellt; eine Kollektorschicht des zweiten Leitfähigkeitstyps, die auf der anderen Hauptfläche des Halbleitersubstrats des ersten Leitfähigkeitstyps ausgebildet ist; eine Kollektorelektrode, die in Kontakt mit der Kollektorschicht ist; und eine Feldblendenschicht (field stop layer) des ersten Leitfähigkeitstyps, die zwischen der Driftschicht als Halbleitersubstrat des ersten Leitfähigkeitstyps und der Kollektorschicht des zweiten Leitfähigkeitstyps vorgesehen ist, wobei die Feldblendenschicht eine Konzentration an Unreinheiten hat, die höher als die der Driftschicht ist, und mit einer Diffusionstiefe von der anderen Hauptfläche ausgebildet ist, die 10 μm oder mehr beträgt, dadurch gekennzeichnet, dass der Transistor eine Struktur hat, bei der der Basisbereich des zweiten Leitfähigkeitstyps von mehreren der Gräben in einen ersten Bereich und einen zweiten Bereich geteilt wird, die Oberfläche des Basisbereichs in dem ersten Bereich direkt in Kontakt mit der Emitterelektrode kommt und die Oberfläche des Basisbereichs in dem zweiten Bereich in Kontakt mit der Emitterelektrode kommt, wobei eine Isolierschicht dazwischengeschichtet ist, damit ein Teil eines Stroms über den zweiten Bereich, der so ausgebildet ist, dass er einen Widerstand von weniger als 100 mΩ/cm² je Flächeneinheit hat, zu der Emitterelektrode fließen kann.
Bei einem zehnten Aspekt der Erfindung ist bei dem grabenisolierten Gate-Bipolartransistor nach dem neunten Aspekt der Erfindung die Struktur, die es einem Teil eines Stroms gestattet, über den zweiten Bereich zu der Emitterelektrode zu fließen, eine Struktur, bei der die Emitterelektrode über Öffnungen, die selektiv in der Isolierschicht auf der Oberfläche des zweiten Bereichs vorgesehen sind, mit der Oberfläche des zweiten Bereichs verbunden ist.
Bei einem elften Aspekt der Erfindung ist bei dem grabenisolierten Gate-Bipolartransistor nach dem neunten Aspekt der Erfindung die Struktur, die es einem Teil eines Stroms gestattet, über den zweiten Bereich zu der Emitterelektrode zu fließen, eine Struktur, bei der die Emitterelektrode mit einem Emitterdurchläufer verbunden ist, der jeweils außen an der Stirnseite des ersten Bereichs und des zweiten Bereichs angeordnet ist.
Bei einem zwölften Aspekt der Erfindung beträgt bei dem grabenisolierten Gate-Bipolartransistor nach dem zehnten Aspekt der Erfindung beim Auftreten eines Lawinendurchschlags im Ausschaltzustand ein Abstand zwischen der Kollektorschicht und einem Ende eines Raumladungsgebiets mindestens 10 μm oder mehr, wobei sich das Raumladungsgebiet in der Driftschicht von einem pn-Übergang zwischen dem ersten Bereich in dem Basisbereich des zweiten Leitfähigkeitstyps und der Driftschicht bis zu der Kollektorschicht erstreckt.
Bei einem dreizehnten Aspekt der Erfindung ist ein grabenisolierter Gate-Bipolartransistor, der Folgendes aufweist: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps als Driftschicht; einen Basisbereich eines zweiten Leitfähigkeitstyps, der selektiv auf einer der Hauptflächen des Halbleitersubstrats des ersten Leitfähigkeitstyps ausgebildet ist; einen Emitterbereich des ersten Leitfähigkeitstyps, der selektiv auf der Oberfläche des Basisbereichs des zweiten Leitfähigkeitstyps ausgebildet ist; mehrere als gerade Linien ausgebildete Gräben, die parallel so angeordnet sind, dass eine Planarstruktur aus mehreren parallelen geraden Linien entsteht, wobei jeder Graben von der Oberfläche des Emitterbereichs des ersten Leitfähigkeitstyps so ausgebildet ist, dass er zum Halbleitersubstrat des ersten Leitfähigkeitstyps reicht und dabei den Basisbereich des zweiten Leitfähigkeitstyps durchdringt; eine Gate-Elektrode, die in jedem der Gräben ausgebildet ist, wobei eine Gate-Isolierschicht dazwischengeschichtet ist; eine Emitterelektrode, die einen Kontakt mit den Oberflächen des Basisbereichs des zweiten Leitfähigkeitstyps und des Emitterbereichs des ersten Leitfähigkeitstyps herstellt; eine Kollektorschicht des zweiten Leitfähigkeitstyps, die auf der anderen Hauptfläche des Halbleitersubstrats des ersten Leitfähigkeitstyps ausgebildet ist; eine Kollektorelektrode, die in Kontakt mit der Kollektorschicht ist; und eine Feldblendenschicht des ersten Leitfähigkeitstyps, die zwischen der Driftschicht als Halbleitersubstrat des ersten Leitfähigkeitstyps und der Kollektorschicht des zweiten Leitfähigkeitstyps vorgesehen ist, wobei die Feldblendenschicht eine Konzentration an Unreinheiten hat, die höher als die der Driftschicht ist, und mit einer Diffusionstiefe von der anderen Hauptfläche ausgebildet ist, die 10 μm oder mehr beträgt, wobei die Emitterelektrode direkt in Kontakt mit der Oberfläche jedes Basisbereichs des zweiten Leitfähigkeitstyps kommt, der sich zwischen den benachbarten Gräben befindet, dadurch gekennzeichnet, dass beim Auftreten eines Lawinendurchschlags im Ausschaltzustand ein Abstand zwischen der Kollektorschicht und einem Ende eines Raumladungsgebiets mindestens 10 μm oder mehr beträgt, wobei sich das Raumladungsgebiet von einem pn-Übergang, der zwischen dem Basisbereich des zweiten Leitfähigkeitstyps und der Driftschicht ausgebildet ist, bis zu der Kollektorschicht erstreckt.
Bei einem vierzehnten Aspekt der Erfindung hat bei dem grabenisolierten Gate-Bipolartransistor nach dem neunten oder dreizehnten Aspekt der Erfindung die Feldblendenschicht eine Konzentration an Unreinheiten von weniger als 1 × 10¹⁶ cm^–3.
Bei einem fünfzehnten Aspekt der Erfindung hat bei dem grabenisolierten Gate-Bipolartransistor nach dem vierzehnten Aspekt der Erfindung die Feldblendenschicht eine Konzentration an Unreinheiten von 1 × 10¹² cm^–3 oder mehr in ihrem Nicht-Raumladungsgebiet, das sich zwischen der Kollektorschicht und einem Ende eines Raumladungsgebiets befindet, das sich in der Driftschicht von einem pn-Übergang, der zwischen dem Basisbereich des zweiten Leitfähigkeitstyps und der Driftschicht ausgebildet ist, bis zu der Kollektorschicht erstreckt, wenn ein Lawinendurchschlag im Ausschaltzustand auftritt.
Bei einem sechzehnten Aspekt der Erfindung ist bei dem grabenisolierten Gate-Bipolartransistor nach dem fünfzehnten Aspekt der Erfindung die Lebensdauer der Träger in der Driftschicht länger als 1 μs.
Bei einem siebzehnten Aspekt der Erfindung haben bei dem grabenisolierten Gate-Bipolartransistor nach dem sechzehnten Aspekt der Erfindung bei einem Transistor mit einer Durchschlagspannungsklasse von 600 V der spezifische Widerstand ρ (Ωcm) und die Dicke tn^– (μm) des Halbleitersubstrats des ersten Leitfähigkeitstyps eine Beziehung, die mit der folgenden Formel (1) dargestellt wird: tn– > 5ρ – 90 (1).
Bei einem achtzehnten Aspekt der Erfindung haben bei dem grabenisolierten Gate-Bipolartransistor nach dem sechzehnten Aspekt der Erfindung bei einem Transistor mit einer Durchschlagspannungsklasse von 1200 V der spezifische Widerstand ρ (Ωcm) und die Dicke tn^– (μm) des Halbleitersubstrats des ersten Leitfähigkeitstyps eine Beziehung, die mit der folgenden Formel (2) dargestellt wird: tn– > 4ρ – 110 (2).
Bei einem neunzehnten Aspekt der Erfindung haben bei dem grabenisolierten Gate-Bipolartransistor nach dem sechzehnten Aspekt der Erfindung bei einem Transistor mit einer Durchschlagspannungsklasse von 600 V der spezifische Widerstand ρ (Ωcm) und die Dicke tn^– (μm) des Halbleitersubstrats des ersten Leitfähigkeitstyps eine Beziehung, die mit der folgenden Formel (3) dargestellt wird: tn– > 3ρ – 180 (3).
Nach einem zwanzigsten Aspekt der Erfindung haben bei dem Transistor nach dem sechzehnten Akspekt bei einem Transistor der Durchschlagsspannungsklasse V_max der spezifische Widerstand ρ (Ω cm) und die Dicke tn^– (μm) des Halbleitersubstrats des ersten Leitfähigkeitstyps eine Beziehung haben, die mit der folgenden Formel (4) dargestellt wird: ND(tn– + 0,033Vmax + 70) > 1,54·1018Vmax –0,299 (4),wobei die Korrelation zwischen dem spezifischen Widerstand und einer Verunreinigungskonzentration (Dichte) in dem Substrat des ersten Leitfähigkeitstyps N_D folgende Beziehung aufweist: ρ·ND ≈ 4,59·1016.
Erfindungsgemäß kann ein grabenisoliertes Gate-MOS-Halbleiterbauelement zur Verfügung gestellt werden, das einen niedrigen Einschaltwiderstand, eine hohe Stromdichte und ein großes Durchschlagsperrvermögen bei einem Lawinendurchschlag hat, um einer Sprungspannung im Ausschaltzustand entgegenzuwirken.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist eine Schnittansicht, die den Hauptteil eines Siliciumsubstrats bei dem Schritt der Herstellung in dem Herstellungsprozess eines Graben-IGBT nach Beispiel 1 der Erfindung zeigt.
2 ist eine Schnittansicht, die den Hauptteil des Siliciumsubstrats in einem Zustand zeigt, in dem in dem Schritt, der sich an den in 1 gezeigten Schritt anschließt, Gräben darin ausgebildet werden.
3 ist eine Schnittansicht, die den Hauptteil des Siliciumsubstrats in einem Zustand zeigt, in dem in dem Schritt, der sich an den in 2 gezeigten Schritt anschließt, eine Oxidschicht als Gate-Isolierschicht auf der Oberseite des Substrats und in jedem der Gräben ausgebildet wird und eine Gate-Elektrode in jedem der Gräben vergraben wird.
4 ist eine Schnittansicht, die den Hauptteil des Siliciumsubstrats in einem Zustand zeigt, in dem in dem Schritt, der sich an den in 3 gezeigten Schritt anschließt, die Oxidschicht auf der Oberseite des Substrats entfernt wird.
5A ist eine Schnittansicht, die den Hauptteil des Siliciumsubstrats in einem Zustand zeigt, in dem in dem Schritt, der sich an den in 4 gezeigten Schritt anschließt, p-Diffusionsbereiche auf der Oberseite des Substrats ausgebildet werden.
5B ist eine Draufsicht, die das Siliciumsubstrat in dem in 5A gezeigten Schritt zeigt.
6A ist eine Schnittansicht, die den Hauptteil des Siliciumsubstrats in einem Zustand zeigt, in dem in dem Schritt, der sich an den in den 5A und 5B gezeigten Schritt anschließt, p⁺-Bodybereiche auf der Oberseite des Substrats ausgebildet werden.
6B ist eine Draufsicht, die das Siliciumsubstrat in dem in 6A gezeigten Schritt zeigt.
7A ist eine Schnittansicht, die den Hauptteil des Siliciumsubstrats in einem Zustand zeigt, in dem in dem Schritt, der sich an den in den 6A und 6B gezeigten Schritt anschließt, n⁺-Emitterbereiche auf der Oberseite des Substrats ausgebildet werden.
7B ist eine Draufsicht, die das Siliciumsubstrat in dem in 7A gezeigten Schritt zeigt.
8A ist eine Schnittansicht, die den Hauptteil des Siliciumsubstrats in einem Zustand zeigt, in dem in dem Schritt, der sich an den in den 7A und 7B gezeigten Schritt anschließt, eine Isolierschicht auf der gesamten Oberfläche des Siliciumsubstrats abgeschieden wird, Emitterkontaktlöcher in der Isolierschicht vorgesehen werden und eine Emitterelektrode auf der gesamten Oberfläche ausgebildet wird.
8B ist eine teilweise abgeschnittene Draufsicht, die das Siliciumsubstrat in dem in 8A gezeigten Schritt zeigt.
9 ist eine Schnittansicht, die den Hauptteil des Siliciumsubstrats in einem Zustand zeigt, in dem in dem Schritt, der sich an den in den 8A und 8B gezeigten Schritt anschließt und mit dem der vertikale und Graben-IGBT auf der Waferstufe fertiggestellt wird, eine n-Pufferschicht, eine p-Kollektorschicht und eine Kollektorelektrode ausgebildet werden.
10 ist eine perspektivische Schnittansicht, die den Graben-IGBT nach Beispiel 1 der Erfindung zeigt.
11-1 ist eine Schnittansicht eines Querschnitts A von 10.
11-2 ist eine Schnittansicht eines Querschnitts B von 10.
11-3 ist eine Schnittansicht eines Querschnitts C von 10.
12 ist eine Draufsicht, die den Hauptteil der Gräben und eines ersten und zweiten Zwischen-Gräben-Oberflächenbereichs des Graben-IGBT nach Beispiel 1 der Erfindung zeigt.
13 ist eine Draufsicht, die den Hauptteil der Gräben und eines ersten und zweiten Zwischen-Gräben-Oberflächenbereichs des Graben-IGBT nach Beispiel 1 der Erfindung zeigt, wobei der zweite Zwischen-Gräben-Oberflächenbereich von dem in 12 gezeigten verschieden ist.
14 ist eine Schnittansicht, die die Struktur eines Beispiels 1 eines herkömmlichen Graben-IGBT zeigt.
15 ist eine perspektivische Schnittansicht, die die Struktur eines Beispiels 2 eines herkömmlichen Graben-IGBT zeigt.
16-1 ist eine Schnittansicht eines Querschnitts A, der in 15 gezeigt ist.
16-2 ist eine Schnittansicht eines Querschnitts B, der in 15 gezeigt ist.
16-3 ist eine Schnittansicht eines Querschnitts C, der in 15 gezeigt ist.
17 ist ein Äquivalentstromkreis, der einen typischen IGBT und seine Gate-Schaltung zeigt.
18 ist ein Diagramm, das einen Vergleich der Überspannungswellenformen des Kollektorstroms, der Kollektor-Emitter-Spannung und der Gate-Emitter-Spannung beim Ausschalten des IGBT nach Beispiel 1 der Erfindung mit denen der Beispiele 1 und 2 der herkömmlichen IGBTs zeigt, wobei die Abszissenachse die verstrichene Zeit angibt.
19 ist ein Diagramm, das einen Vergleich der Beziehung zwischen der maximalen Sprungspannung und dem Ausschaltverlust beim Ausschalten des IGBT nach Beispiel 1 der Erfindung mit denen der Beispiele 1 und 2 der herkömmlichen IGBTs zeigt.
20 ist ein Diagramm, das einen Vergleich der I-V-Kennlinie des IGBT nach Beispiel 1 der Erfindung mit denen der Beispiele 1 und 2 der herkömmlichen IGBTs zeigt.
21 ist ein Diagramm, das das Vorhandensein oder Fehlen eines Ausfalls eines IGBT der 600-V-Klasse, bei dem ein Lawinendurchschlag auftritt, in einer Beziehung zwischen dem spezifischen Substratwiderstand und der Substratdicke zeigt.
22 ist ein Diagramm, das das Vorhandensein oder Fehlen eines Ausfalls eines IGBT der 1200-V-Klasse, bei dem ein Lawinendurchschlag auftritt, in einer Beziehung zwischen dem spezifischen Substratwiderstand und der Substratdicke zeigt.
23 ist ein Diagramm, das das Vorhandensein oder Fehlen eines Ausfalls eines IGBT der 3300-V-Klasse, bei dem ein Lawinendurchschlag auftritt, in einer Beziehung zwischen dem spezifischen Substratwiderstand und der Substratdicke zeigt.
24 ist ein Diagramm, das die Verteilung der Konzentrationen (Dichten) an Unreinheiten in verschiedenen Schichten in dem Halbleitersubstrat eines IGBT zeigt, der zum Prüfen des Vorhandenseins oder Fehlens eines Ausfalls beim Auftreten einer Lawine verwendet wird, wobei auf der Abszissenachse der Abstand von der Oberfläche des Halbleitersubstrats in Dickenrichtung aufgetragen ist.
25 ist ein Schaltplan, der ein Messsystem zum Prüfen des Vorhandenseins oder Fehlens eines Ausfalls eines IGBT, bei dem ein Lawinendurchschlag auftritt, in einer Beziehung zwischen dem spezifischen Substratwiderstand und der Substratdicke in Abhängigkeit von der Durchschlagspannungsklasse des IGBT zeigt.
26A ist ein Diagramm, das Wellenformen der Kollektor-Emitter-Spannung V_CE und des Kollektorstroms I_C eines Bauelements der 1200-V-Klasse zeigt, wobei die Wellenfor men unter Verwendung des in 25 gezeigten Messsystems erhalten werden, wenn das Bauelement in einen Lawinendurchschlag-Zustand gerät, ohne dass es zu einem Ausfall kommt.
26B ist ein Diagramm, das Wellenformen der Kollektor-Emitter-Spannung V_CE und des Kollektorstroms I_C eines Bauelements der 1200-V-Klasse zeigt, dessen Oberflächenstruktur von der des in 26A gezeigten Bauelements verschieden ist, wobei die Wellenformen unter Verwendung des in 25 gezeigten Messsystems erhalten werden, wenn das Bauelement in einen Lawinendurchschlag-Zustand mit Ausfall gerät.
27A ist eine Schnittansicht, die die Verteilung der Dotierungskonzentrationen bei dem Bauelement in dem in 26A gezeigten Zustand zeigt.
27B ist eine Schnittansicht, die die Verteilung der inneren Elektronenkonzentrationen(-dichten) zeigt, unmittelbar bevor das Bauelement in dem in 26A gezeigten Zustand in den Lawinendurchschlag-Zustand gerät.
27C ist eine Schnittansicht, die eine Verteilung der inneren Elektronenkonzentrationen(-dichten) zeigt, unmittelbar nachdem das Bauelement in dem in 26A gezeigten Zustand in den Lawinendurchschlag-Zustand geraten ist.
28A ist eine Schnittansicht, die eine Verteilung der Dotierungskonzentrationen bei dem Bauelement in dem in 26B gezeigten Zustand zeigt.
28B ist eine Schnittansicht, die eine Verteilung der inneren Elektronenkonzentrationen(-dichten) zeigt, unmittelbar bevor das Bauelement in dem in 26B gezeigten Zustand in den Lawinendurchschlag-Zustand gerät.
28C ist eine Schnittansicht, die eine Verteilung der inneren Elektronenkonzentrationen(-dichten) zeigt, unmittelbar nachdem das Bauelement in dem in 26B gezeigten Zustand in den Lawinendurchschlag-Zustand geraten ist.
29A ist eine Schnittansicht, die den Hauptteil eines erfindungsgemäßen IGBT zeigt.
29B ist ein Diagramm, das den Kollektorstrom in Abhängigkeit von der Kollektorspannung bei einem Lawinendurchschlag des in 29A gezeigten IGBT zeigt.
30A ist eine Draufsicht, die den Hauptteil eines IGBT nach Beispiel 2 der Erfindung zeigt.
30B ist eine Schnittansicht entlang der Linie A-A von 30A.
30C ist eine Schnittansicht entlang der Linie B-B von 30A.
31A ist eine Draufsicht, die den Hauptteil eines IGBT nach Beispiel 4 der Erfindung zeigt.
31B ist eine Schnittansicht entlang der Linie A-A von 32A.
32A ist ein Diagramm, das die Verteilung der Löcherkonzentrationen(-dichten) für den Fall, dass der erfindungsgemäße IGBT in einen Lawinendurchschlag-Zustand gerät, zusammen mit dem Dotierungsprofil zeigt.
32B ist ein Diagramm, das die Verteilung der elektrischen Feldstärken für den Fall, dass der erfindungsgemäße IGBT in einen Lawinendurchschlag-Zustand gerät, zusammen mit dem Dotierungsprofil zeigt.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Nachstehend wird ein erfindungsgemäßes vertikales und grabenisoliertes Gate-MOS-Halbleiterbauelement unter Bezugnahme auf die Zeichnungen näher beschrieben. Solange die Erfindung nicht von ihrem Grundgedanken und Schutzumfang abweicht, ist sie nicht auf die nachstehend beschriebenen Beispiele beschränkt.
Die 1 bis 9 sind Schnittansichten, die den Hauptteil eines Halbleitersubstrats in der Reihenfolge der Herstellungsschritte in einem Herstellungsprozess eines Graben-IGBT nach Beispiel 1 der Erfindung zusammen mit teilweise vorhandenen
Draufsichten zeigen. 10 ist eine perspektivische Schnittansicht, die einen Graben-IGBT nach Beispiel 1 der Erfindung zeigt ein Elementarzellenbereich des vertikalen IGBT nach Beispiel 1 der Erfindung. Die 11-1 bis 11-3 sind Schnittansichten eines Querschnitts A, B bzw. C von 10. Die 12 und 13 sind Draufsichten, die jeweils den Hauptteil der Gräben und eines ersten und zweiten Zwischen-Gräben-Oberflächenbereichs des Graben-IGBT nach Beispiel 1 der Erfindung zeigen. 18 ist ein Diagramm, das einen Vergleich der Überspannungswellenformen des Kollektorstroms, der Kollektor-Emitter-Spannung und der Gate-Emitter-Spannung beim Ausschalten des IGBT nach Beispiel 1 der Erfindung mit denen der Beispiele 1 und 2 der herkömmlichen IGBTs zeigt, wobei die Abszissenachse die verstrichene Zeit angibt. 19 ist ein Diagramm, das einen Vergleich der Beziehung zwischen der maximalen Sprungspannung und dem Ausschaltverlust beim Ausschalten des IGBT nach Beispiel 1 der Erfindung mit denen der Beispiele 1 und 2 der herkömmlichen IGBTs zeigt. 20 ist ein Diagramm, das einen Vergleich der I-V-Kennlinie des IGBT nach Beispiel 1 der Erfindung mit denen der Beispiele 1 und 2 der herkömmlichen IGBTs zeigt.
Beispiel 1
Nachstehend wird das Beispiel 1 des erfindungsgemäßen vertikalen und grabenisolierten Gate-MOS-Halbleiterbauelements unter Bezugnahme auf die 1 bis 9 beschrieben. Im Beispiel 1 wird insbesondere ein Graben-IGBT mit einer Durchschlagspannung von 1200 V als Beispiel gewählt, und sein Herstellungsprozess wird beschrieben.
Zunächst wird wie bei dem herkömmlichen Bauelement ein n^–-Halbleiter-Siliciumsubstrat 11 als n^–-Basisbereich 11 hergestellt, wie in 1 gezeigt. Das n^–-Halbleiter-Siliciumsubstrat 11 hat eine Oberfläche, bei der die Richtung der Kristallebene (100) ist, und hat einen spezifischen Widerstand von 50 Ωcm. Auf der Oberfläche des Substrats 11 wird eine Resistmaskenstruktur zur Herstellung eines Schutzrings (nicht dargestellt) ausgebildet, p-Störionen werden implantiert, und nach dem Entfernen des Resists wird eine Wärmebehandlung durchgeführt. Auf diese Weise wird eine Schutzringschicht um einen Chip ausgebildet. Bei der Wärmebehandlung wird eine in 2 gezeigte Oxidschicht 30 ausgebildet, in der Öffnungen zum Ausbilden von Gräben fotolithografisch hergestellt werden. Dann wird, wie in 2 gezeigt, das Halbleitersubstrat 11 mit einer festgelegten Tiefe anisotrop gasgeätzt, wodurch Gräben 13 entstehen.
Im Beispiel 1 werden die Gräben 13 dadurch ausgebildet, dass in der Oxidschicht 30 Öffnungen vorgesehen werden, die in Draufsicht eine Struktur mit mehreren geraden Linien bilden, die einen Abstand von 4 μm voneinander haben (Abstand zwischen den Gräben) und jeweils eine Breite von 0,8 μm haben, und dass anisotropes reaktives Ionenätzen (reactive ion etching; RIE) senkrecht von der Oberfläche des Substrats 11 durchgeführt wird. Um auf jeder der geätzten Oberflächen die Defektschicht zu entfernen, die beim Herstellen der Gräben 13 in dem Siliciumsubstrat 11 entsteht, wird dann durch Opferoxidation zunächst eine Oxidschicht in jedem der Gräben 13 ausgebildet. Anschließend wird durch Entfernen der Oxidschicht die Defektschicht entfernt, die in Verbindung mit der Herstellung der einzelnen Gräben 13 ausgebildet wurde. Dann werden alle Oxidschichten in jedem der Elementarzellenbereiche auf einmal entfernt, und anschließend wird eine Gate-Isolierschicht 14 mit einer Schichtdicke von 140 nm bis 170 nm auf der Oberseite des Substrats 11 und der Innenseite jedes der Gräben 13 neu ausgebildet, wie in 3 gezeigt.
Anschließend wird, wie in 3 mit einer Strichlinie dargestellt ist, eine Polykristallines-Silicium-Schicht 15, die stark mit Störatomen (wie etwa Phosphoratomen oder Boratomen) dotiert ist, beispielsweise mit einer Schichtdicke von 0,5 bis 1,0 μm auf der gesamten Oberfläche des Substrats 11 mit einem CVD-Verfahren bei reduziertem Druck abgeschieden, wodurch jeder der Gräben 13 mit dem polykristallinem Silicium 15 gefüllt wird, das leitfähig gemacht worden ist (dotiertes polykristallines Silicium). Anschließend wird das dotierte polykristalline Silicium 15 beispielsweise durch anisotropes oder isotropes Gasätzen zurückgeätzt. Durch Unterbrechen des Ätzens des polykristallinen Siliciums 15 in dem Schritt, in dem die Oxidschicht 14 auf der Oberseite des Siliciumsubstrats 11 freigelegt wird, wird die in jedem der Gräben 13 vergrabene Gate-Elektrode 15 auf eine entsprechende Höhe eingestellt, wie in 3 gezeigt. Dabei wird das polykristalline Silicium 15 von der Oberseite des Grabens 13 dadurch abgetragen, dass es um eine Dicke zurückgeätzt wird, die ungefähr der Schichtdicke des polykristallinen Siliciums 15 entspricht, das auf der Oberfläche des Siliciumsubstrats 11 abgeschieden wird. Auf diese Weise wird die Gate-Elektrode 15 bis zu einer Tiefe in der Größenordnung von 100 bis 150 nm von der Oberseite des Grabens 13 geätzt.
Dann wird, wie in 4 gezeigt, die Oxidschicht 14 auf der Oberseite des Siliciumsubstrats 11 entfernt, sodass die Oberfläche des Siliciumsubstrats 11 freigelegt wird. Dabei sollte anisotrop geätzt werden, damit die Oxidschicht 14 auf der Seitenwand des Grabens 13 dick bleibt, ohne geätzt zu werden. Dadurch schließen die Oberflächen, die später zum Ausbilden eines p-Basisbereichs 12 (und eines p⁺-Bodybereichs 17) und eines n⁺-Emitterbereichs 16 ionenimplantiert werden, bündig miteinander ab. Der p-Basisbereich 12 muss nach der Herstellung der Gräben 13 ausgebildet werden. Dadurch kann die Diffusionstiefe des p-Basisbereichs 12 gering gehalten werden. Außerdem wird zweckmäßigerweise vermieden, dass beim Ausbilden der thermischen Oxidschicht Boratome in die Oxidschicht gelangen.
Dann wird, wie in 5A gezeigt, eine thermische Oxidschicht 14a mit einer Dicke ausgebildet, die es Borionen oder Arsenidionen gestattet, ausreichend hindurchzugelangen, beispielsweise 20 nm bis 50 nm. Wie in 5A und 5B, die eine Draufsicht des in 5A gezeigten Substrats ist, gezeigt ist, werden beispielsweise durch Ionenimplantation mit einer Beschleunigungsspannung in der Größenordnung von 50 keV, einer Dosis in der Größenordnung von 1 × 10¹³ cm^–2 bis 5 × 10¹⁴ cm ² und einer Thermodiffusionsbehandlung bei einer Temperatur in der Größenordnung von 1100°C in einem Teil des Elementarzellenbereichs ein p-Diffusionsbereich, der ein p-Basisbereich 12a ist, und ein p-Diffusionsbereich ausgebildet, der ein Floating-p-Bereich 12b ist. Durch Einstellen der Dosis kann der Schwellenwert der Gate-Spannung eines MOS-Halbleiterbauelements bei Raumtemperatur auf eine Größenordnung von 6 V eingestellt werden.
Im Beispiel 1 wird in einem ersten Zwischen-Gräben-Oberflächenbereich als Oberflächenbereich, in dem die Oberflächen der p-Basisbereiche 12a und die Oberflächenbereiche des Halbleitersubstrats 11 abwechselnd in Längsrichtung zwischen den Gräben 13 angeordnet sind, ein Wiederholungsabstand (Z_unit), der die Summe aus der Länge des Oberflächenbereichs des p-Basisbereichs 12a, in den Borionen implantiert werden, und der Länge des Oberflächenbereichs des Halbleitersubstrats 11 ist, in den keine Borionen implantiert werden, mit 100 μm angesetzt. Das Verhältnis der Länge des Emitterbereichs, der später in dem p-Basisbereich 12a ausgebildet wird, in dem Borionen implantiert werden, zu dem Wiederholungsabstand wird als R_emitter bezeichnet (die Länge der Seite, mit der der Emitterbereich in Kontakt mit dem Graben ist, zu dem Wiederholungsabstand) und beträgt 60%. Das heißt, die Länge des p-Basisbereichs 12a wird mit 60 μm angesetzt. Darüber hinaus werden ein zweiter Zwischen-Gräben-Oberflächenbereich als Oberflächenbereich des Floating-p-Bereichs 12b, in dessen Oberfläche Borionen zwischen den Gräben 13 implantiert werden, und der erste Zwischen-Gräben-Oberflächenbereich in Querrichtung der Gräben 13 auf der Planarstruktur aus mehreren parallelen Gräben 13 auf der Oberfläche des Halbleiters 11 abwechselnd angeordnet.
Anschließend wird ein p⁺-Bodybereich 17 in dem Oberflächenbereich des p-Basisbereichs 12a mit einer Planarstruktur ausgebildet, die als Draufsicht in 6B gezeigt ist. Der p⁺-Bodybereich 17 wird dadurch ausgebildet, dass eine Resistmaske auf der Oberfläche des Halbleitersubstrats 11 vorgesehen wird, eine Öffnung in der Resistmaske in dem Teil, der der p⁺-Bodybereich 17 sein soll, fotolithografisch hergestellt wird und eine Borionen-Implantation mit einer Beschleunigungsspannung in der Größenordnung von 100 keV, einer Dosis in der Größenordnung von 1 × 10¹⁵ cm^–2 bis 5 × 10¹⁵ cm^–2 und einer Thermodiffusionsbehandlung bei einer Temperatur in der Größenordnung von 1000°C durchgeführt wird. Bei diesem Beispiel 1 wurde der p⁺-Bodybereich 17, in den Borionen implantiert werden, mit einer Länge in Längsrichtung des Grabens 13 von 65 μm, 60% (R_emitter) des Wiederholungsabstands (Z_unft) von etwa 100 μm mit einer zusätzlichen Länge von 5 μm und einer kleinsten Breite in Querrichtung des Grabens 13 von 1 μm ausgebildet, sodass der Teil mit der kleinsten Breite in dem Mittelteil zwischen den Gräben 13 liegt.
Anschließend wird, wie in den 7A und 7B gezeigt, erneut eine Resistmaske 23 auf der Oberfläche des Halbleitersubstrats 11 vorgesehen, und in der Resistmaske 23 wird eine Öffnung fotolithografisch hergestellt. Dann wird durch Durchführen einer anschließenden Arsen(As)-Ionenimplantation und Wärmebehandlung der n⁺-Emitterbereich 16 ausgebildet. Das Verhältnis R_emitter der Länge in Längsrichtung des Grabens 13 des Emitterbereichs 16 zu dem Wiederholungsabstand (Länge) wurde mit 60% angesetzt. Die Ionenimplantation zum Ausbilden des Emitterbereichs 16 wird beispielsweise mit einer Beschleunigungsspannung in der Größenordnung von 100 keV bis 200 keV und einer Dosis in der Größenordnung von 1 × 10¹⁵ cm^–2 bis 5 × 10¹⁵ cm^–2 durchgeführt, wie mit den Pfeilen in 7A angegeben.
Anschließend wird, wie in den 8A und 8B gezeigt, eine Isolierschicht 18 aus einem Material wie Borphosphorsilicatglas (BPSG) auf der gesamten Oberfläche des Substrats 11 abgeschieden. Dadurch entsteht auf der Gate-Elektrode 15 in dem Graben 13 die Isolier schicht 18, die eine darauf abgeschiedene Emitterelektrode 19 gegen die Gate-Elektrode 15 isoliert. Die Isolierschicht 18 wird fotolithografisch strukturgeätzt, um ein Emitter-Kontaktloch 40 zu öffnen, das den Emitterbereich 16 und den p⁺-Bodybereich 17 an der Oberfläche des Substrats 11 freilegt. Dabei ist die Länge der Öffnung des Emitter-Kontaktlochs 40 in Längsrichtung des Grabens 13 größer als die Länge des Emitterbereichs 16 in Längsrichtung des Grabens 13. Beispielsweise ist, wie in 12-1 gezeigt, im Beispiel 1 die Länge der Öffnung des Emitter-Kontaktlochs 40 in Längsrichtung des Grabens 13 um 4 μm größer als die Länge des Emitterbereichs 16, die 60% des Wiederholungsabstands (100 μm) beträgt. Das heißt, die Länge beträgt ungefähr 100 μm (Z_unit) × 60% (R_emitter) + 4 μm = 64 μm. Ebenso wurde die Breite der Öffnung des Emitter-Kontaktlochs 40 in Querrichtung des Grabens 13 mit 1 μm angesetzt.
Anschließend wurde metallisches Material, wie etwa eine Aluminiumschicht, durch Zerstäuben auf der Oberfläche des Substrats 11 abgeschieden. Die abgeschiedene Metallschicht wurde dann fotolithografisch strukturiert und anschließend wärmebehandelt, wodurch eine metallische Elektrodenschicht als Emitterelektrode 19 (8A) auf der gesamten Oberfläche des Elementarzellenbereichs entstand. Außerdem wurde an der Emitterelektrode 19 eine Passivierungsschicht, wie etwa eine Polyimidschicht (nicht dargestellt), auf der gesamten Oberfläche eines Chips abgeschieden.
Dann wurde das Halbleitersubstrat 11 durch Polieren, das von der anderen Hauptfläche aus erfolgte, auf eine festgelegte Dicke (in der Größenordnung von 120 μm bis 140 μm) verdünnt. Anschließend wurden, wie in 9 gezeigt, auf der anderen Hauptfläche, die poliert worden ist, eine n-Pufferschicht (oder eine n-Leuchtfeldblendenschicht) 50 und eine p-Kollektorschicht 51 durch Ionenimplantation und Wärmebehandlung ausgebildet, bevor eine Kollektorelektrode 22 hergestellt wurde, mit der ein Vertikalgraben-IGBT auf der Waferstufe fertiggestellt wird. Hier wurde bei einigen Formen von IGBTs keine n-Pufferschicht (oder n-Leuchtfeldblendenschicht) 50 ausgebildet. Außerdem kann für das Halbleitersubstrat, das dem Herstellungsprozess zugeführt wird, auch ein n^–/n⁺⁺/p⁺⁺-Substrat verwendet werden, ohne dass die n-Pufferschicht 50 und die p-Kollektorschicht 51 durch Ionenimplantation und Wärmebehandlung ausgebildet werden.
Es ist vorauszusehen, dass wie bei einem Bauelement, das mit dem herkömmlichen Verfahren hergestellt wird, bei dem vorstehend beschriebenen Herstellungsprozess die Gate-Elektrode 15 von dem Emitterbereich 16 getrennt wird. Daher muss der Emitterbereich 16 relativ lange wärmebehandelt werden. In diesem Fall wird die Konzentration an Unreinheiten in dem Emitterbereich 16 verringert, sodass es gelegentlich zu Schwierigkeiten beim Herstellen des ohmschen Kontakts zwischen der Emitterelektrode 19 als Metallelektrode und dem Emitterbereich 16 kommt. In diesem Fall wird der Emitterbereich 16 so hergestellt, dass der Prozess in zwei Schritte unterteilt wird, wodurch der Emitterbereich 16 eine hohe Oberflächen-Konzentration an Unreinheiten erhalten kann, die den ohmschen Kontakt erleichtert. Und zwar wird nach der Herstellung des p-Basisbereichs 12 ein erster Abschnitt des n⁺-Emitterbereichs 16 ausgebildet, bevor der p-Bodybereich 17 ausgebildet wird und eine Resistmaske auf dem Abschnitt vorgesehen wird, um einen zweiten Abschnitt des n⁺-Emitterbereichs 16 auszubilden. Außerdem wird in dem Teil, der der zweite Abschnitt des n⁺-Emitterbereichs 16 wird, eine Öffnung in der Resistmaske fotolithografisch hergestellt. Durch Durchführen einer Ionenimplantation beispielsweise mit Arsenidionen in die Öffnung und anschließende Wärmebehandlung entsteht der n⁺-Emitterbereich 16. Dadurch entsteht eine Struktur, die den ohmschen Kontakt zwischen dem n⁺-Emitterbereich 16 und der Metallelektrode problemlos herstellt.
Die Oberflächenstruktur der Elementarzelle im Beispiel 1 der Erfindung hat die in der Draufsicht von 12 angegebenen Abmessungen, wenn das Verhältnis R_emitter der Länge des n⁺-Emitterbereichs 16 mit 60% angesetzt wird. 13 ist eine Draufsicht, die eine Planarstruktur zeigt, bei der der zweite Zwischen-Gräben-Oberflächenbereich von 12 direkt mit dem Halbleitersubstrat 11 ausgebildet ist, ohne dass der Floating-p-Bereich 12b ausgebildet wird. Beide sind die Planarstrukturen in den Hauptteilen der IGBTs nach dem ersten Aspekt der Erfindung.
In 18 sind die Wellenformen des Kollektorstroms, der Kollektor-Emitter-Spannung und der Gate-Emitter-Spannung beim Ausschalten des Vertikalgraben-Gate-MOS-Leistungsbauelements nach Beispiel 1 der Erfindung, das die in 12 gezeigte Planarstruktur hat, für den Fall gezeigt, dass die Stromdichte des Bauelements 333 A/cm² beträgt. In 18 sind auch die Wellenformen derjenigen IGBTs mit der in 13 gezeigten herkömmlichen Struktur (Beispiel 1 des herkömmlichen Bauelements) gezeigt. In einer Serie von Symbolen an der Abszissenachse von 18 bedeutet beispielsweise „4.0E-06" 4,0 × 10^–6, wobei die Zahlen nach dem Buchstaben E die Potenz von 10 angeben. Das Gleiche gilt für andere ähnliche Symbole.
Wie aus 18 hervorgeht, wird im Gegensatz zu den Sprungspannungen bei den IGBTs mit herkömmlichen Strukturen, die 300 V (bei der Struktur von Beispiel 1 des herkömmlichen Bauelements) und 450 V (bei der Struktur von Beispiel 2 des herkömmlichen Bauelements) betragen, bei dem IGBT nach Beispiel 1 der Erfindung die Sprungspannung auf 200 V oder weniger gedrückt. Zum Einstellen der Sprungspannung wird in der Regel die Methode des Änderns des Gate-Widerstands gewählt.
Der Nachteil besteht jedoch darin, dass der Ausschaltverlust zunimmt, wenn der Gate-Widerstand erhöht wird. Die Ergebnisse einer Untersuchung zur Korrelation zwischen der maximalen Sprungspannung und dem Ausschaltverlust beim Ändern der Schaltgeschwindigkeit durch Ändern des Gate-Widerstands sind in 19 dargestellt, die ein Diagramm ist, das einen Vergleich der Beziehung zwischen der maximalen Sprungspannung und dem Ausschaltverlust beim Ausschalten des IGBT nach Beispiel 1 der Erfindung mit denen der Beispiele 1 und 2 der herkömmlichen IGBTs zeigt. Es ist zu erkennen, dass auch dann, wenn der Gate-Widerstand geändert wird, das Bauelement nach Beispiel 1 der Erfindung Eigenschaften zeigt, die denen der Beispiele 1 und 2 der herkömmlichen Bauelemente entsprechen oder besser als diese sind.
In 20, die ein Diagramm ist, das einen Vergleich der I-V-Kennlinie des IGBT nach Beispiel 1 der Erfindung mit denen der Beispiele 1 und 2 der herkömmlichen IGBTs zeigt, gestattet die I-V-Kennlinie des IGBT nach Beispiel 1 der Erfindung die Realisierung einer Einschaltspannung, die ungefähr gleich der der Beispiele 1 und 2 der herkömmlichen Bauelemente oder kleiner als diese ist.
Mit dem vorstehend beschriebenen vertikalen und grabenisolierten Gate-MOS-Halbleiterbauelement nach Beispiel 1 der Erfindung können eine hohe Stromdichte, eine niedrige Einschaltspannung und eine Unterdrückung der Sprungspannung beim Ausschalten gleichzeitig realisiert werden. Das geschieht durch ein stark vereinfachtes Verfahren, ohne die Anzahl der Prozessschritte zu erhöhen.
Nachstehend werden die grabenisolierten Gate-Bipolartransistoren (IGBTs) nach den Beispielen 2, 3 und 4 unter Bezugnahme auf die Zeichnungen näher beschrieben. In der folgenden Beschreibung bedeutet der Begriff, der einfach mit „Konzentration (oder Dichte)" umschrieben ist, „Konzentration (oder Dichte) an Unreinheiten".
Die 21 bis 23 sind Diagramme, die das Vorhandensein oder Fehlen eines Ausfalls eines IGBT, bei dem ein Lawinendurchschlag auftritt, in einer Beziehung zwischen dem spezifischen Substratwiderstand und der Substratdicke nach der Durchschlagspannungsklasse des IGBT zeigen. 24 ist ein Diagramm, das die Verteilung der Konzentrationen (Dichten) an Unreinheiten in verschiedenen Schichten in dem Halbleitersubstrat eines IGBT zeigt, der zum Prüfen des Vorhandenseins oder Fehlens eines Ausfalls beim Auftreten einer Lawine verwendet wird, wobei auf der Abszissenachse der Abstand von der Oberfläche des Halbleitersubstrats in Dickenrichtung aufgetragen ist. 25 ist ein Schaltplan, der ein Messsystem zum Prüfen des Vorhandenseins oder Fehlens eines Ausfalls eines IGBT, bei dem ein Lawinendurchschlag auftritt, in einer Beziehung zwischen dem spezifischen Substratwiderstand und der Substratdicke nach der Durchschlagspannungsklasse des IGBT zeigt. 26A ist ein Diagramm, das Wellenformen der Kollektor-Emitter-Spannung V_CE und des Kollektorstroms I_C eines Bauelements der 1200-V-Klasse zeigt, die unter Verwendung des in 25 gezeigten Messsystems erhalten werden, wenn das Bauelement in einen Lawinendurchschlag-Zustand gerät, ohne dass es zu einem Ausfall kommt. 26B ist ein Diagramm, das Wellenformen der Kollektor-Emitter-Spannung V_CE und des Kollektorstroms I_C eines Bauelements der 1200-V-Klasse zeigt, dessen Oberflächenstruktur von der des in 26A gezeigten Bauelements verschieden ist, wobei die Wellenformen unter Verwendung des in 25 gezeigten Messsystems erhalten werden, wenn das Bauelement in einen Lawinendurchschlag-Zustand mit Ausfall gerät. Die 27A bis 27C sind Schnittansichten, die die Verteilung der Dotierungskonzentrationen in dem Bauelement in dem in 26A gezeigten Zustand, die Verteilung der inneren Elektronenkonzentrationen(-dichten), unmittelbar bevor das Bauelement in dem in 26A gezeigten Zustand in den Lawinendurchschlag-Zustand gerät, bzw. die Verteilung der inneren Elektronenkonzentrationen(-dichten) zeigen, unmittelbar nachdem das Bauelement in dem in 26A gezeigten Zustand in den Lawinendurchschlag-Zustand geraten ist. Die 28A bis 28C sind Schnittansichten, die die Verteilung der Dotierungskonzentrationen in dem Bauelement in dem in 26B gezeigten Zustand, die Verteilung der inneren Elektronenkonzentrationen(-dichten), unmittelbar bevor das Bauelement in dem in 26B gezeigten Zustand in den Lawinendurchschlag-Zustand gerät, bzw. die Verteilung der inneren Elektronenkonzentrationen(-dichten) zeigen, unmittelbar nachdem das Bauelement in dem in 26B gezeigten Zustand in den Lawinendurchschlag-Zustand geraten ist. 29A ist eine Schnittansicht, die den Hauptteil eines erfindungsgemäßen IGBT zeigt, und 29B ist ein Diagramm, das den Kollektorstrom in Abhängigkeit von der Kollektorspannung bei einem Lawinendurchschlag des in 29A gezeigten IGBT zeigt. 30A ist eine Draufsicht, die den Hauptteil eines IGBT nach Beispiel 2 der Erfindung zeigt, und die 30B und 30C sind Schnittansichten entlang der Linie A-A bzw. der Linie B-B von 30A. 31A ist eine Draufsicht, die den Hauptteil eines IGBT nach Beispiel 4 der Erfindung zeigt, und 31B ist eine Schnittansicht entlang der Linie A-A von 31A. 32A ist ein Diagramm, das die Verteilung der Löcherkonzentrationen(-dichten) für den Fall, dass der erfindungsgemäße IGBT in einen Lawinendurchschlag-Zustand gerät, zusammen mit dem Dotierungsprofil zeigt. 32B ist ein Diagramm, das die Verteilung der elektrischen Feldstärken für den Fall, dass der erfindungsgemäße IGBT in einen Lawinendurchschlag-Zustand gerät, zusammen mit dem Dotierungsprofil zeigt.
Bei einem IGBT, bei dem eine Struktur mit einer Driftschicht, die durch Vorsehen einer Leuchtfeldblendenschicht (field stop layer; nachstehend mit „FS-Schicht" abgekürzt) verdünnt wird, mit einer Graben-Gate-Struktur kombiniert ist, besteht das Problem, dass er bei einem Lawinendurchschlag leicht ausfällt. Eine Untersuchung zur Ursache des Problems zeigte, dass ein IGBT mit einer Graben-Gate-Struktur beim Auftreten eines Lawinendurchschlags einen negativen Widerstand hat und dass der negative Widerstand zum Ausfall des IGBT führt, wenn kurzzeitig ein Strom in der Größenordnung von mehreren Ampere fließt. Als Ursache für diese Erscheinung kann Folgendes angenommen werden. Und zwar führen Elektron-Loch-Paare, die durch den Lawinendurchschlag entstehen, dazu, dass ein parasitärer Transistor in dem IGBT so wirkt, dass er einen starken lokalen Lawinendurchschlag insbesondere in einem Bereich mit einer hohen elektrischen Feldstärke um einen Graben durch Träger verursacht, die aus der p-Kollektorschicht injiziert werden. Außerdem wirkt ein parasitärer Transistor des IGBT so, dass eine ungleichmäßige Arbeitsweise des Bauelements möglicherweise einen Teil der Ursache der Funktionsweise des parasitären Transistors darstellt, sodass der IGBT ausfallt. Es ist daher anzunehmen, dass der Ausfall dadurch vermieden werden kann, dass der Strom infolge des negativen Widerstands, der entsteht, wenn bei dem Bauelement ein Lawinendurchschlag in einem Bereich mit einer hohen elektrischen Feldstärke auftritt, effektiv verringert wird. Aufgrund dieser Annahme wurden die erfindungsgemäßen Beispiele 2, 3 entwickelt, die nachstehend erläutert werden.
Eine Untersuchung zum Strom bei einem Ausfall zeigte, dass der Anstieg des Stroms die folgenden beiden Ursachen haben kann:

1) Anstieg des Stroms beim Auftreten eines Lawinendurchschlags infolge der Spezifikation des Halbleitersubstrats und der Leuchtfeldblendenschicht (FS-Schicht) und
2) Anstieg des Stroms beim Auftreten eines Lawinendurchschlags infolge der Oberflächenstruktur eines IGBT.

Um den Ausfall durch den Anstieg des Stroms infolge der vorgenannten Ursache 1), also Anstieg des Stroms beim Auftreten eines Lawinendurchschlags infolge der Spezifikation des Halbleitersubstrats und der n-FS-Schicht, zu erklären, wurde der Lawinendurchschlag in der Beziehung zwischen dem spezifischen Substratwiderstand und der Substratdicke für die drei IGBT-Typen 600-V-Klasse, 1200-V-Klasse und 3300-V-Klasse untersucht, wobei die Ergebnisse in 21, 22 bzw. 23 gezeigt sind. Die ungefähren Profile der Dotierung mit Fremdatomen der n-FS-Schicht, der p-Kollektorschicht und der p-Basisschicht, die die IGBTs der drei Durchschlagspannungsklassen gemeinsam haben, sind in 24 gezeigt. In dem Diagramm bedeutet ein Symbol wie 1.0E + 13 an der Ordinatenachse 1,0 × 10¹³, wobei die Zahlen nach dem Buchstaben E die Potenz von 10 angeben (das Gleiche gilt für ähnliche Symbole in anderen Diagrammen). Besonders sorgfältig wurde die n-FS-Schicht ausgebildet, sodass ihre Spitzenkonzentration(-dichte), ab der die Trägermobilität abnimmt, 1 × 10¹⁶ cm^–3 oder weniger beträgt und ihre Diffusionstiefe 10 μm oder mehr beträgt. Der Grund wird später erläutert.
Die Schaltung des Messsystems, mit dem die IGBTs der drei Arten von Durchschlagspannungsklassen geprüft wurden, ist in 25 gezeigt. Bei dem System ist ein zu prüfendes IGBT-Bauelement 252 im Ausschaltzustand mit einem Hohe-Durchschlagspannungs-Bauelement 253 zum Umschalten parallelgeschaltet, und mit diesem sind eine Stromquelle 250 und ein Induktionsspule 251 in Reihe geschaltet. Durch das Ein- und Ausschalten des Hohe-Durchschlagspannungs-Bauelements 253 zum Umschalten wird eine Sprungspannung erzeugt, wenn das Bauelement 253 zum Umschalten ausgeschaltet wird, sodass eine Spannung angelegt werden kann, die größer als die Durchschlagspannung des zu prüfenden IGBT-Bauelements 252 ist. Dabei kann durch Ändern der Induktivität 252 der Strom beim Auftreten einer Lawine geändert werden.
Aus den 21 bis 23, die die Ergebnisse der Messungen mit der in 25 gezeigten Schaltung zeigen, geht hervor, dass die IGBTs aller Durchschlagspannungsklassen beim Auftreten eines Lawinendurchschlags alle leichter ausfallen, da der spezifische Widerstand ihrer Substrate höher wird und die Dicke ihrer Substrate geringer wird. Aus den 21 bis 23 geht auch hervor, dass die Bereiche, in denen kein Lawinendurchschlag verursacht wird, durch ρ und tn^– dargestellt sind, die den spezifischen Widerstand bzw. die Dicke des IGBT wie folgt angeben: bei dem Bauelement der 600-V-Klasse in einem Bereich von ungefähr tn^– > 5ρ – 90, bei dem Bauelement der 1200-V-Klasse in einem Bereich von ungefähr tn^– > 4ρ – 110 und bei dem Bauelement der 3300-V-Klasse in einem Bereich von ungefähr tn^– > 3ρ – 180. Somit kann mit einem IGBT, der mit einem spezifischen Substratwiderstand ρ und einer Substratdicke tn^– hergestellt wird, die so gewählt sind, dass sie die Bedingung für den Bereich erfüllen, der Ausfall beim Auftreten eines Lawinendurchschlags vermieden werden. Mit anderen Worten, wenn die Durchschlagspannungsklasse V_max (V) ist, die Konzentration (Dichte) in dem Substrat N_D (cm^–3) ist und die Substratdicke tn^– (μm) ist, können die Konzentration (Dichte) N_D in dem Substrat und die Substratdicke tn^– in einem Bereich gewählt werden, der wie folgt dargestellt wird: ND × (tn– + 0,033Vmax + 70) > 1,54 × 1018Vmax–0,299.
Hier wird die Korrelation zwischen dem spezifischen Widerstand und der Konzentration (Dichte) in dem Substrat durch Verwenden der folgenden Beziehung umgekehrt: ρ × ND ≈ 4,59 × 1016 cm–3.
Nachstehend wird der Grund erläutert, weshalb vorstehend dargelegt worden ist, dass die n-FS-Schicht sorgfältig ausgebildet wurde, sodass ihre Konzentration (Dichte) 1 × 10¹⁶ cm^–3 oder weniger beträgt und ihre Diffusionstiefe dabei 10 μm oder mehr beträgt. Die 33A und 33B sind Diagramme, die die Ergebnisse der Bauelement-Simulation der Verteilung der Löcherkonzentrationen(-dichten) bzw. der Verteilung der elektrischen Feldstärken zusammen mit dem Dotierungsprofil in Richtung der Dicke des Halbleitersubstrats unmittelbar nach dem Auftreten eines Lawinendurchschlags und in dem Fall zeigen, dass ein negativer Widerstand bei einem erfindungsgemäßen IGBT der 1200-V-Klasse auftritt.
33A zeigt den Fall, dass Minoritätsträger (Löcher) in einer Dicke von ca. 10 μm von der p-Kollektorschicht unmittelbar nach dem Auftreten eines Lawinendurchschlags injiziert werden. Die n-FS-Schicht, die mit einer Diffusionstiefe von 10 μm oder mehr ausgebildet wird, lässt jedoch die elektrische Feldstärke des erfindungsgemäßen Bauelements in einem Abschnitt, der flacher als die Tiefe von 10 μm ist, in der Minoritätsträger (Löcher) injiziert werden, null werden, wie in 33B gezeigt ist, einem Diagramm, das die Verteilung der elektrischen Feldstärken darstellt. Das zeigt, dass bei diesem IGBT eine Durchschlagspannung von 1200 V gehalten werden kann.
Wenn die Diffusionstiefe der n-FS-Schicht 10 μm oder weniger beträgt, wird die Funktion des Unterdrückens der Vergrößerung einer Verarmungsschicht durch die n-FS-Schicht unzureichend, was zu wesentlichen Durchgreifzuständen des p-Basisbereichs und der p-Kollektorschicht führt, wodurch die Durchschlagspannung des Bauelements stark verringert wird. Das führt dazu, dass das Bauelement einen hohen negativen Widerstand hat und in Verbindung damit ein Überstrom fließt, sodass es zu einem Lawinendurchschlag kommt.
Nachstehend wird die Ursache 2) erklärt, also für den Ausfall, der durch einen Anstieg des Stroms beim Auftreten eines Lawinendurchschlags infolge der Oberflächenstruktur eines IGBT verursacht wird. Die Ergebnisse der Untersuchung, die an dem IGBT der 1200-V-Klasse zum Ausfall beim Auftreten eines Lawinendurchschlags durchgeführt wurde, sind in den 26A und 26B gezeigt. 26A zeigt die Ergebnisse der Messung an einem IGBT der 1200-V-Klasse, der eine Oberflächenstruktur hat, bei der fast die gesamte Oberflä che eines p-Basisbereichs 152, der durch Dummy-Gräben 61 geteilt wird, in Kontakt mit einer Emitterelektrode 71 ist. Außerdem ist 26A ein Wellenform-Diagramm, das die Wellenformen der Kollektor-Emitter-Spannung V_CE und des Kollektorstroms I_C für den Fall zeigt, dass der spezifische Substratwiderstand des IGBT mit 55 Ωcm angesetzt wurde und seine Substratdicke mit 130 μm angesetzt wurde. Bei den in 26A gezeigten Ergebnissen ist kein Ausfall beim Auftreten eines Lawinendurchschlags zu beobachten (das ist darauf zurückzuführen, dass der spezifische Substratwiderstand und die Substratdicke so gewählt sind, dass sie in einem solchen Bereich liegen, dass es zu keinem Ausfall kommt, und dieser Bereich ist in 22 gezeigt).
Im Gegensatz dazu zeigt 26B die Ergebnisse der Messung bei einem IGBT der 1200-V-Klasse, der eine Oberflächenstruktur eines Typs hat, bei dem die Löcherkonzentration(-dichte) in der Nähe der Bauelement-Oberfläche in einer n-Basisschicht (Driftschicht) 51 dadurch erhöht wird, dass ein Floating-p-Bereich 152 in dem p-Basisbereich 52 teilweise getrennt vorgesehen wird. Der Floating-p-Bereich 152 wird durch eine Isolierschicht 62 von der Emitterelektrode 71 getrennt und wird zugleich durch Dummy-Graben 61 von einer Graben-Gate-Struktur 80 getrennt. Außerdem ist 26B ein Wellenform-Diagramm, das die Wellenformen der Kollektor-Emitter-Spannung V_CE und des Kollektorstroms I_C für den Fall zeigt, dass der spezifische Substratwiderstand des IGBT mit 55 Ωcm angesetzt wurde und seine Substratdicke mit 130 μm angesetzt wurde. Bei den in 26B gezeigten Ergebnissen ist die Erscheinung zu beobachten, dass bei einer Durchschlagspannung die Leistung des IGBT bis zum Ausfall beim Auftreten eines Lawinendurchschlags gemindert wird.
Die IGBTs als Prüf-Bauelemente, für die die Wellenformen der Kollektor-Emitter-Spannung V_CE und des Kollektorstroms I_C in den 26A und 26B gezeigt sind, haben gemeinsame Werte von 55 Ωcm für den spezifischen Substratwiderstand und von 130 μm für die Substratdicke, wobei nur ihre Oberflächenstrukturen unterschiedlich sind. Daher wird angenommen, dass der Ausfall bei einem Lawinendurchschlag seine Ursache in der Oberflächenstruktur des in der Prüfung verwendeten Bauelements hat, deren Ergebnisse in 26B gezeigt sind.
Die 27A, 27B und 27C sind Schnittansichten, die für den IGBT mit der in 26A gezeigten Oberflächenstruktur die Ergebnisse der Analysen mit Bauelement-Simulationen zur Verteilung der Dotierungskonzentrationen, zur Verteilung der Elektronenkonzentrationen(-dichten) unmittelbar vor dem Lawinendurchschlag bzw. zur Verteilung der Elektronenkonzentrationen(-dichten) unmittelbar nach dem Lawinendurchschlag zeigen. Die 28A, 28B und 28C sind Schnittansichten, die für den IGBT mit der in 26B gezeigten Oberflächenstruktur die Ergebnisse der Analysen mit Bauelement-Simulationen zur Verteilung der Dotierungskonzentrationen, zur Verteilung der Elektronenkonzentrationen(-dichten) unmittelbar vor dem Lawinendurchschlag bzw. zur Verteilung der Elektronenkonzentrationen(-dichten) unmittelbar nach dem Lawinendurchschlag zeigen. Die Oberflächenstruktur des in den 27A, 27B und 27C gezeigten IGBT ist eine Simulation der Oberflächenstruktur des Typs, bei dem ähnlich der in 26A gezeigten Oberflächenstruktur fast die gesamte Oberfläche des p-Basisbereichs 52, der durch Gräben geteilt ist, in Kontakt mit der Emitterelektrode 71 ist. Hingegen ist die Oberflächenstruktur des in den 28A, 28B und 28C gezeigten IGBT eine Simulation der Oberflächenstruktur des Typs, bei dem ähnlich der in 26B gezeigten Oberflächenstruktur der Floating-p-Bereich 152 vorgesehen ist, der durch die Gräben 61 geteilt ist und gleichzeitig gegen die Emitterelektrode 71 isoliert ist.
Wie aus dem Vergleich zwischen den in den 27A, 27B und 27C gezeigten Zuständen mit den in den 28A, 28B und 28C gezeigten Zuständen zu erkennen ist, verteilen sich bei dem in den 28A bis 28C gezeigten IGBT, bei dem der Floating-p-Bereich 152 durch die Dummy-Gräben 61 geteilt ist und gleichzeitig gegen die Emitterelektrode 71 isoliert ist, Träger (Elektronen), die beim Auftreten eines Lawinendurchschlags entstehen, bei einer größeren Menge weniger gleichmäßig, wie an der mit dem Bezugssymbol 81 bezeichneten Stelle angegeben ist, als Träger an einer Stelle, die mit dem Bezugssymbol 82 bei dem in 27C gezeigten IGBT bezeichnet ist. Außerdem ist bei dem in den 28A bis 28C ge zeigten IGBT der Strompfad auf den Bereich beschränkt, der in Kontakt mit der Emitterelektrode 71 ist. Daher ist gegenüber dem in 27A gezeigten IGBT, der eine Oberflächenstruktur des Typs hat, bei dem fast die gesamte Oberfläche des p-Basisbereichs 52, der durch Gräben geteilt ist, in Kontakt mit der Emitterelektrode 71 ist, festzustellen, dass sich der in den 28A bis 28C gezeigte IGBT in einem Zustand befindet, in dem eine größere Strommenge beim Auftreten einer Lawine erzeugt wird, der Strompfad schmaler ist und die Stromdichte höher ist. Daher fällt der IGBT beim Auftreten eines Lawinendurchschlags leicht aus. Daher müssen zur Vermeidung des Ausfalls beim Auftreten eines Lawinendurchschlags die Strompfade in dem Bauelement beim Auftreten eines Lawinendurchschlags einheitlich gemacht werden, wie die Strompfade bei dem in den 27A bis 27C gezeigten Bauelement. Es ist daher als wichtig anzusehen, dass das Bauelement 1) eine Struktur, bei der Strompfade in allen Bereichen zwischen benachbarten Gräben 61 vorgesehen sind, und 2) eine Struktur hat, bei der die Strompfade möglichst einheitlich sind, um die Stromkonzentration zu verringern.
Es wurde eine Untersuchung durchgeführt, um den IGBT mit einer Struktur, bei der der Floating-p-Bereich 152 so vorgesehen ist, dass er gegen die Emitterelektrode 71 isoliert ist, wobei die Isolierschicht 62 dazwischengeschichtet ist, als einen der erfindungsgemäßen IGBTs so zu verbessern, dass er eine Struktur hat, die keinen Ausfall beim Auftreten eines Lawinendurchschlags verursacht. Die Ergebnisse der Untersuchung sind in den 29A und 29B und Tabelle 1 gezeigt.
Und zwar wird durch Vorsehen einer lokalen Öffnung 63 in der Isolierschicht 62 eine Struktur bereitgestellt, bei der der Floating-p-Bereich 152 über die Öffnung 63 mit der Emitterelektrode 71 leitend verbunden wird, wobei der Lateralwiderstand des Floating-p-Bereichs 152 selbst als Äquivalentstromkreis zwischengeschaltet wird. Dadurch wird es möglich, die elektrische Potentialdifferenz über den Floating-p-Bereich 152 niedrig zu halten. Daher gibt es einen höchstzulässigen Wert bei der lateralen Komponente des Widerstands.
Tabelle 1 gibt die Ergebnisse der Untersuchung zur Größe der lateralen Widerstandskomponente (der Wert für die Flächeneinheit in dem aktiven Bereich des Bauelements), die zwischen den Floating-p-Bereich 152 und die Emitterelektrode 71 geschaltet werden soll, und die Situation des Ausfalls beim Auftreten eines Lawinendurchschlags an. Tabelle 1

Widerstandswert je Flächeneinheit (Ω/cm²) Anzahl von Ausfällen/Anzahl von Prüflingen

100 10/10

10 10/10

1 10/10

0,1 1/10

0,01 0/10

0,001 0/10

0,0001 0/10
Aus Tabelle 1 geht hervor, dass in dem Fall, dass zwischen dem Floating-p-Bereich 152 und der Emitterelektrode 71 ein kleiner Widerstand von 100 mΩ/cm² oder weniger, vorzugsweise von 10 mΩ/cm² oder weniger, je Flächeneinheit des aktiven Bereichs des Bauelements vorhanden ist, ein IGBT mit einer Oberflächenstruktur hergestellt werden kann, die keinen Ausfall beim Auftreten eines Lawinendurchschlags verursacht, auch wenn er einen durch die Gräben 61 geteilten Floating-p-Bereich 152 mit einer Isolierschicht zwischen der Emitterelektrode 71 hat.
In 30A ist eine Draufsicht des Hauptteils eines IGBT nach Beispiel 2 der Erfindung gezeigt, in 30B ist eine Schnittansicht entlang der Linie A-A von 30A gezeigt, und in 30C ist eine Schnittansicht entlang der Linie B-B von 30A gezeigt. In 31A ist eine Draufsicht des Hauptteils eines IGBT nach Beispiel 4 der Erfindung gezeigt, und in 31B ist eine Schnittansicht entlang der Linie A-A von 31A gezeigt.
Beispiel 2
In 30A, einer Draufsicht, die den Hauptteil eines IGBT nach Beispiel 2 zeigt, ist ein Bereich, der von einem Graben 61 mit einer streifenförmigen Planarstruktur umgeben ist, der Floating-p-Bereich 152. Wie in 30C, einer Schnittansicht entlang der Linie B-B von 30A gezeigt ist, sind Kontaktlöcher 63 in festen Abständen in der Isolierschicht 62 vorgesehen, die auf der Oberfläche des Floating-p-Bereichs 152 vorgesehen ist. Über die Kontaktlöcher 63 ist die Emitterelektrode 71 leitend mit dem Floating-p-Bereich 152 verbunden. Wie in 30A und in 30B, einer Schnittansicht entlang der Linie A-A von 30A, gezeigt ist, ist zwischen benachbarten Gräben 61, die jeweils ihren eigenen Floating-p-Bereich 152 umgeben, der p-Basisbereich 52 ausgebildet, in dessen Oberflächenschicht ein Emitterbereich 53 und ein p⁺-Bodybereich 54 mit einer hohen Konzentration ausgebildet sind. In der Isolierschicht 62 auf der Oberfläche der Bereiche 52, 53 und 54 sind Emitterkontaktlöcher 64 zum Herstellen des Kontakts der Bereiche 52, 53 und 54 mit der Emitterelektrode 71 vorgesehen.
Ein Teil des Hauptstroms von einer Kollektorelektrode 73 fließt über die Kontaktlöcher 63, die in festen Abständen in der Isolierschicht 62 ausgebildet sind, auch zu der Emitterelektrode 71. Dabei entspricht der Wert eines Spannungsabfalls, der von den Strömen verursacht wird, die in dem Floating-p-Bereich 152 in Querrichtung (parallel zu der Hauptebene des Substrats) zu den Kontaktlöchern 63 fließen, dem Wert des Widerstands R_s (Ω), der zwischen den Kontaktlöchern 63 entlang den Strompfaden in dem Floating-p-Bereich 152 vorhanden ist. Der Wert des Widerstands R_s (Ω) kann durch Multiplizieren des Werts des Widerstands je Flächeneinheit (Ω/cm²), d. h. des Werts des Flächenwiderstands, mit dem Wert des Abstands zwischen den Kontaktlöchern 63 ermittelt werden. Daher kann bei konstanter Spezifikation für den Floating-p-Bereich 152 die Größe des Widerstands R_s (Ω) durch Einstellen des Abstands zwischen den Kontaktlöchern eingestellt werden.
Wie in 30B, einer Schnittansicht entlang der Linie A-A von 30A, gezeigt ist, ist auf einer Unterseite eines Halbleitersubstrats (Driftschicht) 100 eine p-Kollektorschicht 56 vorgesehen, wobei eine n-FS-Schicht 55 mit einer Dicke von 10 μm oder mehr dazwischengeschichtet ist. Außerdem ist auf der Oberfläche der p-Kollektorschicht 56 die Kollektorelektrode 73 ausgebildet. Auf der oberen Hauptfläche des IGBT sind der p-Basisbereich 52 (ein erster Bereich) und der Floating-p-Bereich 152 (ein zweiter Bereich) durch die Gräben 61 voneinander getrennt. Auf der Oberfläche des Floating-p-Bereichs 152 ist die Isolierschicht 62 zum Isolieren des Floating-p-Bereichs 152 gegen die Emitterelektrode 71 vorgesehen.
Von der Oberfläche des p-Basisbereichs 52 sind der Emitterbereich 53 und der p⁺-Bodybereich 54 mit der hohen Konzentration zur Innenseite hin ausgebildet. Die Emitterelektrode 71 wird mit den Oberflächen des Emitterbereichs 53 und des p⁺-Bodybereichs 54 in gemeinsamen Kontakt gebracht. In dem Graben 61 ist eine Gate-Elektrode 72 vergraben, wobei eine Gate-Isolierschicht 60 dazwischengeschichtet ist. Die Oberfläche der Gate-Elektrode 72 ist durch die Isolierschicht 62 gegen die Emitterelektrode 71 isoliert.
In 30C, einer Schnittansicht entlang der Linie B-B von 30A, ist gezeigt, dass die Kontaktlöcher 63 in festen Abständen in der Isolierschicht 62 ausgebildet sind, die die Oberfläche des Floating-p-Bereichs 152 bedeckt, die an den Kontaktlöchern 63 in Kontakt mit der Emitterelektrode 71 ist. Ein Hauptstrom, der von der Kollektorelektrode 73 zu der Emitterelektrode 71 fließt, gelangt durch die Kontaktlöcher 63 in dem Bereich, der dem Abschnitt unter dem Floating-p-Bereich 152 für die Emitterelektrode 71 entspricht. Daher entstehen, wie in 30C gezeigt, Strompfade in der Richtung der Hauptebene direkt unter der Isolierschicht 62 zwischen den Kontaktlöchern 63. Entlang den Strompfaden liegt ein Widerstand vor, der von der Verteilung der Konzentrationen an Unreinheiten in dem Floating-p-Bereich 152 und dem Abstand zwischen den Kontaktlöchern 63 bestimmt wird.
Auf diese Weise kann dadurch, dass die Verteilung der Konzentrationen an Unreinheiten in dem Floating-p-Bereich 152 und der Abstand zwischen den Kontaktlöchern 63 so festgelegt werden, dass der Widerstand einen Wert hat, der kleiner als 100 mΩ/cm², vorzugsweise kleiner als 10 mΩ/cm², je Flächeneinheit in dem aktiven Bereich des Bauelements ist, auch bei einer Struktur, bei der eine Isolierschicht so vorgesehen ist, dass sie den Floating-p-Bereich 152 bedeckt, ein Ausfall des IGBT beim Auftreten eines Lawinendurchschlags vermieden werden.
Bei dem IGBT, der in 31A als Draufsicht und in 31B als Schnittansicht entlang der Linie A-A von 31A gezeigt ist, ist ein Emitterdurchläufer 65 an der Peripherie eines aktiven Abschnitts in der Nähe jedes Endes des IGBT-Chips in Längsrichtung des Grabens 61 vorgesehen. Bei der Struktur erhält jeder der Emitterdurchläufer 65 durch Einstellen der Konzentration (Dichte), oder des Flächenwiderstands (Ω/cm²), des Floating-p-Bereichs 152 und des Abstands zwischen den Emitterdurchläufern 65 eine Funktion, die der des Kontaktlochs 63 in dem Floating-p-Bereich 152 ähnlich ist.
Auf diese Weise kann auch dann, wenn ein IGBT eine Struktur hat, bei der keine Kontaktlöcher 63 in der Isolierschicht 62 in dem Floating-p-Bereich 152 ausgebildet sind – solange der IGBT eine Struktur wie bei den in den 30A bis 30C gezeigten IGBTs nach Beispiel 2 und 3 hat, bei der ein Strom in dem Floating-p-Bereich 152 in Querrichtung fließt, sodass er die Emitterelektrode erreicht – die Löcherdichte an der Oberseite der Driftschicht 51 direkt unter dem Floating-p-Bereich 152 problemlos erhöht werden, um die Einschaltspannung verringern zu können.
Bei den vorstehend beschriebenen Beispielen wird es bei einem IGBT, der eine Struktur mit einer n-FS-Schicht, deren Konzentration (Dichte) an Unreinheiten und Dicke eingestellt werden, und eine Lebensdauer von mehr als 1 μs hat, durch bloßes Auswählen eines entsprechenden spezifischen Widerstands des Halbleitersubstrats und einer Substratdicke möglich, einen Ausfall beim Auftreten eines Lawinendurchschlags zu vermeiden.
Wie vorstehend dargelegt worden ist, wird ein IGBT mit einer Struktur bereitgestellt, die einen Floating-p-Bereich hat, der von der Graben-Gate-Struktur durch Gräben getrennt ist und in einer Schicht unter der Emitterelektrode mit einer Isolierschicht dazwischen angeordnet ist. Durch Herstellen dieser Struktur kann der Einschaltwiderstand (Einschaltspannung) des IGBT verringert werden, wobei die Löcherkonzentration(-dichte) an der Oberseite erhöht wird. Außerdem werden bei diesem IGBT der Floating-p-Bereich und die Emitterelektrode vorzugsweise durch Zwischenschalten eines Widerstands verbunden, der einen festgelegten oder niedrigeren Wert hat. Durch Verbinden unter Zwischenschaltung eines niedrigen Widerstands von 100 mΩ/cm² oder weniger, vorzugsweise von 10 mΩ/cm² oder weniger, kann ein Ausfall beim Auftreten eines Lawinendurchschlags vermieden werden.
Die vorliegende Erfindung ist unter Bezugnahme auf ihre bevorzugten Ausführungsformen näher erläutert und beschrieben worden, aber Fachleuten dürfte klar sein, dass die vorstehenden und andere Änderungen der Form und der Einzelheiten vorgenommen werden können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

- JP 2001-308327 A [0004, 0004]
- US 6737705 B2 [0004, 0004]
- JP 2004-39838 A [0004]
- JP 2000-228519 A [0005, 0007]
- US 6380586 B2 [0005, 0007]
- DE 10004548 A [0005, 0007]
- JP 8-316479 A [0005]
- US 6221721 B2 [0005]

Claims

Vertikales und grabenisoliertes Gate-MOS-Halbleiterbauelement mit: – einem Halbleitersubstrat eines ersten Leitfähigkeitstyps; – einem Basisbereich eines zweiten Leitfähigkeitstyps, der selektiv auf einer der Hauptflächen des Halbleitersubstrats des ersten Leitfähigkeitstyps ausgebildet ist; – einem Emitterbereich des ersten Leitfähigkeitstyps, der selektiv auf der Oberfläche des Basisbereichs des zweiten Leitfähigkeitstyps ausgebildet ist; – einem Bodybereich des zweiten Leitfähigkeitstyps, der auf der Oberfläche des Basisbereichs des zweiten Leitfähigkeitstyps ausgebildet ist und in Kontakt mit dem Emitterbereich des ersten Leitfähigkeitstyps ist, wobei der Bodybereich eine Konzentration an Unreinheiten hat, die höher als die des Basisbereichs ist; – mehreren als gerade Linien ausgebildeten Gräben, die parallel so angeordnet sind, dass eine Oberflächenstruktur mit mehreren parallelen geraden Linien entsteht, wobei jeder Graben von der Oberfläche des Emitterbereichs des ersten Leitfähigkeitstyps mit einer Tiefe ausgebildet ist, die bis zum Halbleitersubstrat des ersten Leitfähigkeitstyps reicht und dabei den Basisbereich des zweiten Leitfähigkeitstyps durchdringt; – einer Gate-Elektrode, die in jedem der Gräben vergraben ist, wobei eine Gate-Isolierschicht dazwischenliegt; – und einer Emitterelektrode, die einen gemeinsamen leitenden Kontakt mit den Oberflächen des Emitterbereichs des ersten Leitfähigkeitstyps und des Bodybereichs des zweiten Leitfähigkeitstyps herstellt, dadurch gekennzeichnet, dass – in mehreren Bereichen auf der Oberfläche des Halbleitersubstrats, die jeweils zwischen benachbarten von mehreren der als gerade Linien ausgebildeten Gräben vorgesehen sind, die parallel angeordnet sind und eine Oberflächenstruktur mit mehreren der geraden Linien bilden, Folgendes enthalten ist: – mehrere erste Zwischen-Gräben-Oberflächenbereiche, in denen jeweils die Oberflächen der Basisbereiche des zweiten Leitfähigkeitstyps, auf denen jeweils der Emitterbereich des ersten Leitfähigkeitstyps und der Bodybereich des zweiten Leitfähigkeitstyps ausgebildet sind, und die Oberflächen von Bereichen jeweils mit einem Teil des Halbleitersubstrats des ersten Leitfähigkeitstyps abwechselnd entlang dem Graben in dessen Längsrichtung angeordnet sind, wobei die Emitterelektrode in gemeinsamem Kontakt mit den Oberflächen des Emitterbereichs des ersten Leitfähigkeitstyps und des Bodybereichs des zweiten Leitfähigkeitstyps ist; und – mehrere zweite Zwischen-Gräben-Oberflächenbereiche, die jeweils entlang dem Graben in dessen Längsrichtung mit einer der Oberflächen des Basisbereichs des zweiten Leitfähigkeitstyps oder der Oberfläche des Halbleitersubstrats des ersten Leitfähigkeitstyps ausgebildet sind.
Vertikales und grabenisoliertes Gate-MOS-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Oberfläche des Basisbereichs des zweiten Leitfähigkeitstyps, der in dem zweiten Zwischen-Graben-Oberflächenbereich ausgebildet ist, leitend mit der Emitterelektrode verbunden, wobei ein Widerstand in Form eines Äquivalentstromkreises zwischengeschaltet ist.
Vertikales und grabenisoliertes Gate-MOS-Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, dass der Widerstand, der zwischen den Basisbereich des zweiten Leitfähigkeitstyps und die Emitterelektrode geschaltet ist, kleiner als 100 mΩ/cm² ist.
Vertikales und grabenisoliertes Gate-MOS-Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die ersten Zwischen-Gräben-Oberflächenbereiche und die zweiten Zwischen-Gräben-Oberflächenbereiche abwechselnd angeordnet sind, wobei jeder der Gräben dazwischen liegt.
Vertikales und gabenisoliertes Gate-MOS-Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die ersten Zwischen-Gräben-Oberflächenbereiche und die zweiten Zwischen-Gräben-Oberflächenbereiche in feststehenden Abständen in Querrichtung des Grabens angeordnet sind.
Vertikales und gabenisoliertes Gate-MOS-Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, dass der feststehende Abstand in Querrichtung des Grabens 5 um oder weniger beträgt.
Vertikales und gabenisoliertes Gate-MOS-Halbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet, dass in der Längsrichtung des Grabens des ersten Zwischen-Gräben-Oberflächenbereichs das Verhältnis der Länge der Oberfläche des Emitterbereichs auf der Oberfläche des Basisbereichs des zweiten Leitfähigkeitstyps, über die der Emitterbereich in Kontakt mit dem Graben ist, zu einem Wiederholungsabstand zum Anordnen eines Bereichs, der eine Oberfläche des Basisbereichs des zweiten Leitfähigkeitstyps, auf der der Emitterbereich des ersten Leitfähigkeitstyps ausgebildet ist, und eine Oberfläche des Bereichs mit einem Teil des Halbleitersubstrats des ersten Leitfähigkeitstyps hat, ein Halb oder mehr beträgt.
Vertikales und grabenisoliertes Gate-MOS-Halbleiterbauelement nach Anspruch 7, dadurch gekennzeichnet, dass die Summe der Längen, über die die Emitterbereiche des ersten Leitfähigkeitstyps in Kontakt mit dem Graben sind, 30% oder mehr der Summe der Längen der Gräben beträgt.
Grabenisolierter Gate-Bipolartransistor mit: – einem Halbleitersubstrat eines ersten Leitfähigkeitstyps als Driftschicht; – einem Basisbereich eines zweiten Leitfähigkeitstyps, der selektiv auf einer der Hauptflächen des Halbleitersubstrats des ersten Leitfähigkeitstyps ausgebildet ist; – einem Emitterbereich des ersten Leitfähigkeitstyps, der selektiv auf der Oberfläche des Basisbereichs des zweiten Leitfähigkeitstyps ausgebildet ist; – mehreren als gerade Linien ausgebildeten Gräben, die parallel so angeordnet sind, dass eine Planarstruktur aus mehreren parallelen geraden Linien entsteht, wobei jeder Graben von der Oberfläche des Emitterbereichs des ersten Leitfähigkeitstyps so ausgebildet ist, dass er zum Halbleitersubstrat des ersten Leitfähigkeitstyps reicht und dabei den Basisbereich des zweiten Leitfähigkeitstyps durchdringt; – einer Gate-Elektrode, die in jedem der Gräben ausgebildet ist, wobei eine Gate-Isolierschicht dazwischenliegt; – einer Emitterelektrode, die einen Kontakt mit den Oberflächen des Basisbereichs des zweiten Leitfähigkeitstyps und des Emitterbereichs des ersten Leitfähigkeitstyps herstellt; – einer Kollektorschicht des zweiten Leitfähigkeitstyps, die auf der anderen Hauptfläche des Halbleitersubstrats des ersten Leitfähigkeitstyps ausgebildet ist; – einer Kollektorelektrode, die in Kontakt mit der Kollektorschicht ist; – und einer Feldblendenschicht des ersten Leitfähigkeitstyps, die zwischen der Driftschicht als Halbleitersubstrat des ersten Leitfähigkeitstyps und der Kollektorschicht des zweiten Leitfähigkeitstyps vorgesehen ist, wobei die Feldblendenschicht eine Konzentration an Unreinheiten hat, die höher als die der Driftschicht ist, und mit einer Diffusionstiefe von der anderen Hauptfläche ausgebildet ist, die 10 μm oder mehr beträgt, dadurch gekennzeichnet, dass der Transistor folgende Struktur hat: – der Basisbereich des zweiten Leitfähigkeitstyps wird von mehreren der Gräben in einen ersten Bereich und einen zweiten Bereich geteilt, – die Oberfläche des Basisbereichs in dem ersten Bereich kommt direkt in Kontakt mit der Emitterelektrode, und – die Oberfläche des Basisbereichs in dem zweiten Bereich kommt in Kontakt mit der Emitterelektrode, wobei eine Isolierschicht dazwischengeschichtet ist, damit ein Teil eines Stroms über den zweiten Bereich, der so ausgebildet ist, dass er einen Widerstand von weniger als 100 mΩ/cm² je Flächeneinheit hat, zu der Emitterelektrode fließen kann.
Grabenisolierter Gate-Bipolartransistor nach Anspruch 9, dadurch gekennzeichnet, dass die Struktur, die es einem Teil eines Stroms gestattet, über den zweiten Bereich zu der Emitterelektrode zu fließen, eine Struktur ist, bei der die Emitterelektrode über Öffnungen, die selektiv in der Isolierschicht auf der Oberfläche des zweiten Bereichs vorgesehen sind, mit der Oberfläche des zweiten Bereichs verbunden ist.
Grabenisolierter Gate-Bipolartransistor nach Anspruch 9, dadurch gekennzeichnet, dass die Struktur, die es einem Teil eines Stroms gestattet, über den zweiten Bereich zu der Emitterelektrode zu fließen, eine Struktur ist, bei der die Emitterelektrode mit einem Emitterdurchläufer verbunden ist, der jeweils außen an der Längsseite des ersten Bereichs und des zweiten Bereichs angeordnet ist.
Grabenisolierter Gate-Bipolartransistor nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass beim Auftreten eines Lawinendurchschlags in einem Ausschaltzustand ein Abstand zwischen der Kollektorschicht und einem Ende eines Raumladungsgebiets mindestens 10 μm oder mehr beträgt, wobei sich das Raumladungsgebiet in der Driftschicht von einem pn-Übergang zwischen dem ersten Bereich in dem Basisbereich des zweiten Leitfähigkeitstyps und der Driftschicht bis zu der Kollektorschicht erstreckt.
Grabenisolierter Gate-Bipolartransistor mit: – einem Halbleitersubstrat eines ersten Leitfähigkeitstyps als Driftschicht; – einem Basisbereich eines zweiten Leitfähigkeitstyps, der selektiv auf einer der Hauptflächen des Halbleitersubstrats des ersten Leitfähigkeitstyps ausgebildet ist; – einem Emitterbereich des ersten Leitfähigkeitstyps, der selektiv auf der Oberfläche des Basisbereichs des zweiten Leitfähigkeitstyps ausgebildet ist; mehreren als gerade Linien ausgebildeten Gräben, die parallel so angeordnet sind, dass eine Planarstruktur mit mehreren parallelen geraden Linien entsteht, wobei jeder Graben von der Oberfläche des Emitterbereichs des ersten Leitfähigkeitstyps so ausgebildet ist, dass er zum Halbleitersubstrat des ersten Leitfähigkeitstyps reicht und dabei den Basisbereich des zweiten Leitfähigkeitstyps durchdringt; – einer Gate-Elektrode, die in jedem der Gräben ausgebildet ist, wobei eine Gate-Isolierschicht dazwischenliegt; – einer Emitterelektrode, die einen Kontakt mit den Oberflächen des Basisbereichs des zweiten Leitfähigkeitstyps und des Emitterbereichs des ersten Leitfähigkeitstyps herstellt; – einer Kollektorschicht des zweiten Leitfähigkeitstyps, die auf der anderen Hauptfläche des Halbleitersubstrats des ersten Leitfähigkeitstyps ausgebildet ist; – einer Kollektorelektrode, die in Kontakt mit der Kollektorschicht ist; und – einer Feldblendenschicht des ersten Leitfähigkeitstyps, die zwischen der Driftschicht als Halbleitersubstrat des ersten Leitfähigkeitstyps und der Kollektorschicht des zweiten Leitfähigkeitstyps vorgesehen ist, wobei die Feldblenden schicht eine Konzentration an Unreinheiten hat, die höher als die der Driftschicht ist, und mit einer Diffusionstiefe von der anderen Hauptfläche ausgebildet ist, die 10 μm oder mehr beträgt, wobei die Emitterelektrode direkt in Kontakt mit der Oberfläche jedes Basisbereichs des zweiten Leitfähigkeitstyps kommt, der sich zwischen den benachbarten Gräben befindet, dadurch gekennzeichnet, dass beim Auftreten eines Lawinendurchschlags in einem Ausschaltzustand ein Abstand zwischen der Kollektorschicht und einem Ende eines Raumladungsgebiets mindestens 10 μm oder mehr beträgt, wobei sich das Raumladungsgebiet von einem pn-Übergang, der zwischen dem Basisbereich des zweiten Leitfähigkeitstyps und der Driftschicht ausgebildet ist, bis zu der Kollektorschicht erstreckt.
Grabenisolierter Gate-Bipolartransistor nach Anspruch 9 oder 13, dadurch gekennzeichnet, dass die Feldblendenschicht eine Konzentration an Unreinheiten von weniger als 1 × 10¹⁶cm^–3 hat.
Grabenisolierter Gate-Bipolartransistor nach Anspruch 14, dadurch gekennzeichnet, dass die Feldblendenschicht eine Konzentration an Unreinheiten von 1 × 10¹² cm^–3 oder mehr in ihrem Nicht-Raumladungsgebiet hat, das sich zwischen der Kollektorschicht und einem Ende eines Raumladungsgebiets befindet, das sich in der Driftschicht von einem pn-Übergang, der zwischen dem Basisbereich des zweiten Leitfähigkeitstyps und der Driftschicht ausgebildet ist, bis zu der Kollektorschicht erstreckt, wenn ein Lawinendurchschlag im Ausschaltzustand auftritt.
Grabenisolierter Gate-Bipolartransistor nach Anspruch 15, dadurch gekennzeichnet, dass die Lebensdauer von Trägern in der Driftschicht länger als 1 μs ist.
Grabenisolierter Gate-Bipolartransistor nach Anspruch 16, dadurch gekennzeichnet, dass bei einem Transistor mit einer Durchschlagspannungsklasse von 600 V der spezifische Widerstand ρ (Ωcm) und die Dicke tn^– (μm) des Halbleitersubstrats des ersten Leitfähigkeitstyps eine Beziehung haben, die mit der folgenden Formel (1) dargestellt wird: tn– > 5ρ – 90 (1).
Grabenisolierter Gate-Bipolartransistor nach Anspruch 16, dadurch gekennzeichnet, dass bei einem Transistor mit einer Durchschlagspannungsklasse von 1200 V der spezifische Widerstand ρ (Ωcm) und die Dicke tn^– (μm) des Halbleitersubstrats des ersten Leitfähigkeitstyps eine Beziehung haben, die mit der folgenden Formel (2) dargestellt wird: tn– > 4ρ – 110 (2).
Grabenisolierter Gate-Bipolartransistor nach Anspruch 16, dadurch gekennzeichnet, dass bei einem Transistor mit einer Durchschlagspannungsklasse von 600 V der spezifische Widerstand ρ (Ωcm) und die Dicke tn^– (μm) des Halbleitersubstrats des ersten Leitfähigkeitstyps eine Beziehung haben, die mit der folgenden Formel (3) dargestellt wird: tn– > 3ρ – 180 (3).
Grabenisolierter Gate-Bipolartransistor nach Anspruch 16, dadurch gekennzeichnet, dass bei einem Transistor mit einer Durchschlagssapnnungsklasse der V_max-Klasse der spezifische Widerstand ρ (Ωcm) und die Dicke tn^– (μm) des Halbleitersubstrats des ersten Leitfähigkeitstyps eine Beziehung haben, die mit der folgenden Formel (4) dargestellt wird: ND(tn– + 0,033Vmax + 70) > 1,54·1018Vmax –0,299 (4),wobei die Korrelation zwischen dem spezifischen Widerstand und einer Verunreinigungskonzentration (Dichte) in dem Substrat des ersten Leitfähigkeitstyps N_D folgende Beziehung aufweist: ρ·ND ≈ 4,59·1016.