JP4904612B2 - Igbt - Google Patents
Igbt Download PDFInfo
- Publication number
- JP4904612B2 JP4904612B2 JP2000150062A JP2000150062A JP4904612B2 JP 4904612 B2 JP4904612 B2 JP 4904612B2 JP 2000150062 A JP2000150062 A JP 2000150062A JP 2000150062 A JP2000150062 A JP 2000150062A JP 4904612 B2 JP4904612 B2 JP 4904612B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- igbt
- collector
- emitter
- punch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、ノンパンチスルー型IGBT(insulated-gate bipolar transistor)に関し、特にトレンチゲートを有するノンパンチスルー型IGBTに関するものである。
【0002】
【従来の技術】
図10は、従来より知られているトレンチゲートを有するパンチスルー型IGBTのセル構造を示す断面図である。
図10において、1はAl−Si合金等のエミッタ電極、2はエミッタ電極とゲート電極とを絶縁するための層間絶縁膜としての酸化膜、3はトレンチ内にゲート酸化膜を介して形成されたポリシリコンからなるゲート電極、4はゲート酸化膜、5a,5bはn+ 型のエミッタ拡散層、6はp型のチャネル拡散層、7はn- 型のドリフト層、8はn+ 型のバッファ層、9はp型のコレクタ層、10はコレクタ電極を示す。
【0003】
図10に示されたトレンチゲートを有するパンチスルー型IGBTにおいては、従来からスイッチング速度を速めるために、主に電子線照射などによるライフタイムキラーが導入されている。図11は図10のA−A’線での断面における過剰キャリア分布を示している。図からも明らかなように、オン状態における過剰キャリア分布(ほぼ同数の電子とホール)は、ドリフト層7の中心部付近で最小値となることが知られている。
【0004】
さらに、トレンチゲートを有するパンチスルー型IGBTにおいては、そのオン電圧を低くするため、表面付近の少数キャリアの排出を妨げることで、ドリフト層7における過剰キャリアの蓄積を高めた、いわゆるIEGT(injection-Enhanced Gate Bipolar Transistor,参照:特開平5−243561号公報)構造などが採られている。
【0005】
【発明が解決しようとする課題】
しかしながら、表面付近の蓄積キャリアの増加は、ゲート容量の増加を招き、これによりターンオン、ターンオフ時の遅れ時間の増大や、駆動電力の増大即ちスイッチング損失の増大などの問題を招く。
【0006】
一方、パンチスルー型IGBTに対し、図12に示すようなトレンチゲートを有するノンパンチスルー型IGBTも注目を集めている(参照:T.Laska et.al, "1200V-Trench-IGBT study with Square Short Circuit SOA", proc.ISPSD98, pp.433-436, 1998)。
【0007】
ノンパンチスルー型IGBTは、空乏層がコレクタ層9で伸びないようにドリフト層7の厚さを最適設計した構造であり、ドリフト層7が厚い構造による大きな破壊耐量と低価格なFZウェハを用いることによる製造コストの低さがその特徴としてあげられる。また、パンチスルー型のターンオフの際にはドリフト層7にある多量のキャリアを消滅させるために、ライフタイム制御を行う必要があるが、ノンパンチスルー型ではコレクタ側からの正孔の注入自体を抑えることにより、キャリアの吐出しだけでターンオフできるので、一般的には、パンチスルー型に用いられているようなライフタイム制御は行われず、従って、そのドリフト層7における少数キャリアのライフタイムが1μsec以上と長くなるため、現状のノンパンチスルー型IGBTではスイッチング速度の向上、引いてはスイッチング損失の低減化に限界がある。
【0008】
そこで、本発明は、上述した点に鑑みてなされたもので、ノンパンチスルー型IGBTにおいて、オン電圧を高めることなく、スイッチング速度を向上させ、スイッチング損失を低減することができるIGBTを提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明に係るIGBTは、ノンパンチスルー型IGBTにおいて、オン状態におけるドリフト層内の蓄積キャリア分布は、コレクタ側からエミッタ側にかけて一様に減少し、エミッタ端において最小になり、かつ前記ドリフト層内の蓄積キャリア分布の変化が、前記ドリフト層のコレクタ層側において前記ドリフト層のチャネル拡散層側より小さいことを特徴とするものであり、このような構成によれば、ゲート/コレクタ間の容量を小さくでき、スイッチング速度を向上させることができると共にスイッチング損失の低減を図ることができる。また、ドリフト層の途中で、蓄積キャリア分布が最小になることがなく、従って、効率よく、エミッタ側の蓄積キャリア分布を最小にできる。
【0010】
また、本発明に係るIGBTは、トレンチゲートを有することを特徴とするものである。
【0011】
トレンチゲートIGBTはゲート面積が大きく、ゲート/コレクタ間の容量がエミッタ側の過剰キャリアの影響を大きく受けやすい。従って過剰キャリアをエミッタ側で小さく(コレクタ側で大きく)することにより、ゲート/コレクタ間の容量を小さくでき、従って、スイッチング速度の向上、スイッチング損失の低減に大きな作用効果を奏する。
【0013】
さらに、本発明に係るIGBTにおいては、コレクタ層の不純物ピーク濃度が5×1016cm-3以上であることを特徴とするものであり、このような構成によれば、例えばプレーナゲートIGBTと比較してオン電圧を顕著に下げることができる。また、この場合において、ドリフト層における少数キャリアのライフタイムが1μsec以上であってもよい。
さらに、本発明に係るIGBTにおいては、複数のトレンチゲートの間で、エミッタ層を有し、かつエミッタ電極と接続されるチャネル拡散層と、エミッタ層を形成せず、かつエミッタ電極と接続しないフローティング層とを有することを特徴とするものであり、このような構成によれば、フローティング層の下の正孔は、エミッタ電極に吐き出されにくいためにここに蓄積し、ドリフト層のキャリア濃度分布はダイオードのそれに近くまでになり、低オン電圧となる。
【0014】
また、本発明に係るIGBTにおいては、コレクタ層がイオン注入を用いて形成され、かつ、350℃以上、450℃以下の熱処理で形成されていることを特徴とするものであり、このような構成によれば、エミッタの電極材料に用いられるアルミニウムAlの融点を越えることなくコレクタ層の形成を行うことができると共に、コレクタ層の不純物ピーク濃度を5×1016cm-3以上とすることができる。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態を説明するに際して、先ず、本発明の基本的構成、原理について説明する。
本発明は、例えばトレンチゲートを有するノンパンチスルー型IGBT(以下、ノンパンチスルー型トレンチゲートIGBTとも言う)において、コレクタ層の蓄積キャリヤ濃度を上げることにより、ドリフト層よりもコレクタ側における過剰キャリア濃度を増大させ、この部分における電圧降下を低く保つ一方で、ドリフト層のエミッタ側での過剰キャリア濃度を減少させ、スイッチング損失を低減させるようにしたものであり、結果的に低オン電圧(従来のノンパンチスルー型IGBTに比して、オン電圧を高めることなく)、かつ低スイッチング損失を実現するものである。
【0016】
まず、ノンパンチスルー型トレンチゲートIGBTにおける特性について図1と図2を用いて説明する。
図1に、同じオン電圧を有し、コレクタ層不純物濃度が異なるノンパンチスルー型トレンチゲートIGBT(図12におけるB−B’断面)の過剰キャリア分布と、ドリフト層7内での電圧降下を示す。
【0017】
図1から明らかなように、コレクタの不純物濃度が高くなるに従ってエミッタ側の過剰キャリア濃度は減少し、一方でコレクタ側の過剰キャリア濃度は増大する。さらに、コレクタ層9が高濃度のものは、エミッタ側での電圧降下の変化率が大きいものの、コレクタ側では電圧降下の変化率は小さい。これに対し、コレクタ層が低濃度のものは、逆に、エミッタ側での電圧降下の変化率が小さく、コレクタ側で電圧降下の変化率は大きくなる。
【0018】
これらのことは、オン電圧を低く保つためには、ドリフト層7内の蓄積キャリアにある一定の量が必要ではあるが、蓄積キャリアはその総数がほぼ同程度であれば、その分布の偏りによる影響はなく、従って、蓄積キャリアがエミッタ側に集中していようが、あるいはコレクタ側に集中していようが、ほぼ同じ程度のオン電圧を実現できることを示している。
【0019】
さらに、これらの同じオン電圧を有するIGBTで、コレクタ層9の不純物濃度とターンオン時の遅れ時間(ゲートにオン信号が印加されてから、コレクタ電流が上昇を始めるまでの時間)の関係を図2に示す。
【0020】
図2より明らかなように、コレクタ層9の不純物濃度が高くなるほど、すなわちエミッタ側における過剰キャリアが減少する程、この遅れ時間は短くなる。このような関係はターンオフ時にも同様である。これは、プレーナゲートと比較して、トレンチゲートIGBTはゲート面積が大きいため、エミッタ側の過剰キャリアの影響を大きく受けることによる。
【0021】
すなわちオン状態において、エミッタ側の過剰キャリアが大きくなるような分布を有する素子においては、ゲート電極3/ゲート酸化膜4/ドリフト層7/コレクタ電極10からなる、いわゆるゲート/コレクタ間の容量が増大し、スイッチング時にこの容量を充放電する為に、より大きな電荷量が必要となり、その結果、遅延時間が長くなり、もしくは、大きなゲート電流が必要となってゲート駆動電力(スイッチング損失)が増大する。
【0022】
これに対し、コレクタ層9側の過剰キャリアが大きくなるような分布を有する素子においては、上記ゲート電極3/ゲート酸化膜4/ドリフト層7/コレクタ電極10からなる容量のドリフト層の部分の分布容量が上記エミッタ側に偏った過剰キャリア分布を持つ素子と比べて小さくなり、この為、ゲート/コレクタ間の容量は小さくなって、上記とは逆にスイッチング遅れ時間が短くなり、スイッチング損失を小さくできる。
【0023】
このように、コレクタ側が高く、エミッタ側が低くなる過剰キャリア分布は、図10に示す従来のパンチスルー型IGBTにおいては得ることができない。なぜなら、パンチスルー型IGBTは、ドリフト層7内の過剰キャリア分布が、コレクタ層9に設けられたnバッファ層8の濃度及び厚さ制御と、ドリフト層7内の少数キャリアのライフタイム制御とが併用されて行われる結果において定められるからである。現状の技術では、ライフタイム制御を行うことなく適当なオン電圧を得られるnバッファ層8を形成することは現実的ではない。従って、パンチスルー型トレンチIGBTの過剰キャリア分布は、図9に示したように、ドリフト層7の中央部分に最小値を持つような分布になり、これに対して、さらにオン電圧を低くしようとすると、エミッタ側の過剰キャリア分布も上昇することとなって、上述したゲート/コレクタ間の容量の増大化に伴う問題が生じることとなる。
【0024】
これに対して、ノンパンチスルー型IGBTは、過剰キャリアの分布を、主としてコレクタ層9の不純物濃度を変えることで行うことができ、また基本的にライフタイム制御は行われない。その為、ドリフト層7の中央部に過剰キャリア分布の最小値を持たせないような分布とすることが実現可能である。そこで、本発明では、オン状態におけるドリフト層内の蓄積キャリア分布を、ドリフト層の中心部よりもコレクタ側領域で最大とし、ドリフト層のエミッタ端における蓄積キャリア濃度を最小とし、コレクタ側からエミッタ側にかけて一様に減少する分布を持つようにする。
【0025】
なお、ノンパンチスルー型IGBTは、ウェハが薄くなることによる製造途中での「割れ」が発生しやすく、従って、例えば耐圧クラス1200Vではその厚さが180μm程度になる為、通常の製造プロセスにおいては、表面構造をすべて作り終えた後(エミッタ電極、表面の保護膜を形成した状態)に、コレクタ層9の形成を行う。この状態ではエミッタ電極1がすでに形成されているので、例えば1000℃のようなエミッタの電極材料の融点を超える高温では処理できない。従って、一般的にノンパンチスルー型IGBTは、エミッタ電極1にはAlが用いられる為、最高プロセス温度は450℃以下とすることが適当である。
【0026】
以上のことから、本発明の実施の形態では、パンチスルー型IGBTで行われるnバッファ層9の濃度、厚さ制御、およびライフタイム制御が不要であり、従ってドリフト層における蓄積キャリア分布をコレクタ層側に容易に偏らせることができるノンパンチスルー型IGBTにおいて、上述したように蓄積キャリアを偏らせることにより、オン電圧を高めることなく、スイッチング速度の向上、低スイッチング損失を図ると共に、さらにゲート面積が大きくなって、ゲート/コレクタ間の容量がエミッタ側の過剰キャリアの影響を大きく受けやすく、従って過剰キャリアをエミッタ側で小さく(コレクタ側で大きく)することにより、上記ゲート/コレクタ間の容量を顕著に小さくできるというトレンチゲート構造をもたせることにより、上記スイッチング速度の向上、低スイッチング損失をより高めることができるIGBTを得ようとするものである。
【0027】
以下、具体的な実施の形態について説明する。
図3は、本発明を用いた耐圧クラス600Vのノンパンチスルー型トレンチゲートIGBTの基本セル構造と、シミュレーションで予測したオン状態(コレクタ電流密度=200A/cm2)におけるホール分布を示すものである。なお、図3において、図12に示す従来例と同一部分は同一符号を付して示す。
【0028】
このトレンチゲートIGBTは、比抵抗が30オーム・cmのFZウェハ(Float Zoning法により製造されたシリコン基板)を用いて、基本セルピッチ4μm、トレンチ深さ5μm、チャネル拡散層の接合深さ3μmのトレンチゲートIGBTの例を取っている。ドリフト層7上におけるエミッタ電極1〜チャネル拡散層6の構造を形成した後に、ウェハの裏面を厚さが100μmとなるまで削り、その後にイオン注入によりコレクタ層9を形成し、最後にコレクタ電極10を形成している。ドリフト層7内における不純物濃度は、直線的にチャネル拡散層6側からコレクタ層9にかけて増大しており、ドリフト層7におけるコレクタ側の不純物濃度はおよそ2×1016〜5×1016cm-3、エミッタ側の不純物濃度はおよそ3×1015〜7×1015cm-3である。またコレクタ層9の不純物ピーク濃度は約1×1017cm-3である。
【0029】
図4に、この素子の室温において測定した出力特性を示す。
図4に示すように、この素子のオン電圧は、コレクタ電流密度200A/cm2において1.5Vと非常に低く保たれている。
【0030】
また、図5では、この素子と、比較の為、同じ作り方でコレクタの不純物濃度を下げ、IE効果(carrier injection enhancement effect)によりエミッタ側の過剰キャリアの濃度を上げることにより同じオン電圧を実現した素子を同じゲート条件で測定したターンオン波形を比較している。これらの結果より明らかなように、本発明の素子は、オン電圧が同じであるにもかかわらずターンオン時の遅れ時間が短く、ターンオン損失も小さくなっていることがわかる。
【0031】
また、図6は、同じく耐圧クラス600Vのノンパンチスルー型トレンチゲートIGBTにおける、裏面のコレクタ層不純物濃度とオン電圧との関係を示している。この図6から理解されるように、コレクタ層9の不純物濃度が5×1016cm-3以下では、プレーナゲートIGBTとの差があまり得られず、トレンチゲートの優位な点が失われる。従って、ノンパンチスルー型トレンチゲートIGBTの裏面のコレクタ層不純物濃度として5×1016cm-3以上であることが望ましい。この場合、ドリフト層7における少数キャリアのライフタイムは1μsec以上となっている。
【0032】
さらに、図7は、コレクタ層9を形成する際の、イオン注入後の熱処理の温度とコレクタ層9の不純物ピーク濃度の関係を示している。
熱処理の時間は30分である。この図7から理解されるように、5×1016cm-3以上の不純物濃度は350℃以上の熱処理をすることで得られることがわかる。さらに、表面にはAlがエミッタ電極1として用いられるため、熱処理の上限は450℃程度が適当である。すなわち、コレクタ層がイオン注入を用いて形成され、かつ、350℃以上、450℃以下の熱処理で形成されることが望ましい。
【0033】
図8は,異なる実施例におけるトレンチゲートを横切る方向に切断した断面図である。図8において図3と異なる点は、トレンチゲートのトレンチにゲート酸化膜4を介して対峙するエミッタ拡散層5a、5bを形成しないフローティング層6aを設けた点である。このフローティング層6aはチャネル拡散層6と同時に形成される層であるが、エミッタ電極1へは接続されずにフローティング状態である。この実施例では、フローティング層6aの下の正孔は、エミッタ電極1へ吐き出されにくいためにここに蓄積し、ドリフト層のキャリア濃度分布はダイオードのそれに近くまでになり、低オン電圧となる。しかもコレクタ層9の不純物濃度が高められ、オン状態におけるドリフト層7内の蓄積キャリア分布がコレクタ側で最大となっているためターンオン時の遅れ時間が短く、ターンオン損失を小さくできる。
【0034】
図9は、さらに異なる実施例におけるトレンチゲートを横切る方向に切断した断面図である。図9において図8と異なる点は、エミッタ拡散層5a、5bを全く有さないトレンチ部を備えたことである。
【0035】
【発明の効果】
以上に詳述したように、本発明によれば、ノンパンチスルー型IGBTにおいて、オン状態におけるドリフト層内の蓄積キャリア分布を、ドリフト層の中心部よりもコレクタ側領域において最大とすることにより、オン電圧を低く抑え、かつ低損失スイッチングを同時に実現できるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の説明に用いたノンパンチスルー型トレンチIGBTのオン状態における過剰キャリア分布と電圧降下の説明図である。
【図2】本発明の説明に用いたターンオン遅れ時間とコレクタ層不純物濃度の関係の説明図である。
【図3】本発明に係る耐圧クラス600Vのノンパンチスルー型トレンチゲートIGBTの基本セル構造と、シミュレーションで予測したオン状態(コレクタ電流密度=200A/cm2)におけるホール分布を示す説明図である。
【図4】図3に示す素子の出力特性図である。
【図5】図3に示す素子のターンオン波形と従来素子とを比較する説明図である。
【図6】コレクタ層の不純物濃度とオン電圧の関係の説明図である。
【図7】イオン注入後の熱処理の温度とコレクタ層の不純物ピーク濃度の関係の説明図である。
【図8】本発明の異なる実施例のトレンチゲートを横切る方向に切断した断面図である。
【図9】本発明のさらに異なる実施例のトレンチゲートを横切る方向に切断した断面図である。
【図10】従来例に係るIGBTの断面構造図である。
【図11】従来例に係るIGBTのオン状態における過剰キャリア分布の説明図である。
【図12】従来例に係るノンパンチスルー型トレンチIGBTの断面構造図である。
【符号の説明】
1 エミッタ電極、2 酸化膜、3 ゲート電極、4 ゲート酸化膜、5a、5b エミッタ拡散層、6 チャネル拡散層、6a フローティング層、7 ドリフト層、9 コレクタ層、10 コレクタ電極。
Claims (6)
- ノンパンチスルー型IGBTにおいて、オン状態におけるドリフト層内の蓄積キャリア分布は、コレクタ側からエミッタ側にかけて一様に減少し、エミッタ端において最小になり、かつ前記ドリフト層内の蓄積キャリア分布の変化が、前記ドリフト層のコレクタ層側において前記ドリフト層のチャネル拡散層側より小さいことを特徴とするIGBT。
- 請求項1に記載のIGBTにおいて、前記ノンパンチスルー型IGBTはトレンチゲートを有することを特徴とするIGBT。
- 請求項1または請求項2に記載のIGBTにおいて、コレクタ層の不純物ピーク濃度が5×1016cm-3以上であることを特徴とするIGBT。
- 請求項3に記載のIGBTにおいて、ドリフト層における少数キャリアのライフタイムが1μsec以上であることを特徴とするIGBT。
- 請求項2に記載のIGBTにおいて、複数のトレンチゲートの間で、エミッタ層を有し、かつエミッタ電極と接続されるチャネル拡散層と、エミッタ層を形成せず、かつエミッタ電極と接続しないフローティング層とを有することを特徴とするIGBT。
- 請求項1乃至請求項5のいずれかに記載のIGBTにおいて、コレクタ層がイオン注入を用いて形成され、かつ、350℃以上、450℃以下の熱処理で形成されていることを特徴とするIGBT。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000150062A JP4904612B2 (ja) | 2000-05-22 | 2000-05-22 | Igbt |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000150062A JP4904612B2 (ja) | 2000-05-22 | 2000-05-22 | Igbt |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001332728A JP2001332728A (ja) | 2001-11-30 |
JP4904612B2 true JP4904612B2 (ja) | 2012-03-28 |
Family
ID=18655833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000150062A Expired - Fee Related JP4904612B2 (ja) | 2000-05-22 | 2000-05-22 | Igbt |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4904612B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013179761A1 (ja) | 2012-06-01 | 2013-12-05 | 富士電機株式会社 | 半導体装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332591A (ja) * | 2005-04-28 | 2006-12-07 | Denso Corp | 半導体装置 |
JP2007288094A (ja) * | 2006-04-20 | 2007-11-01 | Fuji Electric Device Technology Co Ltd | Igbtとそれを駆動するゲート駆動回路 |
JP5596278B2 (ja) | 2007-07-10 | 2014-09-24 | 富士電機株式会社 | トレンチ型絶縁ゲートmos半導体装置 |
JP5492225B2 (ja) * | 2010-01-04 | 2014-05-14 | 株式会社日立製作所 | 半導体装置、及びそれを用いた電力変換装置 |
JP5287835B2 (ja) | 2010-04-22 | 2013-09-11 | 株式会社デンソー | 半導体装置 |
JP5634318B2 (ja) * | 2011-04-19 | 2014-12-03 | 三菱電機株式会社 | 半導体装置 |
JP5838176B2 (ja) | 2013-02-12 | 2016-01-06 | サンケン電気株式会社 | 半導体装置 |
CN105225948B (zh) * | 2015-11-10 | 2018-05-18 | 株洲南车时代电气股份有限公司 | 一种绝缘栅双极晶体管及其制备方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000101076A (ja) * | 1998-09-25 | 2000-04-07 | Toshiba Corp | 絶縁ゲート型半導体素子とその駆動方法 |
-
2000
- 2000-05-22 JP JP2000150062A patent/JP4904612B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013179761A1 (ja) | 2012-06-01 | 2013-12-05 | 富士電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2001332728A (ja) | 2001-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5702961A (en) | Methods of forming insulated gate bipolar transistors having built-in freewheeling diodes and transistors formed thereby | |
US8564097B2 (en) | Reverse conducting IGBT | |
JPH05243561A (ja) | 電力用半導体素子 | |
JPH10178176A (ja) | トレンチ・ゲート構造を有するトレンチ・ゲート形絶縁ゲート・バイポーラ・トランジスタ | |
JPH11345969A (ja) | 電力用半導体装置 | |
JPH10284718A (ja) | 絶縁ゲート型サイリスタ | |
US8067797B2 (en) | Variable threshold trench IGBT with offset emitter contacts | |
JP4904625B2 (ja) | 半導体装置 | |
KR100880231B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
JP4904612B2 (ja) | Igbt | |
US11699744B2 (en) | Semiconductor device and semiconductor apparatus | |
JP2002299623A (ja) | 高耐圧半導体装置 | |
JP2004247593A (ja) | 半導体装置及びその製造方法 | |
JP3338276B2 (ja) | 電力用半導体装置 | |
US6469344B2 (en) | Semiconductor device having low on resistance high speed turn off and short switching turn off storage time | |
JPH08340101A (ja) | 横型半導体装置およびその製造方法 | |
JP6739659B2 (ja) | 半導体装置 | |
JP3885616B2 (ja) | 半導体装置 | |
JPH0750405A (ja) | 電力用半導体素子 | |
JP2001144293A (ja) | 半導体装置 | |
JP3415441B2 (ja) | 半導体装置 | |
JPH07321304A (ja) | 絶縁ゲートバイポーラトランジスタおよびその製造方法 | |
CN216250740U (zh) | 功率半导体器件 | |
JP4130643B2 (ja) | 半導体素子 | |
JPH0982955A (ja) | 半導体装置の製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060714 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111102 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4904612 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |