JP3885616B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3885616B2 JP3885616B2 JP2002064407A JP2002064407A JP3885616B2 JP 3885616 B2 JP3885616 B2 JP 3885616B2 JP 2002064407 A JP2002064407 A JP 2002064407A JP 2002064407 A JP2002064407 A JP 2002064407A JP 3885616 B2 JP3885616 B2 JP 3885616B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- buffer layer
- layer
- igbt
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thyristors (AREA)
Description
【発明の属する技術分野】
本発明は、電力変換装置などに使用されるパワー半導体装置に関し、特にコレクタ層となる半導体基板上にドリフト層等をエピタキシャル成長させたエピタキシャルウエハを用いて作製されるIGBT(絶縁ゲートバイポーラトランジスタ)に関する。
【0002】
【従来の技術】
IGBTは、定常オン状態ではドリフト層中のキャリア濃度が不純物濃度よりも高い状態、すなわち高注入状態にある。このため、ドリフト層抵抗が低くなり、低オン電圧化が可能であるという利点がある。しかし、ターンオフ時には蓄積過剰キャリアが掃き出されるため、ターンオフ損失の原因となる。このように、定常オン電圧とターンオフ損失はトレードオフの関係にある。
【0003】
このトレードオフの関係に関し、ドリフト層のコレクタ側領域の過剰キャリア量がエミッタ側領域の過剰キャリア量よりも低い方が、より良好な関係が得られることがわかっている。このようなキャリア分布はコレクタ層の低注入化によって実現される。そのためには、コレクタ層の不純物濃度を低くし、さらにコレクタ層を薄くすることが有効である。
【0004】
図6は、従来のノンパンチスルー型IGBT(以下、NPT−IGBTとする)の構成を示す縦断面図である。また、図7は、従来のフィールドストップ型IGBT(以下、FS−IGBTとする)の構成を示す縦断面図である。これらNPT−IGBTおよびFS−IGBTは、フローティングゾーン法により製造されたウエハ(以下、FZウエハとする)を用いて作製される。
【0005】
図6および図7において、符号1はp+コレクタ層、符号3はFZウエハよりなるn-ドリフト層、符号4はpベース領域、符号5はn+エミッタ領域、符号6はゲート酸化膜、符号7はゲート電極、符号8はエミッタ電極、符号9はコレクタ電極である。また、図7において、符号2はn+バッファ層である。いずれのタイプのIGBTでも、低ドーズ量のイオン注入によって低注入コレクタ層1が形成されているので、良好なトレードオフ特性が得られている。
【0006】
【発明が解決しようとする課題】
しかしながら、上記従来のIGBTでは総ウエハ厚を極めて薄くする必要がある。たとえば、耐圧1200Vクラスの場合、NPT−IGBTおよびFS−IGBTの総ウエハ厚はそれぞれ180μmおよび120μmである。また、耐圧600Vクラスでは、NPT−IGBTの総ウエハ厚は100μmであり、FS−IGBTの総ウエハ厚は65μmである(図6および図7参照)。このような薄いウエハの取り扱いは困難であり、製造プロセス中に割れ不良が発生しやすく、歩留まりが悪いという問題点がある。
【0007】
また、従来のFS−IGBTでは、基板表面のアルミ電極構造を形成した後に、基板裏面からリンイオンを注入し、低温度アニールをおこなうことによって、n型のバッファ層2が形成されている。このため、このバッファ層2の厚さを2μm以上にすることは困難であり、十分な耐圧が得られないという問題点がある。
【0008】
本発明は、上記問題点に鑑みてなされたものであって、厚いウエハ、たとえば厚さが200μm以上のエピタキシャルウエハを用いて、薄いFZウエハで作製されたNPT−IGBTまたはFS−IGBTと同等の特性を具えたIGBTよりなる半導体装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置は、コレクタ層となる低抵抗の第1導電型の半導体基板と、前記半導体基板の表面上にエピタキシャル成長された、前記半導体基板よりも不純物濃度が低い第1導電型のバッファ層と、前記第1導電型のバッファ層上にエピタキシャル成長された第2導電型のバッファ層と、前記第2導電型のバッファ層上にエピタキシャル成長された、前記第2導電型のバッファ層よりも不純物濃度が低い第2導電型のドリフト層と、前記ドリフト層の表面層に選択的に形成された第1導電型のベース領域と、前記ベース領域内に選択的に形成された第2導電型のエミッタ領域と、前記ベース領域の、チャネルが形成される部分の表面上に形成されたゲート酸化膜と、前記ゲート酸化膜上に形成されたゲート電極と、前記エミッタ領域および前記ベース領域に接続されたエミッタ電極と、前記半導体基板の裏面に形成されたコレクタ電極と、を具備し、前記第1導電型のバッファ層の不純物濃度は1×1017cm-3以下であり、前記第1導電型のバッファ層中の電子ライフタイムおよび電子拡散係数をそれぞれteおよびDeとし、前記第1導電型のバッファ層の厚さをWとすると、つぎの(1)式を満たすことを特徴とする。
【0010】
√(te×De)<10W ・・・(1)
【0011】
この発明によれば、半導体基板とドリフト層との間に半導体基板よりも不純物濃度が低い第1導電型のバッファ層が設けられており、この第1導電型のバッファ層中の電子ライフタイムが上記(1)式を満たすように制御されていることによって、コレクタ層の低注入化が可能となる。また、半導体基板が低抵抗であるため、基板中の電圧降下はほぼゼロである。したがって薄ウエハを用いた低注入型のFS−IGBTと同等の特性が得られる。
【0012】
また、上記目的を達成するため、本発明にかかる半導体装置は、コレクタ層となる低抵抗の第1導電型の半導体基板と、前記半導体基板の表面上にエピタキシャル成長された、前記半導体基板よりも不純物濃度が低い第1導電型のバッファ層と、前記バッファ層上にエピタキシャル成長された第2導電型のドリフト層と、前記ドリフト層の表面層に選択的に形成された第1導電型のベース領域と、前記ベース領域内に選択的に形成された第2導電型のエミッタ領域と、前記ベース領域の、チャネルが形成される部分の表面上に形成されたゲート酸化膜と、前記ゲート酸化膜上に形成されたゲート電極と、前記エミッタ領域および前記ベース領域に接続されたエミッタ電極と、前記半導体基板の裏面に形成されたコレクタ電極と、を具備し、前記第1導電型のバッファ層の不純物濃度は1×1017cm-3以下であり、前記第1導電型のバッファ層中の電子ライフタイムおよび電子拡散係数をそれぞれteおよびDeとし、前記第1導電型のバッファ層の厚さをWとすると、上記(1)式を満たすことを特徴とする。
【0013】
この発明によれば、第1導電型のバッファ層が設けられていることと、この第1導電型のバッファ層の電子ライフタイム制御によって、コレクタ層の低注入化が可能となり、また、基板中の電圧降下はほぼゼロである。したがって薄ウエハを用いた低注入型のNPT−IGBTと同等の特性が得られる。
【0014】
これらの発明において、前記第1導電型のバッファ層中の電子ライフタイムを制御する局所ライフタイムキラーとしてヘリウムイオンが注入されていることを特徴とする。
【0015】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
実施の形態1.
図1は、本発明の実施の形態1にかかる半導体装置であるNPT−IGBTの構成を示す縦断面図である。図1に示すように、p+コレクタ層11の表面上に、p+コレクタ層11よりも不純物濃度が低いpバッファ層21が積層され、さらにその上にn-ドリフト層13が積層されている。n-ドリフト層13の表面層には選択的にpベース領域14が形成されている。pベース領域14内には選択的にn+エミッタ領域15が形成されている。
【0016】
ゲート酸化膜16は、pベース領域14の、チャネルが形成される部分、すなわちpベース領域14の、n-ドリフト層13とn+エミッタ領域15との間の部分の表面上に形成されている。ゲート酸化膜16上にはゲート電極17が形成されている。エミッタ電極18は、n+エミッタ領域15およびpベース領域14に接続されており、層間絶縁膜22を介してゲート電極17から絶縁されている。p+コレクタ層11の裏面にはコレクタ電極19が形成されている。
【0017】
p+コレクタ層11は、抵抗値が18mΩのp型基板により構成される。pバッファ層21の不純物濃度は1×1017cm-3以下であり、たとえば1×1016cm-3である。また、pバッファ層21に関し、層中の電子ライフタイムをteとし、電子拡散係数をDeとし、当該バッファ層21の厚さをWとすると、前記(1)式を満足する。
【0018】
前記(1)式の左辺、すなわちteとDeとの積の平方根の値はpバッファ層21中での電子の拡散長である。この拡散長がpバッファ層21の厚さWよりも大幅に大きいと、pバッファ層21に注入された電子の大部分は、pバッファ層21を素通りしてp+コレクタ層11に到達してしまうため、pバッファ層21の低注入化効果が得られなくなる。
【0019】
これを防ぐには、pバッファ層21中のキャリア寿命を短くしてpバッファ層21中の電子の再結合を起こりやすくし、電子がpバッファ層21中で消滅してp+コレクタ層11に届かないようにする必要がある。そのため、pバッファ層21中での電子の拡散長をpバッファ層21の厚さWの10倍よりも小さくする必要がある。ここで、10倍とした理由は、電子拡散長がpバッファ層21の厚さWの10倍を超えると、ほとんど全ての電子がpバッファ層21を素通りしてしまうからである。
【0020】
つぎに、図1に示す構成の耐圧600VクラスのNPT−IGBTの製造プロセスについて説明する。まず、厚さ500μmで抵抗値が18mΩのp型半導体基板を用意し、これをp+コレクタ層11としてその表面上に20μm厚で不純物濃度が1×1016cm-3のpバッファ層21をエピタキシャル成長させ、さらにその上に100μm厚で不純物濃度が1.45×1014cm-3のn-ドリフト層13をエピタキシャル成長させる。
【0021】
このエピタキシャルウエハの表面に、pベース領域14、n+エミッタ領域15、ゲート酸化膜16、ゲート電極17、層間絶縁膜22およびエミッタ電極18よりなるIGBT構造を形成する。このIGBT構造を保護膜で被覆した後、ウエハを350μmの厚さまで削る。
【0022】
その後、pバッファ層21を狙ってウエハ裏面からドーズ量3×1011cm-2でヘリウムイオンを照射して、pバッファ層21に前記(1)式を満足するように局所ライフタイムキラーを導入する。最後にウエハ裏面に金属を蒸着してコレクタ電極19を形成し、ダイシングして図1に示す構成のNPT−IGBTが完成する。ただし、図1では保護膜が省略されている。
【0023】
ここで、特に図示しないが、図1に示す構成のNPT−IGBTにおいてpバッファ層21を形成するためのエピタキシャル成長をおこなわない構成としてもよい。この場合、たとえば耐圧600Vクラスでは、厚さ500μmで抵抗値が18mΩのp+コレクタ層11となるp型半導体基板の表面上に、100μm厚で不純物濃度が1.45×1014cm-3のn-ドリフト層13をエピタキシャル成長させる。そして、ウエハ表面にIGBT構造を形成し、保護膜付けをおこなった後、ウエハを350μmの厚さまで削る。
【0024】
その際、IGBT構造を形成するプロセス中の熱履歴により、p型半導体基板からボロンが拡散する。それによって、図2に深さ方向の濃度プロファイルを示すように、p+コレクタ層11とn-ドリフト層13との接合部分が傾斜接合となり、擬似的なpバッファ層21が形成されていることになる。この擬似的なpバッファ層21を狙ってウエハ裏面から前記(1)式を満たすように局所ライフタイムキラーを導入すればよい。
【0025】
図3は、実施の形態1のIGBT(実施例)と薄ウエハで作製されたIGBT(比較例)とについて、L負荷ターンオフ波形を比較した波形図である。図3より明らかなように、実施例では、オン電圧は1.95Vであり、ターンオフ損失は6.13mJ/cm2である。それに対して比較例では、オン電圧は2.01Vであり、ターンオフ損失は6.24mJ/cm2である。したがって、実施例のIGBTは薄ウエハ型IGBTに匹敵する性能を具えていることがわかる。
【0026】
上述した実施の形態1によれば、電子ライフタイム制御がなされたpバッファ層21が設けられていることによって、p+コレクタ層11の低注入化が可能となる。また、p+コレクタ層11が低抵抗であるため、p+コレクタ層11中の電圧降下がほぼゼロとなる。したがって、薄ウエハを用いた低注入型のNPT−IGBTと同等の特性を具えた厚ウエハのNPT−IGBTが得られる。
【0027】
実施の形態2.
図4は、本発明の実施の形態2にかかる半導体装置であるFS−IGBTの構成を示す縦断面図である。図4に示すように、p+コレクタ層31の表面上に、p+コレクタ層31よりも不純物濃度が低いpバッファ層41が積層され、さらにその上にn+バッファ層32が積層され、さらにその上にn-ドリフト層33が積層されている。n+バッファ層32の不純物濃度はn-ドリフト層33の不純物濃度よりも高い。n-ドリフト層33の表面層には選択的にpベース領域34が形成されている。pベース領域34内には選択的にn+エミッタ領域35が形成されている。
【0028】
ゲート酸化膜36は、pベース領域34のチャネル形成部分、すなわちpベース領域34の、n-ドリフト層33とn+エミッタ領域35との間の部分の表面上に形成されている。ゲート酸化膜36上にはゲート電極37が形成されている。エミッタ電極38は、n+エミッタ領域35およびpベース領域34に接続されており、層間絶縁膜42を介してゲート電極37から絶縁されている。p+コレクタ層31の裏面にはコレクタ電極39が形成されている。
【0029】
p+コレクタ層31は、抵抗値が18mΩのp型基板により構成される。pバッファ層41の不純物濃度は1×1017cm-3以下であり、たとえば1×1016cm-3である。また、pバッファ層41に関し、層中の電子ライフタイムをteとし、電子拡散係数をDeとし、当該バッファ層41の厚さをWとすると、実施の形態1と同様に、前記(1)式を満足する。
【0030】
つぎに、図4に示す構成の耐圧600VクラスのFS−IGBTの製造プロセスについて説明する。まず、厚さ500μmで抵抗値が18mΩのp型半導体基板を用意し、これをp+コレクタ層31としてその表面上に20μm厚で不純物濃度が1×1016cm-3のpバッファ層41をエピタキシャル成長させる。そして、その上に10μm厚で不純物濃度が3×1015cm-3のn+バッファ層32を成長させ、さらにその上に60μm厚で不純物濃度が1×1014cm-3のn-ドリフト層33をエピタキシャル成長させる。
【0031】
このエピタキシャルウエハの表面に、pベース領域34、n+エミッタ領域35、ゲート酸化膜36、ゲート電極37、層間絶縁膜42およびエミッタ電極38よりなるIGBT構造を形成する。このIGBT構造を保護膜で被覆した後、ウエハを350μmの厚さまで削る。
【0032】
その後、pバッファ層41を狙ってウエハ裏面からドーズ量3×1011cm-2でヘリウムイオンを照射して、pバッファ層41に前記(1)式を満足するように局所ライフタイムキラーを導入する。最後にウエハ裏面に金属を蒸着してコレクタ電極39を形成し、ダイシングして図4に示す構成のFS−IGBTが完成する。ただし、図4では保護膜が省略されている。
【0033】
上述した実施の形態2によれば、電子ライフタイム制御がなされたpバッファ層41が設けられていることによって、p+コレクタ層31の低注入化が可能となる。また、p+コレクタ層31が低抵抗であるため、p+コレクタ層31中の電圧降下がほぼゼロとなる。したがって、薄ウエハを用いた低注入型のFS−IGBTと同等の特性を具えた厚ウエハのFS−IGBTが得られる。
【0034】
実施の形態3.
図5は、本発明を適用した600V逆阻止型IGBTの構成を示す縦断面図である。図5において、符号51はp+コレクタ層、符号53はn-ドリフト層、符号54はpベース領域、符号55はn+エミッタ領域、符号56はゲート酸化膜、符号57はゲート電極、符号58はエミッタ電極、符号59はコレクタ電極19、符号61はpバッファ層である。また、符号62は層間絶縁膜、符号63は保護膜である。これらより構成されるIGBTの構造は図1に示す構成と同様である。符号64はエッチング溝である。
【0035】
p+コレクタ層51は、抵抗値が18mΩのp型基板により構成される。pバッファ層61の不純物濃度は1×1017cm-3以下であり、たとえば1×1016cm-3である。また、pバッファ層61に関し、層中の電子ライフタイムをteとし、電子拡散係数をDeとし、当該バッファ層61の厚さをWとすると、実施の形態1と同様に、前記(1)式を満足する。
【0036】
つぎに、図5に示す構成の600V逆阻止型IGBTの製造プロセスについて説明する。まず、厚さ500μmで抵抗値が18mΩのp型半導体基板をp+コレクタ層51とし、その上に20μm厚で不純物濃度が1×1016cm-3のpバッファ層61をエピタキシャル成長させ、さらにその上に100μm厚で不純物濃度が1.45×1014cm-3のn-ドリフト層53をエピタキシャル成長させる。
【0037】
このエピタキシャルウエハの表面に、pベース領域54、n+エミッタ領域55、ゲート酸化膜56、ゲート電極57、層間絶縁膜62およびエミッタ電極58よりなるIGBT構造を形成する。このIGBT構造を保護膜63で被覆した後、ウエハを350μmの厚さまで削る。ついで、IGBTのスクライブ部分を150μmの深さまでウエットエッチングしてエッチング溝64を形成する。
【0038】
その後、pバッファ層61を狙ってウエハ裏面からドーズ量3×1011cm-2でヘリウムイオンを照射して、pバッファ層61に前記(1)式を満足するように局所ライフタイムキラーを導入する。最後にウエハ裏面に金属を蒸着してコレクタ電極59を形成し、ダイシングしてチップを得る。
【0039】
上述した実施の形態3によれば、上述した構成の逆阻止型IGBTを2個、逆並列に組み合わせることによって、双方向モジュールを構成することができる。双方向モジュールは、双方向の電流および電圧を制御することができるので、マトリックスコンバータ用の双方向スイッチとして利用される。従来の双方向スイッチは2個のIGBTと2個の逆耐圧発生用ダイオードにより構成されている。そのため、双方向スイッチ全体のオン電圧は、IGBTのオン電圧とダイオードのオン電圧との合計となり、定常オン損失が大きかった。しかし、実施の形態3の逆阻止型IGBTを2個用いた双方向スイッチでは、ダイオードが不要であるため、オン電圧が大幅に低減されるという効果を奏する。
【0040】
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。たとえば、各実施の形態において例示した不純物濃度、ドーズ量、厚さ等の寸法などは適宜変更可能である。また、上述した各実施の形態では、第1導電型をp型とし、第2導電型をn型としたが、本発明はその逆の導電型でも成り立つ。
【0041】
ところで、パワーデバイスにおいては、従来よりドリフト層のコレクタ層寄りの領域を狙った局所ライフタイム制御技術が適用されているが、これはドリフト層中のキャリア拡散長を低減することによるキャリア濃度低減を目的としている。それに対して、本発明にかかる局所ライフタイム制御技術は、p+コレクタ層11,31,51(正確にはpバッファ層21,41,61)を狙ったものであり、コレクタ層11,31,51の注入効率そのものを抑えることによるキャリア濃度の低減を目的としており、明らかに従来の局所ライフタイム制御技術とは異なる。
【0042】
【発明の効果】
本発明によれば、第1導電型のバッファ層が設けられていることと、この第1導電型のバッファ層の電子ライフタイムを制御する局所ライフタイムキラーとしてヘリウムイオンイオンが注入されていることによって、コレクタ層の低注入化が可能となり、また、基板中の電圧降下はほぼゼロであるため、薄ウエハを用いた低注入型のFS−IGBTやNPT−IGBTと同等の特性を具えた厚ウエハのFS−IGBTやNPT−IGBTが高い歩留まりで得られる。
【図面の簡単な説明】
【図1】本発明の実施の形態1にかかる半導体装置の構成を示す縦断面図である。
【図2】本発明の実施の形態1にかかる半導体装置のpバッファ層を設けない構成の深さ方向の濃度プロファイルを示す図である。
【図3】本発明の実施の形態1にかかる半導体装置と薄ウエハ型IGBTとについてL負荷ターンオフ波形を比較した波形図である。
【図4】本発明の実施の形態2にかかる半導体装置の構成を示す縦断面図である。
【図5】本発明の実施の形態3にかかる半導体装置の構成を示す縦断面図である。
【図6】従来のNPT−IGBTの構成を示す縦断面図である。
【図7】従来のFS−IGBTの構成を示す縦断面図である。
【符号の説明】
11,31,51 p+コレクタ層
32 n+バッファ層
13,33,53 n-ドリフト層
14,34,54 pベース領域
15,35,55 n+エミッタ領域
16,36,56 ゲート酸化膜
17,37,57 ゲート電極
18,38,58 エミッタ電極
19,39,59 コレクタ電極
21,41,61 pバッファ層
Claims (2)
- コレクタ層となる低抵抗の第1導電型の半導体基板と、
前記半導体基板の表面上にエピタキシャル成長された、前記半導体基板よりも不純物濃度が低い第1導電型のバッファ層と、
前記第1導電型のバッファ層上にエピタキシャル成長された第2導電型のバッファ層と、
前記第2導電型のバッファ層上にエピタキシャル成長された、前記第2導電型のバッファ層よりも不純物濃度が低い第2導電型のドリフト層と、
前記ドリフト層の表面層に選択的に形成された第1導電型のベース領域と、
前記ベース領域内に選択的に形成された第2導電型のエミッタ領域と、
前記ベース領域の、チャネルが形成される部分の表面上に形成されたゲート酸化膜と、
前記ゲート酸化膜上に形成されたゲート電極と、
前記エミッタ領域および前記ベース領域に接続されたエミッタ電極と、
前記半導体基板の裏面に形成されたコレクタ電極と、
を具備し、
前記第1導電型のバッファ層の不純物濃度は1×1017cm-3以下であり、前記第1導電型のバッファ層中の電子ライフタイムおよび電子拡散係数をそれぞれteおよびDeとし、前記第1導電型のバッファ層の厚さをWとすると、
√(te×De)<10W
であり、
前記第1導電型のバッファ層中の電子ライフタイムを制御する局所ライフタイムキラーとしてヘリウムイオンが注入されているフィールドストップ型IGBTであることを特徴とする半導体装置。 - コレクタ層となる低抵抗の第1導電型の半導体基板と、
前記半導体基板の表面上にエピタキシャル成長された、前記半導体基板よりも不純物濃度が低い第1導電型のバッファ層と、
前記バッファ層上にエピタキシャル成長された第2導電型のドリフト層と、
前記ドリフト層の表面層に選択的に形成された第1導電型のベース領域と、
前記ベース領域内に選択的に形成された第2導電型のエミッタ領域と、
前記ベース領域の、チャネルが形成される部分の表面上に形成されたゲート酸化膜と、
前記ゲート酸化膜上に形成されたゲート電極と、
前記エミッタ領域および前記ベース領域に接続されたエミッタ電極と、
前記半導体基板の裏面に形成されたコレクタ電極と、
を具備し、
前記第1導電型のバッファ層の不純物濃度は1×1017cm-3以下であり、前記第1導電型のバッファ層中の電子ライフタイムおよび電子拡散係数をそれぞれteおよびDeとし、前記第1導電型のバッファ層の厚さをWとすると、
√(te×De)<10W
であり、
前記第1導電型のバッファ層中の電子ライフタイムを制御する局所ライフタイムキラーとしてヘリウムイオンが注入されているノンパンチスルー型IGBTであることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002064407A JP3885616B2 (ja) | 2002-03-08 | 2002-03-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002064407A JP3885616B2 (ja) | 2002-03-08 | 2002-03-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003264288A JP2003264288A (ja) | 2003-09-19 |
JP3885616B2 true JP3885616B2 (ja) | 2007-02-21 |
Family
ID=29197216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002064407A Expired - Fee Related JP3885616B2 (ja) | 2002-03-08 | 2002-03-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3885616B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104347398A (zh) * | 2013-07-25 | 2015-02-11 | 无锡华润上华半导体有限公司 | 一种igbt的制造方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3845644B2 (ja) * | 2004-05-24 | 2006-11-15 | 日本インター株式会社 | スナバ回路 |
JP4843923B2 (ja) * | 2004-09-09 | 2011-12-21 | 富士電機株式会社 | 高耐圧半導体装置およびその製造方法 |
JP2010109031A (ja) | 2008-10-29 | 2010-05-13 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
CN104425251A (zh) * | 2013-08-30 | 2015-03-18 | 无锡华润上华半导体有限公司 | 一种反向导通场截止型绝缘栅双极型晶体管的制造方法 |
WO2016039071A1 (ja) * | 2014-09-08 | 2016-03-17 | 富士電機株式会社 | 半導体装置及びその製造方法 |
CN117650162A (zh) * | 2023-10-31 | 2024-03-05 | 海信家电集团股份有限公司 | 半导体装置和半导体装置的制造方法 |
-
2002
- 2002-03-08 JP JP2002064407A patent/JP3885616B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104347398A (zh) * | 2013-07-25 | 2015-02-11 | 无锡华润上华半导体有限公司 | 一种igbt的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2003264288A (ja) | 2003-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4967200B2 (ja) | 逆阻止型igbtを逆並列に接続した双方向igbt | |
US8482030B2 (en) | Insulated gate bipolar transistor and manufacturing method thereof | |
US7932583B2 (en) | Reduced free-charge carrier lifetime device | |
JP5033335B2 (ja) | 半導体装置およびそれを用いたインバータ装置 | |
JP6111572B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8928030B2 (en) | Semiconductor device, method for manufacturing the semiconductor device, and method for controlling the semiconductor device | |
US8829533B2 (en) | Silicon carbide semiconductor device | |
JP4093042B2 (ja) | 半導体装置 | |
JP2002305304A (ja) | 電力用半導体装置 | |
JP2006332127A (ja) | 電力用半導体装置 | |
US7569431B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4904625B2 (ja) | 半導体装置 | |
US11699744B2 (en) | Semiconductor device and semiconductor apparatus | |
JP3885616B2 (ja) | 半導体装置 | |
JP2004247593A (ja) | 半導体装置及びその製造方法 | |
WO2021005903A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP4096722B2 (ja) | 半導体装置の製造方法 | |
JP4573490B2 (ja) | 逆阻止型igbtおよびその製造方法 | |
JP4904635B2 (ja) | 半導体装置およびその製造方法 | |
CN112736134A (zh) | 碳化硅pnpn晶闸管注入型igbt器件 | |
JP7333509B2 (ja) | 炭化珪素半導体装置 | |
CN114783874A (zh) | 具有三层外延的碳化硅凹槽mos栅控晶闸管的制造方法 | |
KR20150073607A (ko) | 다이오드 소자 및 그의 제조 방법 | |
JP2010147366A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061113 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3885616 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131201 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |