JP2003264288A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003264288A JP2003264288A JP2002064407A JP2002064407A JP2003264288A JP 2003264288 A JP2003264288 A JP 2003264288A JP 2002064407 A JP2002064407 A JP 2002064407A JP 2002064407 A JP2002064407 A JP 2002064407A JP 2003264288 A JP2003264288 A JP 2003264288A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- layer
- conductivity
- igbt
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】 厚さが２００μｍ以上のエピタキシャルウエ
ハを用いて、薄いＦＺウエハで作製されたＮＰＴ−ＩＧ
ＢＴまたはＦＳ−ＩＧＢＴと同等の特性を具えたＩＧＢ
Ｔを得ること。 【解決手段】 ＮＰＴ型のエピタキシャルウエハの、ｐ
+半導体基板よりなるｐ+コレクタ層１１とｎ-ドリフト
層１３との間にｐバッファ層２１を導入した構成とし、
このｐバッファ層２１を狙ってヘリウムイオン等を局所
ライフタイムキラーとして打ち込むことにより、局所ラ
イフタイム制御をおこない、ｐ+コレクタ層１１の低注
入化を可能とする。
ハを用いて、薄いＦＺウエハで作製されたＮＰＴ−ＩＧ
ＢＴまたはＦＳ−ＩＧＢＴと同等の特性を具えたＩＧＢ
Ｔを得ること。 【解決手段】 ＮＰＴ型のエピタキシャルウエハの、ｐ
+半導体基板よりなるｐ+コレクタ層１１とｎ-ドリフト
層１３との間にｐバッファ層２１を導入した構成とし、
このｐバッファ層２１を狙ってヘリウムイオン等を局所
ライフタイムキラーとして打ち込むことにより、局所ラ
イフタイム制御をおこない、ｐ+コレクタ層１１の低注
入化を可能とする。
Description
【０００１】
【発明の属する技術分野】本発明は、電力変換装置など
に使用されるパワー半導体装置に関し、特にコレクタ層
となる半導体基板上にドリフト層等をエピタキシャル成
長させたエピタキシャルウエハを用いて作製されるＩＧ
ＢＴ（絶縁ゲートバイポーラトランジスタ）に関する。
に使用されるパワー半導体装置に関し、特にコレクタ層
となる半導体基板上にドリフト層等をエピタキシャル成
長させたエピタキシャルウエハを用いて作製されるＩＧ
ＢＴ（絶縁ゲートバイポーラトランジスタ）に関する。
【０００２】
【従来の技術】ＩＧＢＴは、定常オン状態ではドリフト
層中のキャリア濃度が不純物濃度よりも高い状態、すな
わち高注入状態にある。このため、ドリフト層抵抗が低
くなり、低オン電圧化が可能であるという利点がある。
しかし、ターンオフ時には蓄積過剰キャリアが掃き出さ
れるため、ターンオフ損失の原因となる。このように、
定常オン電圧とターンオフ損失はトレードオフの関係に
ある。
層中のキャリア濃度が不純物濃度よりも高い状態、すな
わち高注入状態にある。このため、ドリフト層抵抗が低
くなり、低オン電圧化が可能であるという利点がある。
しかし、ターンオフ時には蓄積過剰キャリアが掃き出さ
れるため、ターンオフ損失の原因となる。このように、
定常オン電圧とターンオフ損失はトレードオフの関係に
ある。
【０００３】このトレードオフの関係に関し、ドリフト
層のコレクタ側領域の過剰キャリア量がエミッタ側領域
の過剰キャリア量よりも低い方が、より良好な関係が得
られることがわかっている。このようなキャリア分布は
コレクタ層の低注入化によって実現される。そのために
は、コレクタ層の不純物濃度を低くし、さらにコレクタ
層を薄くすることが有効である。
層のコレクタ側領域の過剰キャリア量がエミッタ側領域
の過剰キャリア量よりも低い方が、より良好な関係が得
られることがわかっている。このようなキャリア分布は
コレクタ層の低注入化によって実現される。そのために
は、コレクタ層の不純物濃度を低くし、さらにコレクタ
層を薄くすることが有効である。
【０００４】図６は、従来のノンパンチスルー型ＩＧＢ
Ｔ（以下、ＮＰＴ−ＩＧＢＴとする）の構成を示す縦断
面図である。また、図７は、従来のフィールドストップ
型ＩＧＢＴ（以下、ＦＳ−ＩＧＢＴとする）の構成を示
す縦断面図である。これらＮＰＴ−ＩＧＢＴおよびＦＳ
−ＩＧＢＴは、フローティングゾーン法により製造され
たウエハ（以下、ＦＺウエハとする）を用いて作製され
る。
Ｔ（以下、ＮＰＴ−ＩＧＢＴとする）の構成を示す縦断
面図である。また、図７は、従来のフィールドストップ
型ＩＧＢＴ（以下、ＦＳ−ＩＧＢＴとする）の構成を示
す縦断面図である。これらＮＰＴ−ＩＧＢＴおよびＦＳ
−ＩＧＢＴは、フローティングゾーン法により製造され
たウエハ（以下、ＦＺウエハとする）を用いて作製され
る。
【０００５】図６および図７において、符号１はｐ+コ
レクタ層、符号３はＦＺウエハよりなるｎ-ドリフト
層、符号４はｐベース領域、符号５はｎ+エミッタ領
域、符号６はゲート酸化膜、符号７はゲート電極、符号
８はエミッタ電極、符号９はコレクタ電極である。ま
た、図７において、符号２はｎ+バッファ層である。い
ずれのタイプのＩＧＢＴでも、低ドーズ量のイオン注入
によって低注入コレクタ層１が形成されているので、良
好なトレードオフ特性が得られている。
レクタ層、符号３はＦＺウエハよりなるｎ-ドリフト
層、符号４はｐベース領域、符号５はｎ+エミッタ領
域、符号６はゲート酸化膜、符号７はゲート電極、符号
８はエミッタ電極、符号９はコレクタ電極である。ま
た、図７において、符号２はｎ+バッファ層である。い
ずれのタイプのＩＧＢＴでも、低ドーズ量のイオン注入
によって低注入コレクタ層１が形成されているので、良
好なトレードオフ特性が得られている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来のＩＧＢＴでは総ウエハ厚を極めて薄くする必要があ
る。たとえば、耐圧１２００Ｖクラスの場合、ＮＰＴ−
ＩＧＢＴおよびＦＳ−ＩＧＢＴの総ウエハ厚はそれぞれ
１８０μｍおよび１２０μｍである。また、耐圧６００
Ｖクラスでは、ＮＰＴ−ＩＧＢＴの総ウエハ厚は１００
μｍであり、ＦＳ−ＩＧＢＴの総ウエハ厚は６５μｍで
ある（図６および図７参照）。このような薄いウエハの
取り扱いは困難であり、製造プロセス中に割れ不良が発
生しやすく、歩留まりが悪いという問題点がある。
来のＩＧＢＴでは総ウエハ厚を極めて薄くする必要があ
る。たとえば、耐圧１２００Ｖクラスの場合、ＮＰＴ−
ＩＧＢＴおよびＦＳ−ＩＧＢＴの総ウエハ厚はそれぞれ
１８０μｍおよび１２０μｍである。また、耐圧６００
Ｖクラスでは、ＮＰＴ−ＩＧＢＴの総ウエハ厚は１００
μｍであり、ＦＳ−ＩＧＢＴの総ウエハ厚は６５μｍで
ある（図６および図７参照）。このような薄いウエハの
取り扱いは困難であり、製造プロセス中に割れ不良が発
生しやすく、歩留まりが悪いという問題点がある。
【０００７】また、従来のＦＳ−ＩＧＢＴでは、基板表
面のアルミ電極構造を形成した後に、基板裏面からリン
イオンを注入し、低温度アニールをおこなうことによっ
て、ｎ型のバッファ層２が形成されている。このため、
このバッファ層２の厚さを２μｍ以上にすることは困難
であり、十分な耐圧が得られないという問題点がある。
面のアルミ電極構造を形成した後に、基板裏面からリン
イオンを注入し、低温度アニールをおこなうことによっ
て、ｎ型のバッファ層２が形成されている。このため、
このバッファ層２の厚さを２μｍ以上にすることは困難
であり、十分な耐圧が得られないという問題点がある。
【０００８】本発明は、上記問題点に鑑みてなされたも
のであって、厚いウエハ、たとえば厚さが２００μｍ以
上のエピタキシャルウエハを用いて、薄いＦＺウエハで
作製されたＮＰＴ−ＩＧＢＴまたはＦＳ−ＩＧＢＴと同
等の特性を具えたＩＧＢＴよりなる半導体装置を提供す
ることを目的とする。
のであって、厚いウエハ、たとえば厚さが２００μｍ以
上のエピタキシャルウエハを用いて、薄いＦＺウエハで
作製されたＮＰＴ−ＩＧＢＴまたはＦＳ−ＩＧＢＴと同
等の特性を具えたＩＧＢＴよりなる半導体装置を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明にかかる半導体装置は、コレクタ層となる低
抵抗の第１導電型の半導体基板と、前記半導体基板の表
面上にエピタキシャル成長された、前記半導体基板より
も不純物濃度が低い第１導電型のバッファ層と、前記第
１導電型のバッファ層上にエピタキシャル成長された第
２導電型のバッファ層と、前記第２導電型のバッファ層
上にエピタキシャル成長された、前記第２導電型のバッ
ファ層よりも不純物濃度が低い第２導電型のドリフト層
と、前記ドリフト層の表面層に選択的に形成された第１
導電型のベース領域と、前記ベース領域内に選択的に形
成された第２導電型のエミッタ領域と、前記ベース領域
の、チャネルが形成される部分の表面上に形成されたゲ
ート酸化膜と、前記ゲート酸化膜上に形成されたゲート
電極と、前記エミッタ領域および前記ベース領域に接続
されたエミッタ電極と、前記半導体基板の裏面に形成さ
れたコレクタ電極と、を具備し、前記第１導電型のバッ
ファ層の不純物濃度は１×１０17ｃｍ-3以下であり、前
記第１導電型のバッファ層中の電子ライフタイムおよび
電子拡散係数をそれぞれｔｅおよびＤｅとし、前記第１
導電型のバッファ層の厚さをＷとすると、つぎの（１）
式を満たすことを特徴とする。
め、本発明にかかる半導体装置は、コレクタ層となる低
抵抗の第１導電型の半導体基板と、前記半導体基板の表
面上にエピタキシャル成長された、前記半導体基板より
も不純物濃度が低い第１導電型のバッファ層と、前記第
１導電型のバッファ層上にエピタキシャル成長された第
２導電型のバッファ層と、前記第２導電型のバッファ層
上にエピタキシャル成長された、前記第２導電型のバッ
ファ層よりも不純物濃度が低い第２導電型のドリフト層
と、前記ドリフト層の表面層に選択的に形成された第１
導電型のベース領域と、前記ベース領域内に選択的に形
成された第２導電型のエミッタ領域と、前記ベース領域
の、チャネルが形成される部分の表面上に形成されたゲ
ート酸化膜と、前記ゲート酸化膜上に形成されたゲート
電極と、前記エミッタ領域および前記ベース領域に接続
されたエミッタ電極と、前記半導体基板の裏面に形成さ
れたコレクタ電極と、を具備し、前記第１導電型のバッ
ファ層の不純物濃度は１×１０17ｃｍ-3以下であり、前
記第１導電型のバッファ層中の電子ライフタイムおよび
電子拡散係数をそれぞれｔｅおよびＤｅとし、前記第１
導電型のバッファ層の厚さをＷとすると、つぎの（１）
式を満たすことを特徴とする。
【００１０】√（ｔｅ×Ｄｅ）＜１０Ｗ ・・・（１）
【００１１】この発明によれば、半導体基板とドリフト
層との間に半導体基板よりも不純物濃度が低い第１導電
型のバッファ層が設けられており、この第１導電型のバ
ッファ層中の電子ライフタイムが上記（１）式を満たす
ように制御されていることによって、コレクタ層の低注
入化が可能となる。また、半導体基板が低抵抗であるた
め、基板中の電圧降下はほぼゼロである。したがって薄
ウエハを用いた低注入型のＦＳ−ＩＧＢＴと同等の特性
が得られる。
層との間に半導体基板よりも不純物濃度が低い第１導電
型のバッファ層が設けられており、この第１導電型のバ
ッファ層中の電子ライフタイムが上記（１）式を満たす
ように制御されていることによって、コレクタ層の低注
入化が可能となる。また、半導体基板が低抵抗であるた
め、基板中の電圧降下はほぼゼロである。したがって薄
ウエハを用いた低注入型のＦＳ−ＩＧＢＴと同等の特性
が得られる。
【００１２】また、上記目的を達成するため、本発明に
かかる半導体装置は、コレクタ層となる低抵抗の第１導
電型の半導体基板と、前記半導体基板の表面上にエピタ
キシャル成長された、前記半導体基板よりも不純物濃度
が低い第１導電型のバッファ層と、前記バッファ層上に
エピタキシャル成長された第２導電型のドリフト層と、
前記ドリフト層の表面層に選択的に形成された第１導電
型のベース領域と、前記ベース領域内に選択的に形成さ
れた第２導電型のエミッタ領域と、前記ベース領域の、
チャネルが形成される部分の表面上に形成されたゲート
酸化膜と、前記ゲート酸化膜上に形成されたゲート電極
と、前記エミッタ領域および前記ベース領域に接続され
たエミッタ電極と、前記半導体基板の裏面に形成された
コレクタ電極と、を具備し、前記第１導電型のバッファ
層の不純物濃度は１×１０17ｃｍ -3以下であり、前記第
１導電型のバッファ層中の電子ライフタイムおよび電子
拡散係数をそれぞれｔｅおよびＤｅとし、前記第１導電
型のバッファ層の厚さをＷとすると、上記（１）式を満
たすことを特徴とする。
かかる半導体装置は、コレクタ層となる低抵抗の第１導
電型の半導体基板と、前記半導体基板の表面上にエピタ
キシャル成長された、前記半導体基板よりも不純物濃度
が低い第１導電型のバッファ層と、前記バッファ層上に
エピタキシャル成長された第２導電型のドリフト層と、
前記ドリフト層の表面層に選択的に形成された第１導電
型のベース領域と、前記ベース領域内に選択的に形成さ
れた第２導電型のエミッタ領域と、前記ベース領域の、
チャネルが形成される部分の表面上に形成されたゲート
酸化膜と、前記ゲート酸化膜上に形成されたゲート電極
と、前記エミッタ領域および前記ベース領域に接続され
たエミッタ電極と、前記半導体基板の裏面に形成された
コレクタ電極と、を具備し、前記第１導電型のバッファ
層の不純物濃度は１×１０17ｃｍ -3以下であり、前記第
１導電型のバッファ層中の電子ライフタイムおよび電子
拡散係数をそれぞれｔｅおよびＤｅとし、前記第１導電
型のバッファ層の厚さをＷとすると、上記（１）式を満
たすことを特徴とする。
【００１３】この発明によれば、第１導電型のバッファ
層が設けられていることと、この第１導電型のバッファ
層の電子ライフタイム制御によって、コレクタ層の低注
入化が可能となり、また、基板中の電圧降下はほぼゼロ
である。したがって薄ウエハを用いた低注入型のＮＰＴ
−ＩＧＢＴと同等の特性が得られる。
層が設けられていることと、この第１導電型のバッファ
層の電子ライフタイム制御によって、コレクタ層の低注
入化が可能となり、また、基板中の電圧降下はほぼゼロ
である。したがって薄ウエハを用いた低注入型のＮＰＴ
−ＩＧＢＴと同等の特性が得られる。
【００１４】これらの発明において、前記第１導電型の
バッファ層中の電子ライフタイムを制御する局所ライフ
タイムキラーとしてヘリウムイオンまたは水素イオンが
注入されていることを特徴とする。
バッファ層中の電子ライフタイムを制御する局所ライフ
タイムキラーとしてヘリウムイオンまたは水素イオンが
注入されていることを特徴とする。
【００１５】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しつつ詳細に説明する。 実施の形態１．図１は、本発明の実施の形態１にかかる
半導体装置であるＮＰＴ−ＩＧＢＴの構成を示す縦断面
図である。図１に示すように、ｐ+コレクタ層１１の表
面上に、ｐ+コレクタ層１１よりも不純物濃度が低いｐ
バッファ層２１が積層され、さらにその上にｎ-ドリフ
ト層１３が積層されている。ｎ-ドリフト層１３の表面
層には選択的にｐベース領域１４が形成されている。ｐ
ベース領域１４内には選択的にｎ+エミッタ領域１５が
形成されている。
いて図面を参照しつつ詳細に説明する。 実施の形態１．図１は、本発明の実施の形態１にかかる
半導体装置であるＮＰＴ−ＩＧＢＴの構成を示す縦断面
図である。図１に示すように、ｐ+コレクタ層１１の表
面上に、ｐ+コレクタ層１１よりも不純物濃度が低いｐ
バッファ層２１が積層され、さらにその上にｎ-ドリフ
ト層１３が積層されている。ｎ-ドリフト層１３の表面
層には選択的にｐベース領域１４が形成されている。ｐ
ベース領域１４内には選択的にｎ+エミッタ領域１５が
形成されている。
【００１６】ゲート酸化膜１６は、ｐベース領域１４
の、チャネルが形成される部分、すなわちｐベース領域
１４の、ｎ-ドリフト層１３とｎ+エミッタ領域１５との
間の部分の表面上に形成されている。ゲート酸化膜１６
上にはゲート電極１７が形成されている。エミッタ電極
１８は、ｎ+エミッタ領域１５およびｐベース領域１４
に接続されており、層間絶縁膜２２を介してゲート電極
１７から絶縁されている。ｐ+コレクタ層１１の裏面に
はコレクタ電極１９が形成されている。
の、チャネルが形成される部分、すなわちｐベース領域
１４の、ｎ-ドリフト層１３とｎ+エミッタ領域１５との
間の部分の表面上に形成されている。ゲート酸化膜１６
上にはゲート電極１７が形成されている。エミッタ電極
１８は、ｎ+エミッタ領域１５およびｐベース領域１４
に接続されており、層間絶縁膜２２を介してゲート電極
１７から絶縁されている。ｐ+コレクタ層１１の裏面に
はコレクタ電極１９が形成されている。
【００１７】ｐ+コレクタ層１１は、抵抗値が１８ｍΩ
のｐ型基板により構成される。ｐバッファ層２１の不純
物濃度は１×１０17ｃｍ-3以下であり、たとえば１×１
０16ｃｍ-3である。また、ｐバッファ層２１に関し、層
中の電子ライフタイムをｔｅとし、電子拡散係数をＤｅ
とし、当該バッファ層２１の厚さをＷとすると、前記
（１）式を満足する。
のｐ型基板により構成される。ｐバッファ層２１の不純
物濃度は１×１０17ｃｍ-3以下であり、たとえば１×１
０16ｃｍ-3である。また、ｐバッファ層２１に関し、層
中の電子ライフタイムをｔｅとし、電子拡散係数をＤｅ
とし、当該バッファ層２１の厚さをＷとすると、前記
（１）式を満足する。
【００１８】前記（１）式の左辺、すなわちｔｅとＤｅ
との積の平方根の値はｐバッファ層２１中での電子の拡
散長である。この拡散長がｐバッファ層２１の厚さＷよ
りも大幅に大きいと、ｐバッファ層２１に注入された電
子の大部分は、ｐバッファ層２１を素通りしてｐ+コレ
クタ層１１に到達してしまうため、ｐバッファ層２１の
低注入化効果が得られなくなる。
との積の平方根の値はｐバッファ層２１中での電子の拡
散長である。この拡散長がｐバッファ層２１の厚さＷよ
りも大幅に大きいと、ｐバッファ層２１に注入された電
子の大部分は、ｐバッファ層２１を素通りしてｐ+コレ
クタ層１１に到達してしまうため、ｐバッファ層２１の
低注入化効果が得られなくなる。
【００１９】これを防ぐには、ｐバッファ層２１中のキ
ャリア寿命を短くしてｐバッファ層２１中の電子の再結
合を起こりやすくし、電子がｐバッファ層２１中で消滅
してｐ+コレクタ層１１に届かないようにする必要があ
る。そのため、ｐバッファ層２１中での電子の拡散長を
ｐバッファ層２１の厚さＷの１０倍よりも小さくする必
要がある。ここで、１０倍とした理由は、電子拡散長が
ｐバッファ層２１の厚さＷの１０倍を超えると、ほとん
ど全ての電子がｐバッファ層２１を素通りしてしまうか
らである。
ャリア寿命を短くしてｐバッファ層２１中の電子の再結
合を起こりやすくし、電子がｐバッファ層２１中で消滅
してｐ+コレクタ層１１に届かないようにする必要があ
る。そのため、ｐバッファ層２１中での電子の拡散長を
ｐバッファ層２１の厚さＷの１０倍よりも小さくする必
要がある。ここで、１０倍とした理由は、電子拡散長が
ｐバッファ層２１の厚さＷの１０倍を超えると、ほとん
ど全ての電子がｐバッファ層２１を素通りしてしまうか
らである。
【００２０】つぎに、図１に示す構成の耐圧６００Ｖク
ラスのＮＰＴ−ＩＧＢＴの製造プロセスについて説明す
る。まず、厚さ５００μｍで抵抗値が１８ｍΩのｐ型半
導体基板を用意し、これをｐ+コレクタ層１１としてそ
の表面上に２０μｍ厚で不純物濃度が１×１０16ｃｍ-3
のｐバッファ層２１をエピタキシャル成長させ、さらに
その上に１００μｍ厚で不純物濃度が１．４５×１０14
ｃｍ-3のｎ-ドリフト層１３をエピタキシャル成長させ
る。
ラスのＮＰＴ−ＩＧＢＴの製造プロセスについて説明す
る。まず、厚さ５００μｍで抵抗値が１８ｍΩのｐ型半
導体基板を用意し、これをｐ+コレクタ層１１としてそ
の表面上に２０μｍ厚で不純物濃度が１×１０16ｃｍ-3
のｐバッファ層２１をエピタキシャル成長させ、さらに
その上に１００μｍ厚で不純物濃度が１．４５×１０14
ｃｍ-3のｎ-ドリフト層１３をエピタキシャル成長させ
る。
【００２１】このエピタキシャルウエハの表面に、ｐベ
ース領域１４、ｎ+エミッタ領域１５、ゲート酸化膜１
６、ゲート電極１７、層間絶縁膜２２およびエミッタ電
極１８よりなるＩＧＢＴ構造を形成する。このＩＧＢＴ
構造を保護膜で被覆した後、ウエハを３５０μｍの厚さ
まで削る。
ース領域１４、ｎ+エミッタ領域１５、ゲート酸化膜１
６、ゲート電極１７、層間絶縁膜２２およびエミッタ電
極１８よりなるＩＧＢＴ構造を形成する。このＩＧＢＴ
構造を保護膜で被覆した後、ウエハを３５０μｍの厚さ
まで削る。
【００２２】その後、ｐバッファ層２１を狙ってウエハ
裏面からドーズ量３×１０11ｃｍ-2でヘリウムイオンを
照射して、ｐバッファ層２１に前記（１）式を満足する
ように局所ライフタイムキラーを導入する。最後にウエ
ハ裏面に金属を蒸着してコレクタ電極１９を形成し、ダ
イシングして図１に示す構成のＮＰＴ−ＩＧＢＴが完成
する。ただし、図１では保護膜が省略されている。
裏面からドーズ量３×１０11ｃｍ-2でヘリウムイオンを
照射して、ｐバッファ層２１に前記（１）式を満足する
ように局所ライフタイムキラーを導入する。最後にウエ
ハ裏面に金属を蒸着してコレクタ電極１９を形成し、ダ
イシングして図１に示す構成のＮＰＴ−ＩＧＢＴが完成
する。ただし、図１では保護膜が省略されている。
【００２３】ここで、特に図示しないが、図１に示す構
成のＮＰＴ−ＩＧＢＴにおいてｐバッファ層２１を形成
するためのエピタキシャル成長をおこなわない構成とし
てもよい。この場合、たとえば耐圧６００Ｖクラスで
は、厚さ５００μｍで抵抗値が１８ｍΩのｐ+コレクタ
層１１となるｐ型半導体基板の表面上に、１００μｍ厚
で不純物濃度が１．４５×１０14ｃｍ-3のｎ-ドリフト
層１３をエピタキシャル成長させる。そして、ウエハ表
面にＩＧＢＴ構造を形成し、保護膜付けをおこなった
後、ウエハを３５０μｍの厚さまで削る。
成のＮＰＴ−ＩＧＢＴにおいてｐバッファ層２１を形成
するためのエピタキシャル成長をおこなわない構成とし
てもよい。この場合、たとえば耐圧６００Ｖクラスで
は、厚さ５００μｍで抵抗値が１８ｍΩのｐ+コレクタ
層１１となるｐ型半導体基板の表面上に、１００μｍ厚
で不純物濃度が１．４５×１０14ｃｍ-3のｎ-ドリフト
層１３をエピタキシャル成長させる。そして、ウエハ表
面にＩＧＢＴ構造を形成し、保護膜付けをおこなった
後、ウエハを３５０μｍの厚さまで削る。
【００２４】その際、ＩＧＢＴ構造を形成するプロセス
中の熱履歴により、ｐ型半導体基板からボロンが拡散す
る。それによって、図２に深さ方向の濃度プロファイル
を示すように、ｐ+コレクタ層１１とｎ-ドリフト層１３
との接合部分が傾斜接合となり、擬似的なｐバッファ層
２１が形成されていることになる。この擬似的なｐバッ
ファ層２１を狙ってウエハ裏面から前記（１）式を満た
すように局所ライフタイムキラーを導入すればよい。
中の熱履歴により、ｐ型半導体基板からボロンが拡散す
る。それによって、図２に深さ方向の濃度プロファイル
を示すように、ｐ+コレクタ層１１とｎ-ドリフト層１３
との接合部分が傾斜接合となり、擬似的なｐバッファ層
２１が形成されていることになる。この擬似的なｐバッ
ファ層２１を狙ってウエハ裏面から前記（１）式を満た
すように局所ライフタイムキラーを導入すればよい。
【００２５】図３は、実施の形態１のＩＧＢＴ（実施
例）と薄ウエハで作製されたＩＧＢＴ（比較例）とにつ
いて、Ｌ負荷ターンオフ波形を比較した波形図である。
図３より明らかなように、実施例では、オン電圧は１．
９５Ｖであり、ターンオフ損失は６．１３ｍＪ／ｃｍ2
である。それに対して比較例では、オン電圧は２．０１
Ｖであり、ターンオフ損失は６．２４ｍＪ／ｃｍ2であ
る。したがって、実施例のＩＧＢＴは薄ウエハ型ＩＧＢ
Ｔに匹敵する性能を具えていることがわかる。
例）と薄ウエハで作製されたＩＧＢＴ（比較例）とにつ
いて、Ｌ負荷ターンオフ波形を比較した波形図である。
図３より明らかなように、実施例では、オン電圧は１．
９５Ｖであり、ターンオフ損失は６．１３ｍＪ／ｃｍ2
である。それに対して比較例では、オン電圧は２．０１
Ｖであり、ターンオフ損失は６．２４ｍＪ／ｃｍ2であ
る。したがって、実施例のＩＧＢＴは薄ウエハ型ＩＧＢ
Ｔに匹敵する性能を具えていることがわかる。
【００２６】上述した実施の形態１によれば、電子ライ
フタイム制御がなされたｐバッファ層２１が設けられて
いることによって、ｐ+コレクタ層１１の低注入化が可
能となる。また、ｐ+コレクタ層１１が低抵抗であるた
め、ｐ+コレクタ層１１中の電圧降下がほぼゼロとな
る。したがって、薄ウエハを用いた低注入型のＮＰＴ−
ＩＧＢＴと同等の特性を具えた厚ウエハのＮＰＴ−ＩＧ
ＢＴが得られる。
フタイム制御がなされたｐバッファ層２１が設けられて
いることによって、ｐ+コレクタ層１１の低注入化が可
能となる。また、ｐ+コレクタ層１１が低抵抗であるた
め、ｐ+コレクタ層１１中の電圧降下がほぼゼロとな
る。したがって、薄ウエハを用いた低注入型のＮＰＴ−
ＩＧＢＴと同等の特性を具えた厚ウエハのＮＰＴ−ＩＧ
ＢＴが得られる。
【００２７】実施の形態２．図４は、本発明の実施の形
態２にかかる半導体装置であるＦＳ−ＩＧＢＴの構成を
示す縦断面図である。図４に示すように、ｐ+コレクタ
層３１の表面上に、ｐ+コレクタ層３１よりも不純物濃
度が低いｐバッファ層４１が積層され、さらにその上に
ｎ+バッファ層３２が積層され、さらにその上にｎ-ドリ
フト層３３が積層されている。ｎ+バッファ層３２の不
純物濃度はｎ-ドリフト層３３の不純物濃度よりも高
い。ｎ-ドリフト層３３の表面層には選択的にｐベース
領域３４が形成されている。ｐベース領域３４内には選
択的にｎ+エミッタ領域３５が形成されている。
態２にかかる半導体装置であるＦＳ−ＩＧＢＴの構成を
示す縦断面図である。図４に示すように、ｐ+コレクタ
層３１の表面上に、ｐ+コレクタ層３１よりも不純物濃
度が低いｐバッファ層４１が積層され、さらにその上に
ｎ+バッファ層３２が積層され、さらにその上にｎ-ドリ
フト層３３が積層されている。ｎ+バッファ層３２の不
純物濃度はｎ-ドリフト層３３の不純物濃度よりも高
い。ｎ-ドリフト層３３の表面層には選択的にｐベース
領域３４が形成されている。ｐベース領域３４内には選
択的にｎ+エミッタ領域３５が形成されている。
【００２８】ゲート酸化膜３６は、ｐベース領域３４の
チャネル形成部分、すなわちｐベース領域３４の、ｎ-
ドリフト層３３とｎ+エミッタ領域３５との間の部分の
表面上に形成されている。ゲート酸化膜３６上にはゲー
ト電極３７が形成されている。エミッタ電極３８は、ｎ
+エミッタ領域３５およびｐベース領域３４に接続され
ており、層間絶縁膜４２を介してゲート電極３７から絶
縁されている。ｐ+コレクタ層３１の裏面にはコレクタ
電極３９が形成されている。
チャネル形成部分、すなわちｐベース領域３４の、ｎ-
ドリフト層３３とｎ+エミッタ領域３５との間の部分の
表面上に形成されている。ゲート酸化膜３６上にはゲー
ト電極３７が形成されている。エミッタ電極３８は、ｎ
+エミッタ領域３５およびｐベース領域３４に接続され
ており、層間絶縁膜４２を介してゲート電極３７から絶
縁されている。ｐ+コレクタ層３１の裏面にはコレクタ
電極３９が形成されている。
【００２９】ｐ+コレクタ層３１は、抵抗値が１８ｍΩ
のｐ型基板により構成される。ｐバッファ層４１の不純
物濃度は１×１０17ｃｍ-3以下であり、たとえば１×１
０16ｃｍ-3である。また、ｐバッファ層４１に関し、層
中の電子ライフタイムをｔｅとし、電子拡散係数をＤｅ
とし、当該バッファ層４１の厚さをＷとすると、実施の
形態１と同様に、前記（１）式を満足する。
のｐ型基板により構成される。ｐバッファ層４１の不純
物濃度は１×１０17ｃｍ-3以下であり、たとえば１×１
０16ｃｍ-3である。また、ｐバッファ層４１に関し、層
中の電子ライフタイムをｔｅとし、電子拡散係数をＤｅ
とし、当該バッファ層４１の厚さをＷとすると、実施の
形態１と同様に、前記（１）式を満足する。
【００３０】つぎに、図４に示す構成の耐圧６００Ｖク
ラスのＦＳ−ＩＧＢＴの製造プロセスについて説明す
る。まず、厚さ５００μｍで抵抗値が１８ｍΩのｐ型半
導体基板を用意し、これをｐ+コレクタ層３１としてそ
の表面上に２０μｍ厚で不純物濃度が１×１０16ｃｍ-3
のｐバッファ層４１をエピタキシャル成長させる。そし
て、その上に１０μｍ厚で不純物濃度が３×１０15ｃｍ
-3のｎ+バッファ層３２を成長させ、さらにその上に６
０μｍ厚で不純物濃度が１×１０14ｃｍ-3のｎ-ドリフ
ト層３３をエピタキシャル成長させる。
ラスのＦＳ−ＩＧＢＴの製造プロセスについて説明す
る。まず、厚さ５００μｍで抵抗値が１８ｍΩのｐ型半
導体基板を用意し、これをｐ+コレクタ層３１としてそ
の表面上に２０μｍ厚で不純物濃度が１×１０16ｃｍ-3
のｐバッファ層４１をエピタキシャル成長させる。そし
て、その上に１０μｍ厚で不純物濃度が３×１０15ｃｍ
-3のｎ+バッファ層３２を成長させ、さらにその上に６
０μｍ厚で不純物濃度が１×１０14ｃｍ-3のｎ-ドリフ
ト層３３をエピタキシャル成長させる。
【００３１】このエピタキシャルウエハの表面に、ｐベ
ース領域３４、ｎ+エミッタ領域３５、ゲート酸化膜３
６、ゲート電極３７、層間絶縁膜４２およびエミッタ電
極３８よりなるＩＧＢＴ構造を形成する。このＩＧＢＴ
構造を保護膜で被覆した後、ウエハを３５０μｍの厚さ
まで削る。
ース領域３４、ｎ+エミッタ領域３５、ゲート酸化膜３
６、ゲート電極３７、層間絶縁膜４２およびエミッタ電
極３８よりなるＩＧＢＴ構造を形成する。このＩＧＢＴ
構造を保護膜で被覆した後、ウエハを３５０μｍの厚さ
まで削る。
【００３２】その後、ｐバッファ層４１を狙ってウエハ
裏面からドーズ量３×１０11ｃｍ-2でヘリウムイオンを
照射して、ｐバッファ層４１に前記（１）式を満足する
ように局所ライフタイムキラーを導入する。最後にウエ
ハ裏面に金属を蒸着してコレクタ電極３９を形成し、ダ
イシングして図４に示す構成のＦＳ−ＩＧＢＴが完成す
る。ただし、図４では保護膜が省略されている。
裏面からドーズ量３×１０11ｃｍ-2でヘリウムイオンを
照射して、ｐバッファ層４１に前記（１）式を満足する
ように局所ライフタイムキラーを導入する。最後にウエ
ハ裏面に金属を蒸着してコレクタ電極３９を形成し、ダ
イシングして図４に示す構成のＦＳ−ＩＧＢＴが完成す
る。ただし、図４では保護膜が省略されている。
【００３３】上述した実施の形態２によれば、電子ライ
フタイム制御がなされたｐバッファ層４１が設けられて
いることによって、ｐ+コレクタ層３１の低注入化が可
能となる。また、ｐ+コレクタ層３１が低抵抗であるた
め、ｐ+コレクタ層３１中の電圧降下がほぼゼロとな
る。したがって、薄ウエハを用いた低注入型のＦＳ−Ｉ
ＧＢＴと同等の特性を具えた厚ウエハのＦＳ−ＩＧＢＴ
が得られる。
フタイム制御がなされたｐバッファ層４１が設けられて
いることによって、ｐ+コレクタ層３１の低注入化が可
能となる。また、ｐ+コレクタ層３１が低抵抗であるた
め、ｐ+コレクタ層３１中の電圧降下がほぼゼロとな
る。したがって、薄ウエハを用いた低注入型のＦＳ−Ｉ
ＧＢＴと同等の特性を具えた厚ウエハのＦＳ−ＩＧＢＴ
が得られる。
【００３４】実施の形態３．図５は、本発明を適用した
６００Ｖ逆阻止型ＩＧＢＴの構成を示す縦断面図であ
る。図５において、符号５１はｐ+コレクタ層、符号５
３はｎ-ドリフト層、符号５４はｐベース領域、符号５
５はｎ+エミッタ領域、符号５６はゲート酸化膜、符号
５７はゲート電極、符号５８はエミッタ電極、符号５９
はコレクタ電極１９、符号６１はｐバッファ層である。
また、符号６２は層間絶縁膜、符号６３は保護膜であ
る。これらより構成されるＩＧＢＴの構造は図１に示す
構成と同様である。符号６４はエッチング溝である。
６００Ｖ逆阻止型ＩＧＢＴの構成を示す縦断面図であ
る。図５において、符号５１はｐ+コレクタ層、符号５
３はｎ-ドリフト層、符号５４はｐベース領域、符号５
５はｎ+エミッタ領域、符号５６はゲート酸化膜、符号
５７はゲート電極、符号５８はエミッタ電極、符号５９
はコレクタ電極１９、符号６１はｐバッファ層である。
また、符号６２は層間絶縁膜、符号６３は保護膜であ
る。これらより構成されるＩＧＢＴの構造は図１に示す
構成と同様である。符号６４はエッチング溝である。
【００３５】ｐ+コレクタ層５１は、抵抗値が１８ｍΩ
のｐ型基板により構成される。ｐバッファ層６１の不純
物濃度は１×１０17ｃｍ-3以下であり、たとえば１×１
０16ｃｍ-3である。また、ｐバッファ層６１に関し、層
中の電子ライフタイムをｔｅとし、電子拡散係数をＤｅ
とし、当該バッファ層６１の厚さをＷとすると、実施の
形態１と同様に、前記（１）式を満足する。
のｐ型基板により構成される。ｐバッファ層６１の不純
物濃度は１×１０17ｃｍ-3以下であり、たとえば１×１
０16ｃｍ-3である。また、ｐバッファ層６１に関し、層
中の電子ライフタイムをｔｅとし、電子拡散係数をＤｅ
とし、当該バッファ層６１の厚さをＷとすると、実施の
形態１と同様に、前記（１）式を満足する。
【００３６】つぎに、図５に示す構成の６００Ｖ逆阻止
型ＩＧＢＴの製造プロセスについて説明する。まず、厚
さ５００μｍで抵抗値が１８ｍΩのｐ型半導体基板をｐ
+コレクタ層５１とし、その上に２０μｍ厚で不純物濃
度が１×１０16ｃｍ-3のｐバッファ層６１をエピタキシ
ャル成長させ、さらにその上に１００μｍ厚で不純物濃
度が１．４５×１０14ｃｍ-3のｎ-ドリフト層５３をエ
ピタキシャル成長させる。
型ＩＧＢＴの製造プロセスについて説明する。まず、厚
さ５００μｍで抵抗値が１８ｍΩのｐ型半導体基板をｐ
+コレクタ層５１とし、その上に２０μｍ厚で不純物濃
度が１×１０16ｃｍ-3のｐバッファ層６１をエピタキシ
ャル成長させ、さらにその上に１００μｍ厚で不純物濃
度が１．４５×１０14ｃｍ-3のｎ-ドリフト層５３をエ
ピタキシャル成長させる。
【００３７】このエピタキシャルウエハの表面に、ｐベ
ース領域５４、ｎ+エミッタ領域５５、ゲート酸化膜５
６、ゲート電極５７、層間絶縁膜６２およびエミッタ電
極５８よりなるＩＧＢＴ構造を形成する。このＩＧＢＴ
構造を保護膜６３で被覆した後、ウエハを３５０μｍの
厚さまで削る。ついで、ＩＧＢＴのスクライブ部分を１
５０μｍの深さまでウエットエッチングしてエッチング
溝６４を形成する。
ース領域５４、ｎ+エミッタ領域５５、ゲート酸化膜５
６、ゲート電極５７、層間絶縁膜６２およびエミッタ電
極５８よりなるＩＧＢＴ構造を形成する。このＩＧＢＴ
構造を保護膜６３で被覆した後、ウエハを３５０μｍの
厚さまで削る。ついで、ＩＧＢＴのスクライブ部分を１
５０μｍの深さまでウエットエッチングしてエッチング
溝６４を形成する。
【００３８】その後、ｐバッファ層６１を狙ってウエハ
裏面からドーズ量３×１０11ｃｍ-2でヘリウムイオンを
照射して、ｐバッファ層６１に前記（１）式を満足する
ように局所ライフタイムキラーを導入する。最後にウエ
ハ裏面に金属を蒸着してコレクタ電極５９を形成し、ダ
イシングしてチップを得る。
裏面からドーズ量３×１０11ｃｍ-2でヘリウムイオンを
照射して、ｐバッファ層６１に前記（１）式を満足する
ように局所ライフタイムキラーを導入する。最後にウエ
ハ裏面に金属を蒸着してコレクタ電極５９を形成し、ダ
イシングしてチップを得る。
【００３９】上述した実施の形態３によれば、上述した
構成の逆阻止型ＩＧＢＴを２個、逆並列に組み合わせる
ことによって、双方向モジュールを構成することができ
る。双方向モジュールは、双方向の電流および電圧を制
御することができるので、マトリックスコンバータ用の
双方向スイッチとして利用される。従来の双方向スイッ
チは２個のＩＧＢＴと２個の逆耐圧発生用ダイオードに
より構成されている。そのため、双方向スイッチ全体の
オン電圧は、ＩＧＢＴのオン電圧とダイオードのオン電
圧との合計となり、定常オン損失が大きかった。しか
し、実施の形態３の逆阻止型ＩＧＢＴを２個用いた双方
向スイッチでは、ダイオードが不要であるため、オン電
圧が大幅に低減されるという効果を奏する。
構成の逆阻止型ＩＧＢＴを２個、逆並列に組み合わせる
ことによって、双方向モジュールを構成することができ
る。双方向モジュールは、双方向の電流および電圧を制
御することができるので、マトリックスコンバータ用の
双方向スイッチとして利用される。従来の双方向スイッ
チは２個のＩＧＢＴと２個の逆耐圧発生用ダイオードに
より構成されている。そのため、双方向スイッチ全体の
オン電圧は、ＩＧＢＴのオン電圧とダイオードのオン電
圧との合計となり、定常オン損失が大きかった。しか
し、実施の形態３の逆阻止型ＩＧＢＴを２個用いた双方
向スイッチでは、ダイオードが不要であるため、オン電
圧が大幅に低減されるという効果を奏する。
【００４０】以上において本発明は、上述した各実施の
形態に限らず、種々変更可能である。たとえば、各実施
の形態において例示した不純物濃度、ドーズ量、厚さ等
の寸法などは適宜変更可能である。また、局所ライフタ
イムキラーとして、ヘリウムイオンの代わりに水素イオ
ンを用いることもできる。また、上述した各実施の形態
では、第１導電型をｐ型とし、第２導電型をｎ型とした
が、本発明はその逆の導電型でも成り立つ。
形態に限らず、種々変更可能である。たとえば、各実施
の形態において例示した不純物濃度、ドーズ量、厚さ等
の寸法などは適宜変更可能である。また、局所ライフタ
イムキラーとして、ヘリウムイオンの代わりに水素イオ
ンを用いることもできる。また、上述した各実施の形態
では、第１導電型をｐ型とし、第２導電型をｎ型とした
が、本発明はその逆の導電型でも成り立つ。
【００４１】ところで、パワーデバイスにおいては、従
来よりドリフト層のコレクタ層寄りの領域を狙った局所
ライフタイム制御技術が適用されているが、これはドリ
フト層中のキャリア拡散長を低減することによるキャリ
ア濃度低減を目的としている。それに対して、本発明に
かかる局所ライフタイム制御技術は、ｐ+コレクタ層１
１，３１，５１（正確にはｐバッファ層２１，４１，６
１）を狙ったものであり、コレクタ層１１，３１，５１
の注入効率そのものを抑えることによるキャリア濃度の
低減を目的としており、明らかに従来の局所ライフタイ
ム制御技術とは異なる。
来よりドリフト層のコレクタ層寄りの領域を狙った局所
ライフタイム制御技術が適用されているが、これはドリ
フト層中のキャリア拡散長を低減することによるキャリ
ア濃度低減を目的としている。それに対して、本発明に
かかる局所ライフタイム制御技術は、ｐ+コレクタ層１
１，３１，５１（正確にはｐバッファ層２１，４１，６
１）を狙ったものであり、コレクタ層１１，３１，５１
の注入効率そのものを抑えることによるキャリア濃度の
低減を目的としており、明らかに従来の局所ライフタイ
ム制御技術とは異なる。
【００４２】
【発明の効果】本発明によれば、第１導電型のバッファ
層が設けられていることと、この第１導電型のバッファ
層の電子ライフタイム制御によって、コレクタ層の低注
入化が可能となり、また、基板中の電圧降下はほぼゼロ
であるため、薄ウエハを用いた低注入型のＦＳ−ＩＧＢ
ＴやＮＰＴ−ＩＧＢＴと同等の特性を具えた厚ウエハの
ＦＳ−ＩＧＢＴやＮＰＴ−ＩＧＢＴが高い歩留まりで得
られる。
層が設けられていることと、この第１導電型のバッファ
層の電子ライフタイム制御によって、コレクタ層の低注
入化が可能となり、また、基板中の電圧降下はほぼゼロ
であるため、薄ウエハを用いた低注入型のＦＳ−ＩＧＢ
ＴやＮＰＴ−ＩＧＢＴと同等の特性を具えた厚ウエハの
ＦＳ−ＩＧＢＴやＮＰＴ−ＩＧＢＴが高い歩留まりで得
られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる半導体装置の構
成を示す縦断面図である。
成を示す縦断面図である。
【図２】本発明の実施の形態１にかかる半導体装置のｐ
バッファ層を設けない構成の深さ方向の濃度プロファイ
ルを示す図である。
バッファ層を設けない構成の深さ方向の濃度プロファイ
ルを示す図である。
【図３】本発明の実施の形態１にかかる半導体装置と薄
ウエハ型ＩＧＢＴとについてＬ負荷ターンオフ波形を比
較した波形図である。
ウエハ型ＩＧＢＴとについてＬ負荷ターンオフ波形を比
較した波形図である。
【図４】本発明の実施の形態２にかかる半導体装置の構
成を示す縦断面図である。
成を示す縦断面図である。
【図５】本発明の実施の形態３にかかる半導体装置の構
成を示す縦断面図である。
成を示す縦断面図である。
【図６】従来のＮＰＴ−ＩＧＢＴの構成を示す縦断面図
である。
である。
【図７】従来のＦＳ−ＩＧＢＴの構成を示す縦断面図で
ある。
ある。
１１，３１，５１ ｐ+コレクタ層
３２ ｎ+バッファ層
１３，３３，５３ ｎ-ドリフト層
１４，３４，５４ ｐベース領域
１５，３５，５５ ｎ+エミッタ領域
１６，３６，５６ ゲート酸化膜
１７，３７，５７ ゲート電極
１８，３８，５８ エミッタ電極
１９，３９，５９ コレクタ電極
２１，４１，６１ ｐバッファ層
Claims (4)
- 【請求項１】 コレクタ層となる低抵抗の第１導電型の
半導体基板と、 前記半導体基板の表面上にエピタキシャル成長された、
前記半導体基板よりも不純物濃度が低い第１導電型のバ
ッファ層と、 前記第１導電型のバッファ層上にエピタキシャル成長さ
れた第２導電型のバッファ層と、 前記第２導電型のバッファ層上にエピタキシャル成長さ
れた、前記第２導電型のバッファ層よりも不純物濃度が
低い第２導電型のドリフト層と、 前記ドリフト層の表面層に選択的に形成された第１導電
型のベース領域と、 前記ベース領域内に選択的に形成された第２導電型のエ
ミッタ領域と、 前記ベース領域の、チャネルが形成される部分の表面上
に形成されたゲート酸化膜と、 前記ゲート酸化膜上に形成されたゲート電極と、 前記エミッタ領域および前記ベース領域に接続されたエ
ミッタ電極と、 前記半導体基板の裏面に形成されたコレクタ電極と、 を具備し、 前記第１導電型のバッファ層の不純物濃度は１×１０17
ｃｍ-3以下であり、前記第１導電型のバッファ層中の電
子ライフタイムおよび電子拡散係数をそれぞれｔｅおよ
びＤｅとし、前記第１導電型のバッファ層の厚さをＷと
すると、 √（ｔｅ×Ｄｅ）＜１０Ｗ であることを特徴とする半導体装置。 - 【請求項２】 コレクタ層となる低抵抗の第１導電型の
半導体基板と、 前記半導体基板の表面上にエピタキシャル成長された、
前記半導体基板よりも不純物濃度が低い第１導電型のバ
ッファ層と、 前記バッファ層上にエピタキシャル成長された第２導電
型のドリフト層と、 前記ドリフト層の表面層に選択的に形成された第１導電
型のベース領域と、 前記ベース領域内に選択的に形成された第２導電型のエ
ミッタ領域と、 前記ベース領域の、チャネルが形成される部分の表面上
に形成されたゲート酸化膜と、 前記ゲート酸化膜上に形成されたゲート電極と、 前記エミッタ領域および前記ベース領域に接続されたエ
ミッタ電極と、 前記半導体基板の裏面に形成されたコレクタ電極と、 を具備し、 前記第１導電型のバッファ層の不純物濃度は１×１０17
ｃｍ-3以下であり、前記第１導電型のバッファ層中の電
子ライフタイムおよび電子拡散係数をそれぞれｔｅおよ
びＤｅとし、前記第１導電型のバッファ層の厚さをＷと
すると、 √（ｔｅ×Ｄｅ）＜１０Ｗ であることを特徴とする半導体装置。 - 【請求項３】 前記第１導電型のバッファ層中の電子ラ
イフタイムを制御する局所ライフタイムキラーとしてヘ
リウムイオンが注入されていることを特徴とする請求項
１または２に記載の半導体装置。 - 【請求項４】 前記第１導電型のバッファ層中の電子ラ
イフタイムを制御する局所ライフタイムキラーとして水
素イオンが注入されていることを特徴とする請求項１ま
たは２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002064407A JP3885616B2 (ja) | 2002-03-08 | 2002-03-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002064407A JP3885616B2 (ja) | 2002-03-08 | 2002-03-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003264288A true JP2003264288A (ja) | 2003-09-19 |
| JP3885616B2 JP3885616B2 (ja) | 2007-02-21 |
Family
ID=29197216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002064407A Expired - Fee Related JP3885616B2 (ja) | 2002-03-08 | 2002-03-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3885616B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005341635A (ja) * | 2004-05-24 | 2005-12-08 | Nippon Inter Electronics Corp | スナバ回路 |
| JP2006080269A (ja) * | 2004-09-09 | 2006-03-23 | Fuji Electric Holdings Co Ltd | 高耐圧半導体装置およびその製造方法 |
| US8384123B2 (en) | 2008-10-29 | 2013-02-26 | Sanken Electric Co., Ltd. | Semiconductor device and method for manufacturing same |
| WO2015027850A1 (zh) * | 2013-08-30 | 2015-03-05 | 无锡华润上华半导体有限公司 | 反向导通场截止型绝缘栅双极型晶体管的制造方法 |
| WO2016039071A1 (ja) * | 2014-09-08 | 2016-03-17 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| CN117650162A (zh) * | 2023-10-31 | 2024-03-05 | 海信家电集团股份有限公司 | 半导体装置和半导体装置的制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347398A (zh) * | 2013-07-25 | 2015-02-11 | 无锡华润上华半导体有限公司 | 一种igbt的制造方法 |
-
2002
- 2002-03-08 JP JP2002064407A patent/JP3885616B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005341635A (ja) * | 2004-05-24 | 2005-12-08 | Nippon Inter Electronics Corp | スナバ回路 |
| JP2006080269A (ja) * | 2004-09-09 | 2006-03-23 | Fuji Electric Holdings Co Ltd | 高耐圧半導体装置およびその製造方法 |
| US8384123B2 (en) | 2008-10-29 | 2013-02-26 | Sanken Electric Co., Ltd. | Semiconductor device and method for manufacturing same |
| WO2015027850A1 (zh) * | 2013-08-30 | 2015-03-05 | 无锡华润上华半导体有限公司 | 反向导通场截止型绝缘栅双极型晶体管的制造方法 |
| WO2016039071A1 (ja) * | 2014-09-08 | 2016-03-17 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JPWO2016039071A1 (ja) * | 2014-09-08 | 2017-04-27 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| US11239356B2 (en) | 2014-09-08 | 2022-02-01 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| CN117650162A (zh) * | 2023-10-31 | 2024-03-05 | 海信家电集团股份有限公司 | 半导体装置和半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3885616B2 (ja) | 2007-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4967200B2 (ja) | 逆阻止型ｉｇｂｔを逆並列に接続した双方向ｉｇｂｔ | |
| JP4143134B2 (ja) | 無ラッチアップ型パワーｍｏｓ−バイポーラートランジスター | |
| US7538412B2 (en) | Semiconductor device with a field stop zone | |
| US8482030B2 (en) | Insulated gate bipolar transistor and manufacturing method thereof | |
| JP6111572B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US7932583B2 (en) | Reduced free-charge carrier lifetime device | |
| JP5033335B2 (ja) | 半導体装置およびそれを用いたインバータ装置 | |
| WO2013141181A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US8829533B2 (en) | Silicon carbide semiconductor device | |
| JP2003318412A (ja) | 半導体装置およびその製造方法 | |
| US7569431B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4904625B2 (ja) | 半導体装置 | |
| JP5248741B2 (ja) | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 | |
| CN112951905B (zh) | 一种SiC逆导型绝缘栅双极型晶体管器件及其制造方法 | |
| JP2004247593A (ja) | 半導体装置及びその製造方法 | |
| JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
| CN111933705B (zh) | 一种功率半导体器件的制作方法及功率半导体器件 | |
| CN114447098A (zh) | 半导体装置及半导体装置的制造方法 | |
| WO2021005903A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP3885616B2 (ja) | 半導体装置 | |
| JP7134358B2 (ja) | 半導体装置、および、半導体装置の製造方法 | |
| JP4096722B2 (ja) | 半導体装置の製造方法 | |
| JP6639739B2 (ja) | 半導体装置 | |
| WO2000031800A1 (fr) | Dispositif a semiconducteur et son procede de fabrication | |
| JP4904635B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061113 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3885616 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131201 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |