JP4843923B2 - 高耐圧半導体装置およびその製造方法 - Google Patents

Description

本発明は電力変換装置などに使用されるパワー半導体装置に関する。詳しくは、分離拡散層を備え、双方向の耐圧特性を有する双方向デバイスまたは逆阻止絶縁ゲート形バイポーラトランジスタ（以降、逆阻止ＩＧＢＴと略す）に関する。

最近、半導体電力変換装置において、ＡＣ（交流）／ＡＣ変換、ＡＣ／ＤＣ（直流）変換、ＤＣ／ＡＣ変換など、直接リンク形変換回路等のマトリクスコンバータ用途への双方向スイッチング素子の使用が、回路の小型化、軽量化、高効率化、高速応答化および低コスト化等の観点から着目されている。そのような双方向スイッチング用素子として、逆阻止ＩＧＢＴを２個逆並列接続させたものが知られている。この逆阻止ＩＧＢＴは、図７に示すように第一主面側１１２から片側拡散によって形成した分離拡散層１１１を備え、この分離拡散層１１１の内側に形成される活性部Ａと、この活性部と分離拡散層１１１との間に位置する耐圧接合終端構造１１３を第一主面側１１２に設けた構造である。前記図７に示すＩＧＢＴでは、ＦＺシリコン基板を採用したＮＰＴ（Ｎｏｎ Ｐｕｎｃｈ Ｔｈｒoｕｇｈ）ウェハ（厚さは、たとえば６００Ｖ耐圧用で１００μｍ、１２００Ｖ耐圧用で１８０μｍ程度）を用いることができるので、コレクタ層１０３厚を薄くし、その不純物濃度を低く適切に制御して、コレクタ層１０３からの少数キャリアの注入をコントロールすることにより、従来問題となっていたオン電圧特性とターンオフ損失に関するトレードオフ関係を改善し、共に小さくすることが可能になるメリットが得られる（特許文献１）。

また、逆阻止ＩＧＢＴとして、図８に示すように、ドリフト層内の両界面側に同導電型で高不純物濃度の緩衝層２０１、２０２を形成することにより、順逆耐圧値の揃ったＩＧＢＴとすることができるという双方向ＩＧＢＴが知られている（特許文献２）。
特開２００２−３１９６７６号公報 特表２００２−５３２８８５号公報

しかしながら、前述の特許文献１に示すプレーナ形逆阻止ＩＧＢＴについては、ｐｎ接合が有する曲率部の影響から、通常、逆耐圧が順耐圧に比べて大きくなり易いが、耐圧６００Ｖ以上の高耐圧では、高温逆漏れ電流が大きくなることが影響して、逆耐圧が順耐圧より小さくなり易いという問題がある。以下、その原因を説明する。プレーナ形逆阻止ＩＧＢＴは逆阻止型とするために分離拡散層を備えている。この分離拡散層を形成するために必要な高温で長時間のドライブ拡散は、ｎ型シリコン基板の面荒れを防ぐために酸素雰囲気中で行なわれる。拡散時間については、たとえば、６００Ｖ用耐圧デバイスでは１３００℃で１００時間程度、１２００Ｖ用の耐圧デバイスでは１３００℃で２００時間程度を必要とする。このような高温長時間の熱処理が酸素雰囲気でシリコン基板に加えられると、酸素は、シリコン基板にその温度における固溶限濃度をピークとする分布で取り込まれるだけでなく、特に１３００℃ではシリコン基板中の酸素の拡散係数が極めて大きいこともあり、処理時間が長い場合（たとえば、２００時間）、基板の全厚さ方向に亘ってほぼ一様にフラットな固溶限濃度分布となる程度に取り込まれる。しかし、一旦熱処理が終了すると、シリコン基板の温度低下と共に、シリコン基板中の酸素の固溶限濃度も低下するので、固溶限濃度を超えた酸素は外方拡散により、シリコン基板の表面から順次排出される。その結果、高温中とは異なって、室温へ降下した基板中の酸素濃度分布は図２のように基板の表面側で低く、バルク中で高いという傾斜分布を持つようになる。詳しくは厚さ方向について、表面から深さ４５μｍ乃至６０μｍ程度までは次第に濃度が高くなり、４５μｍ乃至６０μｍ程度で酸素の前記高温での固溶限濃度に達すると、それ以降では酸素の固溶限濃度でフラットな分布を示すようになる（図２はシリコン基板の第一主面側（表面）のみを示している。第二主面側（裏面）は素子の製造過程で研削工程を伴うため、前記固溶限濃度面となっている。

さらに、逆阻止ＩＧＢＴを製造するために、前記分離拡散後に表面側のシリコン基板にＭＯＳゲート構造が形成され、エミッタ電極とゲート電極パッドがアルミニウム蒸着により形成される。その後、裏面側を前記分離拡散層が露出するまで削って、基板厚さを薄くする（耐圧６００Ｖで、１００μｍ程度、耐圧１２００Ｖで１８０μｍ程度の基板厚さ）。さらに裏面側にドーズ量１×１０^１３ｃｍ^−２のボロンのイオン注入と３８０℃の１時間程度のアニール処理によりコレクタ層を形成し、コレクタ電極を金属蒸着等により形成すると逆阻止ＩＧＢＴが完成する。この際、前記３８０℃、１時間のアニール温度による低温熱処理に伴って、前記ｎ型シリコン基板に取り込まれた酸素はクラスター化し、表面から４５μｍ乃至６０μｍ程度までは傾斜濃度分布、それ以上の深さではフラットな濃度分布を有するドナーとなる。このドナー濃度分布により、均一であったドリフト層の不純物濃度が影響を受けて均一ではなくなる。

その結果、逆阻止ＩＧＢＴは、一次元的な理想平面接合で考えた場合、逆阻止ＩＧＢＴに順バイアスと逆バイアスを印加すると、図３のようなＩＧＢＴ基板の厚さ方向についての電界強度分布を示すようになる。図中、電界強度分布の傾きは不純物濃度に関係する。図３において、電界強度分布を積分した面積が印加電圧値を表す。図中の破線で示すように酸素ドナーが実質的に存在しない、すなわち、分離拡散をしていない逆阻止ＩＧＢＴの電界強度の傾きはドリフト層の不純物濃度が一定であるが、実線で示す酸素ドナーが存在する（すなわち分離拡散あり）逆阻止ＩＧＢＴの電界強度は、一様でなく傾斜したドナー濃度の影響により基板内部の深さによって不純物濃度が変化するようになるため、不純物濃度が変化するところで電界強度の傾きが変わり折れ線となる。図示されるように逆阻止ＩＧＢＴへの順バイアス時または逆バイアス時にはドリフト層の表面側および裏面側のｐｎ接合において、それぞれ最大電界強度が表れ、この最大電界強度値がシリコン固有の臨界値に達するとアバランシェ降伏が始まる。この時の電界強度分布の面積がそれぞれ順耐圧値、逆耐圧値となる。図３では逆耐圧値の方が順耐圧値よりも、酸素ドナー濃度による比抵抗の低下の影響を強く受けて面積が小さいので、耐圧も低くなる。ただし、酸素ドナーによる耐圧への影響はシリコン基板の比抵抗が小さい場合は小さくなるので、耐圧が６００Ｖ以上で問題になり易い。

しかし、以上説明した一次元理想平面接合とは異なり、実際には順逆耐圧共プレーナ接合のため平面接合だけでなくそれぞれ曲率部を有し、逆耐圧接合は順耐圧接合と異なり、ｐｎ接合のコレクタ側から見ると凹型の曲率を持ち、平面接合に等しい耐圧が得られるので、この点からは逆耐圧が順耐圧より高耐圧となりやすいということが言える。このため、耐圧６００Ｖ未満では、前述の酸素ドナーによる逆耐圧への影響を考慮しても、逆耐圧が順耐圧より大きくなり易い。
逆阻止ＩＧＢＴにおいて、逆耐圧が順耐圧より小さくなることに関して、他の原因としては、順耐圧方向の電圧印加ではラッチアップ耐量を高くするためにｐベース層の不純物濃度を高く、ターンオフ損失の低減のためにｐコレクタ層の不純物濃度を低くという非対称ｐｎｐ構造として増幅率を抑えていることの影響がある。増幅率に関しては、このほかに逆バイアス時の中性ベース領域（前記ＩＧＢＴのｐｎｐ構造におけるｎベース中の電界のかからない領域）の不純物濃度と幅が順バイアス時の不純物濃度と幅より共に小さく、注入効率（増幅率）の増大の原因となることも問題となる。この結果、逆バイアス印加時には順バイアス印加時より増幅率がはるかに高くなりやすく、高増幅率に伴って漏れ電流も増幅されて増大するので、逆耐圧が小さくなり易いのである。ただし、順耐圧にしても、酸素ドナーが存在するので、その分酸素ドナーがない場合より、総不純物量が増加する分、相対的に耐圧は下がる（酸素ドナーがない場合とは従来の分離拡散を伴わない順耐圧ＩＧＢＴの場合である。）。

以上説明した逆耐圧が順耐圧より小さくなる要因を総合的に見ると、分離拡散を伴う逆阻止ＩＧＢＴの逆耐圧は順耐圧より６００Ｖ以上、特には１２００Ｖ以上の場合に小さくなり易いと言える。また、順耐圧にしても酸素ドナーの影響から基板の比抵抗が小さくなって耐圧が下がり易いので、実際の素子の設計ではその下がった耐圧を補償するために、シリコン基板の比抵抗を高くしなければならない。しかし、シリコン基板の比抵抗を高くしただけでは、図４に示すように逆バイアス時に酸素ドナーの影響の小さい領域で高比抵抗化の影響からさらに中性領域の減少を招き、この中性領域の減少分Ｈに起因して増幅率の増大をもたらし、漏れ電流が増大して逆耐圧が低下する（図４の破線で示す電界強度分布線は順耐圧時の電界強度分布を示すものであるが、中性領域の減少分Ｈを示すために逆バイアス方向に向きを変えてある）。従って、高耐圧化のためには、シリコン基板の高比抵抗化と共にシリコン基板の厚さの増大が必要となる。ところが、シリコン基板を厚くするとデバイスの定常オン状態におけるオン電圧上昇およびスイッチング損失を増大させ、さらにその厚い分、分離拡散層も深くする必要があるので、高温熱処理時間がさらに長くなることによる前述と同様の問題の拡大等のディレンマに陥るので、分離拡散を伴う逆阻止ＩＧＢＴに関する前述の問題点の解決は容易ではない。

本発明は、そのような問題点に鑑みてなされたものであり、その目的とするところは、長時間で分離拡散層を形成しても、逆耐圧を低下させることなく、高温逆漏れ電流の小さい逆阻止絶縁ゲート形半導体装置およびその製造方法を提供することである。

特許請求の範囲の請求項１記載の発明によれば、前記目的は、ｎ形半導体基板の第一主面に選択形成されるｐ形ベース領域と、該ベース領域表面層に選択形成されるｎ形エミッタ領域と、前記半導体基板の残り部分であるｎ形ドリフト層と前記エミッタ領域とに挟まれる前記ベース領域の第一主面側表面に被覆されるゲート絶縁膜と該ゲート絶縁膜上に被覆されるゲート電極と、前記ｐ形ベース領域を前記ドリフト層を介して取り囲むｐ形分離拡散領域と、前記半導体基板の第二主面に露出する前記分離拡散領域に連結されるｐ形コレクタ層とを備える高耐圧半導体装置において、前記分離拡散領域の形成によって前記半導体基板に取り込まれた酸素がドナー化することによるドナー濃度の分布領域が、前記半導体基板の第一主面から内部に向かって増加する傾斜濃度分布領域と該傾斜濃度分布より深い領域では一定の濃度分布領域を有し、前記傾斜濃度分布領域は更にリンを不純物として加えられ前記一定の濃度分布領域の不純物濃度以上の不純物濃度であることにより、達成される。
特許請求の範囲の請求項２記載の発明によれば、前記ｐ形コレクタ層のピーク濃度が５×１０ ^１６ ｃｍ ^−３ 以上１×１０ ^１８ ｃｍ ^−３ 以下であることが好ましい。
特許請求の範囲の請求項３記載の発明によれば、ｎ形半導体基板の第一主面に選択形成されるｐ形ベース領域と、該ベース領域表面層に選択形成されるｎ形エミッタ領域と、前記半導体基板の残り部分であるｎ形ドリフト層と前記エミッタ領域とに挟まれる前記ベース領域の第一主面側表面に被覆されるゲート絶縁膜と該ゲート絶縁膜上に被覆されるゲート電極と、前記ｐ形ベース領域を前記ドリフト層を介して取り囲むｐ形分離拡散領域と、前記半導体基板の第二主面に露出する前記分離拡散領域に連結されるｐ形コレクタ層とを備える高耐圧半導体装置の製造方法であって、半導体基板に酸化膜を形成し、該酸化膜の上からリンをイオン注入し、該リンをイオン注入した半導体基板への分離拡散領域の形成が酸素雰囲気中で行われる製造方法とすることが望ましい。

特許請求の範囲の請求項４記載の発明によれば、前記分離拡散領域の形成前に行なわれるイオン注入でのリンイオンのドーズ量が、分離拡散領域の形成時に取り込まれる酸素がドナー化することによる半導体基板の不純物濃度の不均一化を補償する程度と同程度以上である特許請求の範囲の請求項３記載の高耐圧半導体装置の製造方法とすることが好ましい。
特許請求の範囲の請求項５記載の発明によれば前記リンイオンのドーズ量が１×１０^１１ｃｍ^−２以上である特許請求の範囲の請求項４記載の高耐圧半導体装置の製造方法とすることが望ましい。

前述の本発明によれば、長時間の分離拡散層を形成しても、逆耐圧を低下させることなく、高温逆漏れ電流の小さい逆阻止型絶縁ゲート形半導体装置およびその製造方法を提供することができる。

図１は本発明にかかる逆阻止型絶縁ゲート形バイポーラトランジスタ（逆阻止ＩＧＢＴ）の断面図であり、本発明の要旨を超えない限り、本発明は以下説明する実施例の記載に限定されるものではない。図２は初期リンドーピングのない従来のシリコン基板にボロンによる分離拡散の際にＦＺシリコン基板に取り込まれた酸素の濃度分布である。図５は、本発明にかかる分離拡散熱処理を行った後のリンの濃度分布とウェハの不純物濃度分布を示す図であり、同図点線は、比抵抗８０Ωｃｍのｎ型シリコン基板と、初期リンドーピングなしで前記分離拡散により取り込まれた酸素ドナーとを合わせた不純物濃度分布を示す（横軸は基板表面からの深さ方向、縦軸は不純物濃度を表す）。この図５によれば、点線で示す従来の前記リンドーピングがない場合は、酸素ドナー濃度の影響を受けて、シリコン基板表面でドナー濃度がバルクより、低くなっていることが分かる。図６の実線は本発明にかかる初期リンドーピング（ドーズ量１．０×１０^１４ｃｍ^−２）を行なったシリコン基板を用いて前記分離拡散を行った場合のリン（ドナー）と酸素ドナーを合わせたドナーとしての濃度分布を示す図（横軸は基板表面からの深さ方向、縦軸は不純物濃度を表す）である。図６の点線は、ＦＺシリコン基板に対するリンのイオン注入におけるドーズ量を１．０×１０^１４ｃｍ^−２から２．０×１０^１４ｃｍ^−２と多くして、シリコン基板表面でのリン濃度を内部（バルク）より高くした場合である。

以下、図１に示す逆阻止ＩＧＢＴの耐圧が１２００Ｖの場合について説明する。本発明では、ｎ型の１００Ωｃｍで厚さ５００μｍのＦＺシリコン基板１に対して、あらかじめ、熱酸化膜を０．２μｍの厚さに成長させ、シリコン基板の一方の面（表面）９の酸化膜の上から、ドーズ量１．０×１０^１４ｃｍ^−２のリンを加速エネルギー１００ｋｅＶでイオン注入しておくことが重要である。
リンがイオン注入されたシリコン基板（ウェハ）１に、リンドープ面と同じ表面９から選択的にボロンを１３００℃で２００時間のドライブ拡散を経て分離拡散領域２を形成し、この分離拡散領域２に取り囲まれた内部のシリコン基板の表面層にｐベース領域３、ｎエミッタ領域４、ゲート酸化膜５、ゲート電極６、Ａｌゲートパッド電極（図示せず）、エミッタ電極７等からなるＭＯＳゲート構造が形成される。前記エミッタ電極７がアルミニウムの場合、そのコンタクト性を良好にするため、３８０℃×８０分のアニール熱処理を行った後、シリコン基板１の裏面１０側を研削してシリコン基板厚を１８０μｍとする（裏面１０は研削後の面）。ライフタイム調整のための電子線照射後、裏面１０側にコレクタ層８の形成のためにボロンイオン注入し、３８０℃×６０分のアニール熱処理を加え、ボロンの活性化を行う。この結果、従来は図５の点線で示すように表面の濃度が低く、バルクで高いドナーの濃度分布であったが、図６の実線または点線で示すフラットまたは表面で濃度が高いドナー濃度分布が得られる。

つぎに、図１の逆阻止ＩＧＢＴの具体的な製造方法について説明する。
図９から図１５は、この発明の実施例にかかる逆阻止ＩＧＢＴの製造方法を工程順に示したＩＧＢＴの要部断面図である。この逆阻止ＩＧＢＴは１２００Ｖ耐圧の逆阻止型ＩＧＢＴの例である。厚さ５００μｍで比抵抗１００ΩｃｍのＦＺシリコン基板１０１の表面に、分離拡散層２を形成する前にあらかじめ、前述のように厚さ０．２μｍの熱酸化膜（図示せず）を形成し、この酸化膜越しにドーズ量１．０×１０^１４ｃｍ^−２のリンを加速エネルギー１００ｋｅＶでイオン注入する。この場合、分離拡散後のシリコン基板における表面側のリンの不純物濃度を図５の実線で示す。前記酸化膜を除去した後、新たに１．６μｍの初期酸化膜１１を形成し、後工程でｐベース領域が形成される箇所を取り囲むパターンで、幅１７０μｍの分離拡散用の開口部１２を選択的にエッチングして形成する（図９）。

つぎに、表面にボロンソースを塗布して熱処理することで、ボロンのデポジションを行い、ボロンデポジション領域１３を形成する（図１０）。
つぎに、ボロンガラスエッチングを行い酸化膜中のボロンを除去した後、１３００℃の温度において酸素雰囲気中で深さ１８０μｍまでボロンをドライブ拡散してｐ⁺分離拡散領域２を形成する。このとき、酸化膜１１上に酸化膜１１−１も形成される（図１１）。
つぎに、ｐベース領域３、ｎ⁺ エミッタ領域４、ゲート酸化膜５、ゲート電極６およびエミッタ電極７等を通常のプレーナゲート型ＩＧＢＴと同様の方法で形成する（図１２）。さらに、高速化を図るために、ライフタイムキラーとして電子線照射やヘリウム照射を行うこともある。
つぎに、裏面を削り、ＦＺシリコン基板１０１の厚さを１７２μｍ程度にし、削り面１０にｐ⁺分離拡散領域２を露出させる（図１３）。

つぎに、裏面１０に、ドーズ量１×１０¹³ｃｍ^-2のボロンをイオン注入して３５０℃程度で１時間程度の低温アニールを行い、活性化したボロンのピーク濃度が１×１０¹⁷ｃｍ^-3程度で、厚みが１μｍ程度の裏面のｐ⁺ コレクタ領域８を形成する。この裏面のｐ⁺ コレクタ領域８と前記のｐ⁺分離拡散領域２は導電接続される（図１４）。
つぎに、コレクタ電極８−１を形成して、ＦＺシリコン基板１０１を切断箇所２−１で切断し（図１５）、図１のような逆阻止型ＩＧＢＴが製造される。
また、前記の裏面のｐ⁺ コレクタ領域８のピーク濃度が５×１０¹⁶ｃｍ^-3未満では、注入効率が低下して、オン電圧が上昇する。また、逆電圧印加時にｐ⁺ コレクタ領域８が完全に空乏化して逆耐圧が低下する。一方、１×１０¹⁸ｃｍ^-3を超えると逆回復電流が増大するので、ピーク濃度は５×１０¹⁶ｃｍ^-3以上で１×１０¹⁸ｃｍ^-3以下が望ましい。

さらに、裏面のｐ⁺ コレクタ領域８の厚さが０．１μｍ未満では、空乏層がコレクタ電極８−１に達しやすくなり、逆耐圧が確保出来なくなる。一方、２μｍを超えるとボロンイオン注入時の必要エネルギーが１ＭｅＶを超えて、特殊なイオン注入装置が必要となるため、コレクタ領域８の厚みは０．１μｍ以上で、２μｍ以下が望ましい。
このような逆阻止形ＩＧＢＴとすることにより、表面９側に初期リンドーピングがされ、裏面１０のｐ⁺ コレクタ領域８の不純物濃度が低く、注入効率が低減されているので、高温で長時間の分離拡散で酸素が固溶限まで取り込まれても、逆耐圧を低下させることなく、高温逆漏れ電流の小さいＩＧＢＴが得られ、かつＩＧＢＴ動作時においてはドリフト層１内のコレクタ側のキャリア濃度が制限されるので、ターンオフ損失を低くできる。

実施例２では、初期のリンドーピングに関し、リンのイオン注入におけるドーズ量を実施例１のドーズ量の２倍の２．０×１０^１４ｃｍ^−２と多くした以外は実施例１と同様にして逆阻止ＩＧＢＴを製造した。この場合の分離拡散前のシリコン基板の表面側のリンの不純物濃度を図６の点線で示す。以上の実施例１、２では分離拡散をシリコン基板の片面側からの拡散により形成したが、両面側から分離拡散を形成しても良い。この場合は、拡散時間が短縮されるので、より高耐圧にするためにシリコン基板を厚くした逆阻止ＩＧＢＴが可能になる。
従来の分離拡散のない順耐圧ＩＧＢＴと（従来例１）、分離拡散はあるが、初期リンドープのない逆阻止ＩＧＢＴ（従来例２）および初期リンドープと分離拡散を伴う実施例１の逆阻止ＩＧＢＴと、初期リンドープ量を２倍にした実施例２の逆阻止ＩＧＢＴについて、それぞれ室温順耐圧、室温逆耐圧、高温逆漏れ電流、スイッチング損失を測定し、下記表１に示す。

表１で、従来例２の分離拡散を伴う逆阻止ＩＧＢＴの逆耐圧は、従来例１の分離拡散のない順耐圧ＩＧＢＴより比抵抗を６０Ωｃｍから１００Ωｃｍに高くしたにもかかわらず、酸素ドーピングの影響を強く受け、従来例１の順耐圧ＩＧＢＴの順耐圧とあまりかわらない値に低下している。従来例２の逆阻止ＩＧＢＴの順耐圧は、逆耐圧ほどは酸素ドーピングの影響を受けないため、逆耐圧よりは１５０Ｖほど高い。さらにこの従来例２の逆阻止ＩＧＢＴは比抵抗のアップに伴いウェハ厚も１０μｍ厚くされているので、スイッチング損失が前記順耐圧ＩＧＢＴを基準（１００％）として、１１２％に増加している。
一方、本発明にかかる実施例１のＩＧＢＴは、ウェハ表面にリンが初期ドープされているので、分離拡散に伴う酸素ドープがあっても相殺されて、ウェハ表面とバルクのドナー濃度が少なくとも同程度のフラットな分布にされているため、順耐圧が１４０５Ｖであり、従来例２の順耐圧１５３１Ｖより小さく抑えられているが、逆耐圧１３９０Ｖとほぼ同程度の値に揃えられていることが分かる。ただし、順逆耐圧とも１００Ωｃｍの比抵抗から本来（分離拡散を伴なわない場合）期待される耐圧値からは共に比抵抗６０Ωｃｍの前記従来例１の順耐圧ＩＧＢＴの順耐圧値なみに低下している。これは酸素ドナーと初期リンドーピングにより実質的にドリフト層１の比抵抗が下がったためである。また、１２５℃、１２００Ｖにおける高温逆漏れ電流は５６．４ｍＡのように、実施例１では、従来例２の逆阻止ＩＧＢＴの５５．０ｍＡと同程度の値である。しかし、ウェハ厚は１７２μｍと、１０μｍ薄くされているので、スイッチング損失は従来例２より１２％低い従来例１なみの１００であり、分離拡散時間も約２５時間短縮できる。

さらに、本発明にかかる実施例２のＩＧＢＴは、実施例１のＩＧＢＴより表面リンイオンのドーズ量が高いために表面ドーピング濃度が高く、それに対応して順耐圧は実施例１よりも少し低いが、逆耐圧は、前記リンの初期ドーピングの影響によりＩＧＢＴに寄生するｐｎｐ構造の増幅率が低減されているので、若干高くなっている。また、前記増幅率の低下の影響は高温逆漏れ電流の低減（５６．４ｍＡから３５．４ｍＡへ低減）にも明確に表れている。

本発明の逆阻止ＩＧＢＴの断面図 分離拡散後のシリコン基板中の酸素濃度分布図、 逆阻止ＩＧＢＴの順逆方向電界強度分布図、 高比抵抗化逆阻止ＩＧＢＴの順逆方向電界強度分布図、 リンのカウンタードーピング濃度と（酸素ドナー濃度＋基板の不純物濃度）の分布図、 本発明にかかるリンのカウンタードーピング濃度＋酸素ドナー濃度＋基板の不純物濃度の分布図、 従来の逆阻止ＩＧＢＴの断面図 特許文献２にかかる従来のＩＧＢＴの断面図 本発明の逆阻止ＩＧＢＴの製造工程にかかる断面図（その１） 本発明の逆阻止ＩＧＢＴの製造工程にかかる断面図（その２） 本発明の逆阻止ＩＧＢＴの製造工程にかかる断面図（その３） 本発明の逆阻止ＩＧＢＴの製造工程にかかる断面図（その４） 本発明の逆阻止ＩＧＢＴの製造工程にかかる断面図（その５） 本発明の逆阻止ＩＧＢＴの製造工程にかかる断面図（その６） 本発明の逆阻止ＩＧＢＴの製造工程にかかる断面図（その７）

符号の説明

１ ｎドリフト層（シリコン基板）
２ 分離拡散領域
３ ｐベース領域
４ ｎ＋エミッタ領域
５ ゲート酸化膜
６ ゲート電極
７ エミッタ電極
８ コレクタ領域
８−１ コレクタ電極
９ 表面
１０ 裏面。

Claims (5)

1. ｎ形半導体基板の第一主面に選択形成されるｐ形ベース領域と、該ベース領域表面層に選択形成されるｎ形エミッタ領域と、前記半導体基板の残り部分であるｎ形ドリフト層と前記エミッタ領域とに挟まれる前記ベース領域の第一主面側表面に被覆されるゲート絶縁膜と該ゲート絶縁膜上に被覆されるゲート電極と、前記ｐ形ベース領域を前記ドリフト層を介して取り囲むｐ形分離拡散領域と、前記半導体基板の第二主面に露出する前記分離拡散領域に連結されるｐ形コレクタ層とを備える高耐圧半導体装置において、前記分離拡散領域の形成によって前記半導体基板に取り込まれた酸素がドナー化することによるドナー濃度の分布領域が、前記半導体基板の第一主面から内部に向かって増加する傾斜濃度分布領域と該傾斜濃度分布より深い領域では一定の濃度分布領域を有し、前記傾斜濃度分布領域は更にリンを不純物として加えられ前記一定の濃度分布領域の不純物濃度以上の不純物濃度であることを特徴とする高耐圧半導体装置。
2. 前記ｐ形コレクタ層のピーク濃度が５×１０ ^１６ ｃｍ ^−３ 以上１×１０ ^１８ ｃｍ ^−３ 以下であることを特徴とする請求項１記載の高耐圧半導体装置。
3. ｎ形半導体基板の第一主面に選択形成されるｐ形ベース領域と、該ベース領域表面層に選択形成されるｎ形エミッタ領域と、前記半導体基板の残り部分であるｎ形ドリフト層と前記エミッタ領域とに挟まれる前記ベース領域の第一主面側表面に被覆されるゲート絶縁膜と該ゲート絶縁膜上に被覆されるゲート電極と、前記ｐ形ベース領域を前記ドリフト層を介して取り囲むｐ形分離拡散領域と、前記半導体基板の第二主面に露出する前記分離拡散領域に連結されるｐ形コレクタ層とを備える高耐圧半導体装置の製造方法であって、半導体基板に酸化膜を形成し、該酸化膜の上からリンをイオン注入し、該リンをイオン注入した半導体基板への分離拡散領域の形成が酸素雰囲気中で行われることを特徴とする高耐圧半導体装置の製造方法。
4. 前記分離拡散領域の形成前に行なわれるイオン注入でのリンイオンのドーズ量が、分離拡散領域の形成時に取り込まれる酸素がドナー化することによる半導体基板の不純物濃度の不均一化を補償する程度と同程度以上であることを特徴とする請求項３記載の高耐圧半導体装置の製造方法。
5. 前記リンイオンのドーズ量が１×１０^１１ｃｍ^−２以上であることを特徴とする請求項４記載の高耐圧半導体装置の製造方法。