JP4872208B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4872208B2 JP4872208B2 JP2004333942A JP2004333942A JP4872208B2 JP 4872208 B2 JP4872208 B2 JP 4872208B2 JP 2004333942 A JP2004333942 A JP 2004333942A JP 2004333942 A JP2004333942 A JP 2004333942A JP 4872208 B2 JP4872208 B2 JP 4872208B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- main surface
- manufacturing
- reverse
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
さらに、逆阻止IGBTとして、図5に示すように、n型シリコン基板300の上面からは選択的にp型分離領域301を、同底面からは全面にp型不純物拡散層302をそれぞれ同時拡散により形成し、p型分離領域301により囲まれたシリコン基板300を素子形成領域として規定することにより、双方向の耐圧を保持でき、かつ前記p型不純物拡散層302に結晶欠陥のゲッタリング層として機能を持たせることにより信頼性の高いIGBTなどの半導体装置を形成する発明が示されている(特許文献3―要約)。
本発明は、前述のような問題点に鑑みてなされたものであり、分離拡散層の形成後に裏面研削工程を有し、裏面研削側にイオン注入によるドーピング層を形成する工程を備える半導体装置の製造方法であって、逆耐圧特性の良品率を高く保持できる半導体装置の製造方法の提供を目的とする。
従来の分離拡散層を有する逆阻止IGBTであって、裏面研削工程を伴う製造プロセスを有する逆阻止IGBTの場合、特に逆耐圧特性にかかる良品率が順耐圧特性よりも低くなって、全体として良品率が低下し易いという問題点についてはいろいろの原因が考えられたが、本発明者が鋭意、検討した結果、その一つの原因は、逆耐圧に係わるpn接合の良好性にあることが判った。そのように結論に至った理由を次に示す。逆耐圧に係わるpn接合の形成は、分離拡散層と裏面コレクタ層とにより形成される。特に裏面コレクタ層の形成については、従来の分離拡散を有さない順耐圧IGBTにおける裏面側のコレクタ層の形成工程においても、裏面研削後の基板面のストレス層の除去処理は一応施されており、ストレス層の除去処理後にボロンのイオン注入によるコレクタ層が形成されていたが、この際に形成されるpn接合による逆耐圧特性は必要ないため、ストレス層の除去条件についてはあまり重要視されず、ストレスが充分に除去されたかを確認をする必要もなかった。その結果、ストレス層の除去状態に関して、実際には非常にバラツキが多くあると思われるが、特に特性上または良品率の点から問題もないのでそれ以上深く検討はされなかった。それにもかかわらず、分離拡散層を有する従来の逆阻止IGBTのコレクタ層形成の場合も、コレクタ層形成のプロセス条件は前述の順耐圧IGBTのコレクタ層形成と同様のプロセス条件で行われていたので、逆耐圧に係わるpn接合に、残存するストレスが悪影響を及ぼした結果、逆耐圧IGBTの良品率が低くなったのである。そこで、裏面コレクタ層の形成条件、特に、ボロンのイオン注入前の、シリコン基板面のストレス層の除去条件を検討して、いっそう良好な逆耐圧用pn接合が得られるような除去条件にした結果、本発明がなされた。
次に、前記ボロンデポジション工程により形成されたボロンガラス膜のエッチングを行い除去した後、1200℃以上の温度において酸素雰囲気中で、深さ120μmまでボロンを熱拡散させて分離拡散層2を形成する(図11)。
次に、前記シリコン基板の裏面の研削工程として、厚さ103μm程度まで機械的に砥粒スラリーを用いて削る(バックグラインド)(IGBTの耐圧が1200V程度の場合は183μm程度)。さらに、前記研削によってできた研削歪などのストレス層除去のために化学エッチング(ウェットエッチング)や化学的機械的ポリッシング(CMP)またはドライポリッシュのいずれかで行うが、適宜組み合わせてストレス除去を行ってもよい。最終的にFZシリコン基板1の厚さを100μm程度にして、その削り面10に前記p+分離拡散領域2を露出させる(図13)。
ドライポリッシングでは、図8に示したように、ポリッシング量(深さ)を2μm以上にすることにより研削ストレス層が充分に除去でき、逆耐圧良品率が90%以上になる。
ドライポリッシングはエッチング液や砥粒スラリーを用いずに、シリカなどの砥粒材料を特殊加工して乾式にてシリコン基板を研削するものであり、1μm/分程度のポリッシングレートで研削し、前記CMPと同様にポリッシング量は3〜4μm程度が望ましい。このドライポリッシングはエッチングの効率とか良好性は前記CMPと同様であるが、化学エッチングにおけるふっ酸、硝酸系エッチング液の廃棄処理コストやCMPの場合に必要な研削に使用した廃棄スラリなどの処理コストが小さいか又はほとんどないというメリットがある。
さらに、コレクタ電極8−1をオーム接触になるように形成して、FZシリコン基板1を分離拡散領域の中央2−1で切断すると(図15)、逆阻止IGBTが製造される。
前記の裏面のp+ コレクタ層8のピーク濃度が5×1016cm-3未満では、注入効率が低下して、オン電圧が上昇する。また、逆電圧印加時にp+ コレクタ層8が完全に空乏化して逆耐圧も低下する。一方、1×1018cm-3を超える注入される少数キャリアが増加して逆回復電流も増大するので、ピーク濃度は5×1016cm-3以上で1×1018cm-3以下が望ましい。
また、前述の実施例では、逆阻止IGBTの製造方法について説明したが、本発明は、逆阻止IGBTだけでなく、分離拡散領域を備えるダイオードにも同様に適用できる。
2 分離拡散層
3a pウェル層
3b チャネル層
3c 第二p+領域
4 nエミッタ領域
5 ゲート酸化膜
6 ゲート電極
7 エミッタ電極
8 コレクタ層
9 表面(第一主面)
10 裏面(第二主面)
11 酸化膜
12 開口
13 ボロンデポジション層。
Claims (2)
- 第一導電形の半導体基板の第一主面と第二主面とを前記半導体基板とは異なる導電型の拡散層により接続するための第二導電型分離拡散層の形成工程、前記分離拡散層により囲まれる前記半導体基板の第一主面への不純物ドーピングによる半導体機能領域の形成工程、前記半導体基板を所要の厚さに減厚するための第二主面側の研削工程、研削後の第二主面への第二導電型不純物ドーピング層の形成工程をこの順に少なくとも含む半導体装置の製造方法において、前記半導体基板の第二主面側の研削後、第二主面への第二導電型不純物ドーピング層の形成工程の前に、ドライポリッシングにより第二主面の表面ストレス層を除去することを特徴とする半導体装置の製造方法。
- ドライポリッシングにおける第二主面の表面ストレス層の除去厚が2μm乃至4μmであることを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004333942A JP4872208B2 (ja) | 2004-11-18 | 2004-11-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004333942A JP4872208B2 (ja) | 2004-11-18 | 2004-11-18 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006147739A JP2006147739A (ja) | 2006-06-08 |
JP4872208B2 true JP4872208B2 (ja) | 2012-02-08 |
Family
ID=36627090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004333942A Expired - Fee Related JP4872208B2 (ja) | 2004-11-18 | 2004-11-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4872208B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5215773B2 (ja) * | 2008-08-18 | 2013-06-19 | 株式会社ディスコ | 加工方法 |
JP5867609B2 (ja) | 2012-08-22 | 2016-02-24 | 富士電機株式会社 | 半導体装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61121335A (ja) * | 1984-11-16 | 1986-06-09 | Rohm Co Ltd | ウエハの研削面の処理方法 |
JP2610703B2 (ja) * | 1990-09-05 | 1997-05-14 | 住友電気工業株式会社 | 半導体素子の製造方法 |
JP2000124177A (ja) * | 1998-10-15 | 2000-04-28 | Sony Corp | 半導体装置の製造方法 |
JP4465760B2 (ja) * | 1999-12-14 | 2010-05-19 | 富士電機システムズ株式会社 | 縦型半導体装置の製造方法 |
JP4967200B2 (ja) * | 2000-08-09 | 2012-07-04 | 富士電機株式会社 | 逆阻止型igbtを逆並列に接続した双方向igbt |
-
2004
- 2004-11-18 JP JP2004333942A patent/JP4872208B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006147739A (ja) | 2006-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8163630B2 (en) | Method of manufacturing a semiconductor device | |
US7572683B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
JP5679073B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5272299B2 (ja) | 半導体装置およびその製造方法 | |
US9484445B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2002261282A (ja) | 半導体装置とその製造方法 | |
JP4747260B2 (ja) | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 | |
JP5248741B2 (ja) | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 | |
JP5600985B2 (ja) | 電力半導体装置の製造方法 | |
US10714635B2 (en) | Fast recovery inverse diode | |
JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
US9385210B2 (en) | Method for manufacturing semiconductor device using a gettering layer | |
JP4872208B2 (ja) | 半導体装置の製造方法 | |
JP4843923B2 (ja) | 高耐圧半導体装置およびその製造方法 | |
JP4892825B2 (ja) | 半導体装置の製造方法 | |
JP5179703B2 (ja) | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 | |
JP4882214B2 (ja) | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 | |
CN107452621B (zh) | 快恢复二极管及其制造方法 | |
JP4747261B2 (ja) | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 | |
US11502190B2 (en) | Vertical power semiconductor device, semiconductor wafer or bare-die arrangement, carrier, and method of manufacturing a vertical power semiconductor device | |
CN220121778U (zh) | 垂直沟道半导体器件 | |
JP2005191160A (ja) | 逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法 | |
JP2023130240A (ja) | 炭化珪素半導体装置および炭化珪素半導体基板 | |
JP2014082378A (ja) | 逆阻止mos型半導体装置の製造方法 | |
CN116895521A (zh) | 制造半导体器件的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071016 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4872208 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |