JP5215773B2 - 加工方法 - Google Patents

加工方法 Download PDF

Info

Publication number
JP5215773B2
JP5215773B2 JP2008210076A JP2008210076A JP5215773B2 JP 5215773 B2 JP5215773 B2 JP 5215773B2 JP 2008210076 A JP2008210076 A JP 2008210076A JP 2008210076 A JP2008210076 A JP 2008210076A JP 5215773 B2 JP5215773 B2 JP 5215773B2
Authority
JP
Japan
Prior art keywords
grinding
polycrystalline silicon
single crystal
columnar polycrystalline
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008210076A
Other languages
English (en)
Other versions
JP2010045310A (ja
Inventor
俊輝 宮井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2008210076A priority Critical patent/JP5215773B2/ja
Priority to US12/497,826 priority patent/US20100041317A1/en
Publication of JP2010045310A publication Critical patent/JP2010045310A/ja
Application granted granted Critical
Publication of JP5215773B2 publication Critical patent/JP5215773B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Description

本発明は、単結晶シリコン中に柱状多結晶シリコンが埋め込まれたワークを加工対象とし、前記柱状多結晶シリコンの頭出し加工をする加工方法に関するものである。
半導体デバイス製造工程においては、略円板形状の半導体ウエーハの表面に格子状に配列されたストリートと称される分割予定ラインによって複数の領域が区画され、この区画された領域にＩＣ，ＬＳＩ等のデバイスを形成する。そして、半導体ウエーハを分割予定ラインに沿って切断することによりデバイスが形成された領域を分割して個々の半導体チップを製造している。
ここで、装置の小型化・高機能化を図るため、複数の半導体チップを積層し、積層された半導体チップの電極を接続するモジュール構造が実用化されている。このモジュール構造は、半導体ウエーハにおける電極が形成された箇所に貫通孔（ビアホール）を形成し、この貫通孔に電極と接続する多結晶シリコン（ｐｏｌｙ−Ｓｉ）やアルミニウム等の導電性材料を柱状に埋め込む構成である（例えば、特許文献１参照）。
このように、単結晶シリコン中に柱状多結晶シリコンが埋め込まれたワークに関して、柱状多結晶シリコンを頭出しするための加工方法としては、研削砥石を有する研削工具を用いた研削加工が考えられる。
特開２００３−１６３３２３号公報
しかしながら、柱状多結晶シリコンを頭出しするために、砥粒径の大きな砥石を用いた研削においては高精度な頭出しを行うことができない。かといって、砥粒径の小さな砥石を用いた研削においては単結晶シリコンと硬度の異なる多結晶シリコン部分の研削時に焼けや砥石の目潰れが生じてしまい研削ができないという問題がある。
ちなみに、単結晶シリコン中に埋め込まれた柱状多結晶シリコンは頭位置に５μｍ程度のバラツキがあるので、これを均一に頭出しするには５μｍ位のわずかな取り量が必要となる。一般に、沢山の取り量があるのであれば、粗い砥粒の砥石である程度小粒径の砥粒の砥石でも食い付きのよい表面粗さを形成してから、小粒径の砥粒の砥石で加工することで対処できるが、上記のようにわずかな取り量の場合には、このような研削方式で対処するのは無理である。
本発明は、上記に鑑みてなされたものであって、単結晶シリコン中に埋め込まれた柱状多結晶シリコンを簡単かつ高精度に頭出しすることができる加工方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明にかかる加工方法は、単結晶シリコン中に柱状多結晶シリコンが埋め込まれたワークを加工対象とし、前記柱状多結晶シリコンの頭出し加工をする加工方法であって、前記単結晶シリコンと前記柱状多結晶シリコンとを、研磨工具を用いて同時に乾式にて研磨することで、前記柱状多結晶シリコンの頭出しを行う研磨工程を含むことを特徴とする。
また、本発明にかかる加工方法は、上記発明において、前記研磨工程の前に、前記単結晶シリコンを、研削工具を用いて研削する研削工程を含むことを特徴とする。
本発明にかかる加工方法は、単結晶シリコンと柱状多結晶シリコンとを、研磨工具を用いて同時に乾式にて研磨することで、柱状多結晶シリコンの頭出しを行う研磨工程を含むので、硬度の異なる材料が含まれていても均一に加工することができ、よって、単結晶シリコン中に埋め込まれた柱状多結晶シリコンを簡単かつ高精度に頭出しすることができるという効果を奏する。
以下、本発明の加工方法を実施するための最良の形態について、図面を参照して説明する。本発明は、実施の形態に限らず、本発明の趣旨を逸脱しない範囲であれば、種々の変形が可能である。
図１は、本実施の形態の加工方法を示す工程図である。まず、図１（ａ）に示すように、加工対象となるワーク１０を用意する。このワーク１０は、単結晶シリコン１１中に複数本の柱状多結晶シリコン１２が埋め込まれたものである。ここで、複数本の柱状多結晶シリコン１２の頭位置には、ｈ＝５μｍ程度のばらつきがあるため、これを均一に頭出しするためには最低限５μｍ以上の取り量が必要となる。
このようなワーク１０に対して、図１（ｂ）に示すように、研削工具２０を用いて、単結晶シリコン１１部分のみを研削する研削工程を実行する。ここで、研削工具２０は、図示しないモータによって回転駆動されるスピンドル２１に装填された研削ホイール２２の下端面に複数個の研削砥石２３を備えるものである。そして、研削工具２０とワーク１０を保持したチャックテーブルとを相対的に所定速度で回転させることにより、単結晶シリコン１１部分の研削が行われる。この場合の研削量となる寸法ｈ１は、ワーク１０中で最も高い位置の柱状多結晶シリコン１２に達しない範囲で、極力、この最も高い位置の柱状多結晶シリコン１２の頭に近い位置となるように制御される。
この研削工程における研削工具２０による研削処理は、対象物が単結晶シリコン１１だけであり硬度の異なる材料が含まれていないため、良好に行われる。なお、この研削工程に関しては、その大半を砥粒の粗い研削砥石２３を用いた粗研削として行い、寸法ｈ１の後半部分では、砥粒の細かい研削砥石２３を用いた仕上げ研削として２段階に分けて行うことで、研削工程の加工効率（処理時間の短縮）を上げるとともに、次工程への移行に際して、平坦度を向上させるようにしてもよい。
このような研削工程の後に、図１（ｃ）に示すように、研磨工具３０を用いて、単結晶シリコン１１と柱状多結晶シリコン１２とを、同時に乾式にて研磨することで、柱状多結晶シリコン１２の頭出しを行う研磨工程を実行する。ここで、研磨工具３０は、図示しないモータ回転駆動されるスピンドル３１に装填された研磨ホイール３２の下端面の全面に研磨パッド３３を備えるものである。研磨パッド３３は、例えば、特開２００２−２８３２４３号公報等に示されるように、所定密度以上、所定硬度以上のフェルトとフェルト中に分散させた砥粒とからなる。そして、研磨工具３０とワーク１０を保持したチャックテーブルとを相対的に所定速度で回転させることにより、単結晶シリコン１１と柱状多結晶シリコン１２とが、同時に乾式にて研磨される。この場合の加工速度は、上記の研削工程時の加工速度よりも遅くなるように設定されている。また、この場合の研磨量となる寸法ｈ２は、前述の寸法ｈ以上であり、本実施の形態の場合、寸法ｈのばらつきを考慮して、例えばｈ２は７μｍ以上程度となるように設定される。
この研磨工程における研磨工具３０による研磨処理は、硬度の異なる単結晶シリコン１１と柱状多結晶シリコン１２とが含まれている部分の加工となるが、研磨工具３０を用いた乾式による研磨であり、支障なく、図１（ｄ）に示すように、均一に加工することができる。よって、単結晶シリコン１１中に埋め込まれた柱状多結晶シリコン１２を、簡単かつ高精度に頭出しすることができる。
本発明の実施の形態の加工方法を示す工程図である。
符号の説明
１０ ワーク
１１ 単結晶シリコン
１２ 柱状多結晶シリコン
２０ 研削工具
３０ 研磨工具

Claims (2)

  1. 単結晶シリコン中に柱状多結晶シリコンが埋め込まれたワークを加工対象とし、前記柱状多結晶シリコンの頭出し加工をする加工方法であって、
    前記単結晶シリコンと前記柱状多結晶シリコンとを、研磨工具を用いて同時に乾式にて研磨することで、前記柱状多結晶シリコンの頭出しを行う研磨工程を含むことを特徴とする加工方法。
  2. 前記研磨工程の前に、前記単結晶シリコンを、研削工具を用いて研削する研削工程を含むことを特徴とする請求項１に記載の加工方法。
JP2008210076A 2008-08-18 2008-08-18 加工方法 Active JP5215773B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008210076A JP5215773B2 (ja) 2008-08-18 2008-08-18 加工方法
US12/497,826 US20100041317A1 (en) 2008-08-18 2009-07-06 Workpiece processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008210076A JP5215773B2 (ja) 2008-08-18 2008-08-18 加工方法

Publications (2)

Publication Number Publication Date
JP2010045310A JP2010045310A (ja) 2010-02-25
JP5215773B2 true JP5215773B2 (ja) 2013-06-19

Family

ID=41681594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008210076A Active JP5215773B2 (ja) 2008-08-18 2008-08-18 加工方法

Country Status (2)

Country Link
US (1) US20100041317A1 (ja)
JP (1) JP5215773B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151411A (ja) * 2011-01-21 2012-08-09 Disco Abrasive Syst Ltd 硬質基板の研削方法
JP5912311B2 (ja) * 2011-06-30 2016-04-27 株式会社ディスコ 被加工物の研削方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2534673B2 (ja) * 1986-07-04 1996-09-18 日本電気株式会社 誘電体分離基板の製造方法
DE68920365T2 (de) * 1988-06-28 1995-06-08 Mitsubishi Material Silicon Verfahren zur Polierung eines Halbleiter-Plättchens.
JP2541884B2 (ja) * 1991-08-31 1996-10-09 信越半導体株式会社 誘電体分離基板の製造方法
JPH07161811A (ja) * 1993-12-13 1995-06-23 Sony Corp 半導体薄膜の形成方法
JPH07335742A (ja) * 1994-06-15 1995-12-22 Nippondenso Co Ltd 半導体基板およびその製造方法
JPH10156707A (ja) * 1996-11-26 1998-06-16 Sony Corp 加工方法及びその装置、及び該加工化方法を用いた半導体プロセスにおける平坦化方法
TW418459B (en) * 1998-06-30 2001-01-11 Fujitsu Ltd Semiconductor device manufacturing method
US6267650B1 (en) * 1999-08-09 2001-07-31 Micron Technology, Inc. Apparatus and methods for substantial planarization of solder bumps
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
JP2005034972A (ja) * 2003-07-18 2005-02-10 North:Kk 乾式研磨材と、それを用いた乾式研磨装置
JP4872208B2 (ja) * 2004-11-18 2012-02-08 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20100041317A1 (en) 2010-02-18
JP2010045310A (ja) 2010-02-25

Similar Documents

Publication Publication Date Title
JP4913517B2 (ja) ウエーハの研削加工方法
JP4986568B2 (ja) ウエーハの研削加工方法
JP5916513B2 (ja) 板状物の加工方法
JP2009246098A (ja) ウエーハの研削方法
US11590630B2 (en) Workpiece grinding method
JP6192778B2 (ja) シリコンウエーハの加工装置
JP4878738B2 (ja) 半導体デバイスの加工方法
JP2011082470A (ja) ウェーハ処理方法およびウェーハ処理装置
JP5410940B2 (ja) 研削装置
JP2005028550A (ja) 結晶方位を有するウエーハの研磨方法
JP5215773B2 (ja) 加工方法
CN113400101A (zh) 磨削方法
JP2007335521A (ja) ウェーハ外周部研削方法
JP4944569B2 (ja) ウエーハの研削方法
JP7427327B2 (ja) ワークピースの研削方法
JP2010094789A (ja) 研削ホイール
TW202230504A (zh) 被加工物之研削方法
TW202242989A (zh) 研削方法
JP2009224496A (ja) ウェーハエッジ研削方法、ウェーハエッジ研削ユニット及びウェーハ裏面研削装置
JP2017157750A (ja) ウェーハの加工方法
JP6016473B2 (ja) ウエーハの加工方法
JP2017216400A (ja) ウェーハの加工方法
JP5860216B2 (ja) ウエーハの面取り部除去方法
JP5389433B2 (ja) 研削ホイール
JP2019062147A (ja) 保護部材の加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130301

R150 Certificate of patent or registration of utility model

Ref document number: 5215773

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250