JP2534673B2 - 誘電体分離基板の製造方法 - Google Patents
誘電体分離基板の製造方法Info
- Publication number
- JP2534673B2 JP2534673B2 JP61158258A JP15825886A JP2534673B2 JP 2534673 B2 JP2534673 B2 JP 2534673B2 JP 61158258 A JP61158258 A JP 61158258A JP 15825886 A JP15825886 A JP 15825886A JP 2534673 B2 JP2534673 B2 JP 2534673B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- dielectric isolation
- inter
- mirror
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は誘電体分離基板の製造方法に関し、特に誘電
体分離基板の支持基板の形成方法に関する。
体分離基板の支持基板の形成方法に関する。
従来の誘電体分離基板の製造方法は第２図に示す様
に、＜100＞面をもったSi基板１を熱酸化して熱酸化膜
２を形成し、フォトエッチにより素子分離領域の酸化膜
を除去する（第２図（ａ））。次に酸化膜をマスクとし
てアルカリ系エッチング液でSiをエッチングし、Ｖ溝部
３を形成する（第２図（ｂ））。さらにマスクとして用
いた酸化膜２を除去し、改めてSi基板１の表面に酸化膜
を成長させこれが素子間絶縁膜４となる。次にその基板
表面にCVD（気相成長）法により、多結晶Si層５を400〜
600μｍ程度成長させる。これが誘電体分離基板の支持
基板となる（第２図（ｃ））。
に、＜100＞面をもったSi基板１を熱酸化して熱酸化膜
２を形成し、フォトエッチにより素子分離領域の酸化膜
を除去する（第２図（ａ））。次に酸化膜をマスクとし
てアルカリ系エッチング液でSiをエッチングし、Ｖ溝部
３を形成する（第２図（ｂ））。さらにマスクとして用
いた酸化膜２を除去し、改めてSi基板１の表面に酸化膜
を成長させこれが素子間絶縁膜４となる。次にその基板
表面にCVD（気相成長）法により、多結晶Si層５を400〜
600μｍ程度成長させる。これが誘電体分離基板の支持
基板となる（第２図（ｃ））。
次にこの基板の多結晶Si層を初めに研削面６まで研削
し、その後単結晶Si基板を研削面７まで研削する（第２
図（ｄ））。両面研削後、単結晶Si基板の研削面７をポ
リッシュして素子間絶縁膜４を露出させ、単結晶島８が
それぞれ完全絶縁分離された状態にする（第２図
（ｅ））。
し、その後単結晶Si基板を研削面７まで研削する（第２
図（ｄ））。両面研削後、単結晶Si基板の研削面７をポ
リッシュして素子間絶縁膜４を露出させ、単結晶島８が
それぞれ完全絶縁分離された状態にする（第２図
（ｅ））。
上述した従来の誘電体分離基板の製造方法は、多結晶
Si層を400〜600μｍ積層して支持基板を形成するので、 （１） 多結晶Si層を400〜600μｍと厚く積層しなけれ
ばならないので、生産効率が悪く、生産コストが非常に
高い。
Si層を400〜600μｍ積層して支持基板を形成するので、 （１） 多結晶Si層を400〜600μｍと厚く積層しなけれ
ばならないので、生産効率が悪く、生産コストが非常に
高い。
（２） ウェハーの反り変化が大きく、反りをコントロ
ール制御するのが非常に困難である。
ール制御するのが非常に困難である。
といった様な欠点を有していた。
本発明は誘電体分離基板の支持基板を形成する手法と
して、２つのSi基板の接着する面の粗さをフラットに
し、親水性化処理した後、基板を重ね合わせて加圧・加
熱して水素結合させ、その後、水素結合により接着した
ウェハーを炉に入れて脱水縮合，化学結合の過程を経て
２つのSi基板をより強固に接着する。
して、２つのSi基板の接着する面の粗さをフラットに
し、親水性化処理した後、基板を重ね合わせて加圧・加
熱して水素結合させ、その後、水素結合により接着した
ウェハーを炉に入れて脱水縮合，化学結合の過程を経て
２つのSi基板をより強固に接着する。
本発明の誘電体分離基板の製造方法は、主基板の片面
側に溝加工する工程と、前記主基板に素子間絶縁膜を形
成する工程と、表面を鏡面研磨した多結晶シリコン層を
前記素子間絶縁膜上に設ける工程と、前記多結晶シリコ
ン層の鏡面研磨面と別に用意したシリコン支持基板の鏡
面研磨面とを接着させる工程と、前記素子間絶縁膜にて
島分離する研磨工程とを有する誘電体分離基板の製造方
法に於いて、接着すべき鏡面研磨面が反りを有すると
き、前記主基板と前記支持基板とを加圧および加熱して
接触面を全体的に接着せしめた後、加熱して接着強度を
強くしたことを特徴とする 次に本発明について図面を参照して説明する。
側に溝加工する工程と、前記主基板に素子間絶縁膜を形
成する工程と、表面を鏡面研磨した多結晶シリコン層を
前記素子間絶縁膜上に設ける工程と、前記多結晶シリコ
ン層の鏡面研磨面と別に用意したシリコン支持基板の鏡
面研磨面とを接着させる工程と、前記素子間絶縁膜にて
島分離する研磨工程とを有する誘電体分離基板の製造方
法に於いて、接着すべき鏡面研磨面が反りを有すると
き、前記主基板と前記支持基板とを加圧および加熱して
接触面を全体的に接着せしめた後、加熱して接着強度を
強くしたことを特徴とする 次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のウェハー断面図である。
＜100＞面を有するSi基板10を熱酸化して熱酸化膜20を
形成し、フォトエッチにより素子分離領域を形成する部
分の酸化膜を除去する（第１図（ａ））。次に酸化膜20
をマスクとしてアルカリ系エッチング液でSiをエッチン
グし、Ｖ溝部30を形成する（第１図（ｂ））。さらにマ
スクとして用いた酸化膜20を除去し、改めてSi基板10の
表面に酸化膜を成長させ、これが素子間絶縁膜40とな
る。次にその基板表面にCVD（気相成長）法によりＶ溝
部30が埋め込まれる程度に多結晶Si層50を約数十μｍ〜
100μｍ程度積層する（第１図（ｃ））。この後、素子
間絶縁膜を破壊しない様に多結晶Si面を研削・ポリッシ
ュして鏡面で非常にフラットな面を得る（第１図
（ｄ））。
＜100＞面を有するSi基板10を熱酸化して熱酸化膜20を
形成し、フォトエッチにより素子分離領域を形成する部
分の酸化膜を除去する（第１図（ａ））。次に酸化膜20
をマスクとしてアルカリ系エッチング液でSiをエッチン
グし、Ｖ溝部30を形成する（第１図（ｂ））。さらにマ
スクとして用いた酸化膜20を除去し、改めてSi基板10の
表面に酸化膜を成長させ、これが素子間絶縁膜40とな
る。次にその基板表面にCVD（気相成長）法によりＶ溝
部30が埋め込まれる程度に多結晶Si層50を約数十μｍ〜
100μｍ程度積層する（第１図（ｃ））。この後、素子
間絶縁膜を破壊しない様に多結晶Si面を研削・ポリッシ
ュして鏡面で非常にフラットな面を得る（第１図
（ｄ））。
次に、重ね合わせる一方の単結晶平面Si基板100を用
意する。この基板は接着する面が非常にフラットの状態
のものを用意する。この時の単結晶平面Si基板の厚さは
約300〜500μｍで良い。
意する。この基板は接着する面が非常にフラットの状態
のものを用意する。この時の単結晶平面Si基板の厚さは
約300〜500μｍで良い。
この様な２つのSi基板を洗浄した後、親水性化処理を
し乾燥させる。２つのSi基板を重ね合わせ、フラットな
面が接着する様にセットする（第１図（ｅ））。但し、
この状態では接着するウェハー表面が非常にフラットな
面に仕上がってもウェハーには反りが生じているので２
つのSi基板面内の接着は部分的となり好ましくない。
し乾燥させる。２つのSi基板を重ね合わせ、フラットな
面が接着する様にセットする（第１図（ｅ））。但し、
この状態では接着するウェハー表面が非常にフラットな
面に仕上がってもウェハーには反りが生じているので２
つのSi基板面内の接着は部分的となり好ましくない。
このため第１図（ｆ）に示す様に、２つのSi基板を定
盤200上にて重ね合わせた後、加圧及び加熱することに
より、ウェハー面内が全体的に接着し水酸基の水素結合
によってつながる。水素結合は接着強度が弱いので、次
に1000℃〜1200℃前後の炉に入れて熱処理を行なう。熱
処理とともに脱水縮合が起こり、ウェハーは酸素原子を
介してつながり、1000℃以上に上昇すると結合面の酸素
原子はウェハー中に拡散する。この結果ウェハーはSi原
子が直接化学結合によってつながる。
盤200上にて重ね合わせた後、加圧及び加熱することに
より、ウェハー面内が全体的に接着し水酸基の水素結合
によってつながる。水素結合は接着強度が弱いので、次
に1000℃〜1200℃前後の炉に入れて熱処理を行なう。熱
処理とともに脱水縮合が起こり、ウェハーは酸素原子を
介してつながり、1000℃以上に上昇すると結合面の酸素
原子はウェハー中に拡散する。この結果ウェハーはSi原
子が直接化学結合によってつながる。
この様にして２つのSi基板を接着してできたウェハー
を、次に単結晶平面Si基板を必要に応じ、研削面60まで
研削し、その後Ｖ溝側の単結晶Si基板を研削面70まで研
削する（第１図（ｇ））。両面研削後、研削面70をポリ
ッシュして素子間絶縁膜を露出させ、単結晶島80がそれ
ぞれ完全絶縁分離された状態にする（第１図（ｈ））。
を、次に単結晶平面Si基板を必要に応じ、研削面60まで
研削し、その後Ｖ溝側の単結晶Si基板を研削面70まで研
削する（第１図（ｇ））。両面研削後、研削面70をポリ
ッシュして素子間絶縁膜を露出させ、単結晶島80がそれ
ぞれ完全絶縁分離された状態にする（第１図（ｈ））。
以上説明したように本発明は、誘電体分離基板の支持
基板を形成する方法として、単結晶平面Si基板を化学的
に接着させることにより、 （１） 生産能力が向上し、又従来よりも生産コストが
非常に安くできる。
基板を形成する方法として、単結晶平面Si基板を化学的
に接着させることにより、 （１） 生産能力が向上し、又従来よりも生産コストが
非常に安くできる。
（２） 多結晶Si層の厚さが従来の約1/10程度になった
のでウェハーの反り変化が小さく、反りをコントロール
制御するのが容易である。
のでウェハーの反り変化が小さく、反りをコントロール
制御するのが容易である。
といった効果がある。
第１図（ａ）〜（ｈ）は本発明の一実施例の誘電体分離
基板の製造工程のウェハー断面図、第２図（ａ）〜
（ｅ）は従来の誘電体分離基板の製造工程のウェハー断
面図である。 1,10,100……Si基板、2,20……酸化膜、3,30……Ｖ溝
部、4,40……素子間絶縁膜、5,50……多結晶Si層、6,7,
60,70……研削面、８・80……単結晶島、200……定盤。
基板の製造工程のウェハー断面図、第２図（ａ）〜
（ｅ）は従来の誘電体分離基板の製造工程のウェハー断
面図である。 1,10,100……Si基板、2,20……酸化膜、3,30……Ｖ溝
部、4,40……素子間絶縁膜、5,50……多結晶Si層、6,7,
60,70……研削面、８・80……単結晶島、200……定盤。
Claims (1)
- 【請求項１】主基板の片面側に溝加工する工程と、前記
主基板に素子間絶縁膜を形成する工程と、表面を鏡面研
磨した多結晶シリコン層を前記素子間絶縁膜上に設ける
工程と、前記多結晶シリコン層の鏡面研磨面と別に用意
したシリコン支持基板の鏡面研磨面とを接着させる工程
と、前記素子間絶縁膜にて島分離する研磨工程とを有す
る誘電体分離基板の製造方法に於いて、接着すべき鏡面
研磨面の反りをなくすように前記主基板と前記支持基板
とを加圧および加熱して接触面を全体的に接着せしめた
後、加熱して接着強度を強くしたことを特徴とする誘電
体分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61158258A JP2534673B2 (ja) | 1986-07-04 | 1986-07-04 | 誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61158258A JP2534673B2 (ja) | 1986-07-04 | 1986-07-04 | 誘電体分離基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6314449A JPS6314449A (ja) | 1988-01-21 |
| JP2534673B2 true JP2534673B2 (ja) | 1996-09-18 |
Family
ID=15667689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61158258A Expired - Fee Related JP2534673B2 (ja) | 1986-07-04 | 1986-07-04 | 誘電体分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2534673B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0245953A (ja) * | 1988-08-08 | 1990-02-15 | Nissan Motor Co Ltd | 半導体基板の製造方法及びその構造 |
| JPH03129752A (ja) * | 1989-07-07 | 1991-06-03 | Shin Etsu Handotai Co Ltd | 誘電体分離基板の製造方法 |
| DE4303768C2 (de) * | 1992-02-14 | 1995-03-09 | Mitsubishi Electric Corp | Halbleitervorrichtung mit einem bipolaren Transistor und einem Feldeffekttransistor und Verfahren zu deren Herstellung |
| JP2839801B2 (ja) * | 1992-09-18 | 1998-12-16 | 三菱マテリアル株式会社 | ウェーハの製造方法 |
| JP5215773B2 (ja) * | 2008-08-18 | 2013-06-19 | 株式会社ディスコ | 加工方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5333590A (en) * | 1976-09-10 | 1978-03-29 | Hitachi Ltd | Production of substrate for semiconductor integrated circuit |
| JPS6051700A (ja) * | 1983-08-31 | 1985-03-23 | Toshiba Corp | シリコン結晶体の接合方法 |
| JPH0783050B2 (ja) * | 1985-06-21 | 1995-09-06 | 株式会社東芝 | 半導体素子の製造方法 |
-
1986
- 1986-07-04 JP JP61158258A patent/JP2534673B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6314449A (ja) | 1988-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| JP2608351B2 (ja) | 半導体部材及び半導体部材の製造方法 | |
| JP2001210810A (ja) | 半導体ウェハ及びその製作法 | |
| JPH10233351A (ja) | 半導体基板の構造および製造方法 | |
| JP2002231910A (ja) | Ｓｏｉウェハの製造方法及びｓｏｉウェハ | |
| JP2534673B2 (ja) | 誘電体分離基板の製造方法 | |
| JPH0312775B2 (ja) | ||
| JPH02199860A (ja) | 高密度半導体構造体及びその製造方法 | |
| JP3480480B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0613456A (ja) | 半導体装置の製造方法 | |
| JP3048754B2 (ja) | 半導体基板 | |
| JPH0664379A (ja) | Ｉｃカードおよびその製造方法 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JPH01302740A (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JP2584639B2 (ja) | 半導体基板の製造方法 | |
| JP5581619B2 (ja) | 圧電デバイスの製造方法および圧電デバイス | |
| JPS6362252A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JP2517182B2 (ja) | 半導体基板及びその製造方法 | |
| JPH01226166A (ja) | 半導体装置基板の製造方法 | |
| JP3518083B2 (ja) | 基板の製造方法 | |
| JP2581531B2 (ja) | 半導体装置の製造方法 | |
| JPH03201548A (ja) | 誘電体分離型半導体基板の製造方法 | |
| JPS63205926A (ja) | 誘電体分離基板の製造方法 | |
| JPH0223629A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |