JPH0664379A - Ｉｃカードおよびその製造方法 - Google Patents
Ｉｃカードおよびその製造方法Info
- Publication number
- JPH0664379A JPH0664379A JP4215099A JP21509992A JPH0664379A JP H0664379 A JPH0664379 A JP H0664379A JP 4215099 A JP4215099 A JP 4215099A JP 21509992 A JP21509992 A JP 21509992A JP H0664379 A JPH0664379 A JP H0664379A
- Authority
- JP
- Japan
- Prior art keywords
- card
- substrate
- thickness
- chip
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明は、ＩＣカードにおける、それに収納
される主に半導体チップの形成に関するもので、曲げに
対する強さを増すとともにより大規模回路を形成できる
（つまり曲げに対する強さを増せばチップ面積を大きく
できる）ことを目的とするものである。 【構成】 本発明は前記目的のため、半導体チップ３の
厚さを１０μｍ以下として（基板裏面を研磨するかある
いはカード基体１上に半導体層を形成する）、カード基
体１上に形成するようにしたものである。
される主に半導体チップの形成に関するもので、曲げに
対する強さを増すとともにより大規模回路を形成できる
（つまり曲げに対する強さを増せばチップ面積を大きく
できる）ことを目的とするものである。 【構成】 本発明は前記目的のため、半導体チップ３の
厚さを１０μｍ以下として（基板裏面を研磨するかある
いはカード基体１上に半導体層を形成する）、カード基
体１上に形成するようにしたものである。
Description
【０００１】
【産業上の利用分野】この発明は、ＩＣカードにおけ
る、特にその中に搭載する半導体チップを中心にした構
造およびその製造方法に関するものである。
る、特にその中に搭載する半導体チップを中心にした構
造およびその製造方法に関するものである。
【０００２】
【従来の技術】ＩＣカードは周知のように、多種の情報
を記憶させる回路構成をもった半導体（ＩＣ）チップ
（シリコンチップとも言う）をカードに収納したもので
あり、そのカードを外部装置に挿入して情報交換するも
のである。
を記憶させる回路構成をもった半導体（ＩＣ）チップ
（シリコンチップとも言う）をカードに収納したもので
あり、そのカードを外部装置に挿入して情報交換するも
のである。
【０００３】そのＩＣカードの従来の例の構造の断面図
を図５に示し以下に概略説明する。
を図５に示し以下に概略説明する。
【０００４】カード基体（一般に耐熱性の合成樹脂か金
属でできているカード状のもの）１の一部に凹部２が形
成されており、その凹部２に半導体チップ３が接着され
ている。その半導体チップ３の表面の一部には、電源や
外部との情報交換のための電極５が形成されている。表
面はその電極５が外部に出るように形成されたカードカ
バー４で覆われている。
属でできているカード状のもの）１の一部に凹部２が形
成されており、その凹部２に半導体チップ３が接着され
ている。その半導体チップ３の表面の一部には、電源や
外部との情報交換のための電極５が形成されている。表
面はその電極５が外部に出るように形成されたカードカ
バー４で覆われている。
【０００５】このＩＣカードの厚さは、ＪＩＳ規格でも
決められているように、０．７６±０．０８ｍｍと薄い
ために、半導体チップ３は０．２ないし０．３ｍｍの厚
さになるようにした後、カード基体１の凹部２に接着さ
れている。
決められているように、０．７６±０．０８ｍｍと薄い
ために、半導体チップ３は０．２ないし０．３ｍｍの厚
さになるようにした後、カード基体１の凹部２に接着さ
れている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記構
成のＩＣカードでは、大規模回路を作成しずらいという
欠点があった。
成のＩＣカードでは、大規模回路を作成しずらいという
欠点があった。
【０００７】ＩＣカードは、前述したように厚さ０．８
ｍｍと薄いため、カード自体が曲げに強いことが要求さ
れる。しかしながら、これまでの構成では、電子回路は
厚さ０．２〜０．３ｍｍの単結晶シリコン基板上に作成
されているため、曲げに弱いという欠点がある。単結晶
シリコン基板は曲げに弱く、力が加わると、チップが割
れるためである。
ｍｍと薄いため、カード自体が曲げに強いことが要求さ
れる。しかしながら、これまでの構成では、電子回路は
厚さ０．２〜０．３ｍｍの単結晶シリコン基板上に作成
されているため、曲げに弱いという欠点がある。単結晶
シリコン基板は曲げに弱く、力が加わると、チップが割
れるためである。
【０００８】このためには、チップに加わる力を小さく
するため、チップを小さくするという方法がとられてい
る。しかし、これでは微細化が進んだとしても、搭載で
きる回路規模には限界が生じる。
するため、チップを小さくするという方法がとられてい
る。しかし、これでは微細化が進んだとしても、搭載で
きる回路規模には限界が生じる。
【０００９】本発明は、上記問題を解決するため、前記
チップの厚さを１０μｍ以下の厚さとし、曲げに強く、
大規模回路の形成が可能な半導体チップひいてはＩＣカ
ードを提供することを目的とする。
チップの厚さを１０μｍ以下の厚さとし、曲げに強く、
大規模回路の形成が可能な半導体チップひいてはＩＣカ
ードを提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、ＩＣカードに
搭載される半導体チップの厚さを１０ｎｍ〜１０μｍと
薄膜化して、カード基体上に形成するようにし、もっ
て、チップの大きさに対する制限を緩和するようにした
ものである。
搭載される半導体チップの厚さを１０ｎｍ〜１０μｍと
薄膜化して、カード基体上に形成するようにし、もっ
て、チップの大きさに対する制限を緩和するようにした
ものである。
【００１１】
【作用】前述したように本発明では、カード基体上に、
厚さ１０ｎｍ〜１０μｍの薄膜デバイスを形成するよう
にしたので、従来の問題点であった、カードの機械的強
度の問題を解消し、もって、チップサイズに制限される
ことなく、回路規模を拡大することが可能となる。
厚さ１０ｎｍ〜１０μｍの薄膜デバイスを形成するよう
にしたので、従来の問題点であった、カードの機械的強
度の問題を解消し、もって、チップサイズに制限される
ことなく、回路規模を拡大することが可能となる。
【００１２】
【実施例】図１は、本発明の実施例の概念を示す断面図
であり、図２は第１の実施例、図３は第２の実施例、図
４は第４の実施例であり、図２ないし図４は図１の○印
で示すＡ部の拡大断面図である。
であり、図２は第１の実施例、図３は第２の実施例、図
４は第４の実施例であり、図２ないし図４は図１の○印
で示すＡ部の拡大断面図である。
【００１３】本実施例でも、半導体チップ（以下シリコ
ンチップまたは単にチップと称す）３をカード基体１の
凹部２に形成し、電極５が外部に出るようにカードカバ
ー４を設けていることは従来同様である。
ンチップまたは単にチップと称す）３をカード基体１の
凹部２に形成し、電極５が外部に出るようにカードカバ
ー４を設けていることは従来同様である。
【００１４】ただ、本実施例が従来と異なる点は、チッ
プ３の厚さを１０μｍ以下にしたことである。従って、
その分カード基体１の凹部２下の厚さは厚くできる。
プ３の厚さを１０μｍ以下にしたことである。従って、
その分カード基体１の凹部２下の厚さは厚くできる。
【００１５】従来、このチップ３は、例えば１０ｍｍ
角、厚さ０．２〜０．３ｍｍ（即ち２００〜３００μ
ｍ）といった大きさであるが、実際に回路構成に必要な
素子を形成するのはそのチップの主表面の約１μｍの厚
さ（深さ）の部分である。このことは、チップとしては
１０μｍ以下の厚さで十分機能は果たせることは自明で
ある。
角、厚さ０．２〜０．３ｍｍ（即ち２００〜３００μ
ｍ）といった大きさであるが、実際に回路構成に必要な
素子を形成するのはそのチップの主表面の約１μｍの厚
さ（深さ）の部分である。このことは、チップとしては
１０μｍ以下の厚さで十分機能は果たせることは自明で
ある。
【００１６】一般にシリコン基板でできているこのシリ
コンチップは、薄くするほど曲げに対する強さは強くな
る。つまり、薄くなるほど可撓性が倍増するので、従来
２００〜３００μｍの厚さあったものを、１０μｍ以下
の厚さにすれば曲げに対する強さは２００〜３００倍に
なる。従って、チップ面積も従来より増大することがで
き、従来より大規模な回路の形成ができる。かつ、前述
したようにカード基体１の凹部２下の厚さも従来より厚
くできるので、ＩＣカードとしての曲げに対する強さも
倍増する。
コンチップは、薄くするほど曲げに対する強さは強くな
る。つまり、薄くなるほど可撓性が倍増するので、従来
２００〜３００μｍの厚さあったものを、１０μｍ以下
の厚さにすれば曲げに対する強さは２００〜３００倍に
なる。従って、チップ面積も従来より増大することがで
き、従来より大規模な回路の形成ができる。かつ、前述
したようにカード基体１の凹部２下の厚さも従来より厚
くできるので、ＩＣカードとしての曲げに対する強さも
倍増する。
【００１７】以下、このような本発明の実施例のＩＣカ
ード第１ないし第５の実施例をその製造方法も含めて説
明する。
ード第１ないし第５の実施例をその製造方法も含めて説
明する。
【００１８】図２に本発明の第１の実施例を示す。前述
したように、本図は図１の○印で示したＡ部の拡大図で
ある（図３，図４も同様）。
したように、本図は図１の○印で示したＡ部の拡大図で
ある（図３，図４も同様）。
【００１９】本実施例は、カード基体１上にポリイミド
６などを用いて、チップ厚さ０．５〜２μｍにまで研磨
されたシリコンチップ３が接着されているものである。
さらに、電源外部との情報交換のために電極５が従来同
様形成されており、カードカバー４が形成されている。
シリコンチップ３の厚さは０．５〜２μｍであり、カー
ド自体の厚さ０．８ｍｍに比べて十分薄いため、カード
の強度は主としてカード基体１で維持されるが、従来よ
りも基体１の厚さを大きくでき、強度をあげることがで
きる。また、チップ厚さは０．５〜２μｍしかないた
め、前述したように曲げ力に対して強くなり、チップ寸
法の制限が大幅に緩和される。
６などを用いて、チップ厚さ０．５〜２μｍにまで研磨
されたシリコンチップ３が接着されているものである。
さらに、電源外部との情報交換のために電極５が従来同
様形成されており、カードカバー４が形成されている。
シリコンチップ３の厚さは０．５〜２μｍであり、カー
ド自体の厚さ０．８ｍｍに比べて十分薄いため、カード
の強度は主としてカード基体１で維持されるが、従来よ
りも基体１の厚さを大きくでき、強度をあげることがで
きる。また、チップ厚さは０．５〜２μｍしかないた
め、前述したように曲げ力に対して強くなり、チップ寸
法の制限が大幅に緩和される。
【００２０】このシリコンチップ３は、特に図示しない
が、次の手順により作成する。
が、次の手順により作成する。
【００２１】まず、通常のＩＣ製造プロセスを利用し
て、シリコン基板主表面上に回路素子を形成する。その
後、回路素子形成面（主表面）側に接着剤を塗布し、研
磨に対する支持基板を接着する。次に、回路素子を形成
した主表面と反対側、つまり基板の裏面より選択ポリッ
シングを用いて基板を研磨して除去し、基板を薄膜構造
のチップとする。選択ポリッシングは、シリコンの加工
速度に対して、シリコン酸化物の加工速度が１／１００
０程度となるようなアミノ系加工液を用いた機械化学ポ
リッシングで行う。このため、一般に基板上の下層とし
て形成されている素子分離絶縁膜などの酸化膜裏面まで
加工面が達すると、加工速度が著しく遅くなり、薄膜構
造を得ることができる。この薄膜チップをポリイミドの
熱圧着により、カード基体１の凹部２上に圧着する。さ
らに、前記支持基板をエッチング除去し、後は従来同様
のカード作成工程を経ることにより、ＩＣカードが完成
する。
て、シリコン基板主表面上に回路素子を形成する。その
後、回路素子形成面（主表面）側に接着剤を塗布し、研
磨に対する支持基板を接着する。次に、回路素子を形成
した主表面と反対側、つまり基板の裏面より選択ポリッ
シングを用いて基板を研磨して除去し、基板を薄膜構造
のチップとする。選択ポリッシングは、シリコンの加工
速度に対して、シリコン酸化物の加工速度が１／１００
０程度となるようなアミノ系加工液を用いた機械化学ポ
リッシングで行う。このため、一般に基板上の下層とし
て形成されている素子分離絶縁膜などの酸化膜裏面まで
加工面が達すると、加工速度が著しく遅くなり、薄膜構
造を得ることができる。この薄膜チップをポリイミドの
熱圧着により、カード基体１の凹部２上に圧着する。さ
らに、前記支持基板をエッチング除去し、後は従来同様
のカード作成工程を経ることにより、ＩＣカードが完成
する。
【００２２】図３に、本発明の第２の実施例を示す。第
１の実施例と異なる点は、シリコンチップ３の裏面に、
絶縁膜（シリコン酸化膜）７が形成されていることであ
る。この作成方法は、第１の実施例とほぼ同じである
が、シリコンチップ３の基板として、通常のシリコン基
板ではなく、ＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕ
ｌａｔｏｒ）基板を用意する点だけが異なる。このＳＯ
Ｉ基板は、ビームアニールなどにより形成されたもので
も良いが、ＳＯＩ基板形成時にパターンを考慮する必要
のない、ＳＩＭＯＸ、ウエハボンディングなどの方法に
より作成されたものが都合が良い。薄膜研磨時にはＳＯ
Ｉとしての埋め込み酸化膜層で研磨が停止する。この実
施例ではシリコンチップ３の裏面は、あらかじめ熱酸化
膜７でおおわれているため、界面特性が良好であり、界
面リークなどの問題が発生しないという利点がある。ま
た、裏面が酸化膜であるため、活性領域のオーバエッチ
という問題も生じない。
１の実施例と異なる点は、シリコンチップ３の裏面に、
絶縁膜（シリコン酸化膜）７が形成されていることであ
る。この作成方法は、第１の実施例とほぼ同じである
が、シリコンチップ３の基板として、通常のシリコン基
板ではなく、ＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕ
ｌａｔｏｒ）基板を用意する点だけが異なる。このＳＯ
Ｉ基板は、ビームアニールなどにより形成されたもので
も良いが、ＳＯＩ基板形成時にパターンを考慮する必要
のない、ＳＩＭＯＸ、ウエハボンディングなどの方法に
より作成されたものが都合が良い。薄膜研磨時にはＳＯ
Ｉとしての埋め込み酸化膜層で研磨が停止する。この実
施例ではシリコンチップ３の裏面は、あらかじめ熱酸化
膜７でおおわれているため、界面特性が良好であり、界
面リークなどの問題が発生しないという利点がある。ま
た、裏面が酸化膜であるため、活性領域のオーバエッチ
という問題も生じない。
【００２３】第３の実施例は、図示しないが、単結晶シ
リコン薄膜ではなく、多結晶（または非晶質）シリコン
膜を用いるものである。シリコン基板上に酸化膜を形成
し、さらに厚さ１０〜５００ｎｍの多結晶シリコン膜を
形成し、この多結晶シリコン膜中に回路素子を形成する
ものである。後の工程は第２の実施例と同じになる。
リコン薄膜ではなく、多結晶（または非晶質）シリコン
膜を用いるものである。シリコン基板上に酸化膜を形成
し、さらに厚さ１０〜５００ｎｍの多結晶シリコン膜を
形成し、この多結晶シリコン膜中に回路素子を形成する
ものである。後の工程は第２の実施例と同じになる。
【００２４】多結晶シリコン上に作成したデバイスは、
単結晶シリコン上のそれに比べて、電気特性は劣ること
が知られている。しかし、非晶質シリコン膜の固相結晶
化による多結晶シリコン膜は結晶粒径が平均で５μｍ程
度と大きく、単結晶シリコン上のデバイス特性にかなり
近いものが得られている。したがって、単結晶シリコン
薄膜作成に比べて、多結晶シリコン薄膜のコストが大幅
に小さいことを考慮すれば、大規模回路のチップを作成
できるという利点がある。
単結晶シリコン上のそれに比べて、電気特性は劣ること
が知られている。しかし、非晶質シリコン膜の固相結晶
化による多結晶シリコン膜は結晶粒径が平均で５μｍ程
度と大きく、単結晶シリコン上のデバイス特性にかなり
近いものが得られている。したがって、単結晶シリコン
薄膜作成に比べて、多結晶シリコン薄膜のコストが大幅
に小さいことを考慮すれば、大規模回路のチップを作成
できるという利点がある。
【００２５】図４に第４の実施例を示す。構造的には第
３の実施例と似ているが製造方法が異なるものである。
３の実施例と似ているが製造方法が異なるものである。
【００２６】まず、ステンレスなどの耐熱性金属また
は、ポリイミドなどの耐熱性樹脂からなるカード基体１
を用意する。このカード基体１上に、デバイスへの不純
物の拡散を防止するために、１〜５０μｍのシリコン酸
化膜８もしくはシリコン窒化膜を形成し、さらに、厚さ
１０〜５００ｎｍの多結晶（または非晶質）シリコン膜
を形成する。そして、この多結晶（または非晶質）シリ
コン膜上に回路素子を形成する。その部分チップ３とな
り、最後に従来同様カードカバー４を形成し、ＩＣカー
ドが完成する。
は、ポリイミドなどの耐熱性樹脂からなるカード基体１
を用意する。このカード基体１上に、デバイスへの不純
物の拡散を防止するために、１〜５０μｍのシリコン酸
化膜８もしくはシリコン窒化膜を形成し、さらに、厚さ
１０〜５００ｎｍの多結晶（または非晶質）シリコン膜
を形成する。そして、この多結晶（または非晶質）シリ
コン膜上に回路素子を形成する。その部分チップ３とな
り、最後に従来同様カードカバー４を形成し、ＩＣカー
ドが完成する。
【００２７】優れたデバイス特性を得るためには、前項
で述べた大粒径多結晶シリコン膜を用いることが望まし
い。
で述べた大粒径多結晶シリコン膜を用いることが望まし
い。
【００２８】また、カード基体１の耐熱性としては、デ
バイスの形成プロセス温度に耐えることが必要となる。
このプロセス最高温度は各種プロセス毎にかなり異なる
が、非晶質シリコンプロセスで３００〜４００℃、多結
晶シリコンプロセスで約６００℃となる。
バイスの形成プロセス温度に耐えることが必要となる。
このプロセス最高温度は各種プロセス毎にかなり異なる
が、非晶質シリコンプロセスで３００〜４００℃、多結
晶シリコンプロセスで約６００℃となる。
【００２９】これら多結晶（または非晶質）シリコン膜
にデバイスを形成する方法は、先の第１〜第３の実施例
に比べて、シリコン基板などの研磨などの工程が不要で
あるため、コスト上のメリットが大きい。また、このた
め、ＩＣカード大のシリコンチップを作成することが可
能であり、大規模回路が形成できるという利点がある。
にデバイスを形成する方法は、先の第１〜第３の実施例
に比べて、シリコン基板などの研磨などの工程が不要で
あるため、コスト上のメリットが大きい。また、このた
め、ＩＣカード大のシリコンチップを作成することが可
能であり、大規模回路が形成できるという利点がある。
【００３０】第５の実施例は図示しないが、第４の実施
例とほぼ同一であるが、多結晶シリコン膜の代りに、単
結晶シリコン膜を用いるものである。この単結晶シリコ
ン膜はレーザまたは電子ビームなどのビームアニールに
より形成するため、カード基体の耐熱性がより重要とな
り、コストアップを招くが、デバイス特性がより向上す
るため、回路特性上有利となる。
例とほぼ同一であるが、多結晶シリコン膜の代りに、単
結晶シリコン膜を用いるものである。この単結晶シリコ
ン膜はレーザまたは電子ビームなどのビームアニールに
より形成するため、カード基体の耐熱性がより重要とな
り、コストアップを招くが、デバイス特性がより向上す
るため、回路特性上有利となる。
【００３１】以上、いくつかの実施例につてい説明した
が、薄膜半導体基板上にデバイスを形成したことが本質
的な点であり、デバイスの種類、構造、製造方法は本実
施例に限定するものではないのはもろんである。
が、薄膜半導体基板上にデバイスを形成したことが本質
的な点であり、デバイスの種類、構造、製造方法は本実
施例に限定するものではないのはもろんである。
【００３２】また、本実施例では主に、１チップ／１カ
ードの構成を例示したが、これが２チップ以上にわたっ
ても良いのはもちろんである。そうすれば、用途別にプ
ロセスの異なるチップを登載することが可能となり、応
用範囲が広がり、また、プロセス統合の困難さが減少す
ることになる。
ードの構成を例示したが、これが２チップ以上にわたっ
ても良いのはもちろんである。そうすれば、用途別にプ
ロセスの異なるチップを登載することが可能となり、応
用範囲が広がり、また、プロセス統合の困難さが減少す
ることになる。
【００３３】さらにこれらの薄膜デバイスを２層以上の
積層構造にすることも可能である。
積層構造にすることも可能である。
【００３４】なお、薄膜半導体層の必要な膜厚は使用す
るプロセスによって異なる。
るプロセスによって異なる。
【００３５】ＭＯＳ系のデバイスの場合、能動層は表面
側のわずか０．５〜２μｍ程度であり、この厚さあれば
動作させることが可能である。しかし、バイポーラデバ
イスでは、基板の深さ方向に電流を流すため、もっと厚
い膜厚、例えば１０μｍ程度（あるいはそれ以上）が必
要となることもあるが、ただし、この値は、デバイスの
縮少化とともに小さくなっており、もっと薄い膜を使用
することも可能である。
側のわずか０．５〜２μｍ程度であり、この厚さあれば
動作させることが可能である。しかし、バイポーラデバ
イスでは、基板の深さ方向に電流を流すため、もっと厚
い膜厚、例えば１０μｍ程度（あるいはそれ以上）が必
要となることもあるが、ただし、この値は、デバイスの
縮少化とともに小さくなっており、もっと薄い膜を使用
することも可能である。
【００３６】
【発明の効果】以上、詳細に説明したように、本発明で
は、カード基体上に、厚さ１０ｎｍ〜１０μｍの薄膜デ
バイスを形成するようにしたので、従来の問題点であっ
た、カードの機械的強度の問題を解消し、もって、チッ
プサイズに制限されることなく、回路の規模を拡大する
ことが可能となる。したがって、より機能の高いＩＣカ
ードを提供することが可能となる。
は、カード基体上に、厚さ１０ｎｍ〜１０μｍの薄膜デ
バイスを形成するようにしたので、従来の問題点であっ
た、カードの機械的強度の問題を解消し、もって、チッ
プサイズに制限されることなく、回路の規模を拡大する
ことが可能となる。したがって、より機能の高いＩＣカ
ードを提供することが可能となる。
【図１】本発明の実施例の概念図
【図２】本発明の第１の実施例
【図３】本発明の第２の実施例
【図４】本発明の第４の実施例
【図５】従来例
１ カード基体 ２ 凹部 ３ 半導体チップ ４ カードカバー ５ 電極
Claims (5)
- 【請求項１】 回路素子が形成されている活性層を有す
る半導体基板の厚さが１０μｍ以下の半導体チップを搭
載していることを特徴とするＩＣカード。 - 【請求項２】 （ａ）半導体基板の主表面上に、絶縁分
離膜を含む回路素子を形成する工程、（ｂ）前記半導体
基板の前記主表面の反対側の面を研磨して、厚さを１０
μｍ以下の半導体チップとする工程、（ｃ）前記半導体
チップをカード基体に接着する工程、以上の工程を含む
ことを特徴とするＩＣカードの製造方法。 - 【請求項３】 半導体基板としてＳＯＩ基板を使用する
ことを特徴とする請求項２記載のＩＣカードの製造方
法。 - 【請求項４】 （ａ）半導体基板の主表面上に絶縁膜を
形成し、その上に多結晶または非晶質シリコン膜を形成
する工程、（ｂ）前記多結晶または非晶質シリコン膜上
に回路素子を形成する工程、（ｃ）前記基板の主表面の
反対側の面を該基板の厚さが薄くなるよう除去し、薄膜
半導体チップとする工程、（ｄ）前記薄膜半導体チップ
をカード基体に接着する工程、以上の工程を含むことを
特徴とするＩＣカードの製造方法。 - 【請求項５】 （ａ）カード基体上に絶縁膜を形成し、
その上に多結晶または非晶質シリコン膜を形成する工
程、（ｂ）前記多結晶または非晶質シリコン膜上に、回
路素子を形成する工程、以上の工程を含むことを特徴と
するＩＣカードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4215099A JPH0664379A (ja) | 1992-08-12 | 1992-08-12 | Ｉｃカードおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4215099A JPH0664379A (ja) | 1992-08-12 | 1992-08-12 | Ｉｃカードおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0664379A true JPH0664379A (ja) | 1994-03-08 |
Family
ID=16666742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4215099A Pending JPH0664379A (ja) | 1992-08-12 | 1992-08-12 | Ｉｃカードおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0664379A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2741009A1 (fr) * | 1995-11-15 | 1997-05-16 | Solaic Sa | Carte a circuit integre et module a circuit integre |
| EP0870627A4 (en) * | 1995-05-18 | 2001-02-07 | Hitachi Ltd | DEVICE WITH SEMICONDUCTOR |
| US6847121B2 (en) | 2001-12-28 | 2005-01-25 | Sharp Kabushiki Kaisha | Semiconductor device and package product of the semiconductor device |
| JP2005252236A (ja) * | 2004-01-23 | 2005-09-15 | Semiconductor Energy Lab Co Ltd | フィルム状物品及びその作製方法 |
| WO2006087822A1 (ja) * | 2005-02-16 | 2006-08-24 | Hitachi, Ltd. | 電子タグチップ |
| JP2007013106A (ja) * | 2005-05-31 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US7327041B2 (en) | 2001-05-28 | 2008-02-05 | Sharp Kabushiki Kaisha | Semiconductor package and a method for producing the same |
| US8305213B2 (en) | 2004-01-23 | 2012-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Film-like article and method for manufacturing the same |
-
1992
- 1992-08-12 JP JP4215099A patent/JPH0664379A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0870627A4 (en) * | 1995-05-18 | 2001-02-07 | Hitachi Ltd | DEVICE WITH SEMICONDUCTOR |
| FR2741009A1 (fr) * | 1995-11-15 | 1997-05-16 | Solaic Sa | Carte a circuit integre et module a circuit integre |
| WO1997018531A1 (fr) * | 1995-11-15 | 1997-05-22 | Solaic | Carte a circuit integre et module a circuit integre |
| US7327041B2 (en) | 2001-05-28 | 2008-02-05 | Sharp Kabushiki Kaisha | Semiconductor package and a method for producing the same |
| US6847121B2 (en) | 2001-12-28 | 2005-01-25 | Sharp Kabushiki Kaisha | Semiconductor device and package product of the semiconductor device |
| JP2005252236A (ja) * | 2004-01-23 | 2005-09-15 | Semiconductor Energy Lab Co Ltd | フィルム状物品及びその作製方法 |
| US8305213B2 (en) | 2004-01-23 | 2012-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Film-like article and method for manufacturing the same |
| JP4731919B2 (ja) * | 2004-01-23 | 2011-07-27 | 株式会社半導体エネルギー研究所 | フィルム状物品 |
| US7863718B2 (en) | 2005-02-16 | 2011-01-04 | Hitachi, Ltd. | Electronic tag chip |
| JPWO2006087822A1 (ja) * | 2005-02-16 | 2008-07-03 | 株式会社日立製作所 | 電子タグチップ |
| JP4867915B2 (ja) * | 2005-02-16 | 2012-02-01 | 株式会社日立製作所 | 電子タグチップ |
| WO2006087822A1 (ja) * | 2005-02-16 | 2006-08-24 | Hitachi, Ltd. | 電子タグチップ |
| JP2007013106A (ja) * | 2005-05-31 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6524890B2 (en) | Method for manufacturing semiconductor device having element isolation structure | |
| TW426969B (en) | Cooling method for silicon on insulator devices | |
| US5071785A (en) | Method for preparing a substrate for forming semiconductor devices by bonding warped wafers | |
| KR100510112B1 (ko) | 다적층 3차원 고밀도 반도체 디바이스 및 그 제조 방법 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH1064901A (ja) | 半導体チップパッケージ素子 | |
| JP2001237403A (ja) | 半導体装置の製法および超薄型半導体装置 | |
| KR20040057999A (ko) | 반도체 장치 및 이의 제조 방법 | |
| JPH0664379A (ja) | Ｉｃカードおよびその製造方法 | |
| CN103579103A (zh) | 三维叠层封装方法以及影像传感器的制作方法 | |
| JPH08505009A (ja) | ダイヤモンド上シリコンの回路構造物及びその製造方法 | |
| JP3211995B2 (ja) | 半導体装置の製造方法 | |
| JP3480480B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0799267A (ja) | 半導体装置及びその製造方法 | |
| JP2005501422A (ja) | 薄化前に接触孔が開けられるカラー画像センサの製造方法 | |
| JP2005501420A (ja) | 透過性基板上のカラー画像センサ及びその製造方法 | |
| US5946584A (en) | Method for manufacturing a dielectric isolation substrate | |
| JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
| US5589419A (en) | Process for fabricating semiconductor device having a multilevel interconnection | |
| JP2534673B2 (ja) | 誘電体分離基板の製造方法 | |
| JPS61174661A (ja) | 半導体集積回路装置の製造方法 | |
| JP3483671B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JP2002305291A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0555534A (ja) | 積層型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050316 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050329 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090422 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100422 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110422 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120422 |
|
| LAPS | Cancellation because of no payment of annual fees |