JP3211995B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3211995B2 JP3211995B2 JP07484893A JP7484893A JP3211995B2 JP 3211995 B2 JP3211995 B2 JP 3211995B2 JP 07484893 A JP07484893 A JP 07484893A JP 7484893 A JP7484893 A JP 7484893A JP 3211995 B2 JP3211995 B2 JP 3211995B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- single crystal
- semiconductor device
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
Landscapes
- Element Separation (AREA)
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、浮遊容量の低減で高
速動作が可能で、放射線の存在する環境下でも誤動作の
少ない、また透明基板の上に形成することで液晶などの
ディスプレイ装置の駆動基板に用いることができる、い
わゆるＳＯＩ型半導体装置の製造方法に関する。
速動作が可能で、放射線の存在する環境下でも誤動作の
少ない、また透明基板の上に形成することで液晶などの
ディスプレイ装置の駆動基板に用いることができる、い
わゆるＳＯＩ型半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、図３および図４に示すように、ガ
ラス基板等の絶縁性基板の上に単結晶半導体層からなる
半導体装置を形成するための製造方法としては、 （Ａ）単結晶珪素基板の上に酸化珪素層を介して形成さ
れた単結晶半導体層いわゆるＳＯＩ基板に集積回路を形
成する工程。 （Ｂ）上記ＳＯＩ基板を有機樹脂接着剤を用いてガラス
基板に接着する工程。 （Ｃ）不要の単結晶半導体層を選択的な化学エッチング
で除去する工程。からなる方法が知られている。
ラス基板等の絶縁性基板の上に単結晶半導体層からなる
半導体装置を形成するための製造方法としては、 （Ａ）単結晶珪素基板の上に酸化珪素層を介して形成さ
れた単結晶半導体層いわゆるＳＯＩ基板に集積回路を形
成する工程。 （Ｂ）上記ＳＯＩ基板を有機樹脂接着剤を用いてガラス
基板に接着する工程。 （Ｃ）不要の単結晶半導体層を選択的な化学エッチング
で除去する工程。からなる方法が知られている。
【０００３】こうして形成された半導体装置は絶縁層の
上に形成されているので浮遊容量がすくなく、素子間の
絶縁分離が容易なので、動作速度が速く、消費電力の少
ない集積回路を実現できる。この効果は特にＣＭＯＳの
集積回路で顕著である。更に放射線による誤動作しにく
い、寄生トランジスタを無くしてラッチアップを起こり
にくくできる。透明基板に形成することで表示素子に使
用できるなど優れた特徴を有する。このＳＯＩ基板の形
成法としては、単結晶珪素基板にイオン注入法で酸素を
基板内部に層状に導入することで、基板表面に単結晶層
を残したまま基板内部に絶縁層を形成できるいわゆるＳ
ＩＭＯＸ法、単結晶珪素基板の上に酸化珪素などの絶縁
層を形成後、別の単結晶基板と直接接合法で貼り合わ
せ、その後一方の基板の単結晶層は、絶縁層に接した薄
層を残してエッチング、研磨などで除去し、単結晶珪素
基板の上に絶縁層を介して単結晶珪素の薄層を形成でき
る。
上に形成されているので浮遊容量がすくなく、素子間の
絶縁分離が容易なので、動作速度が速く、消費電力の少
ない集積回路を実現できる。この効果は特にＣＭＯＳの
集積回路で顕著である。更に放射線による誤動作しにく
い、寄生トランジスタを無くしてラッチアップを起こり
にくくできる。透明基板に形成することで表示素子に使
用できるなど優れた特徴を有する。このＳＯＩ基板の形
成法としては、単結晶珪素基板にイオン注入法で酸素を
基板内部に層状に導入することで、基板表面に単結晶層
を残したまま基板内部に絶縁層を形成できるいわゆるＳ
ＩＭＯＸ法、単結晶珪素基板の上に酸化珪素などの絶縁
層を形成後、別の単結晶基板と直接接合法で貼り合わ
せ、その後一方の基板の単結晶層は、絶縁層に接した薄
層を残してエッチング、研磨などで除去し、単結晶珪素
基板の上に絶縁層を介して単結晶珪素の薄層を形成でき
る。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の方
法では出発材料としてＳＯＩ基板を用いるので、基板の
価格が通常の珪素単結晶基板と比べ高価であり、その結
果得られる絶縁基板上に形成した半導体装置も高価なも
のとならざるを得ない。また価格が許容できる場合に於
いても絶縁基板を半導体基板の接合方法としてはポリイ
ミド、エポキシなどの有機樹脂接着剤が使われており、
熱、機械的力など外乱の影響を受け易く信頼性の点に於
いても改善する必要がある、という課題があった。
法では出発材料としてＳＯＩ基板を用いるので、基板の
価格が通常の珪素単結晶基板と比べ高価であり、その結
果得られる絶縁基板上に形成した半導体装置も高価なも
のとならざるを得ない。また価格が許容できる場合に於
いても絶縁基板を半導体基板の接合方法としてはポリイ
ミド、エポキシなどの有機樹脂接着剤が使われており、
熱、機械的力など外乱の影響を受け易く信頼性の点に於
いても改善する必要がある、という課題があった。
【０００５】そこで、この発明の目的は、従来のこのよ
うな課題を解決するため、製造が容易で、信頼性、耐久
性に優れたＳＯＩ構造の半導体装置の製造方法を得るこ
とである。
うな課題を解決するため、製造が容易で、信頼性、耐久
性に優れたＳＯＩ構造の半導体装置の製造方法を得るこ
とである。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、この発明はＳＯＩ構造の半導体装置の製造方法にお
いて、貼り合わせに接着剤を用いずに、ＳＯＩ構造の半
導体装置が得られるようにした。
に、この発明はＳＯＩ構造の半導体装置の製造方法にお
いて、貼り合わせに接着剤を用いずに、ＳＯＩ構造の半
導体装置が得られるようにした。
【０００７】
【作用】接着剤を用いない接合法を実現することで信頼
性、耐久性に優れたＳＯＩ構造の半導体装置が得られる
のでこれ一方の基板に用いた用いたアクティブマトリク
ス型の液晶表示装置の実現が可能になる。
性、耐久性に優れたＳＯＩ構造の半導体装置が得られる
のでこれ一方の基板に用いた用いたアクティブマトリク
ス型の液晶表示装置の実現が可能になる。
【０００８】
【実施例】以下に、この発明の実施例を図に基づいて説
明する。図１（Ａ）の工程においては、単結晶珪素基板
１の上に、通常のＬＳＩプロセスによってＭＯＳ型トラ
ンジスタのソース２、ドレイン３、ゲート絶縁膜４、ゲ
ート電極５、フィールド酸化膜６、層間絶縁膜７、金属
電極８などが形成される。これらの領域が形成されるこ
とで素子が形成された基板表面は１〜３ミクロンの凹凸
が生ずる。
明する。図１（Ａ）の工程においては、単結晶珪素基板
１の上に、通常のＬＳＩプロセスによってＭＯＳ型トラ
ンジスタのソース２、ドレイン３、ゲート絶縁膜４、ゲ
ート電極５、フィールド酸化膜６、層間絶縁膜７、金属
電極８などが形成される。これらの領域が形成されるこ
とで素子が形成された基板表面は１〜３ミクロンの凹凸
が生ずる。
【０００９】図１（Ｂ）の工程においては、該素子基板
表面には保護絶縁膜９を形成する。保護絶縁膜の厚さは
素子基板表面の凹凸よりも厚くする。図１（Ｃ）の工程
においては、保護絶縁膜の表面を研磨、研削等により平
坦化、平滑化する。
表面には保護絶縁膜９を形成する。保護絶縁膜の厚さは
素子基板表面の凹凸よりも厚くする。図１（Ｃ）の工程
においては、保護絶縁膜の表面を研磨、研削等により平
坦化、平滑化する。
【００１０】図２（Ａ）の工程においては、該素子基板
の平坦化した面と、ガラス等の絶縁基板１０を向かい合
わせて接合する。接合の手段としては高電界を印加して
接合するいわゆる陽極接合法などによる。図２（Ｂ）の
工程においては、単結晶珪素基板の非接合面側の素子が
形成されていない領域を研削、研磨、化学エッチなどで
取り除く。
の平坦化した面と、ガラス等の絶縁基板１０を向かい合
わせて接合する。接合の手段としては高電界を印加して
接合するいわゆる陽極接合法などによる。図２（Ｂ）の
工程においては、単結晶珪素基板の非接合面側の素子が
形成されていない領域を研削、研磨、化学エッチなどで
取り除く。
【００１１】図５および図６は本発明の他の実施例であ
り、図５（Ａ）の工程においては、ＳＯＩ型の半導体基
板即ち、単結晶珪素基板１１の上には２酸化珪素膜１２
を介して単結晶珪素薄膜ＳＯＩ領域１３があり、このＳ
ＯＩ部１３に通常のＬＳＩプロセスによりＭＯＳ型トラ
ンジスタのソース２、ドレイン３、ゲート絶縁膜４、ゲ
ート電極５、フィールド酸化膜６、層間絶縁膜７、金属
電極８などが形成される。図１の実施例の場合と同様素
子基板表面は１〜３ミクロンの凹凸が生ずる。
り、図５（Ａ）の工程においては、ＳＯＩ型の半導体基
板即ち、単結晶珪素基板１１の上には２酸化珪素膜１２
を介して単結晶珪素薄膜ＳＯＩ領域１３があり、このＳ
ＯＩ部１３に通常のＬＳＩプロセスによりＭＯＳ型トラ
ンジスタのソース２、ドレイン３、ゲート絶縁膜４、ゲ
ート電極５、フィールド酸化膜６、層間絶縁膜７、金属
電極８などが形成される。図１の実施例の場合と同様素
子基板表面は１〜３ミクロンの凹凸が生ずる。
【００１２】図５（Ｂ）の工程においては、図１の場合
と同様該ＳＯＩ素子基板表面に絶縁膜９が形成される。
この厚さは素子基板の凹凸よりも厚くする。図５（Ｃ）
の工程においても、図１の場合と同様、ＳＯＩ素子基板
表面を研磨、研削等により平坦化、平滑化する。
と同様該ＳＯＩ素子基板表面に絶縁膜９が形成される。
この厚さは素子基板の凹凸よりも厚くする。図５（Ｃ）
の工程においても、図１の場合と同様、ＳＯＩ素子基板
表面を研磨、研削等により平坦化、平滑化する。
【００１３】次に図６（Ａ）の工程においては、該ＳＯ
Ｉ素子基板の平坦化した面と、ガラス等の絶縁基板１０
を向かい合わせて接合する。接合の手段としては高電界
を印加して接合するいわゆる陽極接合法などによる。図
６（Ｂ）の工程においては、ＳＯＩ基板の素子が形成さ
れていない側の領域の珪素層１をを研削、研磨、化学エ
ッチなどで取り除く。珪素層の除去を、酸化珪素と珪素
の間でエッチング速度の比が例えば１００：１と大きく
取れる水酸化カリウム水溶液を用いたエッチングを行え
ば、酸化珪素層で事実上エッチングを停止でき、素子が
形成された１〜３ミクロンの層を確実に残すことができ
る。
Ｉ素子基板の平坦化した面と、ガラス等の絶縁基板１０
を向かい合わせて接合する。接合の手段としては高電界
を印加して接合するいわゆる陽極接合法などによる。図
６（Ｂ）の工程においては、ＳＯＩ基板の素子が形成さ
れていない側の領域の珪素層１をを研削、研磨、化学エ
ッチなどで取り除く。珪素層の除去を、酸化珪素と珪素
の間でエッチング速度の比が例えば１００：１と大きく
取れる水酸化カリウム水溶液を用いたエッチングを行え
ば、酸化珪素層で事実上エッチングを停止でき、素子が
形成された１〜３ミクロンの層を確実に残すことができ
る。
【００１４】
【発明の効果】この発明は、以上説明したように、絶縁
性基板の上に単結晶半導体膜上に形成された集積回路を
形成したいわゆるＳＯＩ構造の半導体装置の製造方法に
於いて、すくなくとも Ａ．単結晶半導体基板の上に集積回路を形成する工程、 Ｂ．該集積回路基板との表面を保護絶縁膜で覆う工程、 Ｃ．該保護絶縁膜を研削、研磨などの機械的手段で平坦
にする工程、 Ｄ．該集積回路基板の平坦化した面と、ガラス基板等の
絶縁性材料からなる基板の平坦な面とを向かい合わせて
接合する工程、 Ｅ．接合された単結晶半導体基板を研削、研磨等の手段
で、集積回路の形成された層を残して除去する工程、 とからなる半導体基板の製造方法という構成としたの
で、有機接着剤を用いずにガラス等の絶縁基板上に単結
晶半導体層に集積回路を形成した薄膜を転写でき、ガラ
ス基板上に集積回路を形成できる。
性基板の上に単結晶半導体膜上に形成された集積回路を
形成したいわゆるＳＯＩ構造の半導体装置の製造方法に
於いて、すくなくとも Ａ．単結晶半導体基板の上に集積回路を形成する工程、 Ｂ．該集積回路基板との表面を保護絶縁膜で覆う工程、 Ｃ．該保護絶縁膜を研削、研磨などの機械的手段で平坦
にする工程、 Ｄ．該集積回路基板の平坦化した面と、ガラス基板等の
絶縁性材料からなる基板の平坦な面とを向かい合わせて
接合する工程、 Ｅ．接合された単結晶半導体基板を研削、研磨等の手段
で、集積回路の形成された層を残して除去する工程、 とからなる半導体基板の製造方法という構成としたの
で、有機接着剤を用いずにガラス等の絶縁基板上に単結
晶半導体層に集積回路を形成した薄膜を転写でき、ガラ
ス基板上に集積回路を形成できる。
【００１５】透明基板上に形成した集積回路は光を用い
る素子である、アクティブマトリクス型液晶表示装置の
基板や、光センサーアレイなどの基板に用いることがで
きる。これらの基板は単にセンサーや、表示素子として
だけでなく、周辺の駆動回路、制御回路、メモリー、さ
らにはＣＰＵを含めたシステムまでを１基板上に形成で
きる。有機接着剤を用いないので、熱的、機械的外乱に
強く信頼性に優れた素子とできる。などの著しい効果が
ある。
る素子である、アクティブマトリクス型液晶表示装置の
基板や、光センサーアレイなどの基板に用いることがで
きる。これらの基板は単にセンサーや、表示素子として
だけでなく、周辺の駆動回路、制御回路、メモリー、さ
らにはＣＰＵを含めたシステムまでを１基板上に形成で
きる。有機接着剤を用いないので、熱的、機械的外乱に
強く信頼性に優れた素子とできる。などの著しい効果が
ある。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）、（Ｃ）は本発明のＳＯＩ型の
半導体装置の製造法を示した説明図である。
半導体装置の製造法を示した説明図である。
【図２】（Ａ）、（Ｂ）は本発明のＳＯＩ型の半導体装
置の製造法を示した説明図である。
置の製造法を示した説明図である。
【図３】（Ａ）、（Ｂ）は従来のＳＯＩ型の半導体装置
の製造方法の説明図である。
の製造方法の説明図である。
【図４】従来のＳＯＩ型の半導体装置の製造方法の説明
図である。
図である。
【図５】（Ａ）、（Ｂ）、（Ｃ）は本発明のＳＯＩ型の
半導体装置の、さらに他の製造方法を示した説明図であ
る。
半導体装置の、さらに他の製造方法を示した説明図であ
る。
【図６】（Ａ）、（Ｂ）は本発明のＳＯＩ型の半導体装
置の、さらに他の製造方法を示した説明図である。
置の、さらに他の製造方法を示した説明図である。
１ 珪素基板 ９ 保護絶縁膜 １０ ガラス基板 １１ ＳＯＩ基板 １２ 二酸化珪素膜 １３ ＳＯＩ層 １４ 接着剤
フロントページの続き (72)発明者 桜井 敦司 東京都江東区亀戸６丁目31番１号 セイ コー電子工業株式会社内 (56)参考文献 特開 平４−299859（ＪＰ，Ａ) 特開 平４−307972（ＪＰ，Ａ) 特開 平４−330711（ＪＰ，Ａ) 特開 昭63−250865（ＪＰ，Ａ) 特開 平１−181570（ＪＰ，Ａ) 特開 平１−183845（ＪＰ，Ａ) 特開 平４−255268（ＪＰ，Ａ) 特開 昭63−308386（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/02 H01L 21/304 H01L 21/306 H01L 21/3063 H01L 21/308 H01L 21/336 H01L 27/12 H01L 29/786
Claims (1)
- 【請求項１】 絶縁性基板の上に単結晶半導体膜上に形
成された集積回路を形成したＳＯＩ構造の半導体装置の
製造方法に於いて、 すくなくとも Ａ．単結晶半導体基板の上に集積回路を形成する工程、 Ｂ．前記集積回路基板との表面を保護絶縁膜で覆う工
程、 Ｃ．前記保護絶縁膜を研削又は研磨の機械的手段で平坦
にする工程、 Ｄ．電界印加で生ずるいわゆる陽極接合法により、前記
集積回路基板の平坦化した面と、ガラスの絶縁性材料か
らなる基板の平坦な面とを向かい合わせて接合する工
程、 Ｅ．接合された前記単結晶半導体基板を研削又は研磨等
の手段で、前記集積回路の形成された層を残して除去す
る工程、 とからなる半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07484893A JP3211995B2 (ja) | 1993-03-31 | 1993-03-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07484893A JP3211995B2 (ja) | 1993-03-31 | 1993-03-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06291291A JPH06291291A (ja) | 1994-10-18 |
| JP3211995B2 true JP3211995B2 (ja) | 2001-09-25 |
Family
ID=13559151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07484893A Expired - Lifetime JP3211995B2 (ja) | 1993-03-31 | 1993-03-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3211995B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2900229B2 (ja) | 1994-12-27 | 1999-06-02 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法および電気光学装置 |
| US5834327A (en) | 1995-03-18 | 1998-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing display device |
| EP1351308B1 (en) | 1996-08-27 | 2009-04-22 | Seiko Epson Corporation | Exfoliating method and transferring method of thin film device |
| WO1998011600A1 (en) * | 1996-09-13 | 1998-03-19 | Hitachi, Ltd. | Method for working semiconductor wafer |
| US6127199A (en) * | 1996-11-12 | 2000-10-03 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| USRE38466E1 (en) | 1996-11-12 | 2004-03-16 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| JP3924352B2 (ja) | 1997-06-05 | 2007-06-06 | 浜松ホトニクス株式会社 | 裏面照射型受光デバイス |
| JP4126747B2 (ja) | 1998-02-27 | 2008-07-30 | セイコーエプソン株式会社 | ３次元デバイスの製造方法 |
| JP4610982B2 (ja) * | 2003-11-11 | 2011-01-12 | シャープ株式会社 | 半導体装置の製造方法 |
| KR101272097B1 (ko) | 2005-06-03 | 2013-06-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 집적회로 장치 및 그의 제조방법 |
| US7820495B2 (en) | 2005-06-30 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| WO2012102281A1 (en) | 2011-01-28 | 2012-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
1993
- 1993-03-31 JP JP07484893A patent/JP3211995B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06291291A (ja) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3875130B2 (ja) | 表示装置及びその製造方法 | |
| US6246454B1 (en) | Active matrix liquid crystal display and method of fabricating same | |
| US7023518B1 (en) | Semiconductor device having a non-conductive material or a weakly conductive material applied to a side edge of a substrate and a method of fabricating the same | |
| JP2866730B2 (ja) | 半導体回路の形成方法 | |
| JPH08505010A (ja) | 石英基板上の単結晶シリコン・アイランド作製方法 | |
| US20050052584A1 (en) | Method for producing display - device | |
| JPH0667205A (ja) | 光弁用半導体装置とその製造方法 | |
| JPH02234134A (ja) | 液晶表示装置用アクティブマトリクス基板 | |
| KR19980081413A (ko) | 반사형 액정 표시 패널 및 이것을 이용한 장치 | |
| JPH06291291A (ja) | 半導体装置の製造方法 | |
| JP3531415B2 (ja) | Ｓｏｉ基板とその製造方法及びこれを用いた半導体装置及び液晶パネル | |
| JP3512496B2 (ja) | Ｓｏｉ型半導体集積回路の作製方法 | |
| JPS6390859A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH01181570A (ja) | 薄膜トランジスタの製造方法 | |
| CN101874289A (zh) | 半导体装置的制造方法及半导体装置 | |
| JP2005017567A (ja) | 液晶表示装置と液晶表示装置の製造方法およびエレクトロルミネッセンス表示装置とエレクトロルミネッセンス表示装置の製造方法 | |
| JP2561735B2 (ja) | 液晶表示装置の製造方法 | |
| JP3405364B2 (ja) | 半導体装置 | |
| CN102543832A (zh) | 带有ic器件的透明硅基基板的制作方法 | |
| JP2008026910A (ja) | アクティブマトリクス型表示装置 | |
| JP2002072905A (ja) | 薄膜積層デバイスの製造方法および液晶表示素子の製造方法 | |
| JP3342732B2 (ja) | 光弁用半導体装置の製造方法 | |
| JP4112036B2 (ja) | 表示装置 | |
| JP3877707B2 (ja) | 薄膜装置のプラスチック基板への転写方法及びこれを用いた可撓性液晶ディスプレイの製造方法 | |
| JPS613459A (ja) | アクテイブマトリクス表示装置の基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 12 |