JP2866730B2 - 半導体回路の形成方法 - Google Patents
半導体回路の形成方法Info
- Publication number
- JP2866730B2 JP2866730B2 JP30626990A JP30626990A JP2866730B2 JP 2866730 B2 JP2866730 B2 JP 2866730B2 JP 30626990 A JP30626990 A JP 30626990A JP 30626990 A JP30626990 A JP 30626990A JP 2866730 B2 JP2866730 B2 JP 2866730B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- circuit
- semiconductor circuit
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体回路の形成方法に係り、特に、基板の
材質に制約のない半導体回路の形成方法に関する。
材質に制約のない半導体回路の形成方法に関する。
液晶ディスプレイ（LCD）に代表される薄型で低消費
電力の平面型表示装置（ディスプレイ）の研究開発が盛
んである。これらのディスプレイでは、配線が形成され
た基板、または高表示品質を得るために、能動素子（ア
モルファスSi薄膜トランジスタ〔ａ−Si TFT〕や多結晶
Si薄膜トランジスタ〔poly−Si TFT〕）を作り込んだア
クティブマトリクス基板が必要であり、配線やアクティ
ブマトリクスが形成される基板材料にはガラスが用いら
れるのが一般的であった。しかし、ガラスではその耐熱
温度に制約があり、上記配線や能動素子の製作に大きな
制約を課していた。すなわち、安価なガラスの耐熱温度
は概して低く、また能動素子に悪影響を与えるアルカリ
金属の含有が避けられない。このため、不純物含有が少
なく、耐熱温度の高い安価なガラス基板の開発が要請さ
れているが、これらの要求を満たすガラスの開発がまま
ならない。一方、ガラス基板を用いるとその剛性のため
ディスプレイを未使用時に小さく折り畳んでおくことが
できない問題があった。したがって、未使用時には小さ
く折り畳むことができるフレキシブル基板を用いたディ
スプレイの出現が待望されている。
電力の平面型表示装置（ディスプレイ）の研究開発が盛
んである。これらのディスプレイでは、配線が形成され
た基板、または高表示品質を得るために、能動素子（ア
モルファスSi薄膜トランジスタ〔ａ−Si TFT〕や多結晶
Si薄膜トランジスタ〔poly−Si TFT〕）を作り込んだア
クティブマトリクス基板が必要であり、配線やアクティ
ブマトリクスが形成される基板材料にはガラスが用いら
れるのが一般的であった。しかし、ガラスではその耐熱
温度に制約があり、上記配線や能動素子の製作に大きな
制約を課していた。すなわち、安価なガラスの耐熱温度
は概して低く、また能動素子に悪影響を与えるアルカリ
金属の含有が避けられない。このため、不純物含有が少
なく、耐熱温度の高い安価なガラス基板の開発が要請さ
れているが、これらの要求を満たすガラスの開発がまま
ならない。一方、ガラス基板を用いるとその剛性のため
ディスプレイを未使用時に小さく折り畳んでおくことが
できない問題があった。したがって、未使用時には小さ
く折り畳むことができるフレキシブル基板を用いたディ
スプレイの出現が待望されている。
基板の制約を取り除く技術としては、1989年のインタ
ーナショナル エレクトロン デバイス ミーティング
（International Electron Device Meeting（IEDM））
にデバイス転載技術が報告されている（ケイ・スミヨシ
（K.Sumiyoshi）他、「デバイス レイア トランスフ
ァード ポリ−シリコン ティーエフティー アレイ
フォー ハイ レゾルーション リキッド クリスタル
プロジェクター（“DEVICE LAYER TRANSFERED POLY−
Si TFT ARRAY FOR HIGH RESOLUTION LIQUID CRYSTAL PR
OJECTOR"）」，アイイーディーエム（IEDM）89,p.165,1
989）。
ーナショナル エレクトロン デバイス ミーティング
（International Electron Device Meeting（IEDM））
にデバイス転載技術が報告されている（ケイ・スミヨシ
（K.Sumiyoshi）他、「デバイス レイア トランスフ
ァード ポリ−シリコン ティーエフティー アレイ
フォー ハイ レゾルーション リキッド クリスタル
プロジェクター（“DEVICE LAYER TRANSFERED POLY−
Si TFT ARRAY FOR HIGH RESOLUTION LIQUID CRYSTAL PR
OJECTOR"）」，アイイーディーエム（IEDM）89,p.165,1
989）。
上記の技術はSi基板上に酸化膜（SiO2膜）を介してア
クティブマトリクスを製作したのち、別の基板と張り合
わせ、その後Si基板を研磨工程で除去するものである。
研磨工程ではSiよりSiO2の研磨速度が小さいため、SiO2
が現われたところで研磨を止めることができ、結果とし
てSi基板上に形成したデバイスを別の基板上に転載する
ことができる。上記報告では同じ工程を２回用い、まず
別のSi基板に転載したのち、次にガラス基板に転載して
いる。これは、デバイスの天地反転を防止するためで本
質ではない。この方法では、アクティブマトリクスを製
作する基板として耐熱温度の高いSi基板を用いることが
できるため、マトリクス製作における製作温度の制約が
少なく、高温度で高性能のTFTの作製を可能にする利点
があるが、研磨を用いて転載を行うため、剛性のないフ
レキシブル基板に転載しようとするとSi基板が研磨によ
り薄くなるにしたがって基板が変形し、研磨が均一にで
きないという根本的問題があった。さらに、コストの高
い研磨装置を準備しなければならない問題があった。
クティブマトリクスを製作したのち、別の基板と張り合
わせ、その後Si基板を研磨工程で除去するものである。
研磨工程ではSiよりSiO2の研磨速度が小さいため、SiO2
が現われたところで研磨を止めることができ、結果とし
てSi基板上に形成したデバイスを別の基板上に転載する
ことができる。上記報告では同じ工程を２回用い、まず
別のSi基板に転載したのち、次にガラス基板に転載して
いる。これは、デバイスの天地反転を防止するためで本
質ではない。この方法では、アクティブマトリクスを製
作する基板として耐熱温度の高いSi基板を用いることが
できるため、マトリクス製作における製作温度の制約が
少なく、高温度で高性能のTFTの作製を可能にする利点
があるが、研磨を用いて転載を行うため、剛性のないフ
レキシブル基板に転載しようとするとSi基板が研磨によ
り薄くなるにしたがって基板が変形し、研磨が均一にで
きないという根本的問題があった。さらに、コストの高
い研磨装置を準備しなければならない問題があった。
本発明の目的は、上記問題を解決し、基板に対する制
約のない回路の転載方法を提供することにある。
約のない回路の転載方法を提供することにある。
〔課題を解決するための手段〕 本発明は、基板上に形成した回路と基板との間に介在
させた膜をエッチングで除去する方法を用いる。この膜
のエッチング速度が大きく、製作した回路、デバイスや
基板に対してこの膜を選択的に除去できれば回路、デバ
イスの転載が可能である。
させた膜をエッチングで除去する方法を用いる。この膜
のエッチング速度が大きく、製作した回路、デバイスや
基板に対してこの膜を選択的に除去できれば回路、デバ
イスの転載が可能である。
すなわち、本発明の半導体回路の形成方法は、第１の
基板上にモリブデン膜または酸素を含むモリブデン膜か
らなる第１の膜と、引き続きシリコン酸化膜またはシリ
コン窒化膜からなる第２の膜とを形成し、ついで半導体
回路を形成し、上記第１の基板を上記半導体回路を形成
した側で第２の基板に張り合わせたのち、上記第１の膜
をエッチングにより除去することにより上記半導体回路
を上記第２の基板上に転載することを特徴とする。
基板上にモリブデン膜または酸素を含むモリブデン膜か
らなる第１の膜と、引き続きシリコン酸化膜またはシリ
コン窒化膜からなる第２の膜とを形成し、ついで半導体
回路を形成し、上記第１の基板を上記半導体回路を形成
した側で第２の基板に張り合わせたのち、上記第１の膜
をエッチングにより除去することにより上記半導体回路
を上記第２の基板上に転載することを特徴とする。
また、第１の基板上に弗化カルシウム膜からなる第１
の膜を形成し、該第１の膜上にシリコン膜をエピタキシ
ャル成長させ、該シリコン膜を用いて半導体回路を形成
し、上記第１の基板を上記半導体回路を形成した側で第
２の基板に張り合わせたのち、上記第１の膜をエッチン
グにより除去することにより上記半導体回路を上記第２
の基板上に転載することを特徴とする。
の膜を形成し、該第１の膜上にシリコン膜をエピタキシ
ャル成長させ、該シリコン膜を用いて半導体回路を形成
し、上記第１の基板を上記半導体回路を形成した側で第
２の基板に張り合わせたのち、上記第１の膜をエッチン
グにより除去することにより上記半導体回路を上記第２
の基板上に転載することを特徴とする。
さらに、複数の半導体回路を上記第２の基板上に転載
し、該半導体回路を金属配線で相互接続して大規模な半
導体回路を形成することを特徴とする。
し、該半導体回路を金属配線で相互接続して大規模な半
導体回路を形成することを特徴とする。
本発明では、回路を形成する基板に耐熱温度が高い基
板や、回路に悪影響を与える物質を含まない基板を用い
ることができ、基板の制約を少なくすることができる。
また、回路を転載するのに、従来技術のように研磨を行
わなくて済むので、コストの高い研磨装置が不用であ
り、かつ剛性のないフレキシブル基板に転載しようとす
る場合も基板が変形する問題もない。
板や、回路に悪影響を与える物質を含まない基板を用い
ることができ、基板の制約を少なくすることができる。
また、回路を転載するのに、従来技術のように研磨を行
わなくて済むので、コストの高い研磨装置が不用であ
り、かつ剛性のないフレキシブル基板に転載しようとす
る場合も基板が変形する問題もない。
実施例１ 第１図（ａ）〜（ｆ）は、本発明の半導体回路の形成
方法の第１の実施例の工程断面図である。本実施例で
は、例えば４インチ径のSiの第１の基板上に回路として
アクティブマトリクスを形成し、ポリエチレンテレフタ
レート（PET）の第２の基板上に転載した例を示す。
方法の第１の実施例の工程断面図である。本実施例で
は、例えば４インチ径のSiの第１の基板上に回路として
アクティブマトリクスを形成し、ポリエチレンテレフタ
レート（PET）の第２の基板上に転載した例を示す。
まず、第１図（ａ）に示すように、Siの第１の基板11
上に第１の膜12としてモリブデン膜を約１μｍ堆積す
る。次いで、（ｂ）に示すように、製作工程中にモリブ
デン膜12が酸化性雰囲気に曝されないよう、第２の膜13
としてSiO2膜を堆積したのち、通常のアクティブマトリ
クス製作法でａ−Siを用いたTFT17およびITO（酸化イン
ジウム錫）の画素電極18、Alの配線を形成し、アクティ
ブマトリクス14を製作する。次いで、（ｃ）に示すよう
に、例えばエポキシ系の接着剤15をアクティブマトリク
ス14上に塗布し、（ｄ）に示すように第２の基板16とし
てPET膜を回路上に張り合わせる。その後、過酸化水素
水中に浸漬し、（ｅ）に示すようにモリブデン膜12をエ
ッチングする。このとき、エッチング速度を向上させる
ためエッチング液は加熱した。このようにしてエッチン
グを進行させてモリブデン膜12を完全に除去し、最後に
（ｆ）に示すように第１の基板11が完全に離れれば完成
する。
上に第１の膜12としてモリブデン膜を約１μｍ堆積す
る。次いで、（ｂ）に示すように、製作工程中にモリブ
デン膜12が酸化性雰囲気に曝されないよう、第２の膜13
としてSiO2膜を堆積したのち、通常のアクティブマトリ
クス製作法でａ−Siを用いたTFT17およびITO（酸化イン
ジウム錫）の画素電極18、Alの配線を形成し、アクティ
ブマトリクス14を製作する。次いで、（ｃ）に示すよう
に、例えばエポキシ系の接着剤15をアクティブマトリク
ス14上に塗布し、（ｄ）に示すように第２の基板16とし
てPET膜を回路上に張り合わせる。その後、過酸化水素
水中に浸漬し、（ｅ）に示すようにモリブデン膜12をエ
ッチングする。このとき、エッチング速度を向上させる
ためエッチング液は加熱した。このようにしてエッチン
グを進行させてモリブデン膜12を完全に除去し、最後に
（ｆ）に示すように第１の基板11が完全に離れれば完成
する。
ここでモリブデンを第１の膜12に用いたのは酸化性雰
囲気に弱く、過酸化水素水への浸漬により容易にエッチ
ング除去できること、過酸化水素水はSi、SiO2、Al、IT
O等アクティブマトリクス製作に用いた材料を全くエッ
チングしないため、きわめて高い選択エッチング性を有
するためである。また、第２の膜13を設けたのは、モリ
ブデン膜12がアクティブマトリクス製作時に酸化性雰囲
気に直接曝されないようにするためである。
囲気に弱く、過酸化水素水への浸漬により容易にエッチ
ング除去できること、過酸化水素水はSi、SiO2、Al、IT
O等アクティブマトリクス製作に用いた材料を全くエッ
チングしないため、きわめて高い選択エッチング性を有
するためである。また、第２の膜13を設けたのは、モリ
ブデン膜12がアクティブマトリクス製作時に酸化性雰囲
気に直接曝されないようにするためである。
こののち、この基板（第２の基板16）と対向電極を形
成したPETからなる対向基板を高分子分散型液晶を挾ん
で張り付け、ディスプレイを完成させた。このディスプ
レイを表示させたところ、ガラス基板上に形成したのと
同等な表示特性が得られることを確認した。また、この
ディスプレイはフレキシブル性があり、適度な曲げには
耐えられることが分かった。したがって、未使用時には
小さく折り畳むことができるディスプレイを実現するこ
とができる。
成したPETからなる対向基板を高分子分散型液晶を挾ん
で張り付け、ディスプレイを完成させた。このディスプ
レイを表示させたところ、ガラス基板上に形成したのと
同等な表示特性が得られることを確認した。また、この
ディスプレイはフレキシブル性があり、適度な曲げには
耐えられることが分かった。したがって、未使用時には
小さく折り畳むことができるディスプレイを実現するこ
とができる。
実施例２ 実施例１のモリブデン膜12の代わりにモリブデン膜形
成時に酸素を含有したガスでスパッタしたモリブデン膜
を用いた。このため、モリブデン膜は酸素を高濃度に含
んでいる。酸素を高濃度に含むモリブデン膜はモリブデ
ン膜より過酸化水素水でのエッチング速度が大きい。そ
の後の工程は実施例１と同様とした。その結果、第１図
（ｅ）でのモリブデン膜の除去がきわめて高速度に行わ
れる効果があった。特性等は全く同じであった。
成時に酸素を含有したガスでスパッタしたモリブデン膜
を用いた。このため、モリブデン膜は酸素を高濃度に含
んでいる。酸素を高濃度に含むモリブデン膜はモリブデ
ン膜より過酸化水素水でのエッチング速度が大きい。そ
の後の工程は実施例１と同様とした。その結果、第１図
（ｅ）でのモリブデン膜の除去がきわめて高速度に行わ
れる効果があった。特性等は全く同じであった。
実施例３ 実施例１の第１の膜12として、モリブデン膜の代わり
にCaF2（弗化カルシウム）膜を用いた。この材料は単結
晶Si基板上にエピタキシャル成長させることができ、さ
らにCaF2上にSiをエピタキシャル成長させることができ
る。本実施例ではエピタキシャル成長させたSi膜をTFT
の活性層として用いてアクティブマトリクスを製作し
た。第２の基板としてPET膜を張り合わせ、希釈弗酸でC
aF2を除去した。CaF2は希釈弗酸で容易にエッチングで
き、実施例１および２と同様にアクティブマトリクスを
第２の基板に転載できた。本実施例では、第２の膜13
（SiO2膜）は形成しなかった。その後の工程は実施例１
と同様にしてディスプレイを製作した。その結果、表示
特性が得られることを確認した。
にCaF2（弗化カルシウム）膜を用いた。この材料は単結
晶Si基板上にエピタキシャル成長させることができ、さ
らにCaF2上にSiをエピタキシャル成長させることができ
る。本実施例ではエピタキシャル成長させたSi膜をTFT
の活性層として用いてアクティブマトリクスを製作し
た。第２の基板としてPET膜を張り合わせ、希釈弗酸でC
aF2を除去した。CaF2は希釈弗酸で容易にエッチングで
き、実施例１および２と同様にアクティブマトリクスを
第２の基板に転載できた。本実施例では、第２の膜13
（SiO2膜）は形成しなかった。その後の工程は実施例１
と同様にしてディスプレイを製作した。その結果、表示
特性が得られることを確認した。
実施例４ 第２図（ａ）は、本発明の第４の実施例を示す図、第
２図（ｂ）は、第２図（ａ）の要部拡大断面図である。
実施例１で述べた手法で多数のSi基板を第１の基板41と
してその上にアクティブマトリクスを製作し、これらを
第２図（ａ）に示すようにPETの第２の基板42上に張り
合わせた。その後、実施例１と同様にしてアクティブマ
トリクスを第２の基板上42に転載した。その後、第２図
（ｂ）に示すように、フォトプロセスによりスルーホー
ル43を開口し、その後金属膜を堆積し、フォトプロセス
を用いて各アクティブマトリクスを接続する金属配線44
とした。その結果、個々のアクティブマトリクスを接続
した大面積のアクティブマトリクスを完成できた。
２図（ｂ）は、第２図（ａ）の要部拡大断面図である。
実施例１で述べた手法で多数のSi基板を第１の基板41と
してその上にアクティブマトリクスを製作し、これらを
第２図（ａ）に示すようにPETの第２の基板42上に張り
合わせた。その後、実施例１と同様にしてアクティブマ
トリクスを第２の基板上42に転載した。その後、第２図
（ｂ）に示すように、フォトプロセスによりスルーホー
ル43を開口し、その後金属膜を堆積し、フォトプロセス
を用いて各アクティブマトリクスを接続する金属配線44
とした。その結果、個々のアクティブマトリクスを接続
した大面積のアクティブマトリクスを完成できた。
こののち、この基板（第２の基板42）と対向電極を形
成したPETからなる対向基板を高分子分散型液晶を挾ん
で張り付け、ディスプレイを完成させた。このディスプ
レイを表示させたところ、表示特性が得られることを確
認した。
成したPETからなる対向基板を高分子分散型液晶を挾ん
で張り付け、ディスプレイを完成させた。このディスプ
レイを表示させたところ、表示特性が得られることを確
認した。
スルーホール43と配線44の形成は低温で行えるため、
PET基板（42）のような耐熱温度の低い基板上でも問題
なく行うことができた。また、配線の形成はスクリーン
印刷でも可能であった。
PET基板（42）のような耐熱温度の低い基板上でも問題
なく行うことができた。また、配線の形成はスクリーン
印刷でも可能であった。
このように、回路を分割して形成し、それらを大面積
基板上に転載することにより、容易に大面積基板上に大
規模な回路を形成できる。この場合、分割された回路は
大面積基板に張り合わせる前に個別の試験により選別で
き、良品のみを転載することができるので、大規模回路
の製造歩留まりを上げることができる。
基板上に転載することにより、容易に大面積基板上に大
規模な回路を形成できる。この場合、分割された回路は
大面積基板に張り合わせる前に個別の試験により選別で
き、良品のみを転載することができるので、大規模回路
の製造歩留まりを上げることができる。
実施例５ 第３図は本発明の第５の実施例を示す図である。実施
例１で述べたのと同様な手法でSi基板を第１の基板51と
してその上にシフトレジスタからなるアクティブマトリ
クスの駆動回路53をpoly−Si TFTで形成し、第３図に示
すようにａ−Si TFTを用いたアクティブマトリクス54を
形成したガラスの第２の基板52に張り合わせた。次い
で、実施例１と同様に駆動回路を第２の基板52に転載し
た。その後、実施例４と同様な手法で駆動回路53とアク
ティブマトリクスを接続した。回路動作を試験したとこ
ろ、駆動回路からの信号がアクティブマトリクス54に転
送されていることを確認した。実施例１と同様にディス
プレイを完成させ、表示動作が確認できた。
例１で述べたのと同様な手法でSi基板を第１の基板51と
してその上にシフトレジスタからなるアクティブマトリ
クスの駆動回路53をpoly−Si TFTで形成し、第３図に示
すようにａ−Si TFTを用いたアクティブマトリクス54を
形成したガラスの第２の基板52に張り合わせた。次い
で、実施例１と同様に駆動回路を第２の基板52に転載し
た。その後、実施例４と同様な手法で駆動回路53とアク
ティブマトリクスを接続した。回路動作を試験したとこ
ろ、駆動回路からの信号がアクティブマトリクス54に転
送されていることを確認した。実施例１と同様にディス
プレイを完成させ、表示動作が確認できた。
実施例６ 第４図は、本発明の第６の実施例を示す図である。実
施例１で述べたのと同様な手法でSi基板を第１の基板と
してその上にpoly−SiでｎチャネルTET61を形成し、同
じく他のSi基板上にｐチャネルTFT62を形成した。これ
らを第４図に示すようにガラスの第２の基板63に転載
し、実施例４の方法で相補形MOS（CMOS）回路を構成す
るように接続した。この回路を試験したところ、CMOS動
作することが確認できた。
施例１で述べたのと同様な手法でSi基板を第１の基板と
してその上にpoly−SiでｎチャネルTET61を形成し、同
じく他のSi基板上にｐチャネルTFT62を形成した。これ
らを第４図に示すようにガラスの第２の基板63に転載
し、実施例４の方法で相補形MOS（CMOS）回路を構成す
るように接続した。この回路を試験したところ、CMOS動
作することが確認できた。
このように、一連の工程で製作すると工程が複雑とな
るCMOS回路を、ｎチャネルとｐチャネル部分に分割して
形成し、転載して回路を構成することにより、工程が単
純化できる。
るCMOS回路を、ｎチャネルとｐチャネル部分に分割して
形成し、転載して回路を構成することにより、工程が単
純化できる。
以上説明したように、上記各実施例では、回路を形成
する基板に耐熱温度が高い基板や、回路に悪影響を与え
る物質を含まない基板を用いることができ、基板の制約
を少なくすることができる。また、回路を転載するの
に、従来技術のように研磨を行わなくて済むので、コス
トの高い研磨装置が不用であり、低コスト化を達成で
き、かつ剛性のないフレキシブル基板に転載しようとす
る場合も基板が変形する問題もない。
する基板に耐熱温度が高い基板や、回路に悪影響を与え
る物質を含まない基板を用いることができ、基板の制約
を少なくすることができる。また、回路を転載するの
に、従来技術のように研磨を行わなくて済むので、コス
トの高い研磨装置が不用であり、低コスト化を達成で
き、かつ剛性のないフレキシブル基板に転載しようとす
る場合も基板が変形する問題もない。
本発明の主旨は、容易にエッチング除去できる第１の
膜を第１の基板上に形成し、その上に回路を形成したの
ち、第２の基板と張り合わせたのち、第１の膜を除去す
ることにより、回路を第２の基板上に転載することであ
る。第２の膜は第１の膜が回路製作時に損傷を受けるの
を防止するものである。したがって、本発明の主旨を逸
脱しない限りにおいて種々の変更が可能なことは言うま
でもなく、上記実施例において、例えば回路としてａ−
Si TFT、poly−Si TFやエピタキシャル成長させたSi膜
を用いたアクティブマトリクス、駆動回路を示したが、
データバッファ回路等の回路であってもよい。第２の膜
についてはSiO2膜の他にSiNx膜等を用いることができ
る。接着剤は用途によって選べばよく、何等の制限もな
いことは明らかである。
膜を第１の基板上に形成し、その上に回路を形成したの
ち、第２の基板と張り合わせたのち、第１の膜を除去す
ることにより、回路を第２の基板上に転載することであ
る。第２の膜は第１の膜が回路製作時に損傷を受けるの
を防止するものである。したがって、本発明の主旨を逸
脱しない限りにおいて種々の変更が可能なことは言うま
でもなく、上記実施例において、例えば回路としてａ−
Si TFT、poly−Si TFやエピタキシャル成長させたSi膜
を用いたアクティブマトリクス、駆動回路を示したが、
データバッファ回路等の回路であってもよい。第２の膜
についてはSiO2膜の他にSiNx膜等を用いることができ
る。接着剤は用途によって選べばよく、何等の制限もな
いことは明らかである。
以上に説明したように、本発明は高価の研磨装置を使
用することなく回路を転載できるので、低コスト化が達
成できる。また、回路を分割して形成し、それらを大面
積基板上に転載することにより、容易に大規模回路を形
成できる。このとき、分割された回路は個別の試験によ
り識別でき、良品のみを転載することができるので、大
規模回路の製造歩留まりを上げることができる。さら
に、一連の工程で製作すると工程が複雑となるCMOS回路
をｎチャネルとｐチャネル部分に分割して形成し、転載
して回路を構成することにより、工程が単純化できる。
用することなく回路を転載できるので、低コスト化が達
成できる。また、回路を分割して形成し、それらを大面
積基板上に転載することにより、容易に大規模回路を形
成できる。このとき、分割された回路は個別の試験によ
り識別でき、良品のみを転載することができるので、大
規模回路の製造歩留まりを上げることができる。さら
に、一連の工程で製作すると工程が複雑となるCMOS回路
をｎチャネルとｐチャネル部分に分割して形成し、転載
して回路を構成することにより、工程が単純化できる。
第１図（ａ）〜（ｆ）は、本発明の半導体回路の形成方
法の第１の実施例の工程断面図、第２図（ａ）は、本発
明の第４の実施例を示す図、第２図（ｂ）は、第２図
（ａ）の要部拡大断面図、第３図は、本発明の第５の実
施例を示す図、第４図は、本発明の第６の実施例を示す
図である。 11、41、51、62……第１の基板 12……第１の膜 13……第２の膜 14……アクティブマトリクス 15……接着剤 16、42、52、63……第２の基板 61……ｎチャネルTFT 62……ｐチャネルTFT
法の第１の実施例の工程断面図、第２図（ａ）は、本発
明の第４の実施例を示す図、第２図（ｂ）は、第２図
（ａ）の要部拡大断面図、第３図は、本発明の第５の実
施例を示す図、第４図は、本発明の第６の実施例を示す
図である。 11、41、51、62……第１の基板 12……第１の膜 13……第２の膜 14……アクティブマトリクス 15……接着剤 16、42、52、63……第２の基板 61……ｎチャネルTFT 62……ｐチャネルTFT
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 敬二 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (72)発明者 酒井 重信 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 昭63−101829（ＪＰ，Ａ) 特開 平２−154232（ＪＰ，Ａ) 特開 昭61−154124（ＪＰ，Ａ) 特開 昭63−196874（ＪＰ，Ａ) 特開 昭51−132496（ＪＰ，Ａ) 特開 昭59−224156（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/1343 G02F 1/136 500 H01L 27/12
Claims (3)
- 【請求項１】第１の基板上にモリブデン膜または酸素を
含むモリブデン膜からなる第１の膜と、引き続きシリコ
ン酸化膜またはシリコン窒化膜からなる第２の膜とを形
成し、ついで半導体回路を形成し、上記第１の基板を上
記半導体回路を形成した側で第２の基板に張り合わせた
のち、上記第１の膜をエッチングにより除去することに
より上記半導体回路を上記第２の基板上に転載すること
を特徴とする半導体回路の形成方法。 - 【請求項２】第１の基板上に弗化カルシウム膜からなる
第１の膜を形成し、該第１の膜上にシリコン膜をエピタ
キシャル成長させ、該シリコン膜を用いて半導体回路を
形成し、上記第１の基板を上記半導体回路を形成した側
で第２の基板に張り合わせたのち、上記第１の膜をエッ
チングにより除去することにより上記半導体回路を上記
第２の基板上に転載することを特徴とする半導体回路の
形成方法。 - 【請求項３】上記請求項１または２記載の半導体回路の
形成方法において、複数の半導体回路を上記第２の基板
上に転載し、該半導体回路を金属配線で相互接続して大
規模な半導体回路を形成することを特徴とする半導体回
路の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30626990A JP2866730B2 (ja) | 1990-11-14 | 1990-11-14 | 半導体回路の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30626990A JP2866730B2 (ja) | 1990-11-14 | 1990-11-14 | 半導体回路の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04178633A JPH04178633A (ja) | 1992-06-25 |
| JP2866730B2 true JP2866730B2 (ja) | 1999-03-08 |
Family
ID=17955052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30626990A Expired - Fee Related JP2866730B2 (ja) | 1990-11-14 | 1990-11-14 | 半導体回路の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2866730B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3364081B2 (ja) | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3579492B2 (ja) * | 1995-03-16 | 2004-10-20 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| US5757456A (en) | 1995-03-10 | 1998-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating involving peeling circuits from one substrate and mounting on other |
| JP3638656B2 (ja) * | 1995-03-18 | 2005-04-13 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| JP4619645B2 (ja) * | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | 薄膜素子の転写方法 |
| JP4619644B2 (ja) * | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | 薄膜素子の転写方法 |
| DE69737086T2 (de) | 1996-08-27 | 2007-05-16 | Seiko Epson Corp. | Trennverfahren, verfahren zur übertragung eines dünnfilmbauelements, und unter verwendung des übertragungsverfahrens hergestelltes flüssigkristall-anzeigebauelement |
| USRE38466E1 (en) | 1996-11-12 | 2004-03-16 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| JPH10198292A (ja) | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2000089249A (ja) * | 1998-09-09 | 2000-03-31 | Sony Corp | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 |
| TW487958B (en) * | 2001-06-07 | 2002-05-21 | Ind Tech Res Inst | Manufacturing method of thin film transistor panel |
| JP4410456B2 (ja) * | 2002-04-24 | 2010-02-03 | 株式会社リコー | 薄膜デバイス装置の製造方法、およびアクティブマトリクス基板の製造方法 |
| JP4417615B2 (ja) * | 2002-08-09 | 2010-02-17 | 株式会社リコー | 薄膜デバイス装置の製造方法 |
| US7091120B2 (en) * | 2003-08-04 | 2006-08-15 | Nanosys, Inc. | System and process for producing nanowire composites and electronic substrates therefrom |
| JP4094539B2 (ja) * | 2003-12-12 | 2008-06-04 | 株式会社半導体エネルギー研究所 | 半導体集積回路の作製方法 |
| JP4339102B2 (ja) * | 2003-12-12 | 2009-10-07 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP4387258B2 (ja) * | 2004-07-06 | 2009-12-16 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその製造方法 |
| JP2004341557A (ja) * | 2004-08-23 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP5072210B2 (ja) * | 2004-10-05 | 2012-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| WO2006129741A1 (en) * | 2005-05-31 | 2006-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7972910B2 (en) | 2005-06-03 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of integrated circuit device including thin film transistor |
| US7820495B2 (en) | 2005-06-30 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2006072372A (ja) * | 2005-09-02 | 2006-03-16 | Seiko Epson Corp | 液晶パネル用基板及び液晶パネル |
| JP4799509B2 (ja) * | 2007-08-16 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 剥離方法 |
| WO2012060430A1 (ja) * | 2010-11-05 | 2012-05-10 | シャープ株式会社 | 半導体基板、半導体基板の製造方法、薄膜トランジスタ、半導体回路、液晶表示装置、エレクトロルミネセンス装置、無線通信装置、及び発光装置 |
| CN107253394B (zh) * | 2012-08-06 | 2019-05-03 | 株式会社尼康 | 转印装置以及基板处理装置 |
-
1990
- 1990-11-14 JP JP30626990A patent/JP2866730B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04178633A (ja) | 1992-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2866730B2 (ja) | 半導体回路の形成方法 | |
| JP4678933B2 (ja) | 半導体装置の作製方法 | |
| US7569854B2 (en) | Semiconductor device and fabrication method thereof | |
| JP3402400B2 (ja) | 半導体集積回路の作製方法 | |
| JP3109968B2 (ja) | アクティブマトリクス回路基板の製造方法及び該回路基板を用いた液晶表示装置の製造方法 | |
| JP3980159B2 (ja) | 半導体装置の作製方法 | |
| JP3109570B2 (ja) | 半導体装置作製方法 | |
| JPH0618926A (ja) | 液晶表示用大型基板およびその製造方法 | |
| JP2008042218A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH01181570A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6390859A (ja) | 薄膜トランジスタとその製造方法 | |
| JP2000047259A (ja) | 液晶表示装置 | |
| JP3133248B2 (ja) | 電気光学装置 | |
| JP3073462B2 (ja) | 電気化学的エッチング方法を用いるｓｏｉ型半導体素子の製造方法およびこれを用いた能動駆動液晶表示装置の製造方法 | |
| JP2997737B2 (ja) | 液晶表示装置 | |
| JP2949758B2 (ja) | アクティブマトリクス型液晶表示装置とその製造方法 | |
| JPH0239103B2 (ja) | ||
| JP3336571B2 (ja) | 電気光学装置 | |
| JP3272687B2 (ja) | ディスプレイ | |
| JP3300335B2 (ja) | ディスプレイ | |
| JPH0338751B2 (ja) | ||
| JPH04283727A (ja) | 液晶表示装置 | |
| JP4307853B2 (ja) | 半導体装置の作製方法 | |
| JPH04299317A (ja) | 光弁用半導体装置とその製造方法 | |
| JPH06289421A (ja) | 液晶表示素子とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |