JP4678933B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4678933B2
JP4678933B2 JP2000338572A JP2000338572A JP4678933B2 JP 4678933 B2 JP4678933 B2 JP 4678933B2 JP 2000338572 A JP2000338572 A JP 2000338572A JP 2000338572 A JP2000338572 A JP 2000338572A JP 4678933 B2 JP4678933 B2 JP 4678933B2
Authority
JP
Japan
Prior art keywords
insulating film
film
impurity
region
impurity region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000338572A
Other languages
English (en)
Other versions
JP2002141513A5 (ja
JP2002141513A (ja
Inventor
英臣 須沢
朗 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000338572A priority Critical patent/JP4678933B2/ja
Priority to US10/007,361 priority patent/US6562669B2/en
Publication of JP2002141513A publication Critical patent/JP2002141513A/ja
Priority to US10/413,985 priority patent/US6825071B2/en
Publication of JP2002141513A5 publication Critical patent/JP2002141513A5/ja
Application granted granted Critical
Publication of JP4678933B2 publication Critical patent/JP4678933B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6719—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions having significant overlap between the lightly-doped drains and the gate electrodes, e.g. gate-overlapped LDD [GOLDD] TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6721—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions having lightly-doped extensions consisting of multiple lightly doped zones or having non-homogeneous dopant distributions, e.g. graded LDD

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【０００１】
【発明の属する技術分野】
本願発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。薄膜トランジスタは、トップゲート型ＴＦＴとボトムゲート型ＴＦＴとがある。
【０００４】
ボトムゲート型ＴＦＴはトップゲート型ＴＦＴと比べ基板から半導体層への不純物拡散の影響が少ないので信頼性が高い。また、ゲート電極とオーバーラップするのが一般的な構造である。
【０００５】
これらのＴＦＴで形成した大面積集積回路を有する半導体装置の開発が進んでいる。
【０００６】
アクティブマトリクス型液晶表示装置、ＥＬ表示装置、および密着型イメージセンサはその代表例として知られている。特に、結晶質シリコン膜（典型的にはポリシリコン膜）を活性層にしたＴＦＴ（以下、ポリシリコンＴＦＴと記す）は電界効果移動度が高いことから、いろいろな機能を備えた回路を形成することも可能である。
【０００７】
例えば、アクティブマトリクス型液晶表示装置には、機能ブロックごとに画像表示を行う画素回路や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などの画素回路を制御するための駆動回路が一枚の基板上に形成される。
【０００８】
アクティブマトリクス型液晶表示装置の画素回路には、数十から数百万個の各画素にＴＦＴ（画素ＴＦＴ）が配置され、その画素ＴＦＴのそれぞれには画素電極が設けられている。液晶を挟んだ対向基板側には対向電極が設けられており、液晶を誘電体とした一種のコンデンサを形成している。そして、各画素に印加する電圧をＴＦＴのスイッチング機能により制御して、このコンデンサへの電荷を制御することで液晶を駆動し、透過光量を制御して画像を表示する仕組みになっている。
【０００９】
画素ＴＦＴはｎチャネル型ＴＦＴから成り、スイッチング素子として液晶に電圧を印加して駆動させるものである。液晶は交流で駆動させるので、フレーム反転駆動と呼ばれる方式が多く採用されている。この方式では消費電力を低く抑えるために、画素ＴＦＴに要求される特性はオフ電流値（ＴＦＴがオフ動作時に流れるドレイン電流）を十分低くすることが重要である。
【００１０】
【発明が解決しようとする課題】
本発明はこのような問題点を解決するための技術であり、ＴＦＴを用いて作製するアクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、半導体装置の動作特性を向上させ、かつ、低消費電力化を図ることを目的としている。
【００１１】
特に、本発明は、オフ電流値が十分低く、且つオフ電流値に対するオン電流値の比が大きい画素ＴＦＴ（ｎチャネル型ＴＦＴ）の構造を得ることを目的としている。
【００１２】
【課題を解決するための手段】
図１（Ａ）に示すように本発明は、不純物領域１０２において、チャネル形成領域からの距離（チャネル長方向における距離）が増大するとともに、一導電型を付与する不純物元素の濃度が増大するような濃度勾配を有する領域１０２ａを持たせることを特徴とする。
【００１３】
即ち、チャネル長方向においてゲート電極１０５の端部から半導体層の周縁部（チャネル長方向で切断した断面における周縁部）に向かって離れるにつれて不純物元素（リン）の濃度が徐々に増大する不純物領域を備えたことを特徴としている。従って、この不純物領域は、チャネル形成領域側で電気抵抗が大きく、半導体層の周縁部側で電気抵抗が小さくなっている。
【００１４】
また、本発明においては、連続的に増大する不純物領域であるため、明確な境界はなく、本明細書中では、不純物領域１０２のうち、不純物濃度が１×１０20/cm3以上の領域をドレイン領域１０２ｂと呼ぶ。
【００１５】
また、上述では、ドレイン側について説明したが、ソース側においても同様とすることが好ましい。ソース側の不純物領域において、チャネル形成領域からの距離が増大するとともに、一導電型を付与する不純物元素の濃度が増大するような濃度勾配を有する領域１０３ａを形成する。また、本明細書中では、ソース側の不純物領域のうち、不純物濃度が１×１０20/cm3以上の領域をソース領域１０３ｂと呼ぶ。
【００１６】
本発明は、このような濃度勾配を有する領域１０２ａ、１０３ａを意図的に形成することによって、オフ電流値が非常に低く、オフ電流値に対するオン電流値の比が高いＴＦＴを実現することを特徴としている。ただし、ゲート電極１０５はゲート絶縁膜１０４を介してチャネル形成領域１０１及び不純物領域１０２ａと重なる。なお、図１（Ａ）において、１００は絶縁表面を有する基板、１０８は層間絶縁膜、１０９はソース電極、１１０はドレイン電極である。また、図７に示したようにゲート電極が不純物領域と重ならない構造としてもよい。
【００１７】
また、従来のＴＦＴ構造は、図１３に示すように、明確な濃度差による境界が存在しており、チャネル形成領域１と、低濃度不純物領域２と、高濃度不純物領域３とで階段状に濃度が異なっていた。即ち、不連続な濃度分布を示していた。加えて、各領域における濃度は、ほぼ一定であった。従って、従来では、高濃度不純物領域３と低濃度不純物領域２との境界における濃度差や、低濃度不純物領域２とチャネル形成領域１との境界における濃度差が比較的大きいため、強い電界集中がそれぞれの境界付近に生じていた。
【００１８】
オフ電流はバンド間のトンネリングなど量子力学的な効果で流れるため、主として電界に影響されると考えられる。従って、境界で生じていた電界集中がＴＦＴのオフ電流値を増大させる原因となっていた。特に、従来のＴＦＴ構造においてチャネル形成領域と低濃度不純物領域との境界における大きな濃度差により強い電界が集中して問題となっていた。
【００１９】
一方、本発明は、連続的に濃度が増大する不純物領域を設けることにより明確な境界をなくして、境界部近傍に発生する電界集中を緩和させることによってオフ電流値の低いＴＦＴ構造を得ることができる。
【００２０】
本発明においては、図１（Ａ）に示すように、半導体層における不純物元素の濃度差による境界が完全になくなるような濃度勾配を不純物領域１０２（１×１０15／ｃｍ3〜１×１０21／ｃｍ3の範囲）で形成することが最も望ましいが、チャネル形成領域１０１と該チャネル形成領域近傍の不純物領域１０２ａの濃度差を小さくすることでも本発明の効果は得られる。また、不純物領域１０２ｂと該不純物領域近傍の不純物領域１０２ａとの境界における濃度差を小さくすることでも本発明の効果は得られる。
【００２１】
また、図１（Ｂ）は、ＴＦＴ構造を図１（Ａ）とし、チャネル長Ｌ＝６μｍ、チャネル幅Ｗ＝４μｍ、ゲート絶縁膜１０４の膜厚＝１１５ｎｍ、ポリシリコン層の膜厚＝４５ｎｍ、不純物濃度（Ｐ濃度）１×１０17〜１×１０18／ｃｍ3の範囲で濃度勾配を有する領域１０２ａ（幅１．５μｍ）、不純物濃度（Ｐ濃度）１×１０19／ｃｍ3の不純物領域１０２ｂ、チャネル形成領域１０１のキャリア濃度（Ｂ濃度）＝２×１０16／ｃｍ3とした場合のシミュレーション結果である。このシミュレーション結果は、縦軸を半導体層表面の電界強度Ｅ（Ｖ／ｃｍ）、横軸をチャネル形成領域からの距離（μｍ）としており、図１（Ｂ）中の実線で示したものが本発明の不純物領域への電界集中の様子を示している。
【００２２】
また、従来例として、ＴＦＴの半導体層における濃度分布を図１３に示した分布とした低濃度不純物領域２への電界集中の様子を図１（Ｂ）中の点線で示した。
【００２３】
図１（Ｂ）に示したように、本発明は少なくとも不純物濃度（Ｐ濃度）１×１０17〜１×１０18／ｃｍ3の範囲で濃度勾配を有する不純物領域を備えたことによって、従来よりも半導体層表面の電界強度を緩やかにすることができた。従って、本発明により、半導体層全域にわたって強い電界集中が発生せず、オフ電流値の低いＴＦＴを得ることができる。
【００２４】
本明細書で開示する発明の構成は、
絶縁表面上に形成されたゲート電極と、ゲート電極上に形成された絶縁膜と、該絶縁膜上に形成された半導体層とを含むＴＦＴを備えた半導体装置であって、
前記半導体層は、前記ゲート電極と重なるチャネル形成領域と、該チャネル形成領域に接して形成された不純物領域とを有し、
前記不純物領域は、前記チャネル形成領域からの距離が増大するとともに不純物濃度が増加する濃度分布を備えたことを特徴とする半導体装置である。
【００２５】
また、上記構成において、半導体に一導電型を付与する不純物元素は、リン（Ｐ）または砒素（Ａｓ）であり、ｎチャネル型ＴＦＴが得られる。このｎチャネル型ＴＦＴは、オフ電流が小さいので画素部のＴＦＴに適している。
【００２６】
また、上記構成において、前記不純物領域は、前記チャネル形成領域からの距離が増大するとともに不純物濃度が連続的に増加する濃度分布を備えたことを特徴としている。また、前記不純物領域は、チャネル長方向に濃度分布の濃度勾配を有する領域を少なくとも含むことを特徴としている。
【００２７】
また、上記構成において、前記チャネル形成領域上に接して第１絶縁膜と、該第１絶縁膜上に第２絶縁膜とを有し、前記第１絶縁膜はテーパ−部を備えたことを特徴としている。
【００２８】
また、上記構成において、前記第１絶縁膜のテーパ−部は、前記不純物領域のうち、濃度勾配を有する領域と重なっていることを特徴としている。
【００２９】
また、上記構成において、前記第２絶縁膜は、前記チャネル形成領域と重なっていることを特徴としている。
【００３０】
また、上記構成において、前記不純物領域は、前記ゲート電極と重なった構成としてもよいし、前記ゲート電極と重ならない構成としてもよい。
【００３１】
また、上記構成において、第１絶縁膜と第２絶縁膜はエッチングレートの異なる材料を適宜選択すればよく、例えば、第１絶縁膜を窒化珪素膜とし、第２絶縁膜を酸化珪素膜とすればよい。
【００３２】
また、上記構成において、前記不純物濃度は、半導体に一導電型を付与する不純物元素の濃度であることを特徴としている。
【００３３】
また、図１において、不純物領域は、前記チャネル形成領域からの距離が増大するとともに不純物濃度が増加しており、その濃度分布を正規分布で示したが、特に限定されず、その濃度分布は指数分布であってもよいし、傾きを有する直線であってもよいし、それらを組み合わせたものであってもよい。
【００３４】
従来では、パターニングしたレジストマスクを用いて不純物元素のドーピングを行ったり、配線をマスクとして自己整合的に不純物元素のドーピングを行っていたため、図１３に示したような階段状の濃度分布が形成されており、上記本発明の構成、即ち濃度勾配を有する不純物領域を得ることはできなかった。また、本発明は上記構造を得るための作製方法も特徴としている。
【００３５】
上記構造を実現する作製方法に関する発明の構成は、
絶縁表面上にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に半導体層を形成する工程と、
前記半導体層上に絶縁膜を形成する工程と、
該絶縁膜をエッチングして前記半導体層上にテーパ−部を有する絶縁層を形成する工程と、
前記テーパ−部を通過させて前記半導体層に一導電型を付与する不純物元素を添加し、前記テーパ−部の端部に向かって不純物濃度が増加する不純物領域を形成する工程と、
を有する半導体装置の作製方法である。
【００３６】
従来ではフォトマスクを用いて形成したレジストマスクを用いて不純物元素のドーピングを行い、ＬＤＤ領域、ソース領域、及びドレイン領域を形成していた。上記作製方法の構成においては、導電層からなるテーパ−部を通過させてドーピングを行い、濃度勾配を有する不純物領域を形成することを特徴としている。
【００３７】
また、上記構成において、前記テーパ−部を通過させて前記半導体層に一導電型を付与する不純物元素を添加し、前記テーパ−部の端部に向かって不純物濃度が増加する不純物領域は、少なくとも不純物濃度（Ｐ濃度）１×１０17〜１×１０18／ｃｍ3の範囲で濃度勾配を有することを特徴とする。なお、本発明においては、図１（Ａ）に示すように、半導体層における不純物元素の濃度差による境界が完全になくなるような濃度勾配を不純物領域１０２（１×１０15／ｃｍ3〜１×１０21／ｃｍ3の範囲）で形成することが最も望ましいが、チャネル形成領域１０１と該チャネル形成領域近傍の不純物領域１０２ａの濃度差を小さくすることでも本発明の効果は得られる。また、不純物領域１０２ｂと該不純物領域近傍の不純物領域１０２ａとの境界における濃度差を小さくすることでも本発明の効果は得られる。
【００３８】
また、駆動回路と画素部とを同一基板上に形成することも可能である。
【００３９】
また、上記構造を実現する作製方法に関する他の発明の構成は、
絶縁表面上にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に半導体層を形成する工程と、
前記半導体層上に第１絶縁膜を形成する工程と、
前記第１絶縁膜上に第２絶縁膜を形成する工程と、
前記第２絶縁膜上にレジストマスクを形成する工程と、
前記第２絶縁膜を選択的にエッチングしてチャネル形成領域となる部分を覆う第２絶縁層を形成し、前記第１絶縁膜を選択的にエッチングして前記半導体層上にテーパ−部を有する第２絶縁層を形成する工程と、
前記レジストマスクをマスクとして前記半導体層に一導電型を付与する不純物元素を添加する工程と、
前記レジストマスクを除去した後、前記テーパ−部を通過させて前記半導体層に一導電型を付与する不純物元素を添加し、前記テーパ−部の端部に向かって不純物濃度が増加する不純物領域を形成する工程と、
を有する半導体装置の作製方法である。
【００４０】
また、上記作製方法の構成において、前記レジストマスクを形成する工程は、前記基板の裏面側からの露光により前記ゲート電極をマスクとして形成することを特徴としている。
【００４１】
また、上記作製方法の構成において、前記テーパ−部を有する第２絶縁層を形成する工程におけるエッチングは、スピン方式やディップ方式等のウエットエッチングであることを特徴としている。
【００４２】
また、前記テーパ−部を有する第２絶縁層を形成する工程におけるエッチングは、工程数が削減できるため一度のエッチングで形成することが好ましいが、複数回のエッチングにより形成してもよい。また、第２絶縁層をドライエッチングにより形成してもよい。また、第２絶縁層をウエットエッチングとドライエッチングを組み合わせて形成してもよい。
【００４３】
【発明の実施の形態】
本願発明の実施形態について、以下に図１を用いて説明する。
【００４４】
ここでは、第１の絶縁層１０８のテーパー部を利用して、前記チャネル形成領域側から前記不純物領域側に向かって不純物濃度（Ｐ濃度）が連続的に増加する不純物領域１０２を形成する例を示す。
【００４５】
まず、透光性を有する基板上に、第１のマスクを用いてゲート配線（ゲート電極１０５を含む）と、ゲート配線を覆う絶縁膜と、結晶質半導体膜からなる半導体膜と、窒化珪素膜からなる第１絶縁膜と、酸化珪素膜からなる第２絶縁膜とを形成する。
【００４６】
次いで、基板の裏面側からの露光によりゲート配線をマスクとしてレジストマスクを形成する。ここでは工程数低減のため裏面露光技術を用いたが、通常のフォトリソグラフィ技術を用いてもよい。通常のフォトリソグラフィ技術を用いる場合は、基板を透光性を有する基板に限らず、金属基板やシリコン、ゲルマニウム、ガリウム・砒素などの半導体基板の表面に絶縁膜を形成し、これを基板を用いてもよい。
【００４７】
次いで、レジストマスクを用いてエッチングを行い、テーパ−部を有する絶縁層を形成する。ここでは、ディップ方式のウエットエッチングを行い、商品名：ＬＡＬ５００（フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％と、フッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液）を用いる。このエッチングにより、レジストマスクより狭いパターンの第２絶縁層１０７を形成し、さらに裾状に広がるテーパ−部を有する第１絶縁層１０６も同時に形成する。
【００４８】
次いで、レジストマスクをそのままの状態で半導体膜にｎ型を付与する不純物元素を添加するドーピング工程を行ない、不純物領域（ｎ+ 領域）を形成する。半導体材料に対してｎ型を付与する不純物元素としては、１５族に属する不純物元素、例えばＰ、Ａｓ、Ｓｂ、Ｎ、Ｂｉ等を用いることができる。
【００４９】
次いで、レジストマスクを除去し、第２絶縁層をマスクとしてｎ型を付与する不純物元素を添加する２回目のドーピング工程を行なう。この２回目のドーピング工程において、第１絶縁層１０６のテーパー部を通過させて半導体層に不純物元素が添加され、第１絶縁層の直下には実質的に真性な結晶質半導体領域（以下、チャネル形成領域１０１）が残る。なお、本明細書中で実質的に真性とは、シリコンのフェルミレベルを変化させうる量の不純物元素を含まない領域、即ち、しきい値制御が可能な濃度範囲でＮ型またはＰ型を付与する不純物を含む領域、または意図的に逆導電型不純物を添加することにより導電型を相殺させた領域を示す。
【００５０】
また、この２回目のドーピング工程の際、第１絶縁層のテーパー部を通過させることによって、チャネル形成領域からの距離（チャネル長方向）が増大するとともに不純物濃度が増加する濃度分布を備えた不純物領域１０２ａ、１０３ａを形成する。なお、実際にはチャネル形成領域１０１と不純物領域１０２ａ、１０３ａとの明確な境界はない。
【００５１】
この後、半導体膜に添加された不純物元素の活性化を行う。この活性化によって、不純物領域に含まれた不純物元素が拡散するため、より滑らかなカーブを描く濃度勾配が形成されて各領域間の境界がなくなる。次いで、第２のマスクを用いて半導体膜を所望の形状にパターニングして半導体層を形成する。次いで、半導体層を覆う層間絶縁膜１０８を形成した後、第３のマスクを用いてコンタクトホールを形成し、第４のマスクを用いて電極１０９、１１０を形成する。
【００５２】
こうして、フォトマスク４枚で、図１（Ａ）に示す構造のボトムゲート型ＴＦＴを形成することができる。
【００５３】
また、本発明は不純物領域に図１に示すような濃度勾配を有していればよく、図１に示したチャネルストップ型のボトムゲートＴＦＴ構造に限定されないことは言うまでもない。例えば、本発明はチャネルエッチ型のボトムゲートＴＦＴ構造にも適用できる。
【００５４】
図１では、ゲート電極１０５と不純物領域１０２、１０３とが重なる構造を示したが、図７に示したようにゲート電極と不純物領域とが重ならない構造としてもよい。
【００５５】
また、ここではテーパー部を有する絶縁層を利用して濃度勾配を有する不純物領域を形成した例を示したが、金属層を用いてもよい。その場合には半導体膜上に絶縁膜を形成し、その上に金属層、例えば第１金属層としてＴａＮ、第２金属層としてＷを用いた積層構造を用いてＩＣＰエッチング法によりテーパー部を形成すればよい。また、テーパー部を有する金属層を利用したドーピング処理後には、その金属層を除去することが好ましい。
【００５６】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００５７】
【実施例】
［実施例１］
ここでは、基板上にＴＦＴ（ｎチャネル型ＴＦＴ）を作製する方法について図２を用いて説明する。
【００５８】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板２００を用いる。基板２００としては、透光性を有する基板であれば限定されず、石英基板や処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００５９】
次いで、基板２００上に下地絶縁膜（図示しない）を形成する。下地絶縁膜としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜を形成する。なお、基板から半導体層への汚染の問題がなければ下地絶縁膜を形成しなくてもよい。
【００６０】
次いで、下地絶縁膜上に単層構造または積層構造を有するゲート配線（ゲート電極２０１含む）を形成する。ゲート配線の形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、スパッタ法等を用いて１０〜１０００ｎｍ、好ましくは３０〜３００ｎｍの膜厚範囲の導電膜を形成した後、公知のパターニング技術（第１のマスク）で形成する。また、ゲート配線の材料としては、導電性材料または半導体材料を主成分とする材料、例えばＴａ（タンタル）、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ｗ（タングステン）、クロム（Ｃｒ）等の高融点金属材料、これら金属材料とシリコンとの化合物であるシリサイド、Ｎ型又はＰ型の導電性を有するポリシリコン等の材料、低抵抗金属材料Ｃｕ（銅）、Ａｌ（アルミニウム）等を主成分とする材料層を少なくとも一層有する構造であれば特に限定されることなく用いることができる。なお、ゲート配線の下層を低抵抗金属材料とし上層を高融点金属材料とした積層構造が好ましく、例えばＡｌ（下層）とＴａ（上層）の積層構造、Ａｌ（下層）とＷ（上層）の積層構造、Ａｌ（下層）とＣｕ（上層）の積層構造が望ましい。また、ゲート配線を保護するための陽極酸化膜または酸化膜を形成する構成としてもよい。
【００６１】
次いで、ゲート配線を覆うゲート絶縁膜２０２を形成する。ゲート絶縁膜としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜（ＳｉＯx Ｎy ）、有機樹脂膜（ＢＣＢ（ベンゾシクロブテン）膜）、またはこれらの積層膜等を１００〜４００ｎｍの膜厚範囲で用いることができる。下地膜の形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、スパッタ法、塗布法等の形成方法を用いることができる。
【００６２】
次いで、非晶質半導体膜２０３を成膜する。（図２（Ａ））非晶質半導体膜２０３としては、シリコンを主成分とする非晶質シリコン膜または非晶質シリコンゲルマニウム膜またはを２０〜１００ｎｍ、より好ましくは２０〜６０ｎｍの膜厚範囲で用いることができる。非晶質半導体膜の形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、スパッタ法等の形成方法を用いることができる。
【００６３】
なお、上記ゲート絶縁膜２０２と非晶質半導体膜２０３とを大気にさらすことなく連続成膜すれば、不純物がゲート絶縁膜と非晶質半導体膜との界面に混入しないため良好な界面特性を得ることができる。
【００６４】
次いで、非晶質半導体膜２０３を公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って結晶質半導体膜を得る。
【００６５】
次いで、結晶質半導体膜上に第１絶縁膜２０４ａ、第２絶縁膜２０５ａを形成する。第１絶縁膜及び第２絶縁膜としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜（ＳｉＯx Ｎy ）、有機樹脂膜（ＢＣＢ膜）、またはこれらの積層膜等を用いればよい。ただし、第１絶縁膜は、後のエッチング処理におけるエッチングレートが第２絶縁膜と異なる材料を用いる。また、後の工程で第１絶縁膜を通過させて半導体膜にドーピング（第２のドーピング）を行うため、１０〜１００ｎｍの範囲で用いる。また、第２絶縁膜は、後のドーピング（第２のドーピング）の際、チャネル形成領域へのドーピングを防ぐ膜厚を有する第２絶縁層を形成するため、１００〜４００ｎｍの膜厚範囲で用いる。本実施例では、ＰＣＶＤ法を用いて膜厚２５ｎｍの窒化珪素膜からなる第１絶縁膜２０４ａと、膜厚１００ｎｍの酸化珪素膜からなる第２絶縁膜２０５ａを形成した。
【００６６】
次いで、裏面露光技術を用い、ゲート電極２０１をマスクとしてレジストからなるレジストマスク２０６を形成する。（図２（Ｂ））
【００６７】
次いで、エッチング処理を行いテーパー部を有する絶縁層を形成する。本実施例ではエッチャントとしてＬＡＬ５００（２０℃）を用いて３５秒のエッチング処理を行い、第１絶縁膜と第２絶縁膜を同時に選択的に除去した。なお、窒化珪素膜は、酸化珪素膜のエッチングレートより小さい。このエッチング処理により図２（Ｃ）に示すような第１絶縁層２０４ｂと第２絶縁層２０５ｂを形成する。また、ここでのエッチング処理によって形成された裾状に広がるテーパー部を有する第１絶縁層２０４ｂが、後のドーピング（第２のドーピング）で形成される不純物領域の濃度分布に勾配を形成する役目を果たす。
【００６８】
次いで、レジストマスク２０６をそのままマスクとして用い、第１のドーピングを行う。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。この第１のドーピングにより結晶質半導体膜に不純物領域２０７が形成される。（図２（Ｄ））不純物領域２０７には１×１０20〜１×１０21/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００６９】
次いで、レジストマスク２０６を除去した後、第２のドーピングを行う。この第２のドーピングにより、濃度分布に勾配を有する不純物領域２０８が形成される。（図２（Ｅ））また、ドーピングされなかった領域はチャネル形成領域２０９となる。不純物領域２０８は、チャネル形成領域からチャネル長方向に距離が離れるにつれて不純物濃度が増大する領域を含んでいる。不純物領域２０８における不純物濃度は、第２のドーピングにおける第１絶縁層２０４ｂのテーパー部の膜厚を反映している。即ち、テーパー部は、チャネル形成領域から離れるにつれて膜厚が連続的に薄くなっており、このテーパー部を通過させて添加する不純物元素の濃度分布（１×１０15〜１×１０21/cm3）は、チャネル形成領域から離れるにつれて連続的に増大している。
【００７０】
この後、半導体膜に添加された不純物元素の活性化を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。この活性化によって、不純物領域に含まれた不純物元素が拡散するため、より滑らかなカーブを描く濃度勾配が形成されて各領域間の境界がなくなる。また、半導体膜の結晶化方法として結晶成長を助長する金属元素を用いた場合、公知の方法によって、ゲッタリングを行うことが望ましい。
【００７１】
次いで、水素化を行った後、第２のマスクを用いて半導体膜を所望の形状にパターニングして半導体層を形成する。次いで、半導体層を覆う層間絶縁膜２１２を形成した後、第３のマスクを用いて不純物領域２１０、２１１に達するコンタクトホールを形成し、第４のマスクを用いて電極２１３、２１４を形成する。この層間絶縁膜２１２としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１０〜２００ｎｍとしてシリコンを含む絶縁膜で形成する。また、これらの電極２１３、２１４の材料は、ＡｌまたはＴｉを主成分とする膜、またはそれらの積層膜等を用いる。
【００７２】
こうして、フォトマスク４枚で、図２（Ｆ）に示す構造のボトムゲート型ＴＦＴを形成することができた。また、本実施例により得られるＴＦＴ特性は良好であり、特にオフ電流値が低減され、オフ電流値に対するオン電流の比が高いものとすることができる。
【００７３】
また、本実施例では第１絶縁層２０４ｂと第２絶縁層２０５ｂを残した構造としたが、除去してもよい。
【００７４】
また、本実施例ではｎチャネル型ＴＦＴを例に説明したが、これに代えてｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを組み合わせたＣＭＯＳ構造を単位とした回路を同一基板上に形成することも可能である。この場合にはｎ型を付与する不純物とｐ型を付与する不純物を各ＴＦＴ毎に選択的にドーピングするため、最低一枚のフォトマスクが必要となる。
【００７５】
［実施例２］
本実施例では実施例１により得られるＴＦＴを用いてアクティブマトリクス基板を作製し、さらに液晶モジュールを作製する例を以下に示す。
【００７６】
実施例１に従って、画素部には画素ＴＦＴとしてｎチャネル型ＴＦＴを用い、駆動回路部にはｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを用い、同一基板上に形成した。
【００７７】
図３（Ａ）に一画素を拡大した上面図を示す。また、図３（Ｂ）は図３（Ａ）中の点線Ａ−Ａ’で切断した場合の断面図を示す。
【００７８】
画素部において、基板３０１上にゲート電極３０２が形成され、その上に窒化珪素膜からなる第１絶縁膜３０３ａ、酸化珪素膜からなる第２絶縁膜３０３ｂが設けられている。また、第２絶縁膜上には、活性層として第１絶縁層３００に覆われていない不純物領域３０４〜３０６と、チャネル形成領域３０７、３０８と、前記不純物領域とチャネル形成領域の間に第１絶縁層３００に覆われた不純物領域３０９、３１０が形成される。この第１絶縁層３００に覆われた不純物領域３０９、３１０は、濃度分布に勾配を有しており、チャネル形成領域からの距離が増大するとともに不純物濃度が増加する。また、チャネル形成領域３０７、３０８は第２絶縁層３１１、３１２で保護される。第２絶縁層３１１、３１２及び活性層を覆う第１の層間絶縁膜３１３にコンタクトホールを形成した後、ｎ+ 領域３０４に接続する配線３１４が形成され、不純物領域３０６に配線３１５が接続され、さらにその上にパッシベーション膜３１６が形成される。そして、その上に第２の層間絶縁膜３１７が形成される。さらに、その上に第３の層間絶縁膜３１８が形成され、ＩＴＯ、ＳｎＯ2等の透明導電膜からなる画素電極３１９が配線３１５と接続される。また、３２０は画素電極３１９と隣接する画素電極である。また、本明細書では、画素電極を形成した段階の基板をアクティブマトリクス基板と呼ぶ。
【００７９】
本実施例では一例として透過型の例を示したが特に限定されない。例えば、画素電極の材料として反射性を有する金属材料を用い、画素電極のパターニングの変更、または幾つかの工程の追加／削除を適宜行えば反射型の液晶モジュールを作製することが可能である。
【００８０】
なお、本実施例では、画素部の画素ＴＦＴのゲート配線をダブルゲート構造としているが、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチゲート構造としても構わない。また、開口率を向上させるためにシングルゲート構造としてもよい。
【００８１】
また、画素部の容量部は、第１絶縁膜及び第２絶縁膜を誘電体として、容量配線３２１と、不純物領域３０６とで形成されている。
【００８２】
なお、図３で示した画素部はあくまで一例に過ぎず、特に上記構成に限定されないことはいうまでもない。
【００８３】
また、図４に示す上面図は、画素部、駆動回路、ＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）を貼り付ける外部入力端子、外部入力端子と各回路の入力部までを接続する配線４１０などが形成されたアクティブマトリクス基板と、カラーフィルタなどが設けられた対向基板４００とがシール材を介して貼り合わされている。
【００８４】
ゲート配線側駆動回路４０１ａと重なるように対向基板側に遮光層４０３ａが設けられ、ソース配線側駆動回路４０１ｂと重なるように対向基板側に遮光層４０３ｂが形成されている。また、画素部４１２上の対向基板側に設けられたカラーフィルタ４０２は遮光層と、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色の着色層とが各画素に対応して設けられている。実際に表示する際には、赤色（Ｒ）の着色層、緑色（Ｇ）の着色層、青色（Ｂ）の着色層の３色でカラー表示を形成するが、これら各色の着色層の配列は任意なものとする。
【００８５】
ここでは、カラー化を図るためにカラーフィルタ４０２を対向基板に設けているが特に限定されず、アクティブマトリクス基板を作製する際、アクティブマトリクス基板にカラーフィルタを形成してもよい。
【００８６】
また、カラーフィルタにおいて隣り合う画素の間には遮光層が設けられており、表示領域以外の箇所を遮光している。また、ここでは、駆動回路を覆う領域にも遮光層４０３ａ、４０３ｂを設けているが、駆動回路を覆う領域は、後に液晶表示装置を電子機器の表示部として組み込む際、カバーで覆うため、特に遮光層を設けない構成としてもよい。また、アクティブマトリクス基板を作製する際、アクティブマトリクス基板に遮光層を形成してもよい。
【００８７】
また、上記遮光層を設けずに、対向基板と対向電極の間に、カラーフィルタを構成する着色層を複数層重ねた積層で遮光するように適宜配置し、表示領域以外の箇所（各画素電極の間隙）や、駆動回路を遮光してもよい。
【００８８】
また、外部入力端子にはベースフィルムと配線から成るＦＰＣ４１１が異方性導電性樹脂で貼り合わされている。さらに補強板で機械的強度を高めている。
【００８９】
以上のようにして作製される液晶モジュールは各種電子機器の表示部として用いることができる。
【００９０】
［実施例３］
本実施例では、ＥＬ（Electro Luminescence）素子を備えた自発光表示装置を作製する例を図５に示す。
【００９１】
図５（Ａ）は、ＥＬモジュールをを示す上面図、図５（Ｂ）は図５（Ａ）をＡ−Ａ’で切断した断面図である。絶縁表面を有する基板５００（例えば、ガラス基板、結晶化ガラス基板、もしくはプラスチック基板等）に、画素部５０２、ソース側駆動回路５０１、及びゲート側駆動回路５０３を形成する。また、５１８はシール材、点線で囲まれた５１９はＤＬＣ膜であり、画素部および駆動回路部はシール材５１８で覆われ、そのシール材は保護膜５１９で覆われている。さらに、接着材を用いてカバー材で封止されている。
【００９２】
なお、５０８はソース側駆動回路５０１及びゲート側駆動回路５０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）５０９からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における自発光装置には、自発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【００９３】
次に、断面構造について図５（Ｂ）を用いて説明する。基板５００上に絶縁膜５１０が設けられ、絶縁膜５１０の上方には画素部５０２、ゲート側駆動回路５０３が形成されており、画素部５０２は電流制御用ＴＦＴ７１１とそのドレインに電気的に接続された画素電極５１２を含む複数の画素により形成される。また、ゲート側駆動回路５０３はｎチャネル型ＴＦＴ７１３とｐチャネル型ＴＦＴ５１４とを組み合わせたＣＭＯＳ回路を用いて形成される。
【００９４】
これらのＴＦＴ（５１１、５１３、５１４を含む）は、実施例１に従って作製すればよい。
【００９５】
画素電極５１２はＥＬ素子の陽極として機能する。また、画素電極５１２の両端にはバンク５１５が形成され、画素電極５１２上にはＥＬ層５１６およびＥＬ素子の陰極５１７が形成される。
【００９６】
ＥＬ層５１６としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、低分子系有機ＥＬ材料や高分子系有機ＥＬ材料を用いればよい。また、ＥＬ層として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。特に三重項励起により発光するトリプレット化合物は、約５Ｖの電圧を印加するだけで十分な輝度を得ることができるため好ましい。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【００９７】
陰極５１７は全画素に共通の配線としても機能し、接続配線５０８を経由してＦＰＣ５０９に電気的に接続されている。さらに、画素部５０２及びゲート側駆動回路５０３に含まれる素子は全て陰極５１７、シール材５１８、及び保護膜５１９で覆われている。
【００９８】
なお、シール材５１８としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、シール材５１８はできるだけ水分や酸素を透過しない材料であることが望ましい。
【００９９】
また、シール材５１８を用いて発光素子を完全に覆った後、すくなくとも図５に示すようにＤＬＣ膜等からなる保護膜５１９をシール材５１８の表面（露呈面）に設けることが好ましい。また、基板の裏面を含む全面に保護膜を設けてもよい。ここで、外部入力端子（ＦＰＣ）が設けられる部分に保護膜が成膜されないように注意することが必要である。マスクを用いて保護膜が成膜されないようにしてもよいし、ＣＶＤ装置でマスキングテープとして用いるテフロン等のテープで外部入力端子部分を覆うことで保護膜が成膜されないようにしてもよい。
【０１００】
以上のような構造でＥＬ素子をシール材５１８及び保護膜で封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い自発光装置を得ることができる。
【０１０１】
［実施例４］
実施例１では不純物領域がゲート電極と重なる例を示したが、本実施例では、不純物領域がゲート電極と重ならない例を図６、図７を用いて形成する。
【０１０２】
まず、実施例１と同様にして基板６００上にゲート配線（ゲート電極６０１を含む）を形成し、ゲート電極を覆うゲート絶縁膜６０２、さらに半導体膜６０３を形成する。（図６（Ａ））
【０１０３】
次いで、第１絶縁膜６０４ａ、第２絶縁膜６０５ａを積層形成する。
【０１０４】
次いで、フォトリソグラフィ技術を用いてレジストマスク６０６を形成する。（図６（Ｂ））このレジストマスクはゲート電極の幅よりも広い幅を有している。なお、ここではフォトマスクを用いてレジストマスクを形成したが、裏面露光技術によってレジストマスク６０６を形成してもよい。
【０１０５】
次いで、エッチング処理を行いテーパー部を有する絶縁層を形成する。本実施例ではエッチャントとしてＬＡＬ５００（２０℃）を用いて３５秒のエッチング処理を行い、第１絶縁膜と第２絶縁膜を同時に選択的に除去した。このエッチングにより第１絶縁層６０４ｂと第２絶縁層６０５ｂを形成する。（図６（Ｃ））
【０１０６】
次いで、レジストマスク６０６をそのままマスクとして用い、第１のドーピングを行う。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。この第１のドーピングにより結晶質半導体膜に不純物領域６０７が形成される。（図６（Ｄ））不純物領域６０７には１×１０20〜１×１０21/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【０１０７】
次いで、レジストマスク６０６を除去した後、第２のドーピングを行う。この第２のドーピングにより、不純物領域６０８が形成される。（図６（Ｅ））また、ドーピングされなかった領域はチャネル形成領域６０９となる。不純物領域６０８は、チャネル形成領域からチャネル長方向に距離が離れるにつれて不純物濃度が増大する領域を含んでいる。不純物領域６０８における不純物濃度は、第２のドーピングにおける第１絶縁層６０４ｂのテーパー部の膜厚を反映している。即ち、テーパー部は、チャネル形成領域から離れるにつれて膜厚が連続的に薄くなっており、このテーパー部を通過させて添加する不純物元素の濃度分布（１×１０15〜１×１０21/cm3）は、チャネル形成領域から離れるにつれて連続的に増大している。
【０１０８】
この後、半導体膜に添加された不純物元素の活性化を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。この活性化によって、不純物領域に含まれた不純物元素が拡散するため、より滑らかなカーブを描く濃度勾配が形成されて各領域間の境界がなくなる。また、半導体膜の結晶化方法として結晶成長を助長する金属元素を用いた場合、公知の方法によって、ゲッタリングを行うことが望ましい。
【０１０９】
次いで、水素化を行った後、第３のマスクを用いて半導体膜を所望の形状にパターニングして半導体層を形成する。次いで、半導体層を覆う層間絶縁膜６１２を形成した後、第４のマスクを用いて不純物領域６１０、６１１に達するコンタクトホールを形成し、第５のマスクを用いて電極６１３、６１４を形成する。この層間絶縁膜６１２としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１０〜２００ｎｍとしてシリコンを含む絶縁膜で形成する。また、これらの電極６１３、６１４の材料は、ＡｌまたはＴｉを主成分とする膜、またはそれらの積層膜等を用いる。
【０１１０】
こうして、フォトマスク５枚で、図６（Ｆ）に示す構造のボトムゲート型ＴＦＴを形成することができた。また、本実施例により得られるＴＦＴ特性は良好であり、特にオフ電流値が低減され、オフ電流値に対するオン電流の比が高いものとすることができる。
【０１１１】
また、図７に本実施例により得られたＴＦＴの不純物領域における濃度分布を示した。
【０１１２】
不純物領域７０２において、チャネル形成領域からの距離（チャネル長方向における距離）が増大するとともに、一導電型を付与する不純物元素の濃度が増大するような濃度勾配を有する領域７０２ａを持たせることを特徴とする。
【０１１３】
即ち、チャネル長方向においてゲート電極７０５の端部から半導体層の周縁部（チャネル長方向で切断した断面における周縁部）に向かって離れるにつれて不純物元素（リン）の濃度が徐々に増大する不純物領域を備えたことを特徴としている。従って、この不純物領域は、チャネル形成領域側で電気抵抗が大きく、半導体層の周縁部側で電気抵抗が小さくなっている。
【０１１４】
ただし、ゲート電極７０５はゲート絶縁膜７０４を介してチャネル形成領域１０１と重なるが、不純物領域７０２とは重ならない構造とする。なお、図７において、７００は絶縁表面を有する基板、７０６は層間絶縁膜、７０７はソース電極、７０８はドレイン電極である。
【０１１５】
また、本実施例では第１絶縁層７０８と第２絶縁層７０９を残した構造としたが、除去してもよい。
【０１１６】
また、本実施例は、実施例１乃至３のいずれか一と自由に組み合わせることができる。
【０１１７】
［実施例５］
本実施例では、実施例３に記載のＥＬモジュールの各画素にメモリー素子（ＳＲＡＭ）を組み込んだ例を示す。図８に画素１１０４の拡大図を示す。
【０１１８】
図８において、１１０５はスイッチング用ＴＦＴである。スイッチング用ＴＦＴ１１０５のゲート電極は、ゲート信号を入力するゲート信号線（Ｇ１〜Ｇｎ）のうちの１つであるゲート信号線１１０６に接続されている。スイッチングＴＦＴ１１０５のソース領域とドレイン領域は、一方が信号を入力するソース信号線（Ｓ１〜Ｓｎ）のうちの１つであるソース信号線１１０７に、もう一方がＳＲＡＭ１１０８の入力側に接続されている。ＳＲＡＭ１１０８の出力側は電流制御用ＴＦＴ１１０９のゲート電極に接続されている。
【０１１９】
また、電流制御用ＴＦＴ１１０９のソース領域とドレイン領域は、一方が電流供給線（Ｖ１〜Ｖｎ）の１つである電流供給線１１１０に接続され、もう一方はＥＬ素子１１１１に接続される。
【０１２０】
ＥＬ素子１１１１は陽極と陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。陽極が電流制御用ＴＦＴ１１０９のソース領域またはドレイン領域と接続している場合、言い換えると陽極が画素電極の場合、陰極は対向電極となる。逆に陰極が電流制御用ＴＦＴ１１０９のソース領域またはドレイン領域と接続している場合、言い換えると陰極が画素電極の場合、陽極は対向電極となる。
【０１２１】
ＳＲＡＭ１１０８はｐチャネル型ＴＦＴとｎチャネル型ＴＦＴを２つずつ有しており、ｐチャネル型ＴＦＴのソース領域は高電圧側のＶｄｄｈに、ｎチャネル型ＴＦＴのソース領域は低電圧側のＶｓｓに、それぞれ接続されている。１つのｐチャネル型ＴＦＴと１つのｎチャネル型ＴＦＴとが対になっており、１つのＳＲＡＭの中にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとの対が２組存在することになる。
【０１２２】
なお、本実施例のｎチャネル型ＴＦＴの構造は実施例１で形成されるｎチャネル型ＴＦＴとほぼ同じであるので、ここでは詳細な説明を省略する。また、ｐチャネル型ＴＦＴの構造も同様に省略する。
【０１２３】
また、対になったｐチャネル型ＴＦＴとｎチャネル型ＴＦＴは、そのドレイン領域が互いに接続されている。また対になったｐチャネル型ＴＦＴとｎチャネル型ＴＦＴは、そのゲート電極が互いに接続されている。そして互いに、一方の対になっているｐチャネル型ＴＦＴ及びｎチャネル型ＴＦＴのドレイン領域が、他の一方の対になっているｐチャネル型ＴＦＴ及びｎチャネル型ＴＦＴのゲート電極と同じ電位に保たれている。
【０１２４】
そして一方の対になっているｐチャネル型及びｎチャネル型ＴＦＴのドレイン領域は入力の信号（Ｖｉｎ）が入る入力側であり、もう一方の対になっているｐチャネル型及びｎチャネル型ＴＦＴのドレイン領域は出力の信号（Ｖｏｕｔ）が出力される出力側である。
【０１２５】
ＳＲＡＭはＶｉｎを保持し、Ｖｉｎを反転させた信号であるＶｏｕｔを出力するように設計されている。つまり、ＶｉｎがＨｉだとＶｏｕｔはＶｓｓ相当のＬｏの信号となり、ＶｉｎがＬｏだとＶｏｕｔはＶｄｄｈ相当のＨｉの信号となる。
【０１２６】
なお、本実施例で示すように、ＳＲＡＭが画素１１０４に一つ設けられている場合には、画素中のメモリーデータが保持されているため外部回路の大半を止めた状態で静止画を表示することが可能である。これにより、低消費電力化を実現することができる。
【０１２７】
また、画素に複数のＳＲＡＭを設けることも可能であり、ＳＲＡＭを複数設けた場合には、複数のデータを保持することができるので、時間階調による階調表示を可能にする。
【０１２８】
なお、本実施例の構成は、実施例１、実施例３、実施例４のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１２９】
［実施例６］
ここでは、上記実施例１で得られるＴＦＴを用いてＥＬ（エレクトロルミネセンス）表示装置を作製した例について図９を用い、以下に説明する。
【０１３０】
同一の絶縁体上に画素部とそれを駆動する駆動回路を有した発光装置の例（但し封止前の状態）を図９に示す。なお、駆動回路には基本単位となるＣＭＯＳ回路を示し、画素部には一つの画素を示す。このＣＭＯＳ回路は実施例１に従えば得ることができる。
【０１３１】
図９において、８００は絶縁体であり、その上にはＮチャネル型ＴＦＴ８０１、Ｐチャネル型ＴＦＴ８０２、Ｐチャネル型ＴＦＴからなるスイッチングＴＦＴ８０３およびＮチャネル型ＴＦＴからなる電流制御ＴＦＴ８０４が形成されている。また、本実施例では、ＴＦＴはすべて逆スタガ型ＴＦＴで形成されている。
【０１３２】
Ｎチャネル型ＴＦＴ８０１およびＰチャネル型ＴＦＴ８０２の説明は実施例１を参照すれば良いので省略する。また、スイッチングＴＦＴ８０３はソース領域およびドレイン領域の間に二つのチャネル形成領域を有した構造（ダブルゲート構造）となっている。なお、本実施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１３３】
また、電流制御ＴＦＴ８０４のドレイン領域８０５の上には第２層間絶縁膜８０７が設けられる前に、第１層間絶縁膜８０６にコンタクトホールが設けられている。これは第２層間絶縁膜８０７にコンタクトホールを形成する際に、エッチング工程を簡単にするためである。第１層間絶縁膜８０６及び第２層間絶縁膜８０７は、珪素を含む絶縁膜もしくは樹脂膜、またはそれらの積層膜で形成すれば良い。例えば、樹脂膜としてアクリル、ポリイミドを用い、その上に窒化珪素膜を形成すればよい。第２層間絶縁膜８０７にはドレイン領域８０５に到達するようにコンタクトホールが形成され、ドレイン領域８０５に接続された画素電極８０８が設けられている。画素電極８０８はＥＬ素子の陰極として機能する電極であり、周期表の１族もしくは２族に属する元素を含む導電膜を用いて形成されている。本実施例では、リチウムとアルミニウムとの化合物からなる導電膜を用いる。
【０１３４】
次に、８１３は画素電極８０８の端部を覆うように設けられた絶縁膜であり、本明細書中ではバンクと呼ぶ。バンク８１３は珪素を含む絶縁膜もしくは樹脂膜で形成すれば良い。樹脂膜を用いる場合、樹脂膜の比抵抗が１×１０6〜１×１０12Ωｍ（好ましくは１×１０8〜１×１０10Ωｍ）となるようにカーボン粒子もしくは金属粒子を添加すると、成膜時の絶縁破壊を抑えることができる。
【０１３５】
また、ＥＬ素子８０９は画素電極（陰極）８０８、ＥＬ層８１１および陽極８１２からなる。陽極８１２は、仕事関数の大きい導電膜、代表的には酸化物導電膜が用いられる。酸化物導電膜としては、酸化インジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を用いれば良い。
【０１３６】
なお、本明細書中では発光層に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子注入層もしくは電子阻止層を組み合わせた積層体をＥＬ層と定義する。
【０１３７】
なお、ここでは図示しないが陽極８１２を形成した後、ＥＬ素子８０９を完全に覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、炭素膜、窒化シリコン膜もしくは窒化酸化シリコン膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【０１３８】
また、本実施例は、実施例１、実施例３、実施例４、実施例５のいずれか一と自由に組み合わせることができる。
【０１３９】
［実施例７］
本願発明を実施して形成された駆動回路や画素部は様々なモジュール（アクティブマトリクス型液晶モジュール、アクティブマトリクス型ＥＬモジュール、アクティブマトリクス型ＥＣモジュール）に用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本願発明を実施できる。
【０１４０】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１０〜図１２に示す。
【０１４１】
図１０（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用することができる。
【０１４２】
図１０（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。
【０１４３】
図１０（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。
【０１４４】
図１０（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１４５】
図１０（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２に適用することができる。
【０１４６】
図１０（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２に適用することができる。
【０１４７】
図１１（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶モジュール２８０８に適用することができる。
【０１４８】
図１１（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶モジュール２８０８に適用することができる。
【０１４９】
なお、図１１（Ｃ）は、図１１（Ａ）及び図１１（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶モジュール２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１１（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５０】
また、図１１（Ｄ）は、図１１（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１１（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５１】
ただし、図１１に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬモジュールでの適用例は図示していない。
【０１５２】
図１２（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７等を含む。本願発明を表示部２９０４に適用することができる。
【０１５３】
図１２（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３に適用することができる。
【０１５４】
図１２（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。
【０１５５】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は実施例１〜６のどのような組み合わせからなる構成を用いても実現することができる。
【０１５６】
【発明の効果】
本発明によりオフ電流値が極めて低く、オフ電流値に対するオン電流値の比が高い画素ＴＦＴを実現することができる。従って、優れた表示特性を有する半導体装置を実現することができる。また、エッチングにより形成されるテーパ−部を利用して不純物領域を形成するため、工程数を削減して製造コストの低減および歩留まりの向上を実現することができる。
【図面の簡単な説明】
【図１】 本発明の構成を示す図である。（実施例１）
【図２】 本発明の作製工程を示す図である。（実施例１）
【図３】 画素上面図および断面図を示す図である。
【図４】 液晶モジュールの外観を示す図である。
【図５】 ＥＬモジュールを示す上面図及び断面図である。
【図６】 本発明の作製工程を示す図である。（実施例４）
【図７】 本発明の構成を示す図である。（実施例４）
【図８】 回路ブロック図を示す図である。
【図９】 ＥＬモジュールの断面図である。
【図１０】 電子機器の一例を示す図である。
【図１１】 電子機器の一例を示す図である。
【図１２】 電子機器の一例を示す図である。
【図１３】 従来例を示す図である。

Claims (6)

  1. 絶縁表面上にゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に半導体層を形成し、
    前記半導体層上に第１の絶縁膜を形成し、
    前記第１の絶縁膜上に第２の絶縁膜を形成し、
    前記第２の絶縁膜上にレジストマスクを形成し、
    前記第２の絶縁膜をエッチングして前記レジストマスクより幅が狭く、かつ、前記半導体層のチャネル形成領域となる部分を覆う第２の絶縁層を形成するとともに、前記第１の絶縁膜をエッチングして前記半導体層上にテーパー部分を有する第１の絶縁層を形成し、
    前記レジストマスクをマスクとして、前記半導体層の第１の不純物領域に一導電型を付与する不純物元素を添加し、
    前記レジストマスクを除去した後、前記第１の絶縁層の前記テーパー部分を通過させて、前記半導体層の前記第１の不純物領域と第２の不純物領域とに前記一導電型を付与する不純物元素を添加し、
    前記第１の不純物領域に接するソース配線又はドレイン配線を形成することを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記レジストマスクは、前記ゲート電極をマスクとして、前記絶縁表面を有する基板の裏面側から露光することにより形成することを特徴とする半導体装置の作製方法。
  3. 請求項１又は請求項２において、
    前記第２の不純物領域は、前記ゲート電極と重なることを特徴とする半導体装置の作製方法。
  4. 請求項１又は請求項２において、
    前記第２の不純物領域は、前記ゲート電極と重ならないことを特徴とする半導体装置の作製方法。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記第２の不純物領域は、チャネル長方向における前記チャネル形成領域からの距離が増えるにつれて、前記一導電型を付与する不純物元素の濃度が連続的に増加する濃度分布を有することを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記第１の不純物領域と前記第２の不純物領域とに前記一導電型を付与する不純物元素を添加した後に、前記一導電型を付与する不純物元素の活性化を行うことを特徴とする半導体装置の作製方法。
JP2000338572A 2000-11-07 2000-11-07 半導体装置の作製方法 Expired - Fee Related JP4678933B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000338572A JP4678933B2 (ja) 2000-11-07 2000-11-07 半導体装置の作製方法
US10/007,361 US6562669B2 (en) 2000-11-07 2001-11-05 Semiconductor device and method of manufacturing the same
US10/413,985 US6825071B2 (en) 2000-11-07 2003-04-15 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000338572A JP4678933B2 (ja) 2000-11-07 2000-11-07 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2002141513A JP2002141513A (ja) 2002-05-17
JP2002141513A5 JP2002141513A5 (ja) 2008-01-10
JP4678933B2 true JP4678933B2 (ja) 2011-04-27

Family

ID=18813766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000338572A Expired - Fee Related JP4678933B2 (ja) 2000-11-07 2000-11-07 半導体装置の作製方法

Country Status (2)

Country Link
US (2) US6562669B2 (ja)
JP (1) JP4678933B2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102169A (ja) * 1999-10-01 2001-04-13 Sanyo Electric Co Ltd Ｅｌ表示装置
JP5046452B2 (ja) * 2000-10-26 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4678933B2 (ja) * 2000-11-07 2011-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4017886B2 (ja) * 2002-02-28 2007-12-05 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
JP4027691B2 (ja) * 2002-03-18 2007-12-26 株式会社日立製作所 液晶表示装置
US6853052B2 (en) * 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
JP2003332045A (ja) * 2002-05-09 2003-11-21 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置及びその製造方法
US20060049428A1 (en) * 2002-07-05 2006-03-09 Van Der Zaag Pieter J Tft electronic devices and their manufacture
US6642092B1 (en) * 2002-07-11 2003-11-04 Sharp Laboratories Of America, Inc. Thin-film transistors formed on a metal foil substrate
JP2004296453A (ja) * 2003-02-06 2004-10-21 Sharp Corp 固体撮像装置、半導体ウエハ、光学装置用モジュール、固体撮像装置の製造方法及び光学装置用モジュールの製造方法
KR100527195B1 (ko) * 2003-07-25 2005-11-08 삼성에스디아이 주식회사 유기전계 발광표시장치
JP4741177B2 (ja) 2003-08-29 2011-08-03 株式会社半導体エネルギー研究所 表示装置の作製方法
US7115488B2 (en) * 2003-08-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7220611B2 (en) * 2003-10-14 2007-05-22 Lg.Philips Lcd Co., Ltd. Liquid crystal display panel and fabricating method thereof
KR100623844B1 (ko) * 2004-04-30 2006-09-19 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그 제조방법
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
TWI284245B (en) * 2004-08-12 2007-07-21 Au Optronics Corp Pixel structure of a thin film transistor liquid crystal display and fabricating method thereof
US8148895B2 (en) 2004-10-01 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
US8003449B2 (en) * 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
TWI302060B (en) * 2004-12-30 2008-10-11 Au Optronics Corp Light emitting diode display panel and digital-analogy converter of the same
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
JP5238132B2 (ja) * 2005-02-03 2013-07-17 株式会社半導体エネルギー研究所 半導体装置、モジュール、および電子機器
KR20070013132A (ko) * 2005-07-25 2007-01-30 삼성전자주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
JP2008129314A (ja) * 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
US7777224B2 (en) * 2007-01-30 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5442228B2 (ja) * 2008-08-07 2014-03-12 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
KR101127574B1 (ko) * 2009-04-06 2012-03-23 삼성모바일디스플레이주식회사 액티브 매트릭스 기판의 제조방법 및 유기 발광 표시장치의 제조방법
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR102219095B1 (ko) 2009-09-24 2021-02-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011043163A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102668096B (zh) 2009-10-30 2015-04-29 株式会社半导体能源研究所 半导体装置及其制造方法
KR101094280B1 (ko) * 2009-11-10 2011-12-19 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조 방법
KR101426515B1 (ko) 2010-09-15 2014-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
TWI613822B (zh) 2011-09-29 2018-02-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2503656B2 (ja) * 1989-05-31 1996-06-05 日本電気株式会社 薄膜電界効果型トランジスタ―およびその製造方法
DE69209678T2 (de) 1991-02-01 1996-10-10 Philips Electronics Nv Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
TW435820U (en) 1993-01-18 2001-05-16 Semiconductor Energy Lab MIS semiconductor device
JPH07288327A (ja) * 1994-04-18 1995-10-31 Sony Corp Ｓｒａｍ負荷ｔｆｔの形成方法
JPH0818056A (ja) * 1994-06-27 1996-01-19 Sony Corp 電界効果トランジスタの製造方法
JP2661561B2 (ja) * 1994-10-27 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
US6121660A (en) 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
JP3702096B2 (ja) * 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP4094179B2 (ja) * 1998-08-21 2008-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6261881B1 (en) 1998-08-21 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same
US6259138B1 (en) * 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
US6380007B1 (en) * 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
JP4678933B2 (ja) * 2000-11-07 2011-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6693297B2 (en) * 2001-06-18 2004-02-17 International Business Machines Corporation Thin film transistor formed by an etching process with high anisotropy

Also Published As

Publication number Publication date
JP2002141513A (ja) 2002-05-17
US20020053669A1 (en) 2002-05-09
US6825071B2 (en) 2004-11-30
US20030234424A1 (en) 2003-12-25
US6562669B2 (en) 2003-05-13

Similar Documents

Publication Publication Date Title
JP4678933B2 (ja) 半導体装置の作製方法
US9035314B2 (en) Method for manufacturing an electrooptical device
EP2299435B1 (en) Active matrix liquid crystal display with pixel capacitor
US6596571B2 (en) Method of manufacturing semiconductor device
JP4845273B2 (ja) 半導体装置およびその作製方法
KR100654927B1 (ko) 반도체 장치 및 그의 제작방법
US8183064B2 (en) Thin film transistor devices for OLED displays and method for fabricating the same
US8310612B2 (en) Thin film transistor liquid crystal display panel having gate line and data line formed on same layer and method of fabricating the same
JPH11112002A (ja) 半導体装置およびその製造方法
JP4583540B2 (ja) 半導体装置およびその作製方法
JP4993826B2 (ja) 半導体装置の作製方法
JP4275720B2 (ja) 半導体装置及びその作製方法
JP4558121B2 (ja) 半導体装置及びその作製方法
JP5046439B2 (ja) 半導体装置の作製方法
JP4850328B2 (ja) 半導体装置の作製方法
JP4850763B2 (ja) 半導体装置の作製方法
JP5577384B2 (ja) 半導体装置の作製方法
JP5019677B2 (ja) 半導体装置およびその作製方法
JP2012109579A (ja) 半導体装置及びその作製方法
JP4818288B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees