JP4094179B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4094179B2 JP4094179B2 JP23240099A JP23240099A JP4094179B2 JP 4094179 B2 JP4094179 B2 JP 4094179B2 JP 23240099 A JP23240099 A JP 23240099A JP 23240099 A JP23240099 A JP 23240099A JP 4094179 B2 JP4094179 B2 JP 4094179B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- mask
- semiconductor film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、絶縁ゲート型トランジスタ等の半導体素子からなる半導体回路を備えた半導体装置の構造およびその作製方法に関する。特に、有機樹脂を用いて形成されたＬＤＤ構造を有する半導体素子からなる半導体回路を備えた半導体装置の構造およびその作製方法に関する。本発明の半導体装置は、薄膜トランジスタ（ＴＦＴ）やＭＯＳトランジスタ等の素子だけでなく、これら絶縁ゲート型トランジスタで構成された半導体回路を有する表示装置やイメージセンサ等の電気光学装置をも含むものである。加えて、本発明の半導体装置は、これらの表示装置および電気光学装置を搭載した電子機器をも含むものである。
【０００２】
【従来の技術】
絶縁性を有する基板上に形成された薄膜トランジスタ（ＴＦＴ）により画素マトリクス回路および駆動回路を構成したアクティブマトリクス型液晶ディスプレイが注目を浴びている。液晶ディスプレイは０．５〜２０インチ程度のものまで表示ディスプレイとして利用されている。
【０００３】
現在、高精細な表示が可能な液晶ディスプレイを実現するために、ポリシリコンで代表される結晶性半導体膜を活性層とするＴＦＴが注目されている。しかしながら、結晶性半導体膜を活性層とするＴＦＴは、非晶質半導体膜を活性層とするＴＦＴと比較して動作速度や駆動能力が高い一方、個々のＴＦＴ特性のバラツキが大きいという問題があった。
【０００４】
このＴＦＴ特性のバラツキが生じる原因の一つとして活性層とゲート絶縁膜の界面が挙げられる。この界面が汚染されていると、ＴＦＴ特性に悪影響を与える。そのため、活性層と該活性層に接する絶縁膜との界面を清浄化することが重要である。
【０００５】
【発明が解決しようとする課題】
現在、ＴＦＴには高移動度が求められており、ＴＦＴの活性層としては、非晶質半導体膜よりも移動度の高い結晶性半導体膜を用いることが有力視されている。従来のＴＦＴの作製方法を以下に概略、簡単に説明する。
【０００６】
まず、絶縁基板上にゲート配線を形成し、その上にゲート絶縁膜とアモルファスシリコン膜を積層し、このアモルファスシリコン膜を加熱、またはレーザー光の照射等の結晶化処理を施してポリシリコン膜とする。次いで、このポリシリコン膜を所望の形状にパターニングして活性層を形成する。次いで、Ｐ型またはＮ型の導電性を付与する不純物をポリシリコン膜に選択的に導入してソース領域、ドレイン領域となる不純物領域を形成する。続いて、層間絶縁膜を堆積し、ソース領域、ドレイン領域上を露出させるコンタクトホールを形成した後、金属膜を形成し、これをパターニングして、ソース領域、ドレイン領域と接触する金属配線を形成する。こうして、ＴＦＴの作製工程を完了する。
【０００７】
このように従来では、非晶質半導体膜の成膜後、幾つかの工程（例えば、結晶化工程、パターニング工程）を施した後、絶縁膜を成膜しているため、非晶質半導体膜が大気にさらされていた。
【０００８】
特にクリーンルーム内の大気は、主に、清浄化のため一般的に使用されているＨＥＰＡフィルターからのボロン（ホウ素）を含んでおり、大気に活性層をさらすと活性層中に不定量混入する。従来では、大気に活性層を大気にさらして作製しており、ＳＩＭＳ分析を行った場合、ＴＦＴの活性層の界面（主表面側または裏面側）にボロンの濃度ピーク（図１４中の点線Ｂで示した）を有し、その最高値は１×１０18atoms ／ｃｍ3 以上であった。このようにボロンが活性層中に混入してしまうと、活性層中の不純物濃度の制御が困難となり、ＴＦＴのしきい値のばらつく原因となる。また、他のフィルターを用いた場合は高コストとなってしまうため適していない。
【０００９】
このように、従来では半導体膜の成膜後、半導体膜の表面が大気にさらされて、活性層となる半導体膜が大気中の不純物（ボロン、酸素、水分、ナトリウム等）により汚染されてしまっていた。また、ゲ─ト絶縁膜の成膜後、大気にさらされて汚染したゲート絶縁膜上に活性層となる半導体膜を成膜することにより半導体膜が大気中の不純物（ボロン、酸素、水分、ナトリウム等）により汚染されてしまっていた。こうして汚染した半導体膜を用いて半導体素子、例えばＴＦＴを作製すると、活性層、特にチャネル形成領域とゲート絶縁膜との界面特性が低下し、ＴＦＴの電気的特性のバラツキや低下を引き起こす原因となっていた。また、結晶化工程においても不純物（ボロン、酸素、水分、ナトリウム等）は半導体膜の結晶化を阻害していた。
【００１０】
本発明は、活性層、特にチャネル形成領域を構成する領域と絶縁膜との界面を良好なものとすることにより、ＴＦＴの特性を向上させるとともに均一な特性を有する半導体素子からなる半導体回路を備えた半導体装置およびその作製方法を提供するものである。
【００１１】
また、従来よりＬＤＤ領域を備えた薄膜トランジスタの構造が知られている。ＬＤＤ領域を備えた薄膜トランジスタの例としては、特公平３−３８７５５号公報および特開平７−２２６５１５号公報に記載されている。ＬＤＤ領域は、チャネル形成領域とドレイン領域との間に形成される電界の強度を緩和し、トランジスタのＯＦＦ電流の低減、劣化の防止の役割を果たしている。しかしながら、従来技術を用いたＬＤＤ構造の作製方法は複雑であり、多くの工程を必要としていた。
【００１２】
加えて、本発明は、再現性が高くトランジスタ特性の安定性を向上し生産性の高いＬＤＤ構造を備えた半導体素子からなる半導体回路を備えた半導体装置およびその作製方法を提供するものである。
【００１３】
【課題を解決するための手段】
上記目的を解決するため、本発明は、ゲート配線が形成された絶縁表面上に少なくともゲート絶縁膜と、半導体膜とを大気をふれさせずに形成し、次いで赤外光または紫外光（レーザー光）の照射による結晶化を行った後、不純物のドーピングを行い、ソース領域及びドレイン領域を形成することを一つの特徴としている。この不純物のドーピングは、半導体膜を覆う絶縁膜を介して行う。即ち、本願発明は、ボトムゲート構造（代表的には逆スタガ構造）のＴＦＴを形成するにあたって、同一チャンバー、またはマルチチャンバー装置、例えば図１３で示すようなシステムを用いて活性層となる半導体膜を大気にふれさせない点にある。この様な構成により活性層界面の汚染を防ぎ、安定且つ良好な電気特性を実現する。
【００１４】
本明細書で開示する発明の第１の構成は、
絶縁表面上にゲート配線と、
前記ゲート配線に接するゲート絶縁膜と、
前記ゲート絶縁膜上に接する活性層と、
前記活性層上に接する保護膜と、
前記保護膜に接し、３価または５価の不純物が添加された有機樹脂とを有し、
前記保護膜は、前記活性層を構成するソース領域、ドレイン領域、及び前記ソース領域とドレイン領域の間に形成されたチャネル形成領域の少なくとも一部を覆うことを特徴とする半導体素子からなる半導体回路を備えた半導体装置である。
【００１５】
上記構成において、前記３価または５価の不純物はリンまたはボロンであることを特徴としている。
【００１６】
上記構成において、前記有機樹脂は、光感光性を有していることを特徴としている。
【００１７】
上記構成において、前記有機樹脂は、遮光性を有していることを特徴としている。
【００１８】
上記構成において、前記保護膜は、半導体膜に赤外光または紫外光を照射することにより形成する工程を少なくとも経て形成されたことを特徴としている。
【００１９】
また、上記構成において、前記活性層は、前記保護膜を介して赤外光または紫外光を照射することにより半導体膜を結晶化する工程を少なくとも経て形成された結晶性半導体膜であることを特徴としている。
【００２０】
また、前記ゲート絶縁膜、前記半導体膜、及び前記保護膜は、順次大気にふれることなく積層形成する工程を少なくとも経て形成されたことを特徴としている。
【００２１】
上記各構成において、前記有機樹脂中の３価または５価の不純物の濃度が１×１０19atoms ／ｃｍ3 以上であることを特徴としている。
【００２２】
上記各構成において、前記ゲート絶縁膜と前記チャネル形成領域との界面、または前記保護膜と前記チャネル形成領域との界面における半導体膜中のボロンの濃度が３×１０17atoms ／ｃｍ3 以下であることを特徴としている。
【００２３】
また、上記各構成において、前記ゲート絶縁膜と前記チャネル形成領域との界面、または前記保護膜と前記チャネル形成領域との界面における半導体膜中の酸素の濃度が２×１０19atoms ／ｃｍ3 以下であることを特徴としている。
【００２４】
また、上記各構成において、前記ゲート絶縁膜と前記チャネル形成領域との界面、または前記保護膜と前記チャネル形成領域との界面における半導体膜中の炭素または窒素の濃度が５×１０18atoms ／ｃｍ3 以下であることを特徴としている。
【００２５】
また、上記各構成において、前記ゲート配線は、単層構造または積層構造であり、アルミニウム、タンタル、モリブデン、チタン、クロム、シリコンから選ばれた一種の元素、或いはＰ型またはＮ型の不純物が添加されたシリコンを主成分とする材料からなることを特徴としている。
【００２６】
また、上記各構成において、前記保護膜の膜厚は、５〜５０ｎｍであることを特徴としている。
【００２７】
なお、本明細書において「半導体膜」とは、代表的には非晶質を有する半導体膜であり、例えば非晶質半導体膜（非晶質珪素膜等）、微結晶を有する非晶質半導体膜、微結晶半導体膜を指し、これら半導体膜は、Ｓｉ膜、Ｇｅ膜、化合物半導体膜〔例えば、ＳｉX Ｇｅ 1-X（０＜Ｘ＜１）、代表的にはＸ＝０．３〜０．９５で示される非晶質シリコンゲルマニウム膜等〕）からなる膜である。この半導体膜は公知の技術、例えば減圧ＣＶＤ法、熱ＣＶＤ法、ＰＣＶＤ法、スパッタ法等を用いて成膜できる。
【００２８】
なお、本明細書において「結晶性半導体膜」とは、単結晶半導体膜、結晶粒界を含む半導体膜（多結晶半導体膜及び微結晶半導体膜を含む）を指し、全域に渡って非晶質状態である半導体（非晶質半導体膜）との区別を明確にしている。勿論、本明細書において「半導体膜」と記載されていれば、結晶性半導体膜以外に非晶質半導体膜も含まれることは言うまでもない。
【００２９】
また、本明細書において「半導体素子」とは、スイッチング素子やメモリ素子、例えば薄膜トランジスタ（ＴＦＴ）や薄膜ダイオード（ＴＦＤ）等を指している。
【００３０】
また、本発明は、保護膜上に、例えば光感光性有機材料、酸化珪素膜等をマスクとして用いることによって、ＬＤＤ領域を形成することを一つの特徴としている。また、このＬＤＤ構造を形成するために使用したマスクを遮光膜として、活性層、特にチャネル形成領域を光の劣化から保護するとともに、マスクの除去工程を省略することも特徴としている。加えて、ゲート配線と他の配線との交差部においては、マスクが絶縁膜として機能し、配線間容量を低減することができる。
【００３１】
また、本発明の半導体装置を作製する第１の作製方法の構成は、
ゲート配線が形成された絶縁表面上にゲート絶縁膜、半導体膜とを順次大気にふれることなく積層形成する工程と、
赤外光または紫外光を照射することにより前記半導体膜を結晶化して結晶性半導体膜を形成すると同時に酸化膜を形成する工程と、
前記結晶性半導体膜のチャネル形成領域となるべき領域をマスクで覆い、前記酸化膜を介して結晶性半導体膜のソース領域またはドレイン領域となるべき領域に３価または５価の不純物元素の添加を行う工程と、
を有する半導体素子からなる半導体回路を備えた半導体装置の作製方法である。
【００３２】
また、本発明の半導体装置を作製する第２の作製方法の構成は、
ゲート配線が形成された絶縁表面上にゲート絶縁膜、半導体膜、絶縁膜とを順次大気にふれることなく積層形成する工程と、
前記絶縁膜を介して赤外光または紫外光を照射することにより前記半導体膜を結晶化して結晶性半導体膜を得る工程と、
前記結晶性半導体膜のチャネル形成領域となるべき領域をマスクで覆い、前記絶縁膜を介して結晶性半導体膜のソース領域またはドレイン領域となるべき領域に３価または５価の不純物元素の添加を行う工程と、
を有する半導体素子からなる半導体回路を備えた半導体装置の作製方法である。
【００３３】
上記各作製方法の構成において、前記ゲート絶縁膜、前記半導体膜、及び前記保護膜は、互いに異なるチャンバーを用いて形成することを特徴としている。
【００３４】
上記各作製方法の構成において、前記ゲート絶縁膜、前記半導体膜、及び前記保護膜は、同一のチャンバーを用いて形成することを特徴としている。
【００３５】
上記各作製方法の構成において、前記ゲート絶縁膜及び前記保護膜は、第１のチャンバーを用いて形成し、前記半導体膜は、第２のチャンバーを用いて形成することを特徴としている。
【００３６】
上記各作製方法の構成において、前記半導体膜を成膜する前に被膜形成面上を、活性水素または水素化合物によって汚染物を減少させることを特徴としている。
【００３７】
上記各作製方法の構成において、前記ゲート絶縁膜を形成する前に窒化シリコン膜を形成する工程を有することを特徴としている。
【００３８】
上記各作製方法の構成において、前記ゲート絶縁膜の一部としてＢＣＢ（ベンゾシクロブテン）を含む積層膜を形成する工程を有することを特徴としている。
【００３９】
【発明の実施の形態】
本願発明の実施形態について以下に示す実施例でもって詳細な説明を行うこととする。
【００４０】
【実施例】
以下に本発明の実施例を説明するが、特にこれらの実施例に限定されないことは勿論である。
【００４１】
〔実施例１〕 本実施例では本願発明を用いて逆スタガ型ＴＦＴを作製する場合の例について説明する。なお、本実施例ではＮチャネル型ＴＦＴとＰチャネル型ＴＦＴで構成されたＣＭＯＳ回路を用いて説明を行う。
【００４２】
本発明の半導体装置およびその作製方法の実施形態を示す簡略断面図である図１〜図４を用いて簡略に説明する。
【００４３】
まず、基板１００を用意する。基板１００としては、ガラス基板、石英基板、結晶性ガラスなどの絶縁性基板、セラミック基板、ステンレス基板、金属（タンタル、タングステン、モリブデン等）基板、半導体基板、プラスチック基板（ポリエチレンテレフタレート基板）等を用いることができる。本実施例においては基板１００としてガラス基板（コーニング１７３７；歪点６６７℃）を用いた。
【００４４】
次に、基板１００上に下地膜１０１を形成する。下地膜１０１としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯX Ｎy ）、またはこれらの積層膜等を用いることができる。下地膜１０１としては、２００〜５００ｎｍの膜厚範囲で用いることができる。本実施例では、下地膜１０１として窒化珪素膜を３００ｎｍの膜厚で成膜し、ガラス基板からの汚染物質の拡散を防止した。なお、下地膜を設けなくとも本発明を実施することは可能であるが、ＴＦＴ特性を良好なものとするためには、下地膜を設けることが好ましい。
【００４５】
次いで、単層構造または積層構造を有するゲート配線１０２を形成する。（図１（Ａ））ゲート配線１０２としては、導電性材料または半導体材料、例えば、アルミニウム（Ａｌ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、クロム（Ｃｒ）、Ｐ型またはＮ型の不純物が添加されたシリコン（Ｓｉ）、シリサイド等を主成分とする層を少なくとも一層有する構造とする。本実施例では、ゲート配線１０２として、簡略化のため図示しないが窒化タンタル膜でタンタル膜を挟んだ積層構造とした。タンタルはシリコンと仕事関数が近いため、ＴＦＴのしきい値のシフトが少なく好ましい材料の一つである。ゲート配線１０２としては、１０〜１０００ｎｍ、好ましくは３０〜３００ｎｍの膜厚範囲で用いることができる。なお、ゲート配線を保護するために陽極酸化膜または酸化膜を形成する工程を加えてもよい。また、作製工程中、基板やゲート配線から不純物がゲート絶縁膜へ拡散するのを防ぐためにゲート配線及び基板を覆う絶縁膜を形成する工程を加えてもよい。
【００４６】
次に、ゲート絶縁膜１０３、半導体膜１０４、絶縁膜１０５を順次大気開放しないで積層形成する。この時、形成手段としてはプラズマＣＶＤ法、スパッタ法等のいずれの手段を用いてもよいが、大気にさらさないようにすることで、いずれの層の界面にも大気からの汚染物質が付着しないようにすることが重要である。本実施例では、ゲート絶縁膜の形成専用のチャンバーと、半導体膜の形成専用のチャンバーと、絶縁膜の形成専用のチャンバーとを備えたマルチチャンバー（図１３に示す装置）を用いて、高真空を保ったまま、各チャンバーを移動させることにより積層形成させる。
【００４７】
図１３に本実施例で示す装置（連続成膜システム）の上面から見た概要を示す。図１３において、１２〜１６が気密性を有するチャンバーである。各チャンバーには、真空排気ポンプ、不活性ガス導入系が配置されている。
【００４８】
１２、１３で示されるチャンバーは、試料（処理基板）１０をシステムに搬入するためのロードロック室である。１４は、ゲート絶縁膜（酸化窒化珪素膜）１０３を成膜するための第１のチャンバーである。１５は、半導体膜（非晶質珪素膜）１０４を成膜するための第２のチャンバーである。１６は、絶縁膜（酸化窒化珪素膜）１０５を成膜するための第３のチャンバーである。また、１１は、各チャンバーに対して共通に配置された試料の共通室である。
【００４９】
以下に動作の一例を示す。
【００５０】
最初、全てのチャンバーは、一度高真空状態に真空引きされた後、更に不活性ガス、ここでは窒素によりパージされている状態（常圧）とする。また、全てのゲートバルブを閉鎖した状態とする。
【００５１】
まず、処理基板は多数枚が収納されたカセット３４ごとロードロック室１３に搬入される。カセットの搬入後、図示しないロードロック室の扉を閉鎖する。この状態において、ゲート弁２３を開け、カセットから処理基板１０を１枚取り出し、ロボットアーム３１によって共通室１１に取り出す。この際、共通室において基板の位置合わせが行われる。
【００５２】
ここでゲート弁２３を閉鎖し、ついでゲート弁２４を開ける。そして第１のチャンバー１４へ処理基板１０を移送する。第１のチャンバー内では１５０℃〜３００℃の温度で成膜処理を行い、ゲート絶縁膜１０３を得る。なお、ゲート絶縁膜１０３としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯX Ｎy ）、またはこれらの積層膜等を１００〜４００ｎｍ（代表的には１５０〜２５０ｎｍ）の膜厚範囲で使用することができる。本実施例では単層の絶縁膜をゲート絶縁膜として採用しているが、二層または三層以上の積層構造としてもよい。
【００５３】
ゲート絶縁膜成膜終了後、処理基板１０はロボットアーム３１によって共通室に引き出され、第２のチャンバー１５に移送される。第２のチャンバー内では第１のチャンバーと同様に１５０℃〜３００℃の温度で成膜処理を行ない、半導体膜１０４を得る。また、半導体膜１０４としては、非晶質珪素膜、微結晶を有する非晶質半導体膜、微結晶半導体膜、非晶質ゲルマニウム膜、ＳｉX Ｇｅ 1-X（０＜Ｘ＜１）で示される非晶質シリコンゲルマニウム膜、またはこれらの積層膜を２０〜７０ｎｍ（代表的には４０〜５０ｎｍ）の膜厚範囲で用いることができる。
【００５４】
なお、半導体膜１０４の形成温度を３５０℃〜５００℃（代表的には、４５０℃）として、半導体膜の膜中における水素濃度を低減させる熱処理を省略する構成としてもよい。
【００５５】
また、形成温度を８０℃〜３００℃、好ましくは、１４０〜２００℃とし、水素で希釈したシランガス（ＳｉＨ4 ：Ｈ2 ＝１：１０〜１００）を反応ガスとし、ガス圧を０．１〜１０Ｔｏｒｒ、放電電力を１０〜３００ｍＷ／ｃｍ2 とすることで形成される微結晶半導体膜は、膜中における水素濃度が低いため、半導体膜として用いれば、水素濃度を低減させる熱処理を省略することができる。
【００５６】
半導体膜成膜終了後、処理基板１０はロボットアーム３１によって共通室に引き出され、第３のチャンバー１６に移送される。第３のチャンバー内では第１のチャンバーと同様に１５０℃〜３００℃の温度で成膜処理が行われ、絶縁膜を得る。絶縁膜１０５としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯX Ｎy で示される）、またはこれらの積層膜を５〜５０ｎｍ（代表的には１０〜２０ｎｍ）の膜厚範囲で用いることができる。この絶縁膜１０５は、大気に含まれる不純物による汚染から半導体膜１０４の表面を保護するために設けられている。また、絶縁膜１０５は、レジストとの密着性に優れているため、後にレジストを形成する上で好ましい。
【００５７】
このようにして三層が連続成膜された被処理基板はロボットアームによって、ロードロック室１２に移送され、カセット３３に収納される。
【００５８】
このように本実施例では、図１３に示す装置を用いて絶縁膜成膜時に生じる汚染（主に酸素による結晶化の阻害）を防ぐために互いに異なるチャンバーで積層形成した。なお、図１３に示した装置は一例にすぎないことは言うまでもない。
【００５９】
本実施例では、ゲート絶縁膜１０３として膜厚１２５ｎｍの窒化酸化珪素膜、半導体膜１０４として膜厚５０ｎｍの非晶質珪素膜、絶縁膜１０５として１５ｎｍの窒化酸化珪素膜を積層形成した。（図１（Ｂ））勿論、それぞれの膜厚は本実施例に限定されることはなく、実施者が適宜決定すればよい。また、同一チャンバーで反応ガスを入れ換えることにより積層形成する構成としてもよい。また、前記半導体膜を成膜する前には被膜形成面上を、活性水素または水素化合物によって汚染物を減少させる構成とすることが好ましい。
【００６０】
こうして図１（Ｂ）の状態が得られたら、半導体膜１０４に対して赤外光または紫外光の照射による結晶化（以下、レーザー結晶化と呼ぶ）を行う。結晶化技術として紫外光を用いる場合はエキシマレーザー光または紫外光ランプから発生する強光を用いればよく、赤外光を用いる場合は赤外線レーザー光または赤外線ランプから発生する強光を用いればよい。本実施例ではエキシマレーザー光を線状にビーム形成して照射した。なお、照射条件としては、パルス周波数が１５０Ｈｚ、オーバーラップ率は８０〜９８％、本実施例では９６％、レーザーエネルギー密度は１００〜５００mJ/cm2、好ましくは１５０〜２００mJ/cm2であり本実施例では１７５mJ/cm2とした。なお、レーザー結晶化の条件（レーザー光の波長、オーバーラップ率、照射強度、パルス幅、繰り返し周波数、照射時間等）は、絶縁膜１０５の膜厚、半導体膜１０４の膜厚、基板温度等を考慮して実施者が適宜決定すればよい。また、レーザー結晶化の条件によっては、半導体膜が溶融状態を経過して結晶化する場合や、半導体膜が溶融せずに固相状態、もしくは固相と液相の中間状態で結晶化する場合がある。また、レーザー光を一定速度で連続的に移動させてオーバーラップ率の±１０％の範囲でどこの領域でも一定とした。
【００６１】
この工程により半導体膜１０４は結晶化され、結晶性半導体膜（結晶を含む半導体膜）１０６に変化する。（図１（Ｃ））本実施例において結晶性半導体膜とは多結晶珪素膜である。この工程において、レーザー光の照射は絶縁膜１０５の上から行われるので半導体膜中に大気からの汚染物質が混入するおそれがない。即ち、半導体膜の界面の洗浄性を保ったまま、半導体膜の結晶化を行うことができる。
【００６２】
なお、図１（Ｃ）の工程後、しきい値制御をするために不純物の添加を行ない、チャネル形成領域となる領域に保護膜を介して不純物を添加する工程を加えてもよい。
【００６３】
次に裏面からの露光によって、ゲート配線の上方の絶縁膜１０５に接して膜厚１〜３μｍの第１のマスク（本実施例ではレジストマスク）１０９ａを形成した。（図１（Ｄ））マスクの材料としては、ポジ型またはネガ型の光感光性有機材料（例えばレジスト）、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯX Ｎy で示される）を用いることができる。裏面からの露光によるレジストの形成はマスクを必要としないため、製造マスク数を低減することができる。実際には、第１のマスクの幅が光の回り込みによって、わずかにゲート配線の幅より小さくなることがあるが、簡略化するため図示しない。
【００６４】
なお、本明細書では、基板面に垂直な面で基板１００を切断した場合、基板から遠ざかる方向を上方とし、基板に近づく方向を下方としている。
【００６５】
そして、この第１のマスク１０９ａを用い、絶縁膜１０５を介して第１の不純物の添加を行い、低濃度不純物領域（ｎ- 型領域）１１０を形成した。（図１（Ｅ））本実施例では、Ｎ型の導電性を付与する不純物としてリン元素を用い、１１０で示されるｎ- 型領域のリン濃度が、ＳＩＭＳ分析で１×１０15〜１×１０17atoms ／ｃｍ3 になるように調節した。このとき第１のマスクにリン元素が添加されリン元素を低濃度に含む第１のマスク１０９ｂとなる。
【００６６】
次いで、Ｎチャネル型ＴＦＴの第１のマスク１０９ｂを覆って形成した膜厚１〜３μｍの第２のマスク１１２を用い、保護膜１０８を介して第２の不純物の添加を行い、高濃度不純物領域（ｎ+ 型領域）２０１を形成した。（図２（Ａ））本実施例では、２０１で示されるｎ+ 型領域のリン濃度が、ＳＩＭＳ分析で１×１０20〜８×１０21atoms ／ｃｍ3 になるように調節した。Ｐチャネル型ＴＦＴにおける第１のマスク１０９ｃには高濃度にリン元素が添加された。同様に第１のマスクと比較して高濃度にリン元素が第２のマスク１１２に添加される。Ｎチャネル型ＴＦＴのチャネル形成領域側の第１のマスク１０９ｂを低濃度とすることにより誤ってチャネル形成領域にリンが添加されるのを防いでいる。また、本実施例では第２のマスク１１２の材料として、光感光性を有するポリイミド樹脂を用いた。
【００６７】
上記第１及び第２の不純物の添加工程によりＬＤＤ構造が形成される。第２のマスク１１２の形状により、ｎ- 型領域とｎ+ 型領域の境界が決定される。なお、Ｎチャネル型ＴＦＴにおいて、ｎ+ 型領域２０１はソース領域またはドレイン領域となり、ｎ- 型領域は低濃度不純物領域１１４となる。
【００６８】
また、上記第１及び第２の不純物の添加工程において、リンが添加された第１のマスク１０９ｂ、１０９ｃ及び第２のマスク１１２が黒色化した。また、第１のマスク及び第２のマスクをさらに黒色化させる工程を加えてもよい。
【００６９】
次にＮチャネル型ＴＦＴを第３のマスク１１５で覆い、保護膜１０８を介して第３の不純物の添加を行い、高濃度不純物領域（Ｐ型領域）２０２を形成した。（図２（Ｂ））本実施例では、Ｐ型の導電性を付与する不純物としてボロン元素を用い、ボロンのドーズ量は、Ｐ型領域のボロンイオンの濃度がｎ+ 型領域に添加されるリンイオンの濃度の１．３〜２倍程度になるようにする。Ｐチャネル型ＴＦＴにおける第１のマスク１０９ｄには高濃度にボロン元素が添加された。同様に第３のマスク１１５にもボロン元素が添加される。なお、第１〜第３のマスク、即ち、有機樹脂中には３価（本実施例ではボロン）または５価（本実施例ではリン）の不純物の濃度が１×１０19atoms ／ｃｍ3 以上含まれる。
【００７０】
Ｐチャネル型ＴＦＴにおいて、Ｐ型領域２０２はソース領域、またはドレイン領域となる。また、リンイオン、ボロンイオンが注入されなかった領域が後にキャリアの移動経路となる真性または実質的に真性なチャネル形成領域１１１となる。
【００７１】
なお、本明細書中で真性とは、シリコンのフェルミレベルを変化させうる不純物を一切含まない領域を指し、実質的に真性な領域とは、電子と正孔が完全に釣り合って導電型を相殺させた領域、即ち、しきい値制御が可能な濃度範囲（ＳＩＭＳ分析で１×１０15〜１×１０17atoms ／ｃｍ3 ）でＮ型またはＰ型を付与する不純物を含む領域、または意図的に逆導電型不純物を添加することにより導電型を相殺させた領域を示す。
【００７２】
上記第１〜３の不純物の添加は、イオン注入法、プラズマドーピング法、レーザードーピング法等の公知の手段を用いればよい。ただし、保護膜１０８を通り抜けて不純物イオンが活性層の所定の領域に所望の量添加されるようにドーピング条件、ドーズ量、加速電圧等を調節する。
【００７３】
また、上記第１〜第３の不純物の添加工程においては絶縁膜１０５の上から不純物の注入が行われるので、活性層中に大気からの汚染物質、特にボロンが混入するおそれがない。従って、活性層中の不純物の濃度を制御できるため、しきい値のバラツキを抑えることができる。
【００７４】
また、上記第１〜第３のマスクのパターンを実施者が適宜設定することにより所望の幅を有するｎ- 型領域、ｎ+ 型領域、Ｐ型領域、及びチャネル形成領域を得ることが比較的容易にできる。
【００７５】
こうして、ソース領域またはドレイン領域となる高濃度不純物領域２０１及び２０２、低濃度不純物領域１１４を形成した後、第３のマスク１１５のみを選択的に除去した。（図２（Ｃ））第３のマスクで用いる材料を第１及び第２のマスクの材料と異ならせることで、選択的に除去する工程としてもよい。このマスク除去工程において、絶縁膜１０５がエッチングストッパーとなる。また、このマスク除去工程においても絶縁膜が形成されているため結晶性半導体膜、特にチャネル形成領域１１１に汚染物質が混入しない。
【００７６】
次に、ソース領域およびドレイン領域における不純物の活性化効果、またはドーピング工程で損傷した活性層の結晶構造の回復効果を得るための公知の技術、例えば熱アニールまたはレーザーアニールを行う。
【００７７】
次に、同一マスク（図示しない第４のマスク）を用いて、結晶性珪素膜及び絶縁膜１０５にパターニングを施し、活性層（ｎ- 型領域１１４、ｎ+ 型領域１１３、Ｐ型領域１１６、及びチャネル形成領域１１１からなる）、保護膜１０８を形成した。（図２（Ｄ））この工程においても活性層のパターニングで使用したマスク（第４のマスク）のみを選択的に除去した。このように可能な限り、結晶性珪素膜を絶縁膜１０５で覆ったままの状態を維持して大気の汚染から保護した。加えて、活性層１０７の側面を保護するための絶縁膜の形成を行ってもよい。また、同一マスク（第４のマスク）を用いてゲート絶縁膜を選択的に除去してもよい。また、不純物領域の添加工程前に、パターニングをする構成としてもよい。
【００７８】
最後に、ポリイミド、ポリイミドアミド、ポリアミド、アクリル等の有機樹脂または酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯX Ｎy で示される）、またはこれらの積層膜からなる層間絶縁膜１１７を成膜し、ソース領域、ドレイン領域上を露出させるコンタクトホールを形成した後、金属膜を形成し、これをパターニングして、ソース領域、ドレイン領域と接触する金属配線１１８〜１２０を形成する。（図２（Ｅ））こうして、本発明の実施の形態におけるＮチャネル型ＴＦＴとＰチャネル型ＴＦＴで構成されたＣＭＯＳ回路の作製を完了する。
【００７９】
図１３に示した装置を用いることにより、ゲート絶縁膜と前記チャネル形成領域との界面、または前記保護膜と前記チャネル形成領域との界面における酸素の濃度を２×１０19atoms ／ｃｍ3 以下、炭素、窒素の濃度を５×１０18atoms ／ｃｍ3 以下とすることができた。
【００８０】
上記作製工程を用いた半導体素子からなる半導体回路を備えた半導体装置について、図３を用いてその構造の一例を説明する。なお、本発明にかかる半導体装置は、同一基板上に周辺駆動回路部と画素マトリクス回路部とを備えている。本実施例では図示を容易にするため、同一基板上に周辺駆動回路部の一部を構成するＣＭＯＳ回路と、画素マトリクス回路部の一部を構成する画素ＴＦＴ（Ｎチャネル型ＴＦＴ）とが示されている。
【００８１】
また、図４（Ａ）及び図４（Ｂ）は図３の上面図に相当する図であり、図４（Ａ）及び図４（Ｂ）において、太線Ａ−Ａ’で切断した部分が、図３の画素マトリクス回路の断面構造に相当し、太線Ｂ−Ｂ’で切断した部分が、図３のＣＭＯＳ回路の断面構造に相当する。また、図３及び図４に使われている符号は図１または図２と同一である。
【００８２】
図３において、いずれのＴＦＴ（薄膜トランジスタ）も基板１００上に設けられた下地膜１０１に形成される。ＣＭＯＳ回路のＰチャネル型ＴＦＴの場合には、下地膜上にゲート配線１０２が形成され、その上にゲート絶縁膜１０３が設けられている。ゲート絶縁膜上には、活性層としてＰ型領域１１６（ソース領域又はドレイン領域）とチャネル形成領域１１１とが形成される。なお、活性層は同形状を有する保護膜１０８で保護される。保護膜１０８の上を覆う第１の層間絶縁膜１１７にコンタクトホールが形成され、Ｐ型領域１１６に配線１１８、１１９が接続され、さらにその上に第２の層間絶縁膜１２３が形成され、配線１１８に引き出し配線１２４が接続されて、その上を覆って第３の層間絶縁膜１２７が形成される。なお、少なくともチャネル形成領域の上方の保護膜上に、遮光性を有する第１のマスク１０９ｄが形成され、チャネル形成領域を光の劣化から保護している。
【００８３】
一方、Ｎチャネル型のＴＦＴは、活性層としてｎ+ 型領域１１３（ソース領域又はドレイン領域）と、チャネル形成領域１１１と、前記ｎ+ 型領域とチャネル形成領域の間にｎ- 型領域１１４が形成される。ｎ+ 型領域１１３には配線１１９、１２０が形成され、さらに配線１２０には引き出し配線１２５が接続される。活性層以外の部分は、上記Ｐチャネル型ＴＦＴと概略同一構造である。なお、少なくともチャネル形成領域１１１の上方の保護膜上に遮光性を有する第１のマスク１０９ｂが形成され、ｎ- 型領域１１４の上方の保護膜上に、第２のマスク１１２が形成され、チャネル形成領域及びｎ- 型領域を光の劣化から保護している。
【００８４】
画素マトリクス回路に形成されたＮチャネル型ＴＦＴについては、第１の層間絶縁膜１１７を形成する部分まで、ＣＭＯＳ回路のＮチャネル型ＴＦＴと同一構造である。そして、ｎ+ 型領域１２９には配線１２１、１２２が接続され、その上に第２の層間絶縁膜１２３と、ブラックマスク１２６とが形成される。このブラックマスクは画素ＴＦＴを覆い、且つ配線１２２と補助容量を形成している。さらに、その上に第３の層間絶縁膜１２７が形成され、ＩＴＯ、ＳｎＯ2 等の透明導電膜からなる画素電極１２８が接続される。
【００８５】
本実施例の画素マトリクス回路において、ゲート配線１０２と配線１２１、１２２の間で生じる配線間容量が、第１または第２のマスクによって低減されたＴＦＴ構造となっている。なお、画素マトリクス回路に限らず、本実施例では、裏面露光によってレジストマスクを形成したため、ゲート配線の上方にはマスクが設けられており、他の配線との配線間容量を低減している。
【００８６】
本実施例では一例として透過型のＬＣＤを作製したが特に限定されない。例えば、画素電極の材料として反射性を有する金属材料を用い、画素電極のパターニングの変更、または幾つかの工程の追加／削除を適宜行えば反射型のＬＣＤを作製することが可能である。
【００８７】
なお、本実施例では、画素マトリクス回路の画素ＴＦＴのゲート配線をダブルゲート構造としているが、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチゲート構造としても構わない。また、開口率を向上させるためにシングルゲート構造としてもよい。
【００８８】
〔実施例２〕 本実施例は、実施例１とは異なる方法により結晶性珪素膜を得る例である。本実施例では、珪素の結晶化を助長する触媒元素を利用して、レーザービーム形状を長方形または正方形に成形し、一度の照射で数ｃｍ2 〜数百ｃｍ2 の領域に均一なレーザー結晶化処理により結晶性珪素膜を得る方法に関する。基本的な構成は実施例１とほぼ同様であるので、相違点のみに着目して説明する。
【００８９】
本実施例では、図１（Ｃ）の工程においてエキシマレーザー光を面状に加工して照射する。レーザー光を面状に加工する場合は数十ｃｍ2 程度（好ましくは１０ｃｍ2 以上）の面積を一括照射できる様にレーザー光を加工する必要がある。そして照射面全体を所望のレーザーエネルギー密度でアニールするためには、トータルエネルギーが５Ｊ以上、好ましくは１０Ｊ以上の出力のレーザー装置を用いる。
【００９０】
その場合、エネルギー密度は１００〜８００mJ/cm2とし、出力パルス幅は１００nsec以上、好ましくは２００nsec〜１msecとすることが好ましい。２００nsec〜１msecというパルス幅を実現するにはレーザー装置を複数台連結し、各レーザー装置の同期をずらすことで複数パルスの混合した状態を作れば良い。
【００９１】
本実施例の様な面状のビーム形状を有するレーザー光を照射することにより大面積に均一なレーザー照射を行うことが可能である。即ち、活性層の結晶性（結晶粒径や欠陥密度等を含む）が均質なものとなり、ＴＦＴ間の電気特性のばらつきを低減することができる。
【００９２】
なお、本実施例は実施例１との組み合わせが容易であり、その組み合わせ方は自由である。
【００９３】
〔実施例３〕 本実施例では実施例１と異なる構造のＴＦＴを作製した場合の例について図５を用いて説明する。また、図５の上面図は符号は異なるものの図４とほぼ同一である。
【００９４】
本実施例では基板５００としてガラス基板、下地膜５０１として酸化窒化シリコン（ＳｉＯｘＮｙで示される）、ゲート配線５０２としてタンタル膜を形成する。
【００９５】
次に、第１絶縁膜５０３として、ゲート電極を有する領域と有さない領域との凹凸を平坦にする有機材料、例えばＢＣＢ（ベンゾシクロブテン）膜を１００nm〜１μm （好ましくは５００〜８００nm）の厚さで形成する。この工程ではゲート配線５０２による段差を完全に平坦化する程度の膜厚が必要である。ＢＣＢ膜の平坦化効果は大きいので、さほど膜厚を厚くしなくても十分な平坦化が可能である。
【００９６】
第１絶縁膜５０３を形成したら、次に第２絶縁膜（窒化酸化シリコン膜）５０４、半導体膜（微結晶シリコン膜）、保護膜５０９となる絶縁膜（窒化酸化シリコン膜）を順次大気開放しないで積層形成する。微結晶シリコン膜は、形成温度を８０℃〜３００℃、好ましくは、１４０〜２００℃とし、水素で希釈したシランガス（ＳｉＨ4 ：Ｈ2 ＝１：１０〜１００）を反応ガスとし、ガス圧を０．１〜１０Ｔｏｒｒ、放電電力を１０〜３００ｍＷ／ｃｍ2 とすることで形成される。微結晶シリコン膜は、膜中における水素濃度が低いため、半導体膜として用いれば、水素濃度を低減させる熱処理を省略することができる。本実施例では、第２の絶縁膜の形成専用のチャンバーと、半導体膜の形成専用のチャンバーと、保護膜の形成専用のチャンバーとを用意し、高真空を保ったまま、各チャンバーを移動することにより連続的に成膜した。こうして連続成膜された絶縁膜及び半導体膜は平坦面上に形成されるため全て平坦である。
【００９７】
次に、保護膜の上からエキシマレーザー光を照射することによって、半導体膜が結晶を含む半導体膜（多結晶シリコン膜）に変化する。このレーザー結晶化工程の条件は実施例１と同様で良い。この時、半導体膜が平坦であるので結晶粒径の均一な多結晶シリコン膜が得られる。また、レーザー光の照射に代えて強光の照射、例えばＲＴＡ、ＲＴＰを用いてもよい。
【００９８】
以上の様に、第１絶縁膜５０３として平坦化に有利なＢＣＢ膜を用いることで平坦面を有する半導体膜を得ることができる。そのため、半導体膜の全域に渡って均一な結晶性を確保することができる。
【００９９】
以降の工程は実施例１に従えば図５で得られる半導体装置が完成する。
【０１００】
図５においては、いずれのＴＦＴ（薄膜トランジスタ）も基板５００上に設けられた下地膜５０１に形成される。ＣＭＯＳ回路のＰチャネル型ＴＦＴの場合には、下地膜上にゲート配線５０２が形成され、その上にＢＣＢからなる第１絶縁膜５０３、第２絶縁膜５０４が設けられている。第２絶縁膜上には、活性層としてＰ型領域５０８（ソース領域又はドレイン領域）とチャネル形成領域５０５とが形成される。なお、活性層は同形状を有する保護膜５０９で保護される。保護膜５０９の上を覆う第１の層間絶縁膜５１０にコンタクトホールが形成され、Ｐ型領域５０８に配線５１１、５１２が接続され、さらにその上に第２の層間絶縁膜５１６が形成され、配線５１１に引き出し配線５１７が接続されて、その上を覆って第３の層間絶縁膜５２０が形成される。なお、少なくともチャネル形成領域の上方の保護膜上に、遮光性を有する第１のマスクが形成され、チャネル形成領域を光の劣化から保護している。
【０１０１】
一方、Ｎチャネル型のＴＦＴは、活性層としてｎ+ 型領域５０７（ソース領域又はドレイン領域）と、チャネル形成領域５０５と、前記ｎ+ 型領域とチャネル形成領域の間にｎ- 型領域５０６が形成される。ｎ+ 型領域５０７には配線５１２、５１３が形成され、さらに配線５１３には引き出し配線５１８が接続される。活性層以外の部分は、上記Ｐチャネル型ＴＦＴと概略同一構造である。なお、少なくともチャネル形成領域５０５の上方の保護膜上に、遮光性を有する第１のマスクが形成され、ｎ- 型領域５０６の上方の保護膜上に、第２のマスクが形成され、チャネル形成領域およびｎ- 型領域を光の劣化から保護している。
【０１０２】
画素マトリクス回路に形成されたＮチャネル型ＴＦＴについては、第１の層間絶縁膜５１０を形成する部分まで、ＣＭＯＳ回路のＮチャネル型ＴＦＴと同一構造である。そして、ｎ+ 型領域５０７には配線５１４、５１５が接続され、その上に第２の層間絶縁膜５１６と、ブラックマスク５１９とが形成される。このブラックマスクは画素ＴＦＴを覆い、且つ配線５１５と補助容量を形成している。さらに、その上に第３の層間絶縁膜５２０が形成され、ＩＴＯ等の透明導電膜からなる画素電極５２１が接続される。
【０１０３】
本実施例の画素マトリクス回路において、ゲート配線５０２と配線５１４、５１５の間で生じる配線間容量が、第１または第２のマスクによって低減されたＴＦＴ構造となっている。なお、画素マトリクス回路に限らず、本実施例では、裏面露光によってレジストマスクを形成したため、ゲート配線の上方にはマスクが設けられており、他の配線との配線間容量を低減している。
【０１０４】
本実施例を実施して作製されたＴＦＴは、よりばらつきの少ない電気特性を示す。また、本実施例を実施例１、実施例２と組み合わせることは可能である。
【０１０５】
〔実施例４〕 本実施例では実施例１と異なる構造のＴＦＴを作製した場合の例について図６を用いて説明する。なお、ＣＭＯＳ回路における構成は実施例１とほぼ同一であるので、相違点のみに着目して説明する。また、図６に使われている符号は図１または図２と同一である。また、図６の上面図は図４に相当する。
【０１０６】
本実施例は、基板１００としてガラス基板、下地膜１０１として酸化窒化珪素膜（ＳｉＯｘＮｙで示される）、ゲート配線１０２を形成する工程までは、実施例１と同一である。
【０１０７】
次いで、本実施例では、画素マトリクス回路において、選択的に第１絶縁膜１３２を形成する。
【０１０８】
その後、実施例１と同様に第２絶縁膜（実施例１ではゲート絶縁膜に相当する）１０３、半導体膜１０４、絶縁膜１０５を順次大気開放しないで積層形成する。本実施例では、同一チャンバー内で高真空を保ったまま、第２絶縁膜１０３として膜厚１０〜１００ｎｍの窒化酸化珪素膜、半導体膜１０４として膜厚５０ｎｍの非晶質珪素膜、絶縁膜１０５として１５ｎｍの窒化酸化珪素膜をプラズマＣＶＤ法を用いて連続的に積層形成した。勿論、それぞれの膜厚は本実施例に限定されることはなく、実施者が適宜決定すればよい。本実施例では、画素マトリクス回路において、ゲート絶縁膜（第１絶縁膜１３２及び第２絶縁膜１０３）の総膜厚が１００〜３００ｎｍになるように形成した。
【０１０９】
また、本実施例のように同一チャンバー内で連続成膜を行う場合には、半導体膜を成膜する前に被膜形成面上を、活性水素または水素化合物によって汚染物、特に酸素を減少させる。半導体膜中に含まれる酸素は結晶化を阻害する。ここでは、ＮＨ3 、Ｈ2 、Ａｒ、Ｈｅ等の反応ガスを用いたプラズマ処理により生じる活性水素または水素化合物によって、チャンバー内壁及び電極に付着している酸素をＯＨ基にして脱ガスを行ない、前記半導体膜の成膜での酸素の混入を防いだ。さらに、同一チャンバー内で高真空を保ったまま、各膜の成膜温度を同一（±５０℃）、同一圧力（±２０％）とすることが好ましい。
【０１１０】
以降の工程は実施例１に従えば図６で得られる半導体装置が完成する。
【０１１１】
図６においては、ＣＭＯＳ回路における構成は実施例１の図３とほぼ同一であるので省略する。画素マトリクス回路に形成されたＮチャネル型ＴＦＴについては、ゲート絶縁膜が二層構造（第１絶縁膜１３２と第２絶縁膜１０３）となっている部分以外は、実施例１の図３とほぼ同一である。このように選択的にゲート絶縁膜の膜厚を厚くすることで、高耐圧が要求される回路（画素マトリクス回路、バッファ回路等）においての信頼性を向上させた。
【０１１２】
また、本実施例は実施例１と同様に画素マトリクス回路において、ゲート配線１０２と配線１２１、１２２の間で生じる配線間容量が、第１または第２のマスクによって低減されたＴＦＴ構造となっている。なお、画素マトリクス回路に限らず、本実施例では、裏面露光によってレジストマスクを形成したため、ゲート配線の上方にはマスクが設けられており、他の配線との配線間容量を低減している。
【０１１３】
本実施例を実施して作製されたＴＦＴは、よりばらつきの少ない電気特性を示す。また、本実施例を実施例１乃至３のいずれか一と組み合わせることは可能である。
【０１１４】
〔実施例５〕 本実施例では実施例１と異なる構造のＴＦＴを作製した場合の例について図７を用いて説明する。なお、ＣＭＯＳ回路における構成の相違点はゲート絶縁膜が二層構造である点のみで、実施例１とほぼ同一である。また、図７に使われている符号は図１または図２と同一である。また、図７の上面図は図４に相当する。
【０１１５】
本実施例は、基板１００としてガラス基板、下地膜１０１として酸化窒化珪素膜（ＳｉＯｘＮｙで示される）、ゲート配線１０２を形成する工程までは、実施例１と同一である。
【０１１６】
次いで、本実施例では、窒化珪素膜からなる第１絶縁膜１３３を全面に形成した後、画素マトリクス回路において、選択的に第２絶縁膜１３４を形成する。
【０１１７】
その後、実施例１と同様に第３絶縁膜（実施例１ではゲート絶縁膜に相当する）１０３、半導体膜、絶縁膜を順次大気開放しないで積層形成する。本実施例では、図１３に示した装置を用いて、第３絶縁膜１０３として膜厚１０〜１００ｎｍの窒化酸化珪素膜、半導体膜として膜厚５０ｎｍの非晶質珪素膜、絶縁膜として１５ｎｍの窒化酸化珪素膜を積層形成した。勿論、それぞれの膜厚は本実施例に限定されることはなく、実施者が適宜決定すればよい。本実施例では、画素マトリクス回路において、ゲート絶縁膜（第１絶縁膜１３３、第２絶縁膜１３４及び第３絶縁膜１０３）の総膜厚が１００〜３００ｎｍになるように形成した。
【０１１８】
以降の工程は実施例１に従えば図７で得られる半導体装置が完成する。
【０１１９】
図７においては、ゲート絶縁膜が二層構造（第１絶縁膜１３３と第３絶縁膜１０３）となっている部分以外、ＣＭＯＳ回路における構成は実施例１の図３とほぼ同一であるので省略する。画素マトリクス回路に形成されたＮチャネル型ＴＦＴについては、ゲート絶縁膜が三層構造（第１絶縁膜１３３と第２絶縁膜１３４と第３絶縁膜１０３）となっている部分以外は、実施例１の図３とほぼ同一である。このように選択的にゲート絶縁膜の膜厚を厚くすることで、高耐圧が要求される回路（画素マトリクス回路、バッファ回路等）においての信頼性を向上させた。
【０１２０】
また、本実施例は実施例１と同様に画素マトリクス回路において、ゲート配線１０２と配線１２１、１２２の間で生じる配線間容量が、第１または第２のマスクによって低減されたＴＦＴ構造となっている。なお、画素マトリクス回路に限らず、本実施例では、裏面露光によってレジストマスクを形成したため、ゲート配線の上方にはマスクが設けられており、他の配線との配線間容量を低減している。
【０１２１】
本実施例を実施して作製されたＴＦＴは、よりばらつきの少ない電気特性を示す。また、本実施例を実施例１乃至３のいずれか一と組み合わせることは可能である。
【０１２２】
〔実施例６〕 本実施例では実施例１と異なるＬＤＤ構造のＴＦＴを作製した場合の例について図８、図９を用いて説明する。なお、本実施例は、実施例１とは図１（Ｃ）の工程までは同一であり、図１（Ｃ）に相当する図を図８（Ａ）に示した。また、図８、図９に使われている符号は図１または図３と同一である。また、図９の上面図は符号は異なるものの図４とほぼ同一である。
【０１２３】
本実施例は、図８（Ｃ）に示すように、ゲート配線の上方に低濃度不純物領域（ｎ- 領域）６１４を形成することを特徴の一つとしている。
【０１２４】
本実施例は、図８（Ａ）の状態までの工程は、実施例１と同じであるため、省略する。
【０１２５】
次に、実施例１と同様に、裏面からの露光によりゲート配線と形状がほぼ同一な第１のマスク６０９を形成した後、不純物を添加して高濃度不純物領域（ｎ+ 領域）６１０を形成する。第１のマスク６０９にもリン元素が添加される。
（図８（Ｂ））
【０１２６】
次いで、第１のマスク６０９をパターニング加工または除去後、ゲート配線よりも幅の小さい第２のマスク６１２ａを形成した後、不純物を添加して低濃度不純物領域（ｎ- 領域）６１４を形成する。本実施例では、通常のパターニング方法を用いてゲート配線よりも幅の小さい第２のマスク６１２ａを形成した。このようにして、ＬＤＤ構造を形成する。同様に第２のマスクにもリン元素が添加される。（図８（Ｃ））
【０１２７】
第１のマスク６０８又は第２のマスク６１２ａを形成する方法としては、通常のパターニング方法によるレジストマスク形成方法または、裏面からの光を故意にゲート配線の上方に回り込ませるレジストマスク形成方法を用いることができる。
【０１２８】
次いで、Ｎチャネル型ＴＦＴを第３のマスク６１５で覆い、絶縁膜１０５を介して第３の不純物の添加を行い、高濃度不純物領域（Ｐ型領域）６１７を形成した。（図８（Ｄ））本実施例では、Ｐ型の導電性を付与する不純物としてボロン元素を用い、ボロンのドーズ量は、Ｐ型領域のボロンイオンの濃度がｎ+ 型領域に添加されるリンイオンの濃度の１．３〜２倍程度になるようにする。この時、ボロンイオンが添加され、第２のマスク６１２ｂ中にリン元素とボロン元素を含む。また、同様に第３のマスクにもボロン元素が添加される。
【０１２９】
また、実施例１と同様に上記第１〜第３の不純物の添加工程においては絶縁膜１０５の上から不純物の注入が行われるので、活性層中に大気からの汚染物質、特にボロンが混入するおそれがない。従って、活性層中の不純物の濃度を制御できるため、しきい値のバラツキを抑えることができる。
【０１３０】
また、上記第１〜第３のマスクのパターンを実施者が適宜設定することにより所望の幅を有するｎ- 型領域、ｎ+ 型領域、Ｐ型領域、及びチャネル形成領域を得ることが比較的容易にできる。
【０１３１】
なお、裏面からの露光によるレジストマスクの形成方法を用いて第１のマスク６０９及び第２のマスク６１２ａを形成した場合は、セルフアラインでＬＤＤ構造が製造でき、製造マスク数を低減することができるため好ましい。
【０１３２】
こうして、低濃度不純物領域６１４がゲート配線１０２の上方にオーバーラップしているＬＤＤ構造を得た後、第３のマスクのみを除去し、所望の形状にパターニングした。６１３で示した領域はｎ+ 型領域、６１６で示した領域（図８（Ｅ））
【０１３３】
以降の工程は実施例１に従えば図９で得られる半導体装置が完成する。
【０１３４】
図９においては、低濃度不純物領域をゲート配線の上方にオーバーラップさせて形成した活性層の部分以外、実施例１の図３とほぼ同一であるので省略する。
【０１３５】
本実施例を実施して作製されたＴＦＴは、よりばらつきの少ない電気特性を示す。また、本実施例を実施例１乃至５のいずれか一と組み合わせることは可能である。
【０１３６】
〔実施例７〕 図１０で示すように、本実施例では、実施例１とは異なる方法により保護膜を形成した例を示す。
【０１３７】
図１０（Ａ）に示した工程は、実施例１の図１（Ａ）に相当している。本実施例と実施例１の異なる点は、図１０（Ｂ）に示すようにゲート絶縁膜１０３及び半導体膜１０４を連続成膜した後、大気、酸素、または酸化性雰囲気下でのレーザー結晶化工程において、結晶性半導体膜を形成すると同時に表面に酸化膜を形成する点である。また、図１０（Ｂ）の工程において、前記半導体膜を成膜する前に被膜形成面上を、活性水素または水素化合物によって汚染物を減少させる構成としてもよい。
【０１３８】
図１０（Ｃ）で示したように大気、酸素、または酸化性雰囲気中で上記レーザー条件により形成された酸化膜１０５を保護膜として用いる。レーザー照射条件は、パルス周波数が１５０Ｈｚ、オーバーラップ率は８０〜９８％、本実施例では９６％、レーザーエネルギー密度は１００〜５００mJ/cm2、好ましくは２８０〜３８０mJ/cm2であり本実施例では３５０mJ/cm2とした。なお、レーザー結晶化の条件（レーザー光の波長、オーバーラップ率、照射強度、パルス幅、繰り返し周波数、照射時間等）は、半導体膜１０４の膜厚、基板温度等を考慮して実施者が適宜決定すればよい。また、この酸化膜はマスク形成の際の下地膜に適している。
【０１３９】
以降の工程は実施例１に従えば半導体装置が完成する。また、本実施例を実施例１乃至６のいずれか一と組み合わせることは可能である。
【０１４０】
〔実施例８〕 本実施例では、実施例１と異なる装置を用いて半導体装置を作製した例である。
【０１４１】
本実施例では、ゲート絶縁膜及び絶縁膜の形成専用の第１のチャンバーと、半導体膜の形成専用の第２のチャンバーとを備えた装置を用いて、高真空を保ったまま、各チャンバーを移動させることにより積層形成させる。
【０１４２】
本実施例は、基板としてガラス基板、下地膜として酸化窒化珪素膜（ＳｉＯｘＮｙで示される）、ゲート配線を形成する工程までは、実施例１と同一である。次いで、三層（ゲート絶縁膜／半導体膜／絶縁膜）を積層形成する。
【０１４３】
まず、第１のチャンバーで窒化酸化シリコン膜からなるゲート絶縁膜を成膜した後、第２のチャンバーで半導体膜を成膜する。そして、再び第１のチャンバーでゲート絶縁膜より薄い窒化酸化シリコン膜からなる絶縁膜（保護膜）を形成した。なお、本実施例においては前記半導体膜を成膜する前に被膜形成面上を、活性水素または水素化合物によって汚染物を減少させた。以降の工程は実施例１に従えば半導体装置が完成する。このような装置を用いることで、図１３で示した装置と比較してチャンバーが少なく、装置設備コストが低価格ですむため、生産性を向上させることができた。
【０１４４】
また、本実施例を実施例１乃至７のいずれか一と組み合わせることは可能である。
【０１４５】
〔実施例９〕 本実施例では、実施例１とは異なるマスクを用いて半導体装置を作製した例である。基本的な構成は実施例１とほぼ同様であるので、相違点のみに着目して説明する。
【０１４６】
実施例１では、リン元素を添加する際、同じマスクを用いたためＰチャネル型ＴＦＴのソース領域及びドレイン領域にも添加する構成としたが、本実施例では、リン元素の添加工程と、ボロン元素の添加工程を別々のマスクを用いて行った。即ち、リン元素の添加工程の際、Ｐチャネル型ＴＦＴをマスクで覆った。このため、実施例１のようにｎ+ 型領域に添加されるリンイオンの濃度の１．３〜２倍程度になるようなボロンのドーズ量を添加する必要はなく、制御性よくＰチャネル型ＴＦＴを作製することができた。
【０１４７】
また、本実施例を実施例１乃至８のいずれか一と組み合わせることは可能である。
【０１４８】
〔実施例１０〕 本実施例では、本願発明によって作製された液晶表示装置の例を図１１に示す。画素ＴＦＴ（画素スイッチング素子）の作製方法やセル組工程は公知の手段を用いれば良いので詳細な説明は省略する。
【０１４９】
図１１において８００は絶縁表面を有する基板（酸化シリコン膜を設けたガラス基板）、８０１は画素マトリクス回路、８０２は走査線駆動回路、８０３は信号線駆動回路、８３０は対向基板、８１０はＦＰＣ（フレキシブルプリントサーキット）、８２０はロジック回路である。ロジック回路８２０としては、Ｄ／Ａコンバータ、γ補正回路、信号分割回路などの従来ＩＣで代用していた様な処理を行う回路を形成することができる。勿論、基板上にＩＣチップを設けて、ＩＣチップ上で信号処理を行うことも可能である。
【０１５０】
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリクス型の表示装置であればＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミックス）表示装置に本願発明を適用することも可能であることは言うまでもない。
【０１５１】
また、本願発明を用いて作製できる液晶表示装置は透過型か反射型かは問わない。どちらを選択するのも実施者の自由である。この様に本願発明はあらゆるアクティブマトリクス型の電気光学装置（半導体装置）に対して適用することが可能である。
【０１５２】
なお、本実施例に示した半導体装置を作製するにあたって、実施例１〜実施例９のどの構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。
【０１５３】
〔実施例１１〕 本願発明は従来のＩＣ技術全般に適用することが可能である。即ち、現在市場に流通している全ての半導体回路に適用できる。例えば、ワンチップ上に集積化されたＲＩＳＣプロセッサ、ＡＳＩＣプロセッサ等のマイクロプロセッサに適用しても良いし、液晶用ドライバー回路（Ｄ／Ａコンバータ、γ補正回路、信号分割回路等）に代表される信号処理回路や携帯機器（携帯電話、ＰＨＳ、モバイルコンピュータ）用の高周波回路に適用しても良い。
【０１５４】
また、マイクロプロセッサ等の半導体回路は様々な電子機器に搭載されて中枢回路として機能する。代表的な電子機器としてはパーソナルコンピュータ、携帯型情報端末機器、その他あらゆる家電製品が挙げられる。また、車両（自動車や電車等）の制御用コンピュータなども挙げられる。本願発明はその様な半導体装置に対しても適用可能である。
【０１５５】
なお、本実施例に示した半導体装置を作製するにあたって、実施例１〜実施例９のどの構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。
【０１５６】
〔実施例１２〕
本願発明を実施して形成されたＣＭＯＳ回路や画素マトリクス回路は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示媒体として組み込んだ電子機器全てに本願発明を実施できる。
【０１５７】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１２に示す。
【０１５８】
図１２（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本願発明を画像入力部２００２、表示装置２００３やその他の信号制御回路に適用することができる。
【０１５９】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示装置２１０２、音声入力部２１０３やその他の信号制御回路に適用することができる。
【０１６０】
図１２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は表示装置２２０５やその他の信号制御回路に適用できる。
【０１６１】
図１２（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示装置２３０２、アーム部２３０３で構成される。本発明は表示装置２３０２やその他の信号制御回路に適用することができる。
【０１６２】
図１２（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示装置２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示装置２４０２やその他の信号制御回路に適用することができる。
【０１６３】
図１２（Ｆ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本願発明を表示装置２５０２やその他の信号制御回路に適用することができる。
【０１６４】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１０のどのような組み合わせからなる構成を用いても実現することができる。
【０１６５】
〔実施例１３〕
本願発明を実施して形成されたＣＭＯＳ回路や画素マトリクス回路は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ等）に用いることができる。即ち、それら電気光学装置を表示媒体として組み込んだ電子機器全てに本願発明を実施できる。
【０１６６】
その様な電子機器としては、プロジェクター（リア型またはフロント型）が挙げられる。それらの一例を図１５に示す。
【０１６７】
図１５（Ａ）はフロント型プロジェクターであり、表示装置２６０１、スクリーン２６０２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１６８】
図１５（Ｂ）はリア型プロジェクターであり、本体２７０１、表示装置２７０２、ミラー２７０３、スクリーン２７０４で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１６９】
なお、図１５（Ｃ）は、図１５（Ａ）及び図１５（Ｂ）中における表示装置２６０１、２７０２の構造の一例を示した図である。表示装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１５（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１７０】
また、図１５（Ｄ）は、図１５（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１５（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１７１】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１０のどのような組み合わせからなる構成を用いても実現することができる。
【０１７２】
【発明の効果】
図１３で示す装置を用いて本願発明を実施することで、ＴＦＴの活性層の界面（主表面側または裏面側）を一度も大気に触れされる事なく工程が終了するため、極めて清浄な界面を実現することができる。
【０１７３】
この様な構成により、特にＴＦＴの電気特性を左右する活性層とゲート絶縁膜との界面を清浄なものとすることができるので、ばらつきが少なく、且つ、良好な電気特性を示すＴＦＴが実現される。
【０１７４】
また、大気に含まれる汚染物、特にボロンの混入を保護膜で防ぎ、この保護膜を介して導電性を付与する不純物を添加するため、正確なしきい値制御を実現することができる。従来では、ＳＩＭＳ分析を行った場合、ＴＦＴの活性層（チャネル形成領域）の界面（主表面側または裏面側）にボロンの濃度ピーク（図１４中の点線Ｂで示した）を有し、そのピーク値は１×１０18atoms ／ｃｍ3 以上であったが、本発明を利用して作製したＴＦＴの活性層（チャネル形成領域）の界面（主表面側または裏面側）にはボロンの濃度ピークはなく、ほぼ均一な濃度プロファイル（図１４中の点線Ａ）を示し、ボロンの濃度の最高値は３×１０17atoms ／ｃｍ3 以下、好ましくは１×１０17atoms ／ｃｍ3 以下にすることが実現できる。また、活性層（チャネル形成領域）中の酸素の濃度は２×１０19atoms ／ｃｍ3 以下、炭素の濃度は５×１０18atoms ／ｃｍ3 以下、窒素の濃度は５×１０18atoms ／ｃｍ3 以下とすることが実現できる。また、活性層（チャネル形成領域）中のナトリウムの濃度は３×１０16atoms ／ｃｍ3 以下とすることが実現できる。
【０１７５】
この時、ＴＦＴの代表的なパラメータであるしきい値電圧はＮチャネル型ＴＦＴで−０．５〜２Ｖ、Ｐチャネル型ＴＦＴで０．５〜−２Ｖを実現できる。また、サブスレッショルド係数（Ｓ値）は０．１〜０．３Ｖ／ｄｅｃａｄｅを実現できる。
【０１７６】
また、上記実施例に示したように、再現性が高くＴＦＴの安定性を向上し、生産性の高いＬＤＤ構造を備えたＴＦＴを得ることができる。本発明を利用することにより、ＬＤＤ構造を形成するために使用されたマスクをそのまま遮光膜として用い、活性層、特にチャネル形成領域を光の劣化から保護して信頼性を向上することが実現できる。また、マスクの除去工程を省略することで、短時間でのＴＦＴの製造を可能とした。加えて、ゲート配線と他の配線との交差部においては、マスクが絶縁膜として機能するため、配線間容量を低減してＴＦＴの電気特性を向上することが実現できる。
【図面の簡単な説明】
【図１】 ＴＦＴの作製工程を示す図（実施例１）。
【図２】 ＴＦＴの作製工程を示す図（実施例１）。
【図３】 半導体装置の構造の一例を示す断面図（実施例１）。
【図４】 画素マトリクス回路及びＣＭＯＳ回路の上面図（実施例１）。
【図５】 半導体装置の構造の一例を示す断面図（実施例３）。
【図６】 半導体装置の構造の一例を示す断面図（実施例４）。
【図７】 半導体装置の構造の一例を示す断面図（実施例５）。
【図８】 ＴＦＴの作製工程を示す図（実施例６）。
【図９】 半導体装置の構造の一例を示す断面図（実施例６）。
【図１０】 ＴＦＴの作製工程を示す図（実施例７）。
【図１１】 半導体装置（液晶表示装置）の構成を示す図（実施例１０）。
【図１２】 半導体装置（電子機器）の例を示す図（実施例１２）。
【図１３】 成膜装置の一例を示す図（実施例１）。
【図１４】 ＳＩＭＳ分析によるＢ濃度プロファイルを示す図（従来例と本発明との比較例）。
【図１５】 半導体装置（電子機器）の例を示す図（実施例１３）。
【符号の説明】
１００ 基板
１０１ 下地膜
１０２ ゲート配線
１０３ ゲート絶縁膜
１０４ 半導体膜
１０５ 絶縁膜
１０６ 結晶性半導体膜
１０７ 活性層
１０８ 保護膜
１０９ 第１のマスク
１１０、１１４ ｎ- 領域（低濃度不純物領域）
１１１ チャネル形成領域
１１２ 第２のマスク
１１３ ｎ+ 領域（高濃度不純物領域）
１１５ 第３のマスク
１１６ Ｐ型領域（高濃度不純物領域）
１１７ 第１の層間絶縁膜
１１８〜１２０ 配線
【発明が属する技術分野】
本発明は、絶縁ゲート型トランジスタ等の半導体素子からなる半導体回路を備えた半導体装置の構造およびその作製方法に関する。特に、有機樹脂を用いて形成されたＬＤＤ構造を有する半導体素子からなる半導体回路を備えた半導体装置の構造およびその作製方法に関する。本発明の半導体装置は、薄膜トランジスタ（ＴＦＴ）やＭＯＳトランジスタ等の素子だけでなく、これら絶縁ゲート型トランジスタで構成された半導体回路を有する表示装置やイメージセンサ等の電気光学装置をも含むものである。加えて、本発明の半導体装置は、これらの表示装置および電気光学装置を搭載した電子機器をも含むものである。
【０００２】
【従来の技術】
絶縁性を有する基板上に形成された薄膜トランジスタ（ＴＦＴ）により画素マトリクス回路および駆動回路を構成したアクティブマトリクス型液晶ディスプレイが注目を浴びている。液晶ディスプレイは０．５〜２０インチ程度のものまで表示ディスプレイとして利用されている。
【０００３】
現在、高精細な表示が可能な液晶ディスプレイを実現するために、ポリシリコンで代表される結晶性半導体膜を活性層とするＴＦＴが注目されている。しかしながら、結晶性半導体膜を活性層とするＴＦＴは、非晶質半導体膜を活性層とするＴＦＴと比較して動作速度や駆動能力が高い一方、個々のＴＦＴ特性のバラツキが大きいという問題があった。
【０００４】
このＴＦＴ特性のバラツキが生じる原因の一つとして活性層とゲート絶縁膜の界面が挙げられる。この界面が汚染されていると、ＴＦＴ特性に悪影響を与える。そのため、活性層と該活性層に接する絶縁膜との界面を清浄化することが重要である。
【０００５】
【発明が解決しようとする課題】
現在、ＴＦＴには高移動度が求められており、ＴＦＴの活性層としては、非晶質半導体膜よりも移動度の高い結晶性半導体膜を用いることが有力視されている。従来のＴＦＴの作製方法を以下に概略、簡単に説明する。
【０００６】
まず、絶縁基板上にゲート配線を形成し、その上にゲート絶縁膜とアモルファスシリコン膜を積層し、このアモルファスシリコン膜を加熱、またはレーザー光の照射等の結晶化処理を施してポリシリコン膜とする。次いで、このポリシリコン膜を所望の形状にパターニングして活性層を形成する。次いで、Ｐ型またはＮ型の導電性を付与する不純物をポリシリコン膜に選択的に導入してソース領域、ドレイン領域となる不純物領域を形成する。続いて、層間絶縁膜を堆積し、ソース領域、ドレイン領域上を露出させるコンタクトホールを形成した後、金属膜を形成し、これをパターニングして、ソース領域、ドレイン領域と接触する金属配線を形成する。こうして、ＴＦＴの作製工程を完了する。
【０００７】
このように従来では、非晶質半導体膜の成膜後、幾つかの工程（例えば、結晶化工程、パターニング工程）を施した後、絶縁膜を成膜しているため、非晶質半導体膜が大気にさらされていた。
【０００８】
特にクリーンルーム内の大気は、主に、清浄化のため一般的に使用されているＨＥＰＡフィルターからのボロン（ホウ素）を含んでおり、大気に活性層をさらすと活性層中に不定量混入する。従来では、大気に活性層を大気にさらして作製しており、ＳＩＭＳ分析を行った場合、ＴＦＴの活性層の界面（主表面側または裏面側）にボロンの濃度ピーク（図１４中の点線Ｂで示した）を有し、その最高値は１×１０18atoms ／ｃｍ3 以上であった。このようにボロンが活性層中に混入してしまうと、活性層中の不純物濃度の制御が困難となり、ＴＦＴのしきい値のばらつく原因となる。また、他のフィルターを用いた場合は高コストとなってしまうため適していない。
【０００９】
このように、従来では半導体膜の成膜後、半導体膜の表面が大気にさらされて、活性層となる半導体膜が大気中の不純物（ボロン、酸素、水分、ナトリウム等）により汚染されてしまっていた。また、ゲ─ト絶縁膜の成膜後、大気にさらされて汚染したゲート絶縁膜上に活性層となる半導体膜を成膜することにより半導体膜が大気中の不純物（ボロン、酸素、水分、ナトリウム等）により汚染されてしまっていた。こうして汚染した半導体膜を用いて半導体素子、例えばＴＦＴを作製すると、活性層、特にチャネル形成領域とゲート絶縁膜との界面特性が低下し、ＴＦＴの電気的特性のバラツキや低下を引き起こす原因となっていた。また、結晶化工程においても不純物（ボロン、酸素、水分、ナトリウム等）は半導体膜の結晶化を阻害していた。
【００１０】
本発明は、活性層、特にチャネル形成領域を構成する領域と絶縁膜との界面を良好なものとすることにより、ＴＦＴの特性を向上させるとともに均一な特性を有する半導体素子からなる半導体回路を備えた半導体装置およびその作製方法を提供するものである。
【００１１】
また、従来よりＬＤＤ領域を備えた薄膜トランジスタの構造が知られている。ＬＤＤ領域を備えた薄膜トランジスタの例としては、特公平３−３８７５５号公報および特開平７−２２６５１５号公報に記載されている。ＬＤＤ領域は、チャネル形成領域とドレイン領域との間に形成される電界の強度を緩和し、トランジスタのＯＦＦ電流の低減、劣化の防止の役割を果たしている。しかしながら、従来技術を用いたＬＤＤ構造の作製方法は複雑であり、多くの工程を必要としていた。
【００１２】
加えて、本発明は、再現性が高くトランジスタ特性の安定性を向上し生産性の高いＬＤＤ構造を備えた半導体素子からなる半導体回路を備えた半導体装置およびその作製方法を提供するものである。
【００１３】
【課題を解決するための手段】
上記目的を解決するため、本発明は、ゲート配線が形成された絶縁表面上に少なくともゲート絶縁膜と、半導体膜とを大気をふれさせずに形成し、次いで赤外光または紫外光（レーザー光）の照射による結晶化を行った後、不純物のドーピングを行い、ソース領域及びドレイン領域を形成することを一つの特徴としている。この不純物のドーピングは、半導体膜を覆う絶縁膜を介して行う。即ち、本願発明は、ボトムゲート構造（代表的には逆スタガ構造）のＴＦＴを形成するにあたって、同一チャンバー、またはマルチチャンバー装置、例えば図１３で示すようなシステムを用いて活性層となる半導体膜を大気にふれさせない点にある。この様な構成により活性層界面の汚染を防ぎ、安定且つ良好な電気特性を実現する。
【００１４】
本明細書で開示する発明の第１の構成は、
絶縁表面上にゲート配線と、
前記ゲート配線に接するゲート絶縁膜と、
前記ゲート絶縁膜上に接する活性層と、
前記活性層上に接する保護膜と、
前記保護膜に接し、３価または５価の不純物が添加された有機樹脂とを有し、
前記保護膜は、前記活性層を構成するソース領域、ドレイン領域、及び前記ソース領域とドレイン領域の間に形成されたチャネル形成領域の少なくとも一部を覆うことを特徴とする半導体素子からなる半導体回路を備えた半導体装置である。
【００１５】
上記構成において、前記３価または５価の不純物はリンまたはボロンであることを特徴としている。
【００１６】
上記構成において、前記有機樹脂は、光感光性を有していることを特徴としている。
【００１７】
上記構成において、前記有機樹脂は、遮光性を有していることを特徴としている。
【００１８】
上記構成において、前記保護膜は、半導体膜に赤外光または紫外光を照射することにより形成する工程を少なくとも経て形成されたことを特徴としている。
【００１９】
また、上記構成において、前記活性層は、前記保護膜を介して赤外光または紫外光を照射することにより半導体膜を結晶化する工程を少なくとも経て形成された結晶性半導体膜であることを特徴としている。
【００２０】
また、前記ゲート絶縁膜、前記半導体膜、及び前記保護膜は、順次大気にふれることなく積層形成する工程を少なくとも経て形成されたことを特徴としている。
【００２１】
上記各構成において、前記有機樹脂中の３価または５価の不純物の濃度が１×１０19atoms ／ｃｍ3 以上であることを特徴としている。
【００２２】
上記各構成において、前記ゲート絶縁膜と前記チャネル形成領域との界面、または前記保護膜と前記チャネル形成領域との界面における半導体膜中のボロンの濃度が３×１０17atoms ／ｃｍ3 以下であることを特徴としている。
【００２３】
また、上記各構成において、前記ゲート絶縁膜と前記チャネル形成領域との界面、または前記保護膜と前記チャネル形成領域との界面における半導体膜中の酸素の濃度が２×１０19atoms ／ｃｍ3 以下であることを特徴としている。
【００２４】
また、上記各構成において、前記ゲート絶縁膜と前記チャネル形成領域との界面、または前記保護膜と前記チャネル形成領域との界面における半導体膜中の炭素または窒素の濃度が５×１０18atoms ／ｃｍ3 以下であることを特徴としている。
【００２５】
また、上記各構成において、前記ゲート配線は、単層構造または積層構造であり、アルミニウム、タンタル、モリブデン、チタン、クロム、シリコンから選ばれた一種の元素、或いはＰ型またはＮ型の不純物が添加されたシリコンを主成分とする材料からなることを特徴としている。
【００２６】
また、上記各構成において、前記保護膜の膜厚は、５〜５０ｎｍであることを特徴としている。
【００２７】
なお、本明細書において「半導体膜」とは、代表的には非晶質を有する半導体膜であり、例えば非晶質半導体膜（非晶質珪素膜等）、微結晶を有する非晶質半導体膜、微結晶半導体膜を指し、これら半導体膜は、Ｓｉ膜、Ｇｅ膜、化合物半導体膜〔例えば、ＳｉX Ｇｅ 1-X（０＜Ｘ＜１）、代表的にはＸ＝０．３〜０．９５で示される非晶質シリコンゲルマニウム膜等〕）からなる膜である。この半導体膜は公知の技術、例えば減圧ＣＶＤ法、熱ＣＶＤ法、ＰＣＶＤ法、スパッタ法等を用いて成膜できる。
【００２８】
なお、本明細書において「結晶性半導体膜」とは、単結晶半導体膜、結晶粒界を含む半導体膜（多結晶半導体膜及び微結晶半導体膜を含む）を指し、全域に渡って非晶質状態である半導体（非晶質半導体膜）との区別を明確にしている。勿論、本明細書において「半導体膜」と記載されていれば、結晶性半導体膜以外に非晶質半導体膜も含まれることは言うまでもない。
【００２９】
また、本明細書において「半導体素子」とは、スイッチング素子やメモリ素子、例えば薄膜トランジスタ（ＴＦＴ）や薄膜ダイオード（ＴＦＤ）等を指している。
【００３０】
また、本発明は、保護膜上に、例えば光感光性有機材料、酸化珪素膜等をマスクとして用いることによって、ＬＤＤ領域を形成することを一つの特徴としている。また、このＬＤＤ構造を形成するために使用したマスクを遮光膜として、活性層、特にチャネル形成領域を光の劣化から保護するとともに、マスクの除去工程を省略することも特徴としている。加えて、ゲート配線と他の配線との交差部においては、マスクが絶縁膜として機能し、配線間容量を低減することができる。
【００３１】
また、本発明の半導体装置を作製する第１の作製方法の構成は、
ゲート配線が形成された絶縁表面上にゲート絶縁膜、半導体膜とを順次大気にふれることなく積層形成する工程と、
赤外光または紫外光を照射することにより前記半導体膜を結晶化して結晶性半導体膜を形成すると同時に酸化膜を形成する工程と、
前記結晶性半導体膜のチャネル形成領域となるべき領域をマスクで覆い、前記酸化膜を介して結晶性半導体膜のソース領域またはドレイン領域となるべき領域に３価または５価の不純物元素の添加を行う工程と、
を有する半導体素子からなる半導体回路を備えた半導体装置の作製方法である。
【００３２】
また、本発明の半導体装置を作製する第２の作製方法の構成は、
ゲート配線が形成された絶縁表面上にゲート絶縁膜、半導体膜、絶縁膜とを順次大気にふれることなく積層形成する工程と、
前記絶縁膜を介して赤外光または紫外光を照射することにより前記半導体膜を結晶化して結晶性半導体膜を得る工程と、
前記結晶性半導体膜のチャネル形成領域となるべき領域をマスクで覆い、前記絶縁膜を介して結晶性半導体膜のソース領域またはドレイン領域となるべき領域に３価または５価の不純物元素の添加を行う工程と、
を有する半導体素子からなる半導体回路を備えた半導体装置の作製方法である。
【００３３】
上記各作製方法の構成において、前記ゲート絶縁膜、前記半導体膜、及び前記保護膜は、互いに異なるチャンバーを用いて形成することを特徴としている。
【００３４】
上記各作製方法の構成において、前記ゲート絶縁膜、前記半導体膜、及び前記保護膜は、同一のチャンバーを用いて形成することを特徴としている。
【００３５】
上記各作製方法の構成において、前記ゲート絶縁膜及び前記保護膜は、第１のチャンバーを用いて形成し、前記半導体膜は、第２のチャンバーを用いて形成することを特徴としている。
【００３６】
上記各作製方法の構成において、前記半導体膜を成膜する前に被膜形成面上を、活性水素または水素化合物によって汚染物を減少させることを特徴としている。
【００３７】
上記各作製方法の構成において、前記ゲート絶縁膜を形成する前に窒化シリコン膜を形成する工程を有することを特徴としている。
【００３８】
上記各作製方法の構成において、前記ゲート絶縁膜の一部としてＢＣＢ（ベンゾシクロブテン）を含む積層膜を形成する工程を有することを特徴としている。
【００３９】
【発明の実施の形態】
本願発明の実施形態について以下に示す実施例でもって詳細な説明を行うこととする。
【００４０】
【実施例】
以下に本発明の実施例を説明するが、特にこれらの実施例に限定されないことは勿論である。
【００４１】
〔実施例１〕 本実施例では本願発明を用いて逆スタガ型ＴＦＴを作製する場合の例について説明する。なお、本実施例ではＮチャネル型ＴＦＴとＰチャネル型ＴＦＴで構成されたＣＭＯＳ回路を用いて説明を行う。
【００４２】
本発明の半導体装置およびその作製方法の実施形態を示す簡略断面図である図１〜図４を用いて簡略に説明する。
【００４３】
まず、基板１００を用意する。基板１００としては、ガラス基板、石英基板、結晶性ガラスなどの絶縁性基板、セラミック基板、ステンレス基板、金属（タンタル、タングステン、モリブデン等）基板、半導体基板、プラスチック基板（ポリエチレンテレフタレート基板）等を用いることができる。本実施例においては基板１００としてガラス基板（コーニング１７３７；歪点６６７℃）を用いた。
【００４４】
次に、基板１００上に下地膜１０１を形成する。下地膜１０１としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯX Ｎy ）、またはこれらの積層膜等を用いることができる。下地膜１０１としては、２００〜５００ｎｍの膜厚範囲で用いることができる。本実施例では、下地膜１０１として窒化珪素膜を３００ｎｍの膜厚で成膜し、ガラス基板からの汚染物質の拡散を防止した。なお、下地膜を設けなくとも本発明を実施することは可能であるが、ＴＦＴ特性を良好なものとするためには、下地膜を設けることが好ましい。
【００４５】
次いで、単層構造または積層構造を有するゲート配線１０２を形成する。（図１（Ａ））ゲート配線１０２としては、導電性材料または半導体材料、例えば、アルミニウム（Ａｌ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、クロム（Ｃｒ）、Ｐ型またはＮ型の不純物が添加されたシリコン（Ｓｉ）、シリサイド等を主成分とする層を少なくとも一層有する構造とする。本実施例では、ゲート配線１０２として、簡略化のため図示しないが窒化タンタル膜でタンタル膜を挟んだ積層構造とした。タンタルはシリコンと仕事関数が近いため、ＴＦＴのしきい値のシフトが少なく好ましい材料の一つである。ゲート配線１０２としては、１０〜１０００ｎｍ、好ましくは３０〜３００ｎｍの膜厚範囲で用いることができる。なお、ゲート配線を保護するために陽極酸化膜または酸化膜を形成する工程を加えてもよい。また、作製工程中、基板やゲート配線から不純物がゲート絶縁膜へ拡散するのを防ぐためにゲート配線及び基板を覆う絶縁膜を形成する工程を加えてもよい。
【００４６】
次に、ゲート絶縁膜１０３、半導体膜１０４、絶縁膜１０５を順次大気開放しないで積層形成する。この時、形成手段としてはプラズマＣＶＤ法、スパッタ法等のいずれの手段を用いてもよいが、大気にさらさないようにすることで、いずれの層の界面にも大気からの汚染物質が付着しないようにすることが重要である。本実施例では、ゲート絶縁膜の形成専用のチャンバーと、半導体膜の形成専用のチャンバーと、絶縁膜の形成専用のチャンバーとを備えたマルチチャンバー（図１３に示す装置）を用いて、高真空を保ったまま、各チャンバーを移動させることにより積層形成させる。
【００４７】
図１３に本実施例で示す装置（連続成膜システム）の上面から見た概要を示す。図１３において、１２〜１６が気密性を有するチャンバーである。各チャンバーには、真空排気ポンプ、不活性ガス導入系が配置されている。
【００４８】
１２、１３で示されるチャンバーは、試料（処理基板）１０をシステムに搬入するためのロードロック室である。１４は、ゲート絶縁膜（酸化窒化珪素膜）１０３を成膜するための第１のチャンバーである。１５は、半導体膜（非晶質珪素膜）１０４を成膜するための第２のチャンバーである。１６は、絶縁膜（酸化窒化珪素膜）１０５を成膜するための第３のチャンバーである。また、１１は、各チャンバーに対して共通に配置された試料の共通室である。
【００４９】
以下に動作の一例を示す。
【００５０】
最初、全てのチャンバーは、一度高真空状態に真空引きされた後、更に不活性ガス、ここでは窒素によりパージされている状態（常圧）とする。また、全てのゲートバルブを閉鎖した状態とする。
【００５１】
まず、処理基板は多数枚が収納されたカセット３４ごとロードロック室１３に搬入される。カセットの搬入後、図示しないロードロック室の扉を閉鎖する。この状態において、ゲート弁２３を開け、カセットから処理基板１０を１枚取り出し、ロボットアーム３１によって共通室１１に取り出す。この際、共通室において基板の位置合わせが行われる。
【００５２】
ここでゲート弁２３を閉鎖し、ついでゲート弁２４を開ける。そして第１のチャンバー１４へ処理基板１０を移送する。第１のチャンバー内では１５０℃〜３００℃の温度で成膜処理を行い、ゲート絶縁膜１０３を得る。なお、ゲート絶縁膜１０３としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯX Ｎy ）、またはこれらの積層膜等を１００〜４００ｎｍ（代表的には１５０〜２５０ｎｍ）の膜厚範囲で使用することができる。本実施例では単層の絶縁膜をゲート絶縁膜として採用しているが、二層または三層以上の積層構造としてもよい。
【００５３】
ゲート絶縁膜成膜終了後、処理基板１０はロボットアーム３１によって共通室に引き出され、第２のチャンバー１５に移送される。第２のチャンバー内では第１のチャンバーと同様に１５０℃〜３００℃の温度で成膜処理を行ない、半導体膜１０４を得る。また、半導体膜１０４としては、非晶質珪素膜、微結晶を有する非晶質半導体膜、微結晶半導体膜、非晶質ゲルマニウム膜、ＳｉX Ｇｅ 1-X（０＜Ｘ＜１）で示される非晶質シリコンゲルマニウム膜、またはこれらの積層膜を２０〜７０ｎｍ（代表的には４０〜５０ｎｍ）の膜厚範囲で用いることができる。
【００５４】
なお、半導体膜１０４の形成温度を３５０℃〜５００℃（代表的には、４５０℃）として、半導体膜の膜中における水素濃度を低減させる熱処理を省略する構成としてもよい。
【００５５】
また、形成温度を８０℃〜３００℃、好ましくは、１４０〜２００℃とし、水素で希釈したシランガス（ＳｉＨ4 ：Ｈ2 ＝１：１０〜１００）を反応ガスとし、ガス圧を０．１〜１０Ｔｏｒｒ、放電電力を１０〜３００ｍＷ／ｃｍ2 とすることで形成される微結晶半導体膜は、膜中における水素濃度が低いため、半導体膜として用いれば、水素濃度を低減させる熱処理を省略することができる。
【００５６】
半導体膜成膜終了後、処理基板１０はロボットアーム３１によって共通室に引き出され、第３のチャンバー１６に移送される。第３のチャンバー内では第１のチャンバーと同様に１５０℃〜３００℃の温度で成膜処理が行われ、絶縁膜を得る。絶縁膜１０５としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯX Ｎy で示される）、またはこれらの積層膜を５〜５０ｎｍ（代表的には１０〜２０ｎｍ）の膜厚範囲で用いることができる。この絶縁膜１０５は、大気に含まれる不純物による汚染から半導体膜１０４の表面を保護するために設けられている。また、絶縁膜１０５は、レジストとの密着性に優れているため、後にレジストを形成する上で好ましい。
【００５７】
このようにして三層が連続成膜された被処理基板はロボットアームによって、ロードロック室１２に移送され、カセット３３に収納される。
【００５８】
このように本実施例では、図１３に示す装置を用いて絶縁膜成膜時に生じる汚染（主に酸素による結晶化の阻害）を防ぐために互いに異なるチャンバーで積層形成した。なお、図１３に示した装置は一例にすぎないことは言うまでもない。
【００５９】
本実施例では、ゲート絶縁膜１０３として膜厚１２５ｎｍの窒化酸化珪素膜、半導体膜１０４として膜厚５０ｎｍの非晶質珪素膜、絶縁膜１０５として１５ｎｍの窒化酸化珪素膜を積層形成した。（図１（Ｂ））勿論、それぞれの膜厚は本実施例に限定されることはなく、実施者が適宜決定すればよい。また、同一チャンバーで反応ガスを入れ換えることにより積層形成する構成としてもよい。また、前記半導体膜を成膜する前には被膜形成面上を、活性水素または水素化合物によって汚染物を減少させる構成とすることが好ましい。
【００６０】
こうして図１（Ｂ）の状態が得られたら、半導体膜１０４に対して赤外光または紫外光の照射による結晶化（以下、レーザー結晶化と呼ぶ）を行う。結晶化技術として紫外光を用いる場合はエキシマレーザー光または紫外光ランプから発生する強光を用いればよく、赤外光を用いる場合は赤外線レーザー光または赤外線ランプから発生する強光を用いればよい。本実施例ではエキシマレーザー光を線状にビーム形成して照射した。なお、照射条件としては、パルス周波数が１５０Ｈｚ、オーバーラップ率は８０〜９８％、本実施例では９６％、レーザーエネルギー密度は１００〜５００mJ/cm2、好ましくは１５０〜２００mJ/cm2であり本実施例では１７５mJ/cm2とした。なお、レーザー結晶化の条件（レーザー光の波長、オーバーラップ率、照射強度、パルス幅、繰り返し周波数、照射時間等）は、絶縁膜１０５の膜厚、半導体膜１０４の膜厚、基板温度等を考慮して実施者が適宜決定すればよい。また、レーザー結晶化の条件によっては、半導体膜が溶融状態を経過して結晶化する場合や、半導体膜が溶融せずに固相状態、もしくは固相と液相の中間状態で結晶化する場合がある。また、レーザー光を一定速度で連続的に移動させてオーバーラップ率の±１０％の範囲でどこの領域でも一定とした。
【００６１】
この工程により半導体膜１０４は結晶化され、結晶性半導体膜（結晶を含む半導体膜）１０６に変化する。（図１（Ｃ））本実施例において結晶性半導体膜とは多結晶珪素膜である。この工程において、レーザー光の照射は絶縁膜１０５の上から行われるので半導体膜中に大気からの汚染物質が混入するおそれがない。即ち、半導体膜の界面の洗浄性を保ったまま、半導体膜の結晶化を行うことができる。
【００６２】
なお、図１（Ｃ）の工程後、しきい値制御をするために不純物の添加を行ない、チャネル形成領域となる領域に保護膜を介して不純物を添加する工程を加えてもよい。
【００６３】
次に裏面からの露光によって、ゲート配線の上方の絶縁膜１０５に接して膜厚１〜３μｍの第１のマスク（本実施例ではレジストマスク）１０９ａを形成した。（図１（Ｄ））マスクの材料としては、ポジ型またはネガ型の光感光性有機材料（例えばレジスト）、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯX Ｎy で示される）を用いることができる。裏面からの露光によるレジストの形成はマスクを必要としないため、製造マスク数を低減することができる。実際には、第１のマスクの幅が光の回り込みによって、わずかにゲート配線の幅より小さくなることがあるが、簡略化するため図示しない。
【００６４】
なお、本明細書では、基板面に垂直な面で基板１００を切断した場合、基板から遠ざかる方向を上方とし、基板に近づく方向を下方としている。
【００６５】
そして、この第１のマスク１０９ａを用い、絶縁膜１０５を介して第１の不純物の添加を行い、低濃度不純物領域（ｎ- 型領域）１１０を形成した。（図１（Ｅ））本実施例では、Ｎ型の導電性を付与する不純物としてリン元素を用い、１１０で示されるｎ- 型領域のリン濃度が、ＳＩＭＳ分析で１×１０15〜１×１０17atoms ／ｃｍ3 になるように調節した。このとき第１のマスクにリン元素が添加されリン元素を低濃度に含む第１のマスク１０９ｂとなる。
【００６６】
次いで、Ｎチャネル型ＴＦＴの第１のマスク１０９ｂを覆って形成した膜厚１〜３μｍの第２のマスク１１２を用い、保護膜１０８を介して第２の不純物の添加を行い、高濃度不純物領域（ｎ+ 型領域）２０１を形成した。（図２（Ａ））本実施例では、２０１で示されるｎ+ 型領域のリン濃度が、ＳＩＭＳ分析で１×１０20〜８×１０21atoms ／ｃｍ3 になるように調節した。Ｐチャネル型ＴＦＴにおける第１のマスク１０９ｃには高濃度にリン元素が添加された。同様に第１のマスクと比較して高濃度にリン元素が第２のマスク１１２に添加される。Ｎチャネル型ＴＦＴのチャネル形成領域側の第１のマスク１０９ｂを低濃度とすることにより誤ってチャネル形成領域にリンが添加されるのを防いでいる。また、本実施例では第２のマスク１１２の材料として、光感光性を有するポリイミド樹脂を用いた。
【００６７】
上記第１及び第２の不純物の添加工程によりＬＤＤ構造が形成される。第２のマスク１１２の形状により、ｎ- 型領域とｎ+ 型領域の境界が決定される。なお、Ｎチャネル型ＴＦＴにおいて、ｎ+ 型領域２０１はソース領域またはドレイン領域となり、ｎ- 型領域は低濃度不純物領域１１４となる。
【００６８】
また、上記第１及び第２の不純物の添加工程において、リンが添加された第１のマスク１０９ｂ、１０９ｃ及び第２のマスク１１２が黒色化した。また、第１のマスク及び第２のマスクをさらに黒色化させる工程を加えてもよい。
【００６９】
次にＮチャネル型ＴＦＴを第３のマスク１１５で覆い、保護膜１０８を介して第３の不純物の添加を行い、高濃度不純物領域（Ｐ型領域）２０２を形成した。（図２（Ｂ））本実施例では、Ｐ型の導電性を付与する不純物としてボロン元素を用い、ボロンのドーズ量は、Ｐ型領域のボロンイオンの濃度がｎ+ 型領域に添加されるリンイオンの濃度の１．３〜２倍程度になるようにする。Ｐチャネル型ＴＦＴにおける第１のマスク１０９ｄには高濃度にボロン元素が添加された。同様に第３のマスク１１５にもボロン元素が添加される。なお、第１〜第３のマスク、即ち、有機樹脂中には３価（本実施例ではボロン）または５価（本実施例ではリン）の不純物の濃度が１×１０19atoms ／ｃｍ3 以上含まれる。
【００７０】
Ｐチャネル型ＴＦＴにおいて、Ｐ型領域２０２はソース領域、またはドレイン領域となる。また、リンイオン、ボロンイオンが注入されなかった領域が後にキャリアの移動経路となる真性または実質的に真性なチャネル形成領域１１１となる。
【００７１】
なお、本明細書中で真性とは、シリコンのフェルミレベルを変化させうる不純物を一切含まない領域を指し、実質的に真性な領域とは、電子と正孔が完全に釣り合って導電型を相殺させた領域、即ち、しきい値制御が可能な濃度範囲（ＳＩＭＳ分析で１×１０15〜１×１０17atoms ／ｃｍ3 ）でＮ型またはＰ型を付与する不純物を含む領域、または意図的に逆導電型不純物を添加することにより導電型を相殺させた領域を示す。
【００７２】
上記第１〜３の不純物の添加は、イオン注入法、プラズマドーピング法、レーザードーピング法等の公知の手段を用いればよい。ただし、保護膜１０８を通り抜けて不純物イオンが活性層の所定の領域に所望の量添加されるようにドーピング条件、ドーズ量、加速電圧等を調節する。
【００７３】
また、上記第１〜第３の不純物の添加工程においては絶縁膜１０５の上から不純物の注入が行われるので、活性層中に大気からの汚染物質、特にボロンが混入するおそれがない。従って、活性層中の不純物の濃度を制御できるため、しきい値のバラツキを抑えることができる。
【００７４】
また、上記第１〜第３のマスクのパターンを実施者が適宜設定することにより所望の幅を有するｎ- 型領域、ｎ+ 型領域、Ｐ型領域、及びチャネル形成領域を得ることが比較的容易にできる。
【００７５】
こうして、ソース領域またはドレイン領域となる高濃度不純物領域２０１及び２０２、低濃度不純物領域１１４を形成した後、第３のマスク１１５のみを選択的に除去した。（図２（Ｃ））第３のマスクで用いる材料を第１及び第２のマスクの材料と異ならせることで、選択的に除去する工程としてもよい。このマスク除去工程において、絶縁膜１０５がエッチングストッパーとなる。また、このマスク除去工程においても絶縁膜が形成されているため結晶性半導体膜、特にチャネル形成領域１１１に汚染物質が混入しない。
【００７６】
次に、ソース領域およびドレイン領域における不純物の活性化効果、またはドーピング工程で損傷した活性層の結晶構造の回復効果を得るための公知の技術、例えば熱アニールまたはレーザーアニールを行う。
【００７７】
次に、同一マスク（図示しない第４のマスク）を用いて、結晶性珪素膜及び絶縁膜１０５にパターニングを施し、活性層（ｎ- 型領域１１４、ｎ+ 型領域１１３、Ｐ型領域１１６、及びチャネル形成領域１１１からなる）、保護膜１０８を形成した。（図２（Ｄ））この工程においても活性層のパターニングで使用したマスク（第４のマスク）のみを選択的に除去した。このように可能な限り、結晶性珪素膜を絶縁膜１０５で覆ったままの状態を維持して大気の汚染から保護した。加えて、活性層１０７の側面を保護するための絶縁膜の形成を行ってもよい。また、同一マスク（第４のマスク）を用いてゲート絶縁膜を選択的に除去してもよい。また、不純物領域の添加工程前に、パターニングをする構成としてもよい。
【００７８】
最後に、ポリイミド、ポリイミドアミド、ポリアミド、アクリル等の有機樹脂または酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯX Ｎy で示される）、またはこれらの積層膜からなる層間絶縁膜１１７を成膜し、ソース領域、ドレイン領域上を露出させるコンタクトホールを形成した後、金属膜を形成し、これをパターニングして、ソース領域、ドレイン領域と接触する金属配線１１８〜１２０を形成する。（図２（Ｅ））こうして、本発明の実施の形態におけるＮチャネル型ＴＦＴとＰチャネル型ＴＦＴで構成されたＣＭＯＳ回路の作製を完了する。
【００７９】
図１３に示した装置を用いることにより、ゲート絶縁膜と前記チャネル形成領域との界面、または前記保護膜と前記チャネル形成領域との界面における酸素の濃度を２×１０19atoms ／ｃｍ3 以下、炭素、窒素の濃度を５×１０18atoms ／ｃｍ3 以下とすることができた。
【００８０】
上記作製工程を用いた半導体素子からなる半導体回路を備えた半導体装置について、図３を用いてその構造の一例を説明する。なお、本発明にかかる半導体装置は、同一基板上に周辺駆動回路部と画素マトリクス回路部とを備えている。本実施例では図示を容易にするため、同一基板上に周辺駆動回路部の一部を構成するＣＭＯＳ回路と、画素マトリクス回路部の一部を構成する画素ＴＦＴ（Ｎチャネル型ＴＦＴ）とが示されている。
【００８１】
また、図４（Ａ）及び図４（Ｂ）は図３の上面図に相当する図であり、図４（Ａ）及び図４（Ｂ）において、太線Ａ−Ａ’で切断した部分が、図３の画素マトリクス回路の断面構造に相当し、太線Ｂ−Ｂ’で切断した部分が、図３のＣＭＯＳ回路の断面構造に相当する。また、図３及び図４に使われている符号は図１または図２と同一である。
【００８２】
図３において、いずれのＴＦＴ（薄膜トランジスタ）も基板１００上に設けられた下地膜１０１に形成される。ＣＭＯＳ回路のＰチャネル型ＴＦＴの場合には、下地膜上にゲート配線１０２が形成され、その上にゲート絶縁膜１０３が設けられている。ゲート絶縁膜上には、活性層としてＰ型領域１１６（ソース領域又はドレイン領域）とチャネル形成領域１１１とが形成される。なお、活性層は同形状を有する保護膜１０８で保護される。保護膜１０８の上を覆う第１の層間絶縁膜１１７にコンタクトホールが形成され、Ｐ型領域１１６に配線１１８、１１９が接続され、さらにその上に第２の層間絶縁膜１２３が形成され、配線１１８に引き出し配線１２４が接続されて、その上を覆って第３の層間絶縁膜１２７が形成される。なお、少なくともチャネル形成領域の上方の保護膜上に、遮光性を有する第１のマスク１０９ｄが形成され、チャネル形成領域を光の劣化から保護している。
【００８３】
一方、Ｎチャネル型のＴＦＴは、活性層としてｎ+ 型領域１１３（ソース領域又はドレイン領域）と、チャネル形成領域１１１と、前記ｎ+ 型領域とチャネル形成領域の間にｎ- 型領域１１４が形成される。ｎ+ 型領域１１３には配線１１９、１２０が形成され、さらに配線１２０には引き出し配線１２５が接続される。活性層以外の部分は、上記Ｐチャネル型ＴＦＴと概略同一構造である。なお、少なくともチャネル形成領域１１１の上方の保護膜上に遮光性を有する第１のマスク１０９ｂが形成され、ｎ- 型領域１１４の上方の保護膜上に、第２のマスク１１２が形成され、チャネル形成領域及びｎ- 型領域を光の劣化から保護している。
【００８４】
画素マトリクス回路に形成されたＮチャネル型ＴＦＴについては、第１の層間絶縁膜１１７を形成する部分まで、ＣＭＯＳ回路のＮチャネル型ＴＦＴと同一構造である。そして、ｎ+ 型領域１２９には配線１２１、１２２が接続され、その上に第２の層間絶縁膜１２３と、ブラックマスク１２６とが形成される。このブラックマスクは画素ＴＦＴを覆い、且つ配線１２２と補助容量を形成している。さらに、その上に第３の層間絶縁膜１２７が形成され、ＩＴＯ、ＳｎＯ2 等の透明導電膜からなる画素電極１２８が接続される。
【００８５】
本実施例の画素マトリクス回路において、ゲート配線１０２と配線１２１、１２２の間で生じる配線間容量が、第１または第２のマスクによって低減されたＴＦＴ構造となっている。なお、画素マトリクス回路に限らず、本実施例では、裏面露光によってレジストマスクを形成したため、ゲート配線の上方にはマスクが設けられており、他の配線との配線間容量を低減している。
【００８６】
本実施例では一例として透過型のＬＣＤを作製したが特に限定されない。例えば、画素電極の材料として反射性を有する金属材料を用い、画素電極のパターニングの変更、または幾つかの工程の追加／削除を適宜行えば反射型のＬＣＤを作製することが可能である。
【００８７】
なお、本実施例では、画素マトリクス回路の画素ＴＦＴのゲート配線をダブルゲート構造としているが、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチゲート構造としても構わない。また、開口率を向上させるためにシングルゲート構造としてもよい。
【００８８】
〔実施例２〕 本実施例は、実施例１とは異なる方法により結晶性珪素膜を得る例である。本実施例では、珪素の結晶化を助長する触媒元素を利用して、レーザービーム形状を長方形または正方形に成形し、一度の照射で数ｃｍ2 〜数百ｃｍ2 の領域に均一なレーザー結晶化処理により結晶性珪素膜を得る方法に関する。基本的な構成は実施例１とほぼ同様であるので、相違点のみに着目して説明する。
【００８９】
本実施例では、図１（Ｃ）の工程においてエキシマレーザー光を面状に加工して照射する。レーザー光を面状に加工する場合は数十ｃｍ2 程度（好ましくは１０ｃｍ2 以上）の面積を一括照射できる様にレーザー光を加工する必要がある。そして照射面全体を所望のレーザーエネルギー密度でアニールするためには、トータルエネルギーが５Ｊ以上、好ましくは１０Ｊ以上の出力のレーザー装置を用いる。
【００９０】
その場合、エネルギー密度は１００〜８００mJ/cm2とし、出力パルス幅は１００nsec以上、好ましくは２００nsec〜１msecとすることが好ましい。２００nsec〜１msecというパルス幅を実現するにはレーザー装置を複数台連結し、各レーザー装置の同期をずらすことで複数パルスの混合した状態を作れば良い。
【００９１】
本実施例の様な面状のビーム形状を有するレーザー光を照射することにより大面積に均一なレーザー照射を行うことが可能である。即ち、活性層の結晶性（結晶粒径や欠陥密度等を含む）が均質なものとなり、ＴＦＴ間の電気特性のばらつきを低減することができる。
【００９２】
なお、本実施例は実施例１との組み合わせが容易であり、その組み合わせ方は自由である。
【００９３】
〔実施例３〕 本実施例では実施例１と異なる構造のＴＦＴを作製した場合の例について図５を用いて説明する。また、図５の上面図は符号は異なるものの図４とほぼ同一である。
【００９４】
本実施例では基板５００としてガラス基板、下地膜５０１として酸化窒化シリコン（ＳｉＯｘＮｙで示される）、ゲート配線５０２としてタンタル膜を形成する。
【００９５】
次に、第１絶縁膜５０３として、ゲート電極を有する領域と有さない領域との凹凸を平坦にする有機材料、例えばＢＣＢ（ベンゾシクロブテン）膜を１００nm〜１μm （好ましくは５００〜８００nm）の厚さで形成する。この工程ではゲート配線５０２による段差を完全に平坦化する程度の膜厚が必要である。ＢＣＢ膜の平坦化効果は大きいので、さほど膜厚を厚くしなくても十分な平坦化が可能である。
【００９６】
第１絶縁膜５０３を形成したら、次に第２絶縁膜（窒化酸化シリコン膜）５０４、半導体膜（微結晶シリコン膜）、保護膜５０９となる絶縁膜（窒化酸化シリコン膜）を順次大気開放しないで積層形成する。微結晶シリコン膜は、形成温度を８０℃〜３００℃、好ましくは、１４０〜２００℃とし、水素で希釈したシランガス（ＳｉＨ4 ：Ｈ2 ＝１：１０〜１００）を反応ガスとし、ガス圧を０．１〜１０Ｔｏｒｒ、放電電力を１０〜３００ｍＷ／ｃｍ2 とすることで形成される。微結晶シリコン膜は、膜中における水素濃度が低いため、半導体膜として用いれば、水素濃度を低減させる熱処理を省略することができる。本実施例では、第２の絶縁膜の形成専用のチャンバーと、半導体膜の形成専用のチャンバーと、保護膜の形成専用のチャンバーとを用意し、高真空を保ったまま、各チャンバーを移動することにより連続的に成膜した。こうして連続成膜された絶縁膜及び半導体膜は平坦面上に形成されるため全て平坦である。
【００９７】
次に、保護膜の上からエキシマレーザー光を照射することによって、半導体膜が結晶を含む半導体膜（多結晶シリコン膜）に変化する。このレーザー結晶化工程の条件は実施例１と同様で良い。この時、半導体膜が平坦であるので結晶粒径の均一な多結晶シリコン膜が得られる。また、レーザー光の照射に代えて強光の照射、例えばＲＴＡ、ＲＴＰを用いてもよい。
【００９８】
以上の様に、第１絶縁膜５０３として平坦化に有利なＢＣＢ膜を用いることで平坦面を有する半導体膜を得ることができる。そのため、半導体膜の全域に渡って均一な結晶性を確保することができる。
【００９９】
以降の工程は実施例１に従えば図５で得られる半導体装置が完成する。
【０１００】
図５においては、いずれのＴＦＴ（薄膜トランジスタ）も基板５００上に設けられた下地膜５０１に形成される。ＣＭＯＳ回路のＰチャネル型ＴＦＴの場合には、下地膜上にゲート配線５０２が形成され、その上にＢＣＢからなる第１絶縁膜５０３、第２絶縁膜５０４が設けられている。第２絶縁膜上には、活性層としてＰ型領域５０８（ソース領域又はドレイン領域）とチャネル形成領域５０５とが形成される。なお、活性層は同形状を有する保護膜５０９で保護される。保護膜５０９の上を覆う第１の層間絶縁膜５１０にコンタクトホールが形成され、Ｐ型領域５０８に配線５１１、５１２が接続され、さらにその上に第２の層間絶縁膜５１６が形成され、配線５１１に引き出し配線５１７が接続されて、その上を覆って第３の層間絶縁膜５２０が形成される。なお、少なくともチャネル形成領域の上方の保護膜上に、遮光性を有する第１のマスクが形成され、チャネル形成領域を光の劣化から保護している。
【０１０１】
一方、Ｎチャネル型のＴＦＴは、活性層としてｎ+ 型領域５０７（ソース領域又はドレイン領域）と、チャネル形成領域５０５と、前記ｎ+ 型領域とチャネル形成領域の間にｎ- 型領域５０６が形成される。ｎ+ 型領域５０７には配線５１２、５１３が形成され、さらに配線５１３には引き出し配線５１８が接続される。活性層以外の部分は、上記Ｐチャネル型ＴＦＴと概略同一構造である。なお、少なくともチャネル形成領域５０５の上方の保護膜上に、遮光性を有する第１のマスクが形成され、ｎ- 型領域５０６の上方の保護膜上に、第２のマスクが形成され、チャネル形成領域およびｎ- 型領域を光の劣化から保護している。
【０１０２】
画素マトリクス回路に形成されたＮチャネル型ＴＦＴについては、第１の層間絶縁膜５１０を形成する部分まで、ＣＭＯＳ回路のＮチャネル型ＴＦＴと同一構造である。そして、ｎ+ 型領域５０７には配線５１４、５１５が接続され、その上に第２の層間絶縁膜５１６と、ブラックマスク５１９とが形成される。このブラックマスクは画素ＴＦＴを覆い、且つ配線５１５と補助容量を形成している。さらに、その上に第３の層間絶縁膜５２０が形成され、ＩＴＯ等の透明導電膜からなる画素電極５２１が接続される。
【０１０３】
本実施例の画素マトリクス回路において、ゲート配線５０２と配線５１４、５１５の間で生じる配線間容量が、第１または第２のマスクによって低減されたＴＦＴ構造となっている。なお、画素マトリクス回路に限らず、本実施例では、裏面露光によってレジストマスクを形成したため、ゲート配線の上方にはマスクが設けられており、他の配線との配線間容量を低減している。
【０１０４】
本実施例を実施して作製されたＴＦＴは、よりばらつきの少ない電気特性を示す。また、本実施例を実施例１、実施例２と組み合わせることは可能である。
【０１０５】
〔実施例４〕 本実施例では実施例１と異なる構造のＴＦＴを作製した場合の例について図６を用いて説明する。なお、ＣＭＯＳ回路における構成は実施例１とほぼ同一であるので、相違点のみに着目して説明する。また、図６に使われている符号は図１または図２と同一である。また、図６の上面図は図４に相当する。
【０１０６】
本実施例は、基板１００としてガラス基板、下地膜１０１として酸化窒化珪素膜（ＳｉＯｘＮｙで示される）、ゲート配線１０２を形成する工程までは、実施例１と同一である。
【０１０７】
次いで、本実施例では、画素マトリクス回路において、選択的に第１絶縁膜１３２を形成する。
【０１０８】
その後、実施例１と同様に第２絶縁膜（実施例１ではゲート絶縁膜に相当する）１０３、半導体膜１０４、絶縁膜１０５を順次大気開放しないで積層形成する。本実施例では、同一チャンバー内で高真空を保ったまま、第２絶縁膜１０３として膜厚１０〜１００ｎｍの窒化酸化珪素膜、半導体膜１０４として膜厚５０ｎｍの非晶質珪素膜、絶縁膜１０５として１５ｎｍの窒化酸化珪素膜をプラズマＣＶＤ法を用いて連続的に積層形成した。勿論、それぞれの膜厚は本実施例に限定されることはなく、実施者が適宜決定すればよい。本実施例では、画素マトリクス回路において、ゲート絶縁膜（第１絶縁膜１３２及び第２絶縁膜１０３）の総膜厚が１００〜３００ｎｍになるように形成した。
【０１０９】
また、本実施例のように同一チャンバー内で連続成膜を行う場合には、半導体膜を成膜する前に被膜形成面上を、活性水素または水素化合物によって汚染物、特に酸素を減少させる。半導体膜中に含まれる酸素は結晶化を阻害する。ここでは、ＮＨ3 、Ｈ2 、Ａｒ、Ｈｅ等の反応ガスを用いたプラズマ処理により生じる活性水素または水素化合物によって、チャンバー内壁及び電極に付着している酸素をＯＨ基にして脱ガスを行ない、前記半導体膜の成膜での酸素の混入を防いだ。さらに、同一チャンバー内で高真空を保ったまま、各膜の成膜温度を同一（±５０℃）、同一圧力（±２０％）とすることが好ましい。
【０１１０】
以降の工程は実施例１に従えば図６で得られる半導体装置が完成する。
【０１１１】
図６においては、ＣＭＯＳ回路における構成は実施例１の図３とほぼ同一であるので省略する。画素マトリクス回路に形成されたＮチャネル型ＴＦＴについては、ゲート絶縁膜が二層構造（第１絶縁膜１３２と第２絶縁膜１０３）となっている部分以外は、実施例１の図３とほぼ同一である。このように選択的にゲート絶縁膜の膜厚を厚くすることで、高耐圧が要求される回路（画素マトリクス回路、バッファ回路等）においての信頼性を向上させた。
【０１１２】
また、本実施例は実施例１と同様に画素マトリクス回路において、ゲート配線１０２と配線１２１、１２２の間で生じる配線間容量が、第１または第２のマスクによって低減されたＴＦＴ構造となっている。なお、画素マトリクス回路に限らず、本実施例では、裏面露光によってレジストマスクを形成したため、ゲート配線の上方にはマスクが設けられており、他の配線との配線間容量を低減している。
【０１１３】
本実施例を実施して作製されたＴＦＴは、よりばらつきの少ない電気特性を示す。また、本実施例を実施例１乃至３のいずれか一と組み合わせることは可能である。
【０１１４】
〔実施例５〕 本実施例では実施例１と異なる構造のＴＦＴを作製した場合の例について図７を用いて説明する。なお、ＣＭＯＳ回路における構成の相違点はゲート絶縁膜が二層構造である点のみで、実施例１とほぼ同一である。また、図７に使われている符号は図１または図２と同一である。また、図７の上面図は図４に相当する。
【０１１５】
本実施例は、基板１００としてガラス基板、下地膜１０１として酸化窒化珪素膜（ＳｉＯｘＮｙで示される）、ゲート配線１０２を形成する工程までは、実施例１と同一である。
【０１１６】
次いで、本実施例では、窒化珪素膜からなる第１絶縁膜１３３を全面に形成した後、画素マトリクス回路において、選択的に第２絶縁膜１３４を形成する。
【０１１７】
その後、実施例１と同様に第３絶縁膜（実施例１ではゲート絶縁膜に相当する）１０３、半導体膜、絶縁膜を順次大気開放しないで積層形成する。本実施例では、図１３に示した装置を用いて、第３絶縁膜１０３として膜厚１０〜１００ｎｍの窒化酸化珪素膜、半導体膜として膜厚５０ｎｍの非晶質珪素膜、絶縁膜として１５ｎｍの窒化酸化珪素膜を積層形成した。勿論、それぞれの膜厚は本実施例に限定されることはなく、実施者が適宜決定すればよい。本実施例では、画素マトリクス回路において、ゲート絶縁膜（第１絶縁膜１３３、第２絶縁膜１３４及び第３絶縁膜１０３）の総膜厚が１００〜３００ｎｍになるように形成した。
【０１１８】
以降の工程は実施例１に従えば図７で得られる半導体装置が完成する。
【０１１９】
図７においては、ゲート絶縁膜が二層構造（第１絶縁膜１３３と第３絶縁膜１０３）となっている部分以外、ＣＭＯＳ回路における構成は実施例１の図３とほぼ同一であるので省略する。画素マトリクス回路に形成されたＮチャネル型ＴＦＴについては、ゲート絶縁膜が三層構造（第１絶縁膜１３３と第２絶縁膜１３４と第３絶縁膜１０３）となっている部分以外は、実施例１の図３とほぼ同一である。このように選択的にゲート絶縁膜の膜厚を厚くすることで、高耐圧が要求される回路（画素マトリクス回路、バッファ回路等）においての信頼性を向上させた。
【０１２０】
また、本実施例は実施例１と同様に画素マトリクス回路において、ゲート配線１０２と配線１２１、１２２の間で生じる配線間容量が、第１または第２のマスクによって低減されたＴＦＴ構造となっている。なお、画素マトリクス回路に限らず、本実施例では、裏面露光によってレジストマスクを形成したため、ゲート配線の上方にはマスクが設けられており、他の配線との配線間容量を低減している。
【０１２１】
本実施例を実施して作製されたＴＦＴは、よりばらつきの少ない電気特性を示す。また、本実施例を実施例１乃至３のいずれか一と組み合わせることは可能である。
【０１２２】
〔実施例６〕 本実施例では実施例１と異なるＬＤＤ構造のＴＦＴを作製した場合の例について図８、図９を用いて説明する。なお、本実施例は、実施例１とは図１（Ｃ）の工程までは同一であり、図１（Ｃ）に相当する図を図８（Ａ）に示した。また、図８、図９に使われている符号は図１または図３と同一である。また、図９の上面図は符号は異なるものの図４とほぼ同一である。
【０１２３】
本実施例は、図８（Ｃ）に示すように、ゲート配線の上方に低濃度不純物領域（ｎ- 領域）６１４を形成することを特徴の一つとしている。
【０１２４】
本実施例は、図８（Ａ）の状態までの工程は、実施例１と同じであるため、省略する。
【０１２５】
次に、実施例１と同様に、裏面からの露光によりゲート配線と形状がほぼ同一な第１のマスク６０９を形成した後、不純物を添加して高濃度不純物領域（ｎ+ 領域）６１０を形成する。第１のマスク６０９にもリン元素が添加される。
（図８（Ｂ））
【０１２６】
次いで、第１のマスク６０９をパターニング加工または除去後、ゲート配線よりも幅の小さい第２のマスク６１２ａを形成した後、不純物を添加して低濃度不純物領域（ｎ- 領域）６１４を形成する。本実施例では、通常のパターニング方法を用いてゲート配線よりも幅の小さい第２のマスク６１２ａを形成した。このようにして、ＬＤＤ構造を形成する。同様に第２のマスクにもリン元素が添加される。（図８（Ｃ））
【０１２７】
第１のマスク６０８又は第２のマスク６１２ａを形成する方法としては、通常のパターニング方法によるレジストマスク形成方法または、裏面からの光を故意にゲート配線の上方に回り込ませるレジストマスク形成方法を用いることができる。
【０１２８】
次いで、Ｎチャネル型ＴＦＴを第３のマスク６１５で覆い、絶縁膜１０５を介して第３の不純物の添加を行い、高濃度不純物領域（Ｐ型領域）６１７を形成した。（図８（Ｄ））本実施例では、Ｐ型の導電性を付与する不純物としてボロン元素を用い、ボロンのドーズ量は、Ｐ型領域のボロンイオンの濃度がｎ+ 型領域に添加されるリンイオンの濃度の１．３〜２倍程度になるようにする。この時、ボロンイオンが添加され、第２のマスク６１２ｂ中にリン元素とボロン元素を含む。また、同様に第３のマスクにもボロン元素が添加される。
【０１２９】
また、実施例１と同様に上記第１〜第３の不純物の添加工程においては絶縁膜１０５の上から不純物の注入が行われるので、活性層中に大気からの汚染物質、特にボロンが混入するおそれがない。従って、活性層中の不純物の濃度を制御できるため、しきい値のバラツキを抑えることができる。
【０１３０】
また、上記第１〜第３のマスクのパターンを実施者が適宜設定することにより所望の幅を有するｎ- 型領域、ｎ+ 型領域、Ｐ型領域、及びチャネル形成領域を得ることが比較的容易にできる。
【０１３１】
なお、裏面からの露光によるレジストマスクの形成方法を用いて第１のマスク６０９及び第２のマスク６１２ａを形成した場合は、セルフアラインでＬＤＤ構造が製造でき、製造マスク数を低減することができるため好ましい。
【０１３２】
こうして、低濃度不純物領域６１４がゲート配線１０２の上方にオーバーラップしているＬＤＤ構造を得た後、第３のマスクのみを除去し、所望の形状にパターニングした。６１３で示した領域はｎ+ 型領域、６１６で示した領域（図８（Ｅ））
【０１３３】
以降の工程は実施例１に従えば図９で得られる半導体装置が完成する。
【０１３４】
図９においては、低濃度不純物領域をゲート配線の上方にオーバーラップさせて形成した活性層の部分以外、実施例１の図３とほぼ同一であるので省略する。
【０１３５】
本実施例を実施して作製されたＴＦＴは、よりばらつきの少ない電気特性を示す。また、本実施例を実施例１乃至５のいずれか一と組み合わせることは可能である。
【０１３６】
〔実施例７〕 図１０で示すように、本実施例では、実施例１とは異なる方法により保護膜を形成した例を示す。
【０１３７】
図１０（Ａ）に示した工程は、実施例１の図１（Ａ）に相当している。本実施例と実施例１の異なる点は、図１０（Ｂ）に示すようにゲート絶縁膜１０３及び半導体膜１０４を連続成膜した後、大気、酸素、または酸化性雰囲気下でのレーザー結晶化工程において、結晶性半導体膜を形成すると同時に表面に酸化膜を形成する点である。また、図１０（Ｂ）の工程において、前記半導体膜を成膜する前に被膜形成面上を、活性水素または水素化合物によって汚染物を減少させる構成としてもよい。
【０１３８】
図１０（Ｃ）で示したように大気、酸素、または酸化性雰囲気中で上記レーザー条件により形成された酸化膜１０５を保護膜として用いる。レーザー照射条件は、パルス周波数が１５０Ｈｚ、オーバーラップ率は８０〜９８％、本実施例では９６％、レーザーエネルギー密度は１００〜５００mJ/cm2、好ましくは２８０〜３８０mJ/cm2であり本実施例では３５０mJ/cm2とした。なお、レーザー結晶化の条件（レーザー光の波長、オーバーラップ率、照射強度、パルス幅、繰り返し周波数、照射時間等）は、半導体膜１０４の膜厚、基板温度等を考慮して実施者が適宜決定すればよい。また、この酸化膜はマスク形成の際の下地膜に適している。
【０１３９】
以降の工程は実施例１に従えば半導体装置が完成する。また、本実施例を実施例１乃至６のいずれか一と組み合わせることは可能である。
【０１４０】
〔実施例８〕 本実施例では、実施例１と異なる装置を用いて半導体装置を作製した例である。
【０１４１】
本実施例では、ゲート絶縁膜及び絶縁膜の形成専用の第１のチャンバーと、半導体膜の形成専用の第２のチャンバーとを備えた装置を用いて、高真空を保ったまま、各チャンバーを移動させることにより積層形成させる。
【０１４２】
本実施例は、基板としてガラス基板、下地膜として酸化窒化珪素膜（ＳｉＯｘＮｙで示される）、ゲート配線を形成する工程までは、実施例１と同一である。次いで、三層（ゲート絶縁膜／半導体膜／絶縁膜）を積層形成する。
【０１４３】
まず、第１のチャンバーで窒化酸化シリコン膜からなるゲート絶縁膜を成膜した後、第２のチャンバーで半導体膜を成膜する。そして、再び第１のチャンバーでゲート絶縁膜より薄い窒化酸化シリコン膜からなる絶縁膜（保護膜）を形成した。なお、本実施例においては前記半導体膜を成膜する前に被膜形成面上を、活性水素または水素化合物によって汚染物を減少させた。以降の工程は実施例１に従えば半導体装置が完成する。このような装置を用いることで、図１３で示した装置と比較してチャンバーが少なく、装置設備コストが低価格ですむため、生産性を向上させることができた。
【０１４４】
また、本実施例を実施例１乃至７のいずれか一と組み合わせることは可能である。
【０１４５】
〔実施例９〕 本実施例では、実施例１とは異なるマスクを用いて半導体装置を作製した例である。基本的な構成は実施例１とほぼ同様であるので、相違点のみに着目して説明する。
【０１４６】
実施例１では、リン元素を添加する際、同じマスクを用いたためＰチャネル型ＴＦＴのソース領域及びドレイン領域にも添加する構成としたが、本実施例では、リン元素の添加工程と、ボロン元素の添加工程を別々のマスクを用いて行った。即ち、リン元素の添加工程の際、Ｐチャネル型ＴＦＴをマスクで覆った。このため、実施例１のようにｎ+ 型領域に添加されるリンイオンの濃度の１．３〜２倍程度になるようなボロンのドーズ量を添加する必要はなく、制御性よくＰチャネル型ＴＦＴを作製することができた。
【０１４７】
また、本実施例を実施例１乃至８のいずれか一と組み合わせることは可能である。
【０１４８】
〔実施例１０〕 本実施例では、本願発明によって作製された液晶表示装置の例を図１１に示す。画素ＴＦＴ（画素スイッチング素子）の作製方法やセル組工程は公知の手段を用いれば良いので詳細な説明は省略する。
【０１４９】
図１１において８００は絶縁表面を有する基板（酸化シリコン膜を設けたガラス基板）、８０１は画素マトリクス回路、８０２は走査線駆動回路、８０３は信号線駆動回路、８３０は対向基板、８１０はＦＰＣ（フレキシブルプリントサーキット）、８２０はロジック回路である。ロジック回路８２０としては、Ｄ／Ａコンバータ、γ補正回路、信号分割回路などの従来ＩＣで代用していた様な処理を行う回路を形成することができる。勿論、基板上にＩＣチップを設けて、ＩＣチップ上で信号処理を行うことも可能である。
【０１５０】
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリクス型の表示装置であればＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミックス）表示装置に本願発明を適用することも可能であることは言うまでもない。
【０１５１】
また、本願発明を用いて作製できる液晶表示装置は透過型か反射型かは問わない。どちらを選択するのも実施者の自由である。この様に本願発明はあらゆるアクティブマトリクス型の電気光学装置（半導体装置）に対して適用することが可能である。
【０１５２】
なお、本実施例に示した半導体装置を作製するにあたって、実施例１〜実施例９のどの構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。
【０１５３】
〔実施例１１〕 本願発明は従来のＩＣ技術全般に適用することが可能である。即ち、現在市場に流通している全ての半導体回路に適用できる。例えば、ワンチップ上に集積化されたＲＩＳＣプロセッサ、ＡＳＩＣプロセッサ等のマイクロプロセッサに適用しても良いし、液晶用ドライバー回路（Ｄ／Ａコンバータ、γ補正回路、信号分割回路等）に代表される信号処理回路や携帯機器（携帯電話、ＰＨＳ、モバイルコンピュータ）用の高周波回路に適用しても良い。
【０１５４】
また、マイクロプロセッサ等の半導体回路は様々な電子機器に搭載されて中枢回路として機能する。代表的な電子機器としてはパーソナルコンピュータ、携帯型情報端末機器、その他あらゆる家電製品が挙げられる。また、車両（自動車や電車等）の制御用コンピュータなども挙げられる。本願発明はその様な半導体装置に対しても適用可能である。
【０１５５】
なお、本実施例に示した半導体装置を作製するにあたって、実施例１〜実施例９のどの構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。
【０１５６】
〔実施例１２〕
本願発明を実施して形成されたＣＭＯＳ回路や画素マトリクス回路は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示媒体として組み込んだ電子機器全てに本願発明を実施できる。
【０１５７】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１２に示す。
【０１５８】
図１２（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本願発明を画像入力部２００２、表示装置２００３やその他の信号制御回路に適用することができる。
【０１５９】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示装置２１０２、音声入力部２１０３やその他の信号制御回路に適用することができる。
【０１６０】
図１２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は表示装置２２０５やその他の信号制御回路に適用できる。
【０１６１】
図１２（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示装置２３０２、アーム部２３０３で構成される。本発明は表示装置２３０２やその他の信号制御回路に適用することができる。
【０１６２】
図１２（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示装置２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示装置２４０２やその他の信号制御回路に適用することができる。
【０１６３】
図１２（Ｆ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本願発明を表示装置２５０２やその他の信号制御回路に適用することができる。
【０１６４】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１０のどのような組み合わせからなる構成を用いても実現することができる。
【０１６５】
〔実施例１３〕
本願発明を実施して形成されたＣＭＯＳ回路や画素マトリクス回路は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ等）に用いることができる。即ち、それら電気光学装置を表示媒体として組み込んだ電子機器全てに本願発明を実施できる。
【０１６６】
その様な電子機器としては、プロジェクター（リア型またはフロント型）が挙げられる。それらの一例を図１５に示す。
【０１６７】
図１５（Ａ）はフロント型プロジェクターであり、表示装置２６０１、スクリーン２６０２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１６８】
図１５（Ｂ）はリア型プロジェクターであり、本体２７０１、表示装置２７０２、ミラー２７０３、スクリーン２７０４で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１６９】
なお、図１５（Ｃ）は、図１５（Ａ）及び図１５（Ｂ）中における表示装置２６０１、２７０２の構造の一例を示した図である。表示装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１５（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１７０】
また、図１５（Ｄ）は、図１５（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１５（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１７１】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１０のどのような組み合わせからなる構成を用いても実現することができる。
【０１７２】
【発明の効果】
図１３で示す装置を用いて本願発明を実施することで、ＴＦＴの活性層の界面（主表面側または裏面側）を一度も大気に触れされる事なく工程が終了するため、極めて清浄な界面を実現することができる。
【０１７３】
この様な構成により、特にＴＦＴの電気特性を左右する活性層とゲート絶縁膜との界面を清浄なものとすることができるので、ばらつきが少なく、且つ、良好な電気特性を示すＴＦＴが実現される。
【０１７４】
また、大気に含まれる汚染物、特にボロンの混入を保護膜で防ぎ、この保護膜を介して導電性を付与する不純物を添加するため、正確なしきい値制御を実現することができる。従来では、ＳＩＭＳ分析を行った場合、ＴＦＴの活性層（チャネル形成領域）の界面（主表面側または裏面側）にボロンの濃度ピーク（図１４中の点線Ｂで示した）を有し、そのピーク値は１×１０18atoms ／ｃｍ3 以上であったが、本発明を利用して作製したＴＦＴの活性層（チャネル形成領域）の界面（主表面側または裏面側）にはボロンの濃度ピークはなく、ほぼ均一な濃度プロファイル（図１４中の点線Ａ）を示し、ボロンの濃度の最高値は３×１０17atoms ／ｃｍ3 以下、好ましくは１×１０17atoms ／ｃｍ3 以下にすることが実現できる。また、活性層（チャネル形成領域）中の酸素の濃度は２×１０19atoms ／ｃｍ3 以下、炭素の濃度は５×１０18atoms ／ｃｍ3 以下、窒素の濃度は５×１０18atoms ／ｃｍ3 以下とすることが実現できる。また、活性層（チャネル形成領域）中のナトリウムの濃度は３×１０16atoms ／ｃｍ3 以下とすることが実現できる。
【０１７５】
この時、ＴＦＴの代表的なパラメータであるしきい値電圧はＮチャネル型ＴＦＴで−０．５〜２Ｖ、Ｐチャネル型ＴＦＴで０．５〜−２Ｖを実現できる。また、サブスレッショルド係数（Ｓ値）は０．１〜０．３Ｖ／ｄｅｃａｄｅを実現できる。
【０１７６】
また、上記実施例に示したように、再現性が高くＴＦＴの安定性を向上し、生産性の高いＬＤＤ構造を備えたＴＦＴを得ることができる。本発明を利用することにより、ＬＤＤ構造を形成するために使用されたマスクをそのまま遮光膜として用い、活性層、特にチャネル形成領域を光の劣化から保護して信頼性を向上することが実現できる。また、マスクの除去工程を省略することで、短時間でのＴＦＴの製造を可能とした。加えて、ゲート配線と他の配線との交差部においては、マスクが絶縁膜として機能するため、配線間容量を低減してＴＦＴの電気特性を向上することが実現できる。
【図面の簡単な説明】
【図１】 ＴＦＴの作製工程を示す図（実施例１）。
【図２】 ＴＦＴの作製工程を示す図（実施例１）。
【図３】 半導体装置の構造の一例を示す断面図（実施例１）。
【図４】 画素マトリクス回路及びＣＭＯＳ回路の上面図（実施例１）。
【図５】 半導体装置の構造の一例を示す断面図（実施例３）。
【図６】 半導体装置の構造の一例を示す断面図（実施例４）。
【図７】 半導体装置の構造の一例を示す断面図（実施例５）。
【図８】 ＴＦＴの作製工程を示す図（実施例６）。
【図９】 半導体装置の構造の一例を示す断面図（実施例６）。
【図１０】 ＴＦＴの作製工程を示す図（実施例７）。
【図１１】 半導体装置（液晶表示装置）の構成を示す図（実施例１０）。
【図１２】 半導体装置（電子機器）の例を示す図（実施例１２）。
【図１３】 成膜装置の一例を示す図（実施例１）。
【図１４】 ＳＩＭＳ分析によるＢ濃度プロファイルを示す図（従来例と本発明との比較例）。
【図１５】 半導体装置（電子機器）の例を示す図（実施例１３）。
【符号の説明】
１００ 基板
１０１ 下地膜
１０２ ゲート配線
１０３ ゲート絶縁膜
１０４ 半導体膜
１０５ 絶縁膜
１０６ 結晶性半導体膜
１０７ 活性層
１０８ 保護膜
１０９ 第１のマスク
１１０、１１４ ｎ- 領域（低濃度不純物領域）
１１１ チャネル形成領域
１１２ 第２のマスク
１１３ ｎ+ 領域（高濃度不純物領域）
１１５ 第３のマスク
１１６ Ｐ型領域（高濃度不純物領域）
１１７ 第１の層間絶縁膜
１１８〜１２０ 配線
Claims (7)
- 絶縁表面上にゲート配線を形成し、
前記ゲート配線上にゲート絶縁膜と、半導体膜とを順次大気にふれることなく積層形成し、
赤外光又は紫外光を用いたレーザー光を大気中で照射することにより前記半導体膜を結晶化して結晶性半導体膜を形成すると同時に保護膜として機能する酸化膜を形成し、
前記結晶性半導体膜のチャネル形成領域となるべき領域にマスクを形成し、前記酸化膜を介して結晶性半導体膜のソース領域またはドレイン領域となるべき領域に不純物元素の添加を行い、
前記結晶性半導体膜及び前記酸化膜をパターニングする
ことを特徴とする半導体装置の作製方法。 - 絶縁表面上にゲート配線を形成し、
前記ゲート配線上にゲート絶縁膜と、半導体膜とを順次大気にふれることなく積層形成し、
赤外光又は紫外光を用いたレーザー光を大気中で照射することにより前記半導体膜を結晶化して結晶性半導体膜を形成すると同時に保護膜として機能する酸化膜を形成し、
前記結晶性半導体膜のチャネル形成領域となるべき領域上に第１のマスクを形成し、前記酸化膜を介して、不純物元素の第１の添加を行って低濃度不純物領域を形成し、
前記結晶性半導体膜の前記チャネル形成領域及び前記低濃度不純物領域上に前記第１のマスクより幅の広い第２のマスクを形成し、前記酸化膜を介して、前記第１の不純物元素の添加よりも高濃度で前記不純物元素の第２の添加を行ってソース領域又はドレイン領域を形成し、
前記結晶性半導体膜及び前記酸化膜をパターニングすることを特徴とする半導体装置の作製方法。 - 絶縁表面上にゲート配線を形成し、
前記ゲート配線上にゲート絶縁膜と、半導体膜とを順次大気にふれることなく積層形成し、
赤外光又は紫外光を用いたレーザー光を大気中で照射することにより前記半導体膜を結晶化して結晶性半導体膜を形成すると同時に保護膜として機能する酸化膜を形成し、
前記結晶性半導体膜のチャネル形成領域となるべき領域上に第１のマスクを形成し、前記酸化膜を介して、不純物元素の第１の添加を行って低濃度不純物領域を形成し、
前記結晶性半導体膜の前記チャネル形成領域及び前記低濃度不純物領域上に前記第１のマスクより幅の広い第２のマスクを形成し、前記酸化膜を介して、前記第１の不純物元素の添加よりも高濃度で前記不純物元素の第２の添加を行ってソース領域又はドレイン領域を形成し、
前記結晶性半導体膜及び前記酸化膜をパターニングし、
前記第１及び第２のマスク上に層間絶縁膜を形成することを特徴とする半導体装置の作製方法。 - 請求項３において、前記層間絶縁膜は、有機樹脂を有することを特徴とする半導体装置の作製方法。
- 請求項３において、前記層間絶縁膜は、酸化珪素膜、又は窒化珪素膜を有することを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項５のいずれか一において、前記不純物元素は３価又は５価の不純物元素であることを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項６のいずれか一において、前記半導体装置はアクティブマトリクス型ＥＬ表示装置であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23240099A JP4094179B2 (ja) | 1998-08-21 | 1999-08-19 | 半導体装置の作製方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-236021 | 1998-08-21 | ||
| JP23602198 | 1998-08-21 | ||
| JP10-247643 | 1998-09-01 | ||
| JP24764398 | 1998-09-01 | ||
| JP23240099A JP4094179B2 (ja) | 1998-08-21 | 1999-08-19 | 半導体装置の作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007287046A Division JP4494451B2 (ja) | 1998-08-21 | 2007-11-05 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150904A JP2000150904A (ja) | 2000-05-30 |
| JP4094179B2 true JP4094179B2 (ja) | 2008-06-04 |
Family
ID=27331869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23240099A Expired - Fee Related JP4094179B2 (ja) | 1998-08-21 | 1999-08-19 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4094179B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7342310B2 (ja) | 2019-05-28 | 2023-09-12 | 国立大学法人東北大学 | 電源装置、超伝導装置、超伝導デバイス、及び超伝導デバイスの製造方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100397875B1 (ko) * | 2000-05-18 | 2003-09-13 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| JP4678933B2 (ja) * | 2000-11-07 | 2011-04-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5089027B2 (ja) * | 2004-05-28 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7491590B2 (en) | 2004-05-28 | 2009-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor in display device |
| US7316942B2 (en) * | 2005-02-14 | 2008-01-08 | Honeywell International, Inc. | Flexible active matrix display backplane and method |
| KR100731750B1 (ko) | 2005-06-23 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 이를 이용한 유기전계발광표시장치의제조방법 |
| CN101517629B (zh) | 2006-09-26 | 2012-02-08 | 夏普株式会社 | 有源矩阵基板 |
| FR2911130B1 (fr) * | 2007-01-05 | 2009-11-27 | Saint Gobain | Procede de depot de couche mince et produit obtenu |
| JP2009117619A (ja) * | 2007-11-06 | 2009-05-28 | Idemitsu Kosan Co Ltd | 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ |
| EP2256814B1 (en) * | 2009-05-29 | 2019-01-16 | Semiconductor Energy Laboratory Co, Ltd. | Oxide semiconductor device and method for manufacturing the same |
| WO2011004624A1 (ja) * | 2009-07-09 | 2011-01-13 | シャープ株式会社 | 薄膜トランジスタの製造方法 |
| KR101694877B1 (ko) * | 2009-10-16 | 2017-01-11 | 삼성전자주식회사 | 그라핀 소자 및 그 제조 방법 |
| WO2011058611A1 (ja) * | 2009-11-13 | 2011-05-19 | 株式会社島津製作所 | 薄膜トランジスタの製造方法 |
| JP5626978B2 (ja) * | 2010-09-08 | 2014-11-19 | 富士フイルム株式会社 | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 |
| JP6853770B2 (ja) * | 2017-11-30 | 2021-03-31 | 株式会社Ｊｏｌｅｄ | 半導体装置および表示装置 |
-
1999
- 1999-08-19 JP JP23240099A patent/JP4094179B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7342310B2 (ja) | 2019-05-28 | 2023-09-12 | 国立大学法人東北大学 | 電源装置、超伝導装置、超伝導デバイス、及び超伝導デバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000150904A (ja) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6359320B1 (en) | Thin-film transistor with lightly-doped drain | |
| US6246070B1 (en) | Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same | |
| US6261881B1 (en) | Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same | |
| JP5298094B2 (ja) | 半導体装置及びその作製方法 | |
| US6362507B1 (en) | Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate | |
| JP4667523B2 (ja) | 半導体装置及びその作製方法 | |
| JP4094179B2 (ja) | 半導体装置の作製方法 | |
| KR100864594B1 (ko) | 전기 장치 제조 방법 | |
| JP4494451B2 (ja) | 半導体装置の作製方法 | |
| JP4450900B2 (ja) | 半導体装置の作製方法 | |
| JP4357672B2 (ja) | 露光装置および露光方法および半導体装置の作製方法 | |
| JP4472061B2 (ja) | 半導体装置の作製方法 | |
| JP4656685B2 (ja) | 半導体装置 | |
| JP2000196101A (ja) | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 | |
| JP4256087B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070614 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071102 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |