JP2000196101A

JP2000196101A - 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法

Info

Publication number: JP2000196101A
Application number: JP11291339A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1998-10-13
Filing date: 1999-10-13
Publication date: 2000-07-14

Abstract

(57)【要約】【課題】本発明は、低温で成膜でき、生産性の優れ
た方法を用いて非晶質半導体膜を形成することにより、
安全性の高いプロセスを提供することを目的とする。【解決手段】上記目的を解決するため、本発明は、ス
パッタリング法により半導体膜を形成し、次いで連続的
に絶縁膜を形成した後、絶縁膜を介して結晶化を行い、
結晶性半導体膜を形成することを特徴としている。この
様な構成により安全な作業環境のプロセスで良好なＴＦ
Ｔの電気特性を実現する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、絶縁ゲート型トラ
ンジスタ等の半導体素子からなる半導体回路を備えた半
導体装置の構造およびその作製方法に関する。特に、絶
縁表面上に結晶性半導体膜を形成する技術に関する。本
発明の半導体装置は、薄膜トランジスタ（ＴＦＴ）やＭ
ＯＳトランジスタ等の素子だけでなく、これら絶縁ゲー
ト型トランジスタで構成された半導体回路を有する表示
装置やイメージセンサ等の電気光学装置をも含むもので
ある。加えて、本発明の半導体装置は、これらの表示装
置および電気光学装置を搭載した電子機器をも含むもの
である。

【０００２】

【従来の技術】絶縁性を有する基板上に形成された薄膜
トランジスタ（ＴＦＴ）により画素マトリクス回路およ
び駆動回路を構成したアクティブマトリクス型液晶ディ
スプレイが注目を浴びている。液晶ディスプレイは０．
５〜２０インチ程度のものまで表示ディスプレイとして
利用されている。

【０００３】現在、高精細な表示が可能な液晶ディスプ
レイを実現するために、ポリシリコン膜で代表される結
晶性半導体膜を活性層とするＴＦＴが注目されている。

【０００４】結晶性半導体膜は、アモルファスシリコン
膜で代表される非晶質半導体膜を形成した後、結晶化さ
せることによって形成する。一般的には非晶質半導体膜
の形成には化学気相成長法（ＣＶＤ法）が用いられてい
る。

【０００５】従来では、良好な膜質を有する非晶質珪素
膜を堆積できる減圧ＣＶＤ法や、スループットよく低温
で非晶質珪素膜を堆積できるプラズマＣＶＤ法による形
成方法がよく用いられている。

【０００６】減圧ＣＶＤ法においては、非晶質半導体膜
の形成速度が遅く、生産性の観点からは不利であった。

【０００７】また、プラズマＣＶＤ法においては、ＲＦ
パワーを十分に投入して高価な反応ガス（モノシラン、
ジシラン等）を分解して非晶質半導体膜の形成を行う
が、その際、非晶質半導体膜以外に重合反応からなる多
量の黄色い粉が発生する。この粉は超微粒であり、大気
にふれると粉体爆発を起こすことが知られている。

【０００８】従って、プラズマＣＶＤ法を用いたプロセ
スを実施するには、爆発の危険性が高いため、作業環境
の安全性の観点からは不利であった。

【０００９】また、従来では、非晶質半導体膜の形成
後、幾つかの工程（例えば、結晶化工程、パターニング
工程）を施した後、ゲート絶縁膜を形成している。その
ため、ゲート絶縁膜の形成前に活性層となる結晶性珪素
膜の表面が大気にさらされて、不純物（酸素、水分、ボ
ロン、ナトリウム等）により汚染または酸化されてしま
っていた。この後、ゲート絶縁膜を積層形成すると、活
性層、特にチャネル形成領域とゲート絶縁膜との界面特
性が低下し、ＴＦＴの電気特性の低下を引き起こす原因
となっていた。

【００１０】特に、クリーンルーム内の大気は、清浄化
のため一般的に使用されているＨＥＰＡフィルタからの
ボロン（ホウ素）を含んでいるため、大気にさらされた
膜の表面にボロンが不定量混入する。ＨＥＰＡフィルタ
はガラスを網目状の構造を作りやすくするためにガラス
にはボロンが多量に含まれている。また、ＴＦＴの電気
特性の測定を行った場合、半導体膜の結晶化工程におい
ても、半導体膜の結晶化を阻害していた。

【００１１】

【発明が解決しようとする課題】本発明は、低温で成膜
でき、生産性の優れたスパッタ法を用いて非晶質半導体
膜を形成することにより、安全性の高いプロセスを提供
することを目的とする。

【００１２】加えて、スパッタ法を用いて非晶質半導体
膜を結晶化させて得られた結晶性半導体膜からなる活性
層と絶縁膜との界面を良好なものとすることにより、高
い電気特性を有する半導体素子からなる半導体回路を備
えた半導体装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】上記目的を解決するた
め、本発明はスパッタ法により半導体膜を形成し、次い
で結晶化を行い、結晶性半導体膜を形成することを特徴
としている。また、スパッタ法により下地膜またはゲー
ト絶縁膜を形成することを特徴としている。

【００１４】また、本発明はスパッタ法により半導体膜
を形成し、次いで連続的に絶縁膜を形成した後、絶縁膜
を介して結晶化を行い、結晶性半導体膜を形成すること
を特徴としている。

【００１５】この様な構成により安全な作業環境のプロ
セスで良好なＴＦＴの電気特性を実現する。

【００１６】本明細書で開示する発明の第１の構成は、
絶縁表面上に、活性層と、前記活性層に接する絶縁膜と
を有する半導体素子からなる半導体回路を備えた半導体
装置であって、前記活性層は、スパッタ法により形成さ
れた半導体膜を前記絶縁膜が接した状態で結晶化した膜
からなることを特徴とする半導体素子からなる半導体回
路を備えた半導体装置である。

【００１７】上記構成において、前記スパッタ法はシリ
コンまたはシリコンを主成分とする材料をターゲットと
し、ＲＦ電力により半導体膜を形成することを特徴とし
ている。

【００１８】また、上記各構成において、前記絶縁膜
は、スパッタ法により形成されたことを特徴としてい
る。

【００１９】また、上記各構成において、前記絶縁膜
は、窒化珪素膜、酸化窒化珪素膜、酸化珪素膜から選ば
れた単層膜、またはそれらの積層膜であることを特徴と
している。

【００２０】また、本明細書で開示する発明の第２の構
成は、絶縁表面上にスパッタ法により形成された活性層
と、前記活性層に接するゲート絶縁膜と、前記ゲート絶
縁膜に接するゲート配線とを有し、前記活性層は、少な
くともチャネル形成領域と、前記チャネル形成領域の両
側に形成されたソース領域及びドレイン領域とからなる
ことを特徴とする半導体素子からなる半導体回路を備え
た半導体装置である。

【００２１】また、本明細書で開示する発明の第３の構
成は、絶縁表面上にゲート配線と、前記ゲート配線に接
するゲート絶縁膜と、前記ゲート絶縁膜に接してスパッ
タ法により形成された活性層とを有し、前記活性層は、
少なくともチャネル形成領域と、前記チャネル形成領域
の両側に形成されたソース領域及びドレイン領域とから
なることを特徴とすることを特徴とする半導体素子から
なる半導体回路を備えた半導体装置である。

【００２２】また、上記第２または第３の構成におい
て、少なくとも前記ソース領域及び前記ドレイン領域に
は珪素の結晶化を助長する触媒元素が含まれていること
を特徴としている。

【００２３】また、上記各構成において、前記触媒元素
は、Ｎｉ、Ｆｅ、Ｃｏ、Ｐｔ、Ｃｕ、Ａｕ、Ｇｅ、Ｐｂ
から選ばれた少なくとも１つの元素、または複数の元素
であることを特徴としている。

【００２４】なお、本明細書において「非晶質半導体
膜」とは、代表的には非晶質を有する半導体膜、例えば
微結晶を有する非晶質半導体膜等を指し、これら半導体
膜は、Ｓｉ膜、Ｇｅ膜、化合物半導体膜〔例えば、Ｓｉ
_XＧｅ_1-X（０＜Ｘ＜１）で示される非晶質シリコンゲ
ルマニウム膜等〕）からなる膜である。

【００２５】なお、本明細書において「結晶性半導体
膜」とは、単結晶半導体膜、結晶粒界を含む半導体膜
（多結晶半導体膜及び微結晶半導体膜を含む）を指し、
全域に渡って非晶質状態である半導体膜（非晶質半導体
膜）との区別を明確にしている。勿論、本明細書におい
て「半導体膜」と記載されていれば、結晶性半導体膜以
外に非晶質半導体膜も含まれることは言うまでもない。

【００２６】また、本明細書において「半導体素子」と
は、スイッチング素子やメモリ素子、例えば薄膜トラン
ジスタ（ＴＦＴ）や薄膜ダイオード（ＴＦＤ）等を指し
ている。

【００２７】また、本発明の半導体装置を作製する第１
の作製方法の構成は、絶縁表面上にスパッタ法により半
導体膜を形成する工程と、前記半導体膜を結晶化して結
晶性半導体膜を形成する工程と、を有していることを特
徴とする半導体素子からなる半導体回路を備えた半導体
装置の作製方法である。

【００２８】また、本発明の半導体装置を作製する第２
の作製方法の構成は、絶縁表面上にスパッタ法により半
導体膜を形成する工程と、前記半導体膜の少なくとも一
部に結晶化を助長する触媒元素を添加する工程と、前記
半導体膜を結晶化して結晶性半導体膜を形成する工程
と、を有していることを特徴とする半導体素子からなる
半導体回路を備えた半導体装置の作製方法である。

【００２９】また、本発明の半導体装置を作製する第３
の作製方法の構成は、絶縁表面上にスパッタ法により半
導体膜を形成する工程と、前記半導体膜の少なくとも一
部に結晶化を助長する触媒元素を添加する工程と、前記
半導体膜を結晶化して結晶性半導体膜を形成する工程
と、前記結晶性半導体膜中の触媒元素の濃度を低減する
工程と、を有していることを特徴とする半導体素子から
なる半導体回路を備えた半導体装置の作製方法である。

【００３０】また、本発明の半導体装置を作製する方法
の第４の構成は、絶縁表面上にスパッタ法により半導体
膜を形成する工程と、前記半導体膜に接して絶縁膜を形
成する工程と、前記半導体膜を前記絶縁膜が接した状態
で結晶化して結晶性半導体膜を形成する工程とを有して
いることを特徴とする半導体素子からなる半導体回路を
備えた半導体装置の作製方法である。

【００３１】また、本発明の半導体装置を作製する方法
の第５の構成は、絶縁表面上の少なくとも一部に結晶化
を助長する触媒元素を添加する工程と、スパッタ法によ
り半導体膜を形成する工程と、前記半導体膜に接して絶
縁膜を形成する工程と、前記半導体膜を前記絶縁膜が接
した状態で結晶化して結晶性半導体膜を形成する工程と
を有していることを特徴とする半導体素子からなる半導
体回路を備えた半導体装置の作製方法である。

【００３２】また、本発明の半導体装置を作製する方法
の第６の構成は、絶縁表面上の少なくとも一部に結晶化
を助長する触媒元素を添加する工程と、スパッタ法によ
り半導体膜を形成する工程と、前記半導体膜に接して絶
縁膜を形成する工程と、前記半導体膜を前記絶縁膜が接
した状態で結晶化して結晶性半導体膜を形成する工程
と、前記結晶性半導体膜中の触媒元素の濃度を低減する
工程と、を有していることを特徴とする半導体素子から
なる半導体回路を備えた半導体装置の作製方法である。

【００３３】

【発明の実施の形態】以下に図２（Ａ）〜（Ｃ）を参照
して本発明の実施形態を詳細に説明する。

【００３４】まず、基板を用意する。基板１００として
は、ガラス基板、石英基板、結晶性ガラスなどの絶縁性
基板、セラミック基板、ステンレス基板、金属（タンタ
ル、タングステン、モリブデン等）基板、半導体基板、
プラスチック基板（ポリエチレンテレフタレート基板）
等を用いることができる。

【００３５】次いで、基板上に下地絶縁膜（以下、下地
膜とする）１０１を形成する。この下地膜１０１として
は、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯ
_XＮ _y）、またはこれらの積層膜等を１００〜５００ｎ
ｍの膜厚範囲で用いることができる。下地膜の形成手段
としては安全性及び生産性が高いスパッタ法を用いるこ
とが望ましいが、熱ＣＶＤ法、プラズマＣＶＤ法、蒸着
法、減圧熱ＣＶＤ法等の形成方法を用いることもでき
る。この下地膜は基板からの不純物の拡散を防ぐ効果が
ある。なお、この下地膜は、ＴＦＴの電気特性を向上さ
せるためであり、特に設けなくともよい。

【００３６】次いで、下地膜１０１上に、半導体膜１０
２をスパッタ法により積層形成する。（図２（Ａ））半
導体膜１０２としては、非晶質珪素膜、微結晶を有する
非晶質半導体膜、微結晶半導体膜、非晶質ゲルマニウム
膜、Ｓｉ_XＧｅ_1-X（０＜Ｘ＜１）で示される非晶質シ
リコンゲルマニウム膜、またはこれらの積層膜を２０〜
７０ｎｍ（代表的には４０〜５０ｎｍ）の膜厚範囲で用
いることができる。

【００３７】本発明の実施に用いられるスパッタ装置は
基本的に、チャンバーと、チャンバー内を真空にする排
気系と、スパッタ用のガスをチャンバーに導入するガス
導入系と、ターゲットやＲＦ電極等からなる電極系と、
電極系に接続されたスパッタ電源とから構成されてい
る。

【００３８】ターゲットとしては、シリコンまたはシリ
コンを主成分とする材料からなるターゲットを使用す
る。また、シリコン膜の結晶面方位がある面（例えば、
（１００）面、（１１１）面、（１１０）面等）に強く
配向するターゲットが好ましい。スパッタ法ではターゲ
ットの組成比とほぼ同じ組成の薄膜が形成されるため、
ターゲットの組成比を調節することで所望の組成比の薄
膜を形成できるという長所を有している。更に、膜の成
長速度はスパッタ電圧にほぼ比例し安定である。

【００３９】また、スパッタ用のガスとしてＡｒ、Ｈ
ｅ、Ｎｅ、Ｎ等の不活性元素から選ばれた一種または複
数種からなるガスを用いる。さらに、水素ガス等を添加
して半導体膜中の水素濃度を調節してもよい。

【００４０】なお、本発明においてはチャンバー内を排
気系により高真空状態（１×１０^-4Ｐａ以下）として、
スパッタ用ガスをチャンバー内に導入し、成膜圧力を
０．２〜０．６Ｐａ、基板の温度を１００〜４００℃、
ＲＦ電力を２００〜２５００Ｗ（ターゲット単位面積当
たりの電力量１〜１５Ｗ／ｃｍ²）とすることによって
半導体膜１０２を形成する。なお、スパッタの条件（ス
パッタ用のガス、ガス流量、成膜圧力、基板の温度、成
膜電力等）は、ターゲットの大きさ、基板の寸法、半導
体膜の膜厚、半導体膜の膜質等を考慮して実施者が適宜
決定すればよい。また、スパッタ電源としては周波数１
３．５６ＭＨｚで出力インピーダンス５０Ωの電源が主
に使用されているが、プラズマを形成するのに必要な高
周波数であれば特に限定されない。また、ＲＦ電力に代
えてＤＣ電力を使用することも可能である。

【００４１】スパッタにおいては、プラズマ内のイオン
が加速され、ターゲットに衝撃してスパッタを起こして
いる。イオンの衝撃により引き出された原子が基板に付
着し薄膜となる。このスパッタ法としては、形成される
膜に含有させるべき原子を構成要素として含むターゲッ
トを用いる方法（共スパッタ法）が主に使用されている
が、ターゲットをスパッタする際に反応ガス（例えば、
酸素、アンモニア等）を導入してスパッタする方法（反
応性スパッタ法）等がある。

【００４２】なお、スパッタ法による膜の形成前に、被
処理表面を清浄化する工程、例えばプラズマクリーニン
グ処理を行うことが好ましい。

【００４３】また、下地膜と半導体膜とを大気にふれる
ことなく連続的に形成してもよい。連続的に形成するに
は、図１７に示した成膜装置を用いればよい。

【００４４】図１７に示すマルチチャンバー構造の成膜
装置は、各反応室（チャンバー）に異なる組成（異なる
元素の場合も含む）でなるターゲットを設けることで異
なる組成の薄膜を連続的に積層することのできるスパッ
タ装置の一例である。

【００４５】ここで、図１７に示すスパッタ装置の簡単
な構成を説明する。図１７（Ａ）に示す装置を破線で切
断した断面の概略図を図１７（Ｂ）に示す。図１７で
は、チャンバーの個数を３つとしたが、実施者は、必要
に応じて適宜変更することが可能であることは言うまで
もない。１０は被処理基板、１１は共通室、１２は基板
１０を搬送する搬送機構、３１はターゲット支持台、３
３はシャッター、３４は基板ホルダーである。基板は装
置本体に取り付けられたロードロック室１３、１４から
搬入・搬出される。なお、１５、１６はロードロック室
に設置された基板搬送カセットである。さらに、ロード
ロック室１３、１４はゲート弁１７、１８によって共通
室１１とは密閉遮断することができる。また、共通室１
１には複数のチャンバー１９〜２１が設けられており、
それぞれゲート弁２２〜２４によって共通室とは密閉遮
断することができる。そして、チャンバー１９〜２１の
それぞれには超高真空（１×１０^-8ｔｏｒｒ以下、好ま
しくは１×１０^-9ｔｏｒｒ以下）にまで減圧可能な真空
ポンプが設けられている。このような装置を用いること
で、大気にさらすことなく、連続的に積層形成すること
ができる。

【００４６】本明細書中で膜を連続的に形成するとは、
高真空を維持したまま、大気にさらすことなく順次、膜
を形成することを指しており、例えば、大気にさらすこ
となくチャンバー間を移動させて連続的に膜の形成を行
なう、または同一チャンバー内で大気にさらすことなく
連続的に膜の形成を行なうことを指している。

【００４７】こうすることによって下地膜と半導体膜と
の界面を清浄なものとすることができる。

【００４８】上記本発明のスパッタ法によれば、従来の
プラズマＣＶＤ法と比較して下地膜または基板への密着
性が高く、所望の膜質（膜中の水素、酸素等の不純物濃
度）を有する半導体膜を形成することができる。

【００４９】次いで、半導体膜１０２に結晶化処理を施
し、結晶性半導体膜１０３を形成する。（図２（Ｂ））

【００５０】本発明のスパッタ法より得られる膜を出発
材料として、結晶化させて得られる膜は、従来の結晶性
半導体膜とは異なる。本発明の結晶性半導体膜に柱状構
造を観察することができた。

【００５１】本発明の結晶化処理としては、公知の如何
なる手段、例えば、赤外光または紫外光の照射による結
晶化処理（以下、レーザー結晶化と呼ぶ）、触媒元素を
用いたレーザー結晶化、熱結晶化、触媒元素を用いた熱
結晶化等を用いることができる。また、これらの結晶化
処理を組み合わせてもよい。

【００５２】特に、レーザー結晶化は基板にかけるスト
レスが少なく、短時間で処理することができるため有効
である。結晶化処理として紫外光を用いる場合はエキシ
マレーザー光または紫外光ランプから発生する強光を用
いればよく、赤外光を用いる場合は赤外線レーザー光ま
たは赤外線ランプから発生する強光を用いればよい。な
お、レーザーのガスとしてＸｅＣｌ、ＡｒＦ、ＫｒＦ等
を用いたパルスレーザーやＡｒレーザー等の連続発振レ
ーザーを用いて、そのレーザー光を線状（幅数ミリ×数
十センチ）、長方形状または正方形状にビーム形成して
照射することができる。

【００５３】なお、レーザー結晶化の条件（レーザービ
ームの形状、レーザー光の波長、オーバーラップ率、照
射強度、パルス幅、繰り返し周波数、照射時間等）は、
半導体膜の膜厚、基板温度等を考慮して実施者が適宜決
定すればよい。また、レーザー結晶化の条件によって
は、半導体膜が溶融状態を経過して結晶化する場合や、
半導体膜が溶融せずに固相状態、もしくは固相と液相の
中間状態で結晶化する場合がある。ただし、大気中でレ
ーザー結晶化を行なうと薄い酸化膜が形成されるため、
後の工程で、この酸化膜を除去するほうが好ましい場合
もある。また、大気にふれることなく同一チャンバー内
で、スパッタ法による半導体膜の形成と、半導体膜のレ
ーザー結晶化を行う構成としてもよい。

【００５４】また、結晶化を助長する触媒元素（ニッケ
ル）を添加する熱結晶化については特開平7-130652号公
報、特開平9-312260号等に詳細に記載されている。結晶
化を助長する金属元素としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｒ
ｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選
ばれた一種または複数種類のものを用いる。また、非晶
質珪素膜中の拡散が置換型拡散であるＧｅ、Ｐｂを用い
ることもできる。

【００５５】ただし、触媒元素を用いたレーザー結晶化
や触媒元素を用いた熱結晶化においては、半導体膜中に
触媒元素が高濃度に残存するため、結晶化処理後に半導
体膜中の触媒元素の濃度を低減する工程、例えばゲッタ
リング処理を施すことが好ましい。

【００５６】次いで、得られた結晶性半導体膜１０３を
パターニングして所望の形状の活性層１０４を形成す
る。そして、活性層を覆って絶縁膜（後の工程によりゲ
ート絶縁膜となる）１０５を形成する。（図２（Ｃ））

【００５７】絶縁膜１０５としては、酸化珪素膜、窒化
珪素膜、窒化酸化珪素膜（ＳｉＯ_XＮ_y）、有機樹脂膜
（ＢＣＢ（ベンゾシクロブテン）膜等）、またはこれら
の積層膜等を用いることができる。絶縁膜の形成手段と
しては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ
法、スパッタ法、蒸着法、塗布法等の公知の手段を用
い、１０〜３００ｎｍの膜厚範囲で用いることができ
る。

【００５８】特に、本発明においては、作業環境の安全
上、半導体膜１０２と絶縁膜１０５をスパッタ法を用い
て形成することが好ましい。スパッタ法を用いる場合
は、ターゲットとして、酸化シリコンまたは酸化シリコ
ンを主成分とする材料からなるターゲットを使用する。
また、スパッタ用のガスとしてＡｒ、Ｈｅ、Ｎｅ、Ｎ等
の不活性元素から選ばれた一種または複数種からなるガ
スを用いる。さらに、酸素ガスを添加して膜質を調節す
ることが好ましい。なお、スパッタの条件（スパッタ用
のガス、ガス流量、成膜圧力、基板の温度、電力強度
等）は、ターゲットの大きさ、基板の寸法、絶縁膜１０
５の膜厚、絶縁膜１０５の膜質等を考慮して実施者が適
宜決定すればよい。

【００５９】なお、上記作製工程の順序は、作製しよう
とする素子によって実施者が適宜変更することが可能で
ある。例えば、ボトムゲート型ＴＦＴを作製する場合
は、下地膜を作製した後、ゲート配線を形成して絶縁膜
（ゲート絶縁膜）を形成し、本発明の半導体膜（スパッ
タ法による）を積層形成する。また、結晶性半導体膜１
０３を形成した後、絶縁膜１０５を積層形成して、結晶
性半導体膜１０３のパターニングを絶縁膜１０５の形成
後に行う工程としてもよい。

【００６０】こうして上記作製方法により得られる活性
層１０４または絶縁膜１０５を利用して、薄膜トランジ
スタ（ＴＦＴ）やＭＯＳトランジスタ等の素子だけでな
く、これら絶縁ゲート型トランジスタで構成された半導
体回路を有する表示装置やイメージセンサ等の半導体装
置に適用することができる。

【００６１】また、上記実施形態の他に、スパッタ法に
より半導体膜１１５０を形成し、次いで連続的に絶縁膜
１１５１を形成した後、絶縁膜を介して結晶化を行い、
結晶性半導体膜１１５２を形成する工程（図１０〜図１
３にその一例を示した）としてもよい。連続的に絶縁膜
１１５１を形成する際には、図１７に示す成膜装置を用
いればよい。また、大気にふれることなく同一チャンバ
ー内で、スパッタ法による半導体膜１１５０の形成と、
スパッタ法による絶縁膜１１５１の形成と、半導体膜１
１５０のレーザー結晶化を行う構成としてもよい。ま
た、絶縁膜１１５１としては、酸化珪素膜、窒化珪素
膜、窒化酸化珪素膜（ＳｉＯ_XＮ_y）、またはこれらの
積層膜等を用いることができる。絶縁膜１１５１の形成
手段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱Ｃ
ＶＤ法、スパッタ法、蒸着法等の公知の手段を用い、１
〜５０ｎｍの膜厚範囲で用いることができる。このよう
に半導体膜１１５０を形成後、大気にさらすことなく連
続的に絶縁膜１１５１を形成することで優れた界面特性
を得ることができる。

【００６２】また、上記実施形態の他に、結晶性半導体
膜を形成した後、絶縁膜を積層形成して、結晶性半導体
膜のパターニングを絶縁膜の形成後に行う工程としても
よい。

【００６３】

【実施例】以下に本発明の実施例を説明するが、特にこ
れらの実施例に限定されないことは勿論である。

【００６４】〔実施例１〕本実施例では、本願発明を
用いて、同一基板上に周辺駆動回路の一部を構成するＣ
ＭＯＳ回路と画素マトリクス回路部の一部を構成する画
素ＴＦＴとを作製した例を説明する。以下に本発明の半
導体装置およびその作製方法の簡略断面図である図１〜
図６を用いて簡略に説明する。

【００６５】まず、基板１００を用意する。本実施例に
おいては基板１００としてガラス基板（コーニング１７
３７；歪点６６７℃）を用いた。次に、基板１００上に
下地絶縁膜（以下、本明細書中では下地膜と称す）を形
成した後、熱処理する。また、ここでの熱処理は基板の
歪点以下、好ましくは２００〜７００℃で行う。本実施
例では、下地膜１０１として、ＴＥＯＳと酸素（Ｏ₂）
を原料ガスに用い、プラズマＣＶＤ装置によって膜厚２
００ｎｍの酸化珪素膜を成膜した後、６４０℃、４時間
の熱処理を行った。

【００６６】次いで、下地膜１０１上に半導体膜１０２
をスパッタ法により積層形成する。（図２（Ａ））本実
施例においては、シリコンからなるターゲット（６φ）
を使用し、スパッタ用のガスとしてＡｒガス（ガス流量
２０〜５０ｓｃｃｍ）を用いた。さらに、水素ガスまた
はＨｅガスを添加（ガス流量１〜５０ｓｃｃｍ）して半
導体膜中の水素濃度を調節してもよい。

【００６７】こうして図２（Ａ）の状態が得られたら、
半導体膜１０２に結晶化処理を施して結晶性珪素膜から
なる結晶性半導体膜１０３を形成する。本実施例では半
導体膜に対してレーザー結晶化を行った。本実施例では
大気中でＸｅＣｌエキシマレーザー光を線状（０．４ｍ
ｍ×長さ１３５ｍｍ））にビーム形成して照射した。
（図２（Ｂ））本実施例ではレーザー光の照射条件とし
て、パルス周波数を３０Ｈｚ、オーバーラップ率を９６
％、レーザーエネルギー密度を３５９mJ/cm²とした。な
お、大気にさらしてレーザー結晶化を行ったため、表面
に薄い酸化膜が形成されるが本実施例では簡略化のため
図示しない。

【００６８】また、図２（Ｂ）の工程後、しきい値制御
をするために不純物の添加を行ない、チャネル形成領域
となる領域に不純物を添加する工程を加えてもよい。

【００６９】次いで、得られた半導体膜１０３をパター
ニングして、所望の形状を有する活性層１０４を形成し
た。次いで、活性層を覆って、絶縁膜（後の工程により
ゲート絶縁層となる）１０５としてスパッタ法により酸
化珪素膜を１５０ｎｍの膜厚で成膜した。（図２
（Ｃ））

【００７０】次いで、絶縁膜１０５上に導電膜（ゲート
配線形成材料層）を形成した。

【００７１】また、導電膜としては、導電性材料または
半導体材料、例えば、アルミニウム（Ａｌ）、タンタル
（Ｔａ）、銅（Ｃｕ）、ニオブ（Ｎｂ）、ハフニウム
（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、ク
ロム（Ｃｒ）、シリコン（Ｓｉ）、シリサイド等を主成
分とする層からなる単層構造または積層構造を用いるこ
とができる。導電膜としては、１０〜５００ｎｍの膜厚
範囲で用いることができる。本実施例では導電膜として
アルミニウム膜を４００ｎｍの膜厚で成膜した。

【００７２】次いで、マスク１０７を用いて導電膜をパ
ターニングしてゲート配線を形成する材料層１０６を形
成する。（図３（Ａ））

【００７３】そして、本実施例では、ゲート配線を形成
する材料層１０６に第１の陽極酸化を施して多孔質な陽
極酸化膜１０８を形成した。（図３（Ｂ））さらにマス
ク１０７を除去した後、第２の陽極酸化膜を施して緻密
な陽極酸化膜１０９を形成し、ゲート配線１１０を形成
した。（図３（Ｃ））その後、ゲート配線１１０及び陽
極酸化膜１０８、１０９をマスクとして、絶縁膜１０５
をパターニングしてゲート絶縁層１１１を形成した。
（図４（Ａ））次いで、多孔質な陽極酸化膜１０８を除
去した。（図４（Ｂ））また、上記陽極酸化を施さず、
ゲート配線を保護するためにゲート配線を覆う絶縁膜か
らなる保護膜を形成する工程を加えてもよい。

【００７４】また、図４（Ａ）において、また、絶縁膜
１０５のパターニングを行わず、絶縁膜１０５を介して
活性層に不純物の添加を行った後、絶縁膜１０５のパタ
ーニングを行う工程としてもよい。

【００７５】次いで、Ｎチャネル型ＴＦＴをマスク２０
１で覆い、ゲート配線１１０をマスクとして、Ｐ型の導
電性を付与する不純物を活性層１０４へ添加する。ま
た、活性層１０４に選択的に所定の領域に添加するため
のマスクを形成してもよい。不純物の添加は、イオン注
入法、プラズマドーピング法、レーザードーピング法等
の公知の手段を用いればよい。ただし、不純物イオンが
活性層の所定の領域に所望の量添加されるようにドーピ
ング条件、ドーズ量、加速電圧等を調節する。本実施例
では、Ｐ型の導電性を付与する不純物としてボロン元素
を用いた。上記不純物添加工程によって、高濃度不純物
領域（ｐ⁺型領域）１１２、１１３はソース領域、ドレ
イン領域となり、低濃度不純物領域（ｐ^-型領域）１１
４、１１５はＬＤＤ領域となり、１１６は真性または実
質的に真性なチャネル形成領域となる。（図４（Ｃ））
この後、マスク２０１を除去した。

【００７６】次に、Ｐチャネル型ＴＦＴをマスク２０２
で覆い、Ｎ型の導電性を付与する不純物を活性層へ添加
する。本実施例では、Ｎ型の導電性を付与する不純物と
してリン元素を用いた。上記不純物添加工程によって、
高濃度不純物領域（ｎ⁺型領域）１１７、１１８はソー
ス領域、ドレイン領域となり、低濃度不純物領域（ｎ^-
型領域）１１９、１２０はＬＤＤ領域となる。また、リ
ンイオン、ボロンイオンが注入されなかった領域が後に
キャリアの移動経路となる真性または実質的に真性なチ
ャネル形成領域１２１となる。（図５（Ａ））この後、
マスク２０２を除去した。

【００７７】なお、本明細書中で真性とは、シリコンの
フェルミレベルを変化させうる不純物を一切含まない領
域を指し、実質的に真性な領域とは、電子と正孔が完全
に釣り合って導電型を相殺させた領域、即ち、しきい値
制御が可能な濃度範囲（ＳＩＭＳ分析で１×１０¹⁵〜１
×１０¹⁷atoms ／ｃｍ³）でＮ型またはＰ型を付与する
不純物を含む領域、または意図的に逆導電型不純物を添
加することにより導電型を相殺させた領域を示す。

【００７８】次に、ソース領域およびドレイン領域にお
ける不純物の活性化効果、またはドーピング工程で損傷
した活性層の結晶構造の回復効果を得るための公知の技
術、例えば熱アニールまたはレーザーアニールを行う。
本実施例では、照射条件がパルス周波数５０Ｈｚ、レー
ザーエネルギー密度１７９mJ/cm²のレーザー光を照射し
た後、熱活性化処理（窒素雰囲気下、４５０℃、２時
間）を施した。

【００７９】この後、酸化窒化珪素膜、窒化珪素膜等で
覆い、パッシベーション膜を形成して保護する構成とし
てもよい。

【００８０】次いで、第１の層間絶縁膜１２２、ここで
は窒化酸化珪素膜を成膜し、ソース領域、ドレイン領域
上を露出させるコンタクトホールを形成した後、金属膜
を形成し、これをパターニングして、ソース領域、ドレ
イン領域と接触する金属配線１２３〜１２７を形成す
る。最後に水素化処理（水素雰囲気、３５０℃、２時
間）を行なう。（図５（Ｂ））

【００８１】こうして、Ｎチャネル型ＴＦＴとＰチャネ
ル型ＴＦＴが作製される。

【００８２】ついで、第２の層間絶縁膜１２８としてア
クリル樹脂膜を膜厚１μｍの厚さにスピンコート法でも
って形成する。次に、第２の層間絶縁膜１２８にエッチ
ングを施し、コンタクトホールを形成した後、Ｔｉから
なる金属膜３００ｎｍを成膜した。そして、この金属膜
にパターニングを施してブラックマスク１３１と引出し
配線１２９、１３０を形成した。

【００８３】そして、第３の層間絶縁膜１３２をアクリ
ル樹脂でもって形成する。本実施例では、スピンコート
法でもって膜厚１μｍの第３の層間絶縁膜１３２を形成
した。

【００８４】次にコンタクトホールの形成を行い、画素
電極１３３を形成する。本実施例では、まず透明導電
膜、例えばＩＴＯ膜を１００ｎｍの厚さにスパッタ法で
成膜し、これをパターニングすることにより、１３３で
示される画素電極を形成した。また、画素電極としてＩ
ＴＯの代わりに酸化インジウムと酸化亜鉛の化合物を用
いてもよい。最後に３５０℃の水素雰囲気中において、
１時間の加熱処理を行い、半導体層中の欠陥を減少させ
た。こうして図１に示す状態を得る。

【００８５】図１においては、ダブルゲート構造を有す
る画素マトリクス部のＴＦＴを説明に用いたが、シング
ルゲート構造、またはトリプルゲート構造等のマルチゲ
ート構造にも適用できる。

【００８６】なお、図６（Ａ）及び図６（Ｂ）は図１の
上面図に相当する図であり、図６（Ａ）及び図６（Ｂ）
において、点線Ｘ−Ｘ’で切断した部分が図１の画素マ
トリクス回路部の断面構造に相当し、点線Ｙ−Ｙ’で切
断した部分が図１のＣＭＯＳ回路部の断面構造に相当す
る。図６（Ａ）において、３１０は活性層、３２０は走
査線、３２０Ｅはゲート配線、３３１は信号線、３３２
はドレイン電極、３４１はブラックマスク、３５０は画
素電極である。図６（Ｂ）において、４１０、４２０は
活性層、４２５はドレイン配線、４３０はゲート配線、
４４１、４４２はソース電極、４４３はドレイン電極、
４５１はドレイン配線、４５２はソース配線である。

【００８７】本実施例に示したＴＦＴ構造は、トップゲ
ート型の一例であり、特に本実施例の構造に限定される
ものではない。また、本実施例では透過型ＬＣＤを作製
した例を示したが、半導体装置の一例を示したにすぎな
い。なお、ＩＴＯに代えて画素電極を反射性の高い金属
膜で構成し、画素電極のパターニングの変更を実施者が
適宜行うことによって反射型ＬＣＤを作製することは容
易にできる。また、反射型ＬＣＤを作製する場合、下地
膜として耐熱性金属膜上に絶縁膜を積層する構造または
窒化アルミニウム上に絶縁膜を積層する構造を用いる
と、絶縁膜下の金属膜が放熱層として働き有効である。
なお、上記工程順序を実施者が適宜変更することは可能
である。

【００８８】〔実施例２〕本実施例は、実施例１とは
異なる方法により結晶性半導体膜を得る例である。本実
施例では、実施例１の半導体膜の形成前後に結晶化を助
長する触媒元素を半導体膜全面または選択的に保持させ
る工程を加える。基本的な構成は実施例１と同様である
ので、相違点のみに着目して説明する。

【００８９】本実施例は、スパッタ法により半導体膜を
形成する工程までは実施例１と同一である。

【００９０】本実施例では、半導体膜の表面に珪素の結
晶化を助長する触媒元素を導入する。珪素の結晶化を助
長する触媒元素としては、Ｎｉ、Ｆｅ、Ｃｏ、Ｐｔ、Ｃ
ｕ、Ａｕ、Ｇｅから選ばれた一種または複数種類の元素
が用いられる。本実施例では前記触媒元素の内、非晶質
珪素膜中の拡散速度が早く、極めて良好な結晶性を得る
ことができるＮｉを用いた。

【００９１】また、上記触媒元素を導入する箇所として
は、特に限定されないが、非晶質珪素膜の全面、または
マスクを適宜形成することにより選択的に導入する。ま
た、触媒元素を非晶質珪素膜の裏面、または表裏両面に
導入する工程としてもよい。

【００９２】また、非晶質珪素膜に触媒元素を導入する
方法としては、触媒元素を非晶質珪素膜の表面に接触さ
せ得る方法、または非晶質珪素膜の膜中に保持させ得る
方法であれば特に限定されない。例えば、スパッタ法、
ＣＶＤ法、プラズマ処理法、吸着法、イオン注入法、ま
たは触媒元素を含有した溶液を塗布する方法を使用する
ことができる。この内、溶液を用いる方法は簡便であ
り、触媒元素の濃度調整が容易であるという点で有用で
ある。金属塩としては各種塩を用いるとができ、溶媒と
しては水のほか、アルコール類、アルデヒド類、エーテ
ル類、その他の有機溶媒、或いは水と有機溶媒の混合溶
媒を用いることができる。本実施例では、塗布方法を用
い、１〜１０００ｐｐｍ、好ましくは１０〜１００ｐｐ
ｍ（重量換算）の範囲のニッケルを含んだ溶液を塗布し
た。ただし、非晶質珪素膜の膜厚を考慮に入れて適宜添
加量を調節する必要がある。このようにして得られた非
晶質珪素膜における膜中のニッケル濃度は１×１０¹⁹〜
１×１０²¹atoms ／ｃｍ³となる。

【００９３】以上のようにして触媒元素を非晶質珪素膜
に導入した後、レーザー光の照射により結晶化を行ない
結晶性珪素膜を得る。また、レーザー光の照射に代えて
高温加熱する工程を加えてもよい。また、結晶化後に膜
中の触媒元素を低減させるゲッタリングを行う工程を加
えてもよい。

【００９４】以降の工程は、実施例１に従えば図１で得
られる半導体装置が得られる。

【００９５】〔実施例３〕本実施例は、実施例１とは
異なる方法により結晶性半導体膜を得る例である。実施
例１では下地膜を熱処理した後、スパッタ法で半導体膜
を形成する構成としたが、本実施例では、下地膜と半導
体膜とを大気にふれることなく連続形成した例を示す。

【００９６】まず、基板としてプラスチック基板を用意
する。その上に、スパッタ法により窒化珪素膜からなる
下地膜と、スパッタ法により非晶質珪素膜からなる半導
体膜を大気にふれることなく積層形成した。こうするこ
とによって下地膜と半導体膜との界面を清浄なものとす
ることができる。

【００９７】次いで、レーザー光を照射して、非晶質珪
素膜からなる半導体膜を結晶化させて結晶性半導体膜を
形成する。また、大気にふれることなくレーザー結晶化
を行い、ゲート絶縁膜もスパッタ法により連続形成して
ゲート絶縁膜と半導体膜との界面を清浄なものとしても
よい。

【００９８】以降の工程は、実施例１に従えば図１で得
られる半導体装置が得られる。また、実施例２と組み合
わせることも可能である。

【００９９】〔実施例４〕実施例１ではトップゲート
型ＴＦＴを例にとって説明したが、本願発明の構成はボ
トムゲート型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）に
適用することもできる。本実施例では、実施例１と異な
る構造のＴＦＴ（ボトムゲート型ＴＦＴ）を作製した場
合の例について図７を用いて説明する。

【０１００】図７（Ａ）において、７００は基板、７０
１はタンタル（Ｔａ）と窒化タンタル（ＴａＮ）とを積
層したゲート配線である。なお、図では簡略化のため、
下地膜とゲート配線が積層構造であることを図示してい
ない。

【０１０１】次に陽極酸化工程を行ない、ゲート配線の
表面に保護膜７０２を形成する。陽極酸化膜に代えて通
常の酸化工程による酸化膜でもよい。次いで、ゲート配
線の上にはゲート絶縁膜７０３が形成される。本実施例
ではスパッタ法により酸化珪素膜を形成してゲート絶縁
膜としている。（図７（Ａ））

【０１０２】次いで、ゲート絶縁膜７０３の上には微結
晶を有する非晶質珪素膜７０４をスパッタ法により形成
した。

【０１０３】次いで、レーザー光または加熱により結晶
化を行ない、結晶性半導体膜７０５を形成した。（図７
（Ｂ））

【０１０４】次いで、レジストマスク７０６を用いて酸
化珪素膜からなるマスク７０７を形成する。（図７
（Ｃ））

【０１０５】次いでレジストマスク７０６を除去した
後、不純物の添加を行ない、不純物領域７０８を形成す
る。（図７（Ｄ））

【０１０６】次いで、チャネル形成領域となる領域をレ
ジストマスク７０９で覆い、低濃度の不純物の添加を行
い、低濃度不純物領域７１１と、チャネル形成領域７１
２、高濃度不純物領域７１０を形成する。（図７
（Ｅ））

【０１０７】次いで、活性層のパターニングを行い、ソ
ース領域及びドレイン領域７１３、７１４を形成する。
（図７（Ｆ））

【０１０８】次いで、層間絶縁膜７１５を形成し、配線
７１６、７１７を形成する。（図７（Ｇ））

【０１０９】なお、本実施例では単体の逆スタガ型ＴＦ
Ｔの作製工程しか説明していないがボトムゲート型ＴＦ
Ｔであれば限定されず、本実施例の逆スタガ型ＴＦＴで
ＣＭＯＳ回路を作製したり、画素マトリクス回路を構成
したりすることは実施例１の作製工程を参考にすれば容
易であるので説明は省略する。

【０１１０】〔実施例５〕本実施例では、本願発明に
よって作製された液晶表示装置の例を図８に示す。画素
ＴＦＴ（画素スイッチング素子）の作製方法やセル組工
程は公知の手段を用いれば良いので詳細な説明は省略す
る。

【０１１１】図８において８００は絶縁表面を有する基
板（酸化シリコン膜を設けたガラス基板）、８０１は画
素マトリクス回路、８０２は走査線駆動回路、８０３は
信号線駆動回路、８３０は対向基板、８１０はＦＰＣ
（フレキシブルプリントサーキット）、８２０はロジッ
ク回路である。ロジック回路８２０としては、Ｄ／Ａコ
ンバータ、γ補正回路、信号分割回路などの従来ＩＣで
代用していた様な処理を行う回路を形成することができ
る。勿論、基板上にＩＣチップを設けて、ＩＣチップ上
で信号処理を行うことも可能である。

【０１１２】さらに、本実施例では液晶表示装置を例に
挙げて説明しているが、アクティブマトリクス型の表示
装置であればＥＬ（エレクトロルミネッセンス）表示装
置やＥＣ（エレクトロクロミックス）表示装置に本願発
明を適用することも可能であることは言うまでもない。

【０１１３】また、本願発明を用いて作製できる液晶表
示装置は透過型か反射型かは問わない。どちらを選択す
るのも実施者の自由である。この様に本願発明はあらゆ
るアクティブマトリクス型の電気光学装置（半導体装
置）に対して適用することが可能である。

【０１１４】なお、本実施例に示した半導体装置を作製
するにあたって、実施例１〜実施例４のどの構成を採用
しても良いし、各実施例を自由に組み合わせて用いるこ
とが可能である。

【０１１５】〔実施例６〕本実施例は、同一基板上に
周辺駆動回路の一部を構成するＣＭＯＳ回路と画素マト
リクス回路部の一部を構成する画素ＴＦＴとを作製した
例において、実施例１とは異なる例を説明する。以下に
本発明の半導体装置およびその作製方法の簡略断面図で
ある図９〜図1 4 を用いて簡略に説明する。

【０１１６】まず、基板１１００を用意する。本実施例
においては基板１１００としてガラス基板（コーニング
１７３７；歪点６６７℃）を用いた。次に、基板１１０
０上に下地絶縁膜１１１０（以下、本明細書中では下地
膜と称す）を形成した後、熱処理する。また、ここでの
熱処理は基板の歪点以下、好ましくは２００〜７００℃
で行う。本実施例では、下地膜１１１０として、ＴＥＯ
Ｓと酸素（Ｏ₂）を原料ガスに用い、プラズマＣＶＤ装
置によって膜厚２００ｎｍの酸化珪素膜を成膜した後、
６４０℃、４時間の熱処理を行った。

【０１１７】次いで、下地膜１１１０上に半導体膜１１
５０をスパッタ法により積層形成した。本実施例におい
ては、シリコンからなるターゲット（６φ）を使用し、
スパッタ用のガスとしてＡｒガス（ガス流量２０〜５０
ｓｃｃｍ）を用いた。さらに、水素ガスまたはＨｅガス
を添加（ガス流量１〜５０ｓｃｃｍ）して半導体膜中の
水素濃度を調節した。

【０１１８】次いで、半導体膜１１５０と連続的に２０
ｎｍの酸化珪素膜からなる絶縁膜１１５１をスパッタ法
により積層形成した。（図１０（Ａ））この工程におい
て、人工石英からなるターゲットを用い、スパッタ用の
ガスとしてＡｒを用い、反応ガスとして酸素を用い、比
率（Ｏ₂／Ａｒ＝２０〜８０％）で行った。

【０１１９】こうして図１０（Ａ）の状態が得られた
ら、絶縁膜１１５１を介して半導体膜１１５０に結晶化
処理を施して結晶性珪素膜からなる結晶性半導体膜１１
５２を形成する。本実施例では半導体膜１１５０に対し
てレーザー結晶化を行った。本実施例では大気中でエキ
シマレーザー光を線状（０．４ｍｍ×長さ１３５ｍｍ）
にビーム形成して照射した。（図１０（Ｂ））本実施例
ではレーザー光の照射条件として、パルス周波数を３０
Ｈｚ、オーバーラップ率を９６％、レーザーエネルギー
密度を１７５mJ/cm²とした。なお、半導体膜１１５０表
面に絶縁膜１１５１が形成されているため、レーザー結
晶化を行っても半導体膜１１５０表面は汚染されない。

【０１２０】また、図１０（Ｂ）の工程後、しきい値制
御をするために不純物の添加を行ない、チャネル形成領
域となる領域に不純物を添加する工程を加えてもよい。

【０１２１】次いで、得られた結晶性半導体膜１１５２
及び絶縁膜１１５１をパターニングして、所望の形状を
有する活性層１２１０、１３００、１３１０、及び絶縁
膜（後の工程によりゲート絶縁膜の一部となる）１２２
１、１３２１、１３２２を形成した。（図１０（Ｃ））

【０１２２】次いで、活性層１２１０、１３００、１３
１０及び絶縁膜１２２１、１３２１、１３２２を覆っ
て、絶縁膜（後の工程によりゲート絶縁膜の一部とな
る）１１２０としてスパッタ法により酸化珪素膜を１５
０ｎｍの膜厚で成膜した。（図１０（Ｄ））

【０１２３】次いで、絶縁膜１１２０上に導電膜（ゲー
ト配線形成材料層）を形成した。

【０１２４】また、導電膜としては、導電性材料または
半導体材料、例えば、アルミニウム（Ａｌ）、タンタル
（Ｔａ）、銅（Ｃｕ）、ニオブ（Ｎｂ）、ハフニウム
（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、ク
ロム（Ｃｒ）、シリコン（Ｓｉ）、シリサイド等を主成
分とする層からなる単層構造または積層構造を用いるこ
とができる。導電膜としては、１０〜５００ｎｍの膜厚
範囲で用いることができる。本実施例では導電膜として
アルミニウム膜を４００ｎｍの膜厚で成膜した。

【０１２５】次いで、マスク１１５４、１１５５を用い
て導電膜をパターニングしてゲート配線を形成する材料
層１１５６、１１５７を形成する。（図１１（Ａ））

【０１２６】そして、本実施例では、ゲート配線を形成
する材料層１１５６、１１５７に第１の陽極酸化処理を
施して多孔質な陽極酸化膜（ポーラス型）１１５８、１
１５９を形成した。（図１１（Ｂ））さらにマスク１１
５４、１１５５を除去した後、第２の陽極酸化処理を施
して緻密な陽極酸化膜（バリア型）１２３１、１３３１
を形成し、ゲート配線１３３０、１２３０を形成した。
（図１１（Ｃ））

【０１２７】また、上記陽極酸化を施さず、ゲート配線
を保護するためにゲート配線を覆う絶縁膜からなる保護
膜を形成する工程を加えてもよい。

【０１２８】その後、ゲート配線１３３０、１２３０及
び陽極酸化膜１１５８、１１５９、３３１、１２３１を
マスクとして、活性層へＮ型を付与する不純物を高濃度
に添加した。（図１２（Ａ））次いで、多孔質な陽極酸
化膜１１５８、１１５９を除去した。（図１２（Ｂ））
次いで、ゲート配線１３３０、１２３０及び陽極酸化膜
１３３１、１２３１をマスクとして、活性層へＮ型を付
与する不純物を低濃度に添加した。（図１２（Ｃ））本
実施例では、Ｎ型の導電性を付与する不純物としてリン
元素を用いた。

【０１２９】上記不純物添加工程によって、高濃度不純
物領域（ｎ⁺型領域）１３０２、１３０３、１２１３〜
１２１５はソース領域、ドレイン領域となり、低濃度不
純物領域（ｎ^-型領域）１３０４、１３０５、１２１６
〜１２１９はＬＤＤ領域となる。また、リンイオン、ボ
ロンイオンが注入されなかった領域が後にキャリアの移
動経路となる真性または実質的に真性なチャネル形成領
域１３０１、１２１１、１２１２となる。

【０１３０】次いで、Ｎチャネル型ＴＦＴをマスク１１
６０で覆い、ゲート配線をマスクとして、Ｐ型の導電性
を付与する不純物を活性層へ添加する。（図１３
（Ａ））また、活性層に選択的に所定の領域に添加する
ためのマスクを形成してもよい。不純物の添加は、イオ
ン注入法、プラズマドーピング法、レーザードーピング
法等の公知の手段を用いればよい。ただし、不純物イオ
ンが活性層の所定の領域に所望の量添加されるようにド
ーピング条件、ドーズ量、加速電圧等を調節する。本実
施例では、Ｐ型の導電性を付与する不純物としてボロン
元素を用いた。上記不純物添加工程によって、高濃度不
純物領域（ｐ⁺型領域）１３１２、１３１３はソース領
域、ドレイン領域となり、１３１１は真性または実質的
に真性なチャネル形成領域となる。

【０１３１】次に、ソース領域およびドレイン領域にお
ける不純物の活性化効果、またはドーピング工程で損傷
した活性層の結晶構造の回復効果を得るための公知の技
術、例えば熱アニールまたはレーザーアニールを行う。
本実施例では、照射条件がパルス周波数５０Ｈｚ、レー
ザーエネルギー密度１７９mJ/cm²のレーザー光を照射し
た後、熱活性化処理（窒素雰囲気下、４５０℃、２時
間）を施した。

【０１３２】この後、酸化窒化珪素膜、窒化珪素膜等で
覆い、パッシベーション膜を形成して保護する構成とし
てもよい。また、本実施例では絶縁膜１１２０をパター
ニングしない構成としたが、不純物の添加工程前後にお
いて、絶縁膜１１２０を所望の形状にパターニングして
もよい。また、不純物の添加工程前後において、選択的
に絶縁膜１２２１、１３２１、１３２２を除去してもよ
い。

【０１３３】次いで、マスク１１６０を除去した。そし
て、第１の層間絶縁膜１１１１、ここでは窒化酸化珪素
膜を成膜し、ソース領域、ドレイン領域上を露出させる
コンタクトホールを形成した後、金属膜を形成し、これ
をパターニングして、ソース領域、ドレイン領域と接触
する金属配線１３４１〜１３４３、１２４０、１２４１
を形成する。最後に水素化処理（水素雰囲気、３５０
℃、２時間）を行なう。（図１３（Ｂ））

【０１３４】こうして、Ｎチャネル型ＴＦＴとＰチャネ
ル型ＴＦＴが作製される。

【０１３５】ついで、第２の層間絶縁膜１１１２として
アクリル樹脂膜を膜厚１μｍの厚さにスピンコート法で
もって形成する。次に、第２の層間絶縁膜にエッチング
を施し、コンタクトホールを形成した後、Ｔｉからなる
金属膜３００ｎｍを成膜した。そして、この金属膜にパ
ターニングを施してブラックマスク１２５０と引出し配
線１３５１、１３５２を形成した。

【０１３６】そして、第３の層間絶縁膜１１１３をアク
リル樹脂でもって形成する。本実施例では、スピンコー
ト法でもって膜厚１μｍの第３の層間絶縁膜１１１３を
形成した。

【０１３７】次にコンタクトホールの形成を行い、画素
電極１２６０を形成する。本実施例では、まず透明導電
膜、例えばＩＴＯ膜を１００ｎｍの厚さにスパッタ法で
成膜し、これをパターニングすることにより、１２６０
で示される画素電極を形成した。画素電極としては、Ｉ
ＴＯの代わりに酸化インジウムと酸化亜鉛の化合物を用
いてもよい。最後に３５０℃の水素雰囲気中において、
１時間の加熱処理を行い、半導体層中の欠陥を減少させ
た。こうして図９に示す状態を得る。

【０１３８】図９においては、ダブルゲート構造を有す
る画素マトリクス部のＴＦＴを説明に用いたが、シング
ルゲート構造、またはトリプルゲート構造等のマルチゲ
ート構造にも適用できる。

【０１３９】なお、図１４（Ａ）及び図１４（Ｂ）は図
１の上面図に相当する図であり、図１４（Ａ）及び図１
４（Ｂ）において、点線Ｘ−Ｘ’で切断した部分が図９
の画素マトリクス回路部の断面構造に相当し、点線Ｙ−
Ｙ’で切断した部分が図９のＣＭＯＳ回路部の断面構造
に相当する。図１４（Ａ）において、１２１０は活性
層、１２２０は走査線、１２３０Ｅはゲート配線、１２
４０は信号線、１２４１はドレイン電極、１２５０はブ
ラックマスク、１２６０は画素電極である。図１４
（Ｂ）において、１３００、１３１０は活性層、１３３
０はゲート配線、１３３５はドレイン配線、１３４１、
１３４２はソース電極、１３４３はドレイン電極、１３
５１、１３５２はソース配線である。

【０１４０】本実施例に示したＴＦＴ構造は、トップゲ
ート型の一例であり、特に本実施例の構造に限定される
ものではない。また、本実施例では透過型ＬＣＤを作製
した例を示したが、半導体装置の一例を示したにすぎな
い。なお、ＩＴＯに代えて画素電極を反射性の高い金属
膜で構成し、画素電極のパターニングの変更を実施者が
適宜行うことによって反射型ＬＣＤを作製することは容
易にできる。また、反射型ＬＣＤを作製する場合、下地
膜として耐熱性金属膜上に絶縁膜を積層する構造または
窒化アルミニウム上に絶縁膜を積層する構造を用いる
と、絶縁膜下の金属膜が放熱層として働き有効である。
なお、上記工程順序を実施者が適宜変更することは可能
である。

【０１４１】また、本実施例と実施例５を組み合わせる
ことは可能である。

【０１４２】〔実施例７〕本実施例は、実施例６とは
異なる方法により結晶性半導体膜を得る例である。本実
施例では、実施例６の半導体膜の形成前に結晶化を助長
する触媒元素を半導体膜全面または選択的に保持させる
工程を加える。基本的な構成は実施例１と同様であるの
で、相違点のみに着目して説明する。

【０１４３】本実施例では、半導体膜の裏面に珪素の結
晶化を助長する触媒元素を導入する。珪素の結晶化を助
長する触媒元素としては、Ｎｉ、Ｆｅ、Ｃｏ、Ｐｔ、Ｃ
ｕ、Ａｕ、Ｇｅから選ばれた一種または複数種類の元素
が用いられる。本実施例では前記触媒元素の内、非晶質
珪素膜中の拡散速度が早く、極めて良好な結晶性を得る
ことができるＮｉを用いた。

【０１４４】また、上記触媒元素を導入する箇所として
は、特に限定されないが、下地膜の全面、またはマスク
を適宜形成することにより選択的に導入する。

【０１４５】また、非晶質珪素膜に触媒元素を導入する
方法としては、触媒元素を非晶質珪素膜の裏面に接触さ
せ得る方法、または非晶質珪素膜の膜中に保持させ得る
方法であれば特に限定されない。例えば、スパッタ法、
ＣＶＤ法、プラズマ処理法、吸着法、イオン注入法、ま
たは触媒元素を含有した溶液を塗布する方法を使用する
ことができる。この内、溶液を用いる方法は簡便であ
り、触媒元素の濃度調整が容易であるという点で有用で
ある。金属塩としては各種塩を用いるとができ、溶媒と
しては水のほか、アルコール類、アルデヒド類、エーテ
ル類、その他の有機溶媒、或いは水と有機溶媒の混合溶
媒を用いることができる。本実施例では、塗布方法を用
い、１〜１０００ｐｐｍ、好ましくは１０〜１００ｐｐ
ｍ（重量換算）の範囲のニッケルを含んだ溶液を塗布し
た。ただし、非晶質珪素膜の膜厚を考慮に入れて適宜添
加量を調節する必要がある。このようにして得られた非
晶質珪素膜における膜中のニッケル濃度は１×１０¹⁹〜
１×１０²¹atoms ／ｃｍ³となる。

【０１４６】以上のようにして触媒元素を非晶質珪素膜
に導入した後、大気にふれることなく絶縁膜を形成し、
絶縁膜を介してレーザー光の照射により結晶化を行ない
結晶性珪素膜を得る。また、レーザー光の照射に代えて
高温加熱する工程を加えてもよい。また、結晶化後に膜
中の触媒元素を低減させるゲッタリングを行う工程を加
えてもよい。

【０１４７】以降の工程は、実施例６に従えば図９で得
られる半導体装置が得られる。

【０１４８】〔実施例８〕本実施例は、実施例６とは
異なる方法により結晶性半導体膜を得る例である。実施
例６では下地膜を熱処理した後、スパッタ法で半導体膜
を形成する構成としたが、本実施例では、下地膜と半導
体膜と絶縁膜とを大気にふれることなく連続形成した例
を示す。

【０１４９】まず、基板としてプラスチック基板を用意
する。その上に、スパッタ法により窒化珪素膜からなる
下地膜と、スパッタ法により非晶質珪素膜からなる半導
体膜を大気にふれることなく積層形成した。こうするこ
とによって下地膜と半導体膜との界面を清浄なものとす
ることができる。加えて、スパッタ法により膜厚２０ｎ
ｍの酸化珪素膜からなる絶縁膜を大気にふれることなく
連続形成した。こうすることによって半導体膜と絶縁膜
との界面を清浄なものとすることができる。

【０１５０】次いで、絶縁膜を介してレーザー光を照射
して、非晶質珪素膜からなる半導体膜を結晶化させて結
晶性半導体膜を形成する。

【０１５１】以降の工程は、実施例６に従えば図９で示
される半導体装置が得られる。

【０１５２】〔実施例９〕本実施例では、実施例１〜
３、６〜８で示したスパッタ法により形成された積層膜
を形成するにあたって図１７に示すような構成のマルチ
チャンバー（クラスターツール）構造の装置を用いる例
を示す。

【０１５３】本実施例では、まず、溶融石英ターゲット
が設けられた第１の反応室（チャンバー）１９におい
て、成膜圧力を０．６Ｐａとし、スパッタガスにはＯ₂
とＡｒの混合ガスを用い、その混合比を０〜５０％、こ
こでは３０％として、酸化珪素からなる下地膜を形成す
る。

【０１５４】次に、大気にふれることなく、基板をシリ
コンターゲットが設けられた第２のチャンバー２０に搬
送し、スパッタガスにはＡｒガスを用い、非晶質珪素か
らなる半導体膜を形成する。

【０１５５】次に、大気にふれることなく、基板を溶融
石英ターゲットが設けられた第３のチャンバー２１にお
いて、成膜圧力を０．６Ｐａとし、スパッタガスにはＯ
₂とＡｒの混合ガスを用い、その混合比を２０〜８０
％、ここでは３０％として、酸化珪素からなる絶縁膜を
形成する。

【０１５６】上記各スパッタ工程において、被膜形成表
面を公知のクリーニング方法によりクリーニングした
後、膜を形成することが好ましい。

【０１５７】次いで、絶縁膜を介してレーザー光を照射
して、非晶質珪素膜からなる半導体膜を結晶化させて結
晶性半導体膜を形成する。

【０１５８】以降の工程は、実施例６に従えば、図９に
示される構造を有する半導体装置を得ることができる。

【０１５９】〔実施例１０〕実施例６ではトップゲー
ト型ＴＦＴを例にとって説明したが、本願発明の構成は
ボトムゲート型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）
に適用することもできる。本実施例では、実施例６と異
なる構造のＴＦＴ（ボトムゲート型ＴＦＴ）を作製した
場合の例について図１５、図１６を用いて説明する。

【０１６０】図１５（Ａ）において、１５００は基板、
１５０１はタンタル（Ｔａ）と窒化タンタル（ＴａＮ）
とを積層したゲート配線である。なお、図では簡略化の
ため、下地膜とゲート配線が積層構造であることを図示
していない。

【０１６１】次に陽極酸化工程を行ない、ゲート配線の
表面に保護膜１５０２を形成する。陽極酸化膜に代えて
通常の酸化工程による酸化膜でもよい。次いで、ゲート
配線１５０１の上にはゲート絶縁膜１５０４が形成され
る。本実施例ではスパッタ法により酸化珪素膜を形成し
てゲート絶縁膜１５０４としている。

【０１６２】次いで、大気にふれることなくゲート絶縁
膜１５０４の上には微結晶を有する非晶質珪素膜１５０
５をスパッタ法により形成し、さらにその上に窒化珪素
膜からなる絶縁膜１５０３を形成した。（図１５
（Ａ））

【０１６３】次いで、絶縁膜１５０３を介してレーザー
光または加熱により結晶化を行ない、結晶性半導体膜１
５０６を形成した。（図１５（Ｂ））

【０１６４】次いで、レジストマスク１５０７を用いて
酸化珪素膜からなるマスク１５０８を形成する。（図１
５（Ｃ））

【０１６５】次いでレジストマスク１５０７を除去した
後、不純物の添加を行ない、不純物領域１５０９、１５
１０を形成する。（図１５（Ｄ））

【０１６６】次いで、チャネル形成領域となる領域をレ
ジストマスク１５１１で覆い、低濃度の不純物の添加を
行い、低濃度不純物領域１５２４、１５２５と、チャネ
ル形成領域１５２１、高濃度不純物領域１５２２、１５
２３を形成する。（図１６（Ａ））

【０１６７】なお、不純物の添加工程の前後で、絶縁膜
１５０３を除去する工程としてもよい。

【０１６８】次いで、活性層のパターニングを行い、ソ
ース領域及びドレイン領域１５３２、１５３３を形成す
る。（図１６（Ｂ））

【０１６９】次いで、層間絶縁膜１５４０を形成し、配
線１５４１、１５４２を形成する。（図１６（Ｃ））

【０１７０】なお、本実施例では単体の逆スタガ型ＴＦ
Ｔの作製工程しか説明していないが、本実施例の構造の
逆スタガ型ＴＦＴでＣＭＯＳ回路を作製したり、画素マ
トリクス回路を構成したりすることは実施例６の作製工
程を参考にすれば容易であるので説明は省略する。

【０１７１】〔実施例１１〕本願発明は従来のＩＣ技
術全般に適用することが可能である。即ち、現在市場に
流通している全ての半導体回路に適用できる。例えば、
ワンチップ上に集積化されたＲＩＳＣプロセッサ、ＡＳ
ＩＣプロセッサ等のマイクロプロセッサに適用しても良
いし、液晶用ドライバー回路（Ｄ／Ａコンバータ、γ補
正回路、信号分割回路等）に代表される信号処理回路や
携帯機器（携帯電話、ＰＨＳ、モバイルコンピュータ）
用の高周波回路に適用しても良い。

【０１７２】また、マイクロプロセッサ等の半導体回路
は様々な電子機器に搭載されて中枢回路として機能す
る。代表的な電子機器としてはパーソナルコンピュー
タ、携帯型情報端末機器、その他あらゆる家電製品が挙
げられる。また、車両（自動車や電車等）の制御用コン
ピュータなども挙げられる。本願発明はその様な半導体
装置に対しても適用可能である。

【０１７３】なお、本実施例に示した半導体装置を作製
するにあたって、実施例１〜実施例１０のどの構成を採
用しても良いし、各実施例を自由に組み合わせて用いる
ことが可能である。

【０１７４】〔実施例１２〕本発明を実施して形成され
たＴＦＴは様々な電気光学装置に用いることができる。
即ち、それら電気光学装置を表示部として組み込んだ電
子機器全てに本発明を実施できる。

【０１７５】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴ
ーグル型ディスプレイ）、ウエアラブルディスプレイ、
カーナビゲーション、パーソナルコンピュータ、携帯情
報端末（モバイルコンピュータ、携帯電話または電子書
籍等）などが挙げられる。それらの一例を図１８に示
す。

【０１７６】図１８（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４で構成される。本願発明を画
像入力部２００２、表示部２００３やその他の信号駆動
回路に適用することができる。

【０１７７】図１８（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６で構成される。本願発明を表示部２１０２、音声入力
部２１０３やその他の信号駆動回路に適用することがで
きる。

【０１７８】図１８（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５で構成される。本願発明は表示部２２０５
やその他の信号駆動回路に適用できる。

【０１７９】図１８（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３で構成される。本発明は表示部２３０２やその他の信
号駆動回路に適用することができる。

【０１８０】図１８（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５で構成さ
れる。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇ
ｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ等を
用い、音楽鑑賞や映画鑑賞やゲームやインターネットを
行うことができる。本発明は表示部２４０２やその他の
信号駆動回路に適用することができる。

【０１８１】図１８（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）で構成される。
本願発明を表示部２５０２やその他の信号駆動回路に適
用することができる。

【０１８２】また、図１９（Ａ）はフロント型プロジェ
クターであり、投射装置２６０１、スクリーン２６０２
で構成される。本発明は投射装置内部の液晶表示装置や
その他の信号駆動回路に適用することができる。

【０１８３】また、図１９（Ｂ）はリア型プロジェクタ
ーであり、本体２７０１、投射装置２７０２、ミラー２
７０３、スクリーン２７０４で構成される。本発明は投
射装置内部の液晶表示装置やその他の信号駆動回路に適
用することができる。

【０１８４】なお、図１９（Ｃ）は、図１９（Ａ）及び
図１９（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１９（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。

【０１８５】また、図１９（Ｄ）は、図１９（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図１９（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。

【０１８６】また、図２０（Ａ）は携帯電話であり、本
体３００１、音声出力部３００２、音声入力部３００
３、表示部３００４、操作スイッチ３００５、アンテナ
３００６で構成される。本願発明を表示部３００４やそ
の他の信号駆動回路に適用することができる。

【０１８７】また、図２０（Ｂ）は携帯書籍であり、本
体３１０１、表示部３１０２、３１０３、記憶媒体３１
０４、操作スイッチ３１０５、アンテナ３１０６で構成
される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉ
ｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ等
を用い、インターネットも行うことができる。本願発明
を表示部３１０２，３１０３やその他の信号駆動回路に
適用することができる。

【０１８８】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜１１のど
のような組み合わせからなる構成を用いても実現するこ
とができる。ただし、本実施例におけるプロジェクター
は、透過型の液晶表示装置であり、反射型の液晶表示装
置では適用できないことは言うまでもない。

【０１８９】なお、本実施例に示した半導体装置を作製
するにあたって、実施例１〜実施例１０のどの構成を採
用しても良いし、各実施例を自由に組み合わせて用いる
ことが可能である。また、実施例１１に示した半導体回
路と組み合わせて用いても良い。

【０１９０】〔実施例１３〕本発明を実施して形成され
たＴＦＴはＥＬ（エレクトロルミネッセンス）表示装置
に適用できる。

【０１９１】図２１（Ａ）は本願発明の実施例１乃至４
のいずれか一、あるいは実施例６乃至１０のいずれか一
を用いたＥＬ表示装置の上面図である。図２１（Ａ）に
おいて、３０１０は基板、３０１１は画素部、３０１２
はソース側駆動回路、３０１３はゲート側駆動回路であ
り、それぞれの駆動回路は配線３０１４〜３０１６を経
てＦＰＣ３０１７に至り、外部機器へと接続される。

【０１９２】このとき少なくとも画素部、好ましくは駆
動回路及び画素部を囲むようにしてシーリング材（ハウ
ジング材ともいう）３０１８を設ける。なお、シーリン
グ材３０１８は素子部を囲めるような凹部を持つ金属板
やガラス板を用いても良いし、紫外線硬化樹脂を用いて
も良い。シーリング材３０１８として素子部を囲めるよ
うな凹部を持つ金属板を用いた場合、接着剤３０１９に
よって基板３０１０に固着させ、基板３０１０との間に
密閉空間を形成する。このとき、ＥＬ素子は完全に前記
密閉空間に封入された状態となり、外気から完全に遮断
される。

【０１９３】さらに、シーリング材３０１８と基板３０
１０との間の空隙３０２０には不活性ガス（アルゴン、
ヘリウム、窒素等）を充填しておいたり、酸化バリウム
等の乾燥剤を設けておくことが望ましい。これによりＥ
Ｌ素子の水分等による劣化を抑制することが可能であ
る。

【０１９４】また、図２１（Ｂ）は本実施例のＥＬ表示
装置の断面構造であり、基板３０１０、下地膜３０２１
の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型
ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回
路を図示している。）３０２２及び画素部用ＴＦＴ３０
２３（但し、ここではＥＬ素子への電流を制御するＴＦ
Ｔだけ図示している。）が形成されている。これらのＴ
ＦＴは実施例１、実施例２、実施例３、実施例６、実施
例７、及び実施例８に示されるトップゲート構造または
実施例４及び実施例１０で示されるボトムゲート構造を
用いれば良い。

【０１９５】本願発明は、駆動回路用ＴＦＴ３０２２、
画素部用ＴＦＴ３０２３の形成に際して用いることがで
きる。

【０１９６】本願発明を用いて駆動回路用ＴＦＴ３０２
２、画素部用ＴＦＴ３０２３が完成したら、樹脂材料で
なる層間絶縁膜（平坦化膜）３０２６の上に画素部用Ｔ
ＦＴ３０２３のドレインと電気的に接続する透明導電膜
でなる画素電極３０２７を形成する。透明導電膜として
は、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼
ばれる）または酸化インジウムと酸化亜鉛との化合物を
用いることができる。そして、画素電極３０２７を形成
したら、絶縁膜３０２８を形成し、画素電極３０２７上
に開口部を形成する。

【０１９７】次に、ＥＬ層３０２９を形成する。ＥＬ層
３０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、
発光層、電子輸送層または電子注入層）を自由に組み合
わせて積層構造または単層構造とすれば良い。どのよう
な構造とするかは公知の技術を用いれば良い。また、Ｅ
Ｌ材料には低分子系材料と高分子系（ポリマー系）材料
がある。低分子系材料を用いる場合は蒸着法を用いる
が、高分子系材料を用いる場合には、スピンコート法、
印刷法またはインクジェット法等の簡易な方法を用いる
ことが可能である。

【０１９８】本実施例では、シャドーマスクを用いて蒸
着法によりＥＬ層を形成する。シャドーマスクを用いて
画素毎に波長の異なる発光が可能な発光層（赤色発光
層、緑色発光層及び青色発光層）を形成することで、カ
ラー表示が可能となる。その他にも、色変換層（ＣＣ
Ｍ）とカラーフィルターを組み合わせた方式、白色発光
層とカラーフィルターを組み合わせた方式があるがいず
れの方法を用いても良い。勿論、単色発光のＥＬ表示装
置とすることもできる。

【０１９９】ＥＬ層３０２９を形成したら、その上に陰
極３０３０を形成する。陰極３０３０とＥＬ層３０２９
の界面に存在する水分や酸素は極力排除しておくことが
望ましい。従って、真空中でＥＬ層３０２９と陰極３０
３０を連続成膜するか、ＥＬ層３０２９を不活性雰囲気
で形成し、大気解放しないで陰極３０３０を形成すると
いった工夫が必要である。本実施例ではマルチチャンバ
ー方式（クラスターツール方式）の成膜装置を用いるこ
とで上述のような成膜を可能とする。

【０２００】なお、本実施例では陰極３０３０として、
ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜
の積層構造を用いる。具体的にはＥＬ層３０２９上に蒸
着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成
し、その上に３００ｎｍ厚のアルミニウム膜を形成す
る。勿論、公知の陰極材料であるＭｇＡｇ電極を用いて
も良い。そして陰極３０３０は３０３１で示される領域
において配線３０１６に接続される。配線３０１６は陰
極３０３０に所定の電圧を与えるための電源供給線であ
り、導電性ペースト材料３０３２を介してＦＰＣ３０１
７に接続される。

【０２０１】３０３１に示された領域において陰極３０
３０と配線３０１６とを電気的に接続するために、層間
絶縁膜３０２６及び絶縁膜３０２８にコンタクトホール
を形成する必要がある。これらは層間絶縁膜３０２６の
エッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜３０２８のエッチング時（ＥＬ層形成前の開口
部の形成時）に形成しておけば良い。また、絶縁膜３０
２８をエッチングする際に、層間絶縁膜３０２６まで一
括でエッチングしても良い。この場合、層間絶縁膜３０
２６と絶縁膜３０２８が同じ樹脂材料であれば、コンタ
クトホールの形状を良好なものとすることができる。

【０２０２】また、配線３０１６はシーリング材３０１
８と基板３０１０との間を隙間（但し接着剤３０１９で
塞がれている。）を通ってＦＰＣ３０１７に電気的に接
続される。なお、ここでは配線３０１６について説明し
たが、他の配線３０１４、３０１５も同様にしてシーリ
ング材３０１８の下を通ってＦＰＣ３０１７に電気的に
接続される。

【０２０３】以上のような構成でなるＥＬ表示装置にお
いて、本願発明を用いることができる。本願発明を用い
ることで、ＴＦＴの電気特性が高いものとなる。そのた
め、表示された画質を良好なものとすることができる。

【０２０４】

【発明の効果】本発明によれば、非晶質半導体膜をスパ
ッタ法によって形成するので、安全性の高い作業環境で
ＴＦＴを作製することができる。また、スパッタ法によ
って形成するので膜質を調節し易く、所望の非晶質半導
体膜を形成することができる。

【０２０５】また、スパッタ法によって形成された膜は
密着性が高く、安価なプラスチック基板またはガラス基
板を用いようとも極めて高品質な結晶性半導体膜、密着
性の良好な界面が同時に実現可能となり、本発明を利用
することで高性能な半導体装置を製造することができ
る。

【０２０６】また、本発明を利用した半導体装置は、活
性層、特にチャネル形成領域とこの上に接して形成され
た絶縁膜との界面を清浄化することができるため、電気
特性の高い半導体装置を得ることできる。

【０２０７】また、本願を用いて作製されたＴＦＴの代
表的なパラメータである移動度（μ _max）は、Ｎチャネ
ル型ＴＦＴで５０〜５００ｃｍ²／Ｖｓ（１００ｃｍ²
／Ｖｓ以上）、Ｐチャネル型ＴＦＴで２０〜３００ｃｍ
²／Ｖｓ（５０ｃｍ²／Ｖｓ以上）を実現できる。

【図面の簡単な説明】

【図１】本願発明の構成の一例を示す図（実施例
１）

【図２】本願発明の作製工程一例を示す図（実施例
１）

【図３】本願発明の作製工程一例を示す図（実施例
１）

【図４】本願発明の作製工程一例を示す図（実施例
１）

【図５】本願発明の作製工程一例を示す図（実施例
１）

【図６】本願発明の構成の上面図を示す図（実施例
１）

【図７】本願発明の作製工程一例を示す図（実施例
４）

【図８】アクティブマトリクス型の表示装置（実施
例５）

【図９】本願発明の構成の一例を示す図（実施例
６）

【図１０】本願発明の作製工程一例を示す図（実施例
６）

【図１１】本願発明の作製工程一例を示す図（実施
例６）

【図１２】本願発明の作製工程一例を示す図（実施
例６）

【図１３】本願発明の作製工程一例を示す図（実施
例６）

【図１４】本願発明の構成の上面図を示す図（実施
例６）

【図１５】本願発明の作製工程一例を示す図（実施
例１０）

【図１６】本願発明の作製工程一例を示す図（実施
例１０）

【図１７】装置の一例を示す図（実施例９）

【図１８】電子機器の一例を示す図（実施例１２）

【図１９】電子機器の一例を示す図（実施例１２）

【図２０】電子機器の一例を示す図（実施例１２）

【図２１】ＥＬ表示装置を示す図（実施例１３）

【符号の説明】

１００基板１０１下地膜１０２スパッタ法による非晶質半導体膜１０３結晶性半導体膜１０４活性層１０５ゲート絶縁膜１０６配線１０７マスク１０８、１０９陽極酸化膜１１０ゲート配線１１１ゲート絶縁膜１１２、１１３高濃度不純物領域（Ｐ型）１１４、１１５低濃度不純物領域（Ｐ型）１１６チャネル形成領域１１７、１１８高濃度不純物領域（Ｎ型）１１９、１２０低濃度不純物領域（Ｎ型）１２１チャネル形成領域１２２第１層間絶縁膜１２３〜１２７配線１２８第２層間絶縁膜１２９、１３０引き出し配線１３１ブラックマスク１３２第３層間絶縁膜１３３画素電極

Claims

【特許請求の範囲】

【請求項１】絶縁表面上に、活性層と、前記活性層に接
する絶縁膜とを有する半導体素子からなる半導体回路を
備えた半導体装置であって、前記活性層は、スパッタ法
により形成された半導体膜を前記絶縁膜が接した状態で
結晶化した膜からなることを特徴とする半導体素子から
なる半導体回路を備えた半導体装置。
【請求項２】請求項１において、前記スパッタ法はシリ
コンまたはシリコンを主成分とする材料をターゲットと
し、ＲＦ電力により半導体膜を形成することを特徴とす
る半導体素子からなる半導体回路を備えた半導体装置。
【請求項３】請求項１または請求項２において、前記絶
縁膜は、スパッタ法により形成されたことを特徴とする
半導体素子からなる半導体回路を備えた半導体装置。
【請求項４】請求項１乃至３のいずれか一において、前
記絶縁膜は、窒化珪素膜、酸化窒化珪素膜、酸化珪素膜
から選ばれた単層膜、またはそれらの積層膜であること
を特徴とする半導体素子からなる半導体回路を備えた半
導体装置。
【請求項５】絶縁表面上にスパッタ法により形成された
活性層と、前記活性層に接するゲート絶縁膜と、前記ゲ
ート絶縁膜に接するゲート配線とを有し、前記活性層
は、少なくともチャネル形成領域と、前記チャネル形成
領域の両側に形成されたソース領域及びドレイン領域と
からなることを特徴とする半導体素子からなる半導体回
路を備えた半導体装置。
【請求項６】絶縁表面上にゲート配線と、前記ゲート配
線に接するゲート絶縁膜と、前記ゲート絶縁膜に接して
スパッタ法により形成された活性層とを有し、前記活性
層は、少なくともチャネル形成領域と、前記チャネル形
成領域の両側に形成されたソース領域及びドレイン領域
とからなることを特徴とする半導体素子からなる半導体
回路を備えた半導体装置。
【請求項７】請求項５または請求項６において、少なく
とも前記ソース領域及び前記ドレイン領域には珪素の結
晶化を助長する触媒元素が含まれていることを特徴とす
る半導体素子からなる半導体回路を備えた半導体装置。
【請求項８】請求項７において、前記触媒元素は、Ｎ
ｉ、Ｆｅ、Ｃｏ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なく
とも１つの元素、または複数の元素であることを特徴と
する半導体素子からなる半導体回路を備えた半導体装
置。
【請求項９】請求項７において、前記触媒元素は、Ｇ
ｅ、Ｐｂから選ばれた少なくとも１つの元素、または複
数の元素であることを特徴とする半導体素子からなる半
導体回路を備えた半導体装置。
【請求項１０】請求項１乃至９のいずれか一において、
前記半導体回路とは、マイクロプロセッサ、信号処理回
路または高周波回路であることを特徴とする半導体素子
からなる半導体回路を備えた半導体装置。
【請求項１１】請求項１０において、前記半導体装置は
電気光学装置または電子機器であることを特徴とする半
導体素子からなる半導体回路を備えた半導体装置。
【請求項１２】請求項１０において、前記電気光学装置
とは液晶表示装置、ＥＬ表示装置、ＥＣ表示装置または
イメージセンサであることを特徴とする半導体素子から
なる半導体回路を備えた半導体装置。
【請求項１３】請求項１０において、前記電子機器と
は、ビデオカメラ、デジタルカメラ、プロジェクター、
ゴーグルディスプレイ、カーナビゲーション、パーソナ
ルコンピュータまたは携帯情報端末であることを特徴と
する半導体素子からなる半導体回路を備えた半導体装
置。
【請求項１４】絶縁表面上にスパッタ法により半導体膜
を形成する工程と、前記半導体膜を結晶化して結晶性半
導体膜を形成する工程と、を有していることを特徴とす
る半導体素子からなる半導体回路を備えた半導体装置の
作製方法。
【請求項１５】絶縁表面上にスパッタ法により半導体膜
を形成する工程と、前記半導体膜の少なくとも一部に結
晶化を助長する触媒元素を添加する工程と、前記半導体
膜を結晶化して結晶性半導体膜を形成する工程と、を有
していることを特徴とする半導体素子からなる半導体回
路を備えた半導体装置の作製方法。
【請求項１６】絶縁表面上にスパッタ法により半導体膜
を形成する工程と、前記半導体膜の少なくとも一部に結
晶化を助長する触媒元素を添加する工程と、前記半導体
膜を結晶化して結晶性半導体膜を形成する工程と、前記
結晶性半導体膜中の触媒元素の濃度を低減する工程と、
を有していることを特徴とする半導体素子からなる半導
体回路を備えた半導体装置の作製方法。
【請求項１７】絶縁表面上にスパッタ法により半導体膜
を形成する工程と、前記半導体膜に接して絶縁膜を形成
する工程と、前記半導体膜を前記絶縁膜が接した状態で
結晶化して結晶性半導体膜を形成する工程とを有してい
ることを特徴とする半導体素子からなる半導体回路を備
えた半導体装置の作製方法。
【請求項１８】絶縁表面上の少なくとも一部に結晶化を
助長する触媒元素を添加する工程と、スパッタ法により
半導体膜を形成する工程と、前記半導体膜に接して絶縁
膜を形成する工程と、前記半導体膜を前記絶縁膜が接し
た状態で結晶化して結晶性半導体膜を形成する工程とを
有していることを特徴とする半導体素子からなる半導体
回路を備えた半導体装置の作製方法。
【請求項１９】絶縁表面上の少なくとも一部に結晶化を
助長する触媒元素を添加する工程と、スパッタ法により
半導体膜を形成する工程と、前記半導体膜に接して絶縁
膜を形成する工程と、前記半導体膜を前記絶縁膜が接し
た状態で結晶化して結晶性半導体膜を形成する工程と、
前記結晶性半導体膜中の触媒元素の濃度を低減する工程
と、を有していることを特徴とする半導体素子からなる
半導体回路を備えた半導体装置の作製方法。