JP2000150904A

JP2000150904A - 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法

Info

Publication number: JP2000150904A
Application number: JP23240099A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Setsuo Nakajima; 節男中嶋; Ritsuko Kawasaki; 律子河崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1998-08-21
Filing date: 1999-08-19
Publication date: 2000-05-30
Anticipated expiration: 2019-08-19
Also published as: JP4094179B2

Abstract

(57)【要約】【課題】本発明は、活性層、特にチャネル形成領域を
構成する領域と絶縁膜との界面を良好なものとすること
により、ＴＦＴの特性を向上させるとともに均一な特性
を有する半導体素子からなる半導体回路を備えた半導体
装置およびその作製方法を提供するものである。【解決手段】上記目的を解決するため、本発明は、基
板１００または下地膜１０１上にゲート配線１０２を形
成し、ゲート絶縁膜１０３と半導体膜１０４と絶縁膜１
０５を大気にふれさせることなく積層形成し、次いで絶
縁膜１０５を介して赤外光または紫外光（レーザ光）の
照射による半導体膜の結晶化を行った後、レジストマス
クを用い、ＬＤＤ構造を備えた半導体装置を作製する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、絶縁ゲート型トラ
ンジスタ等の半導体素子からなる半導体回路を備えた半
導体装置の構造およびその作製方法に関する。特に、有
機樹脂を用いて形成されたＬＤＤ構造を有する半導体素
子からなる半導体回路を備えた半導体装置の構造および
その作製方法に関する。本発明の半導体装置は、薄膜ト
ランジスタ（ＴＦＴ）やＭＯＳトランジスタ等の素子だ
けでなく、これら絶縁ゲート型トランジスタで構成され
た半導体回路を有する表示装置やイメージセンサ等の電
気光学装置をも含むものである。加えて、本発明の半導
体装置は、これらの表示装置および電気光学装置を搭載
した電子機器をも含むものである。

【０００２】

【従来の技術】絶縁性を有する基板上に形成された薄膜
トランジスタ（ＴＦＴ）により画素マトリクス回路およ
び駆動回路を構成したアクティブマトリクス型液晶ディ
スプレイが注目を浴びている。液晶ディスプレイは０．
５〜２０インチ程度のものまで表示ディスプレイとして
利用されている。

【０００３】現在、高精細な表示が可能な液晶ディスプ
レイを実現するために、ポリシリコンで代表される結晶
性半導体膜を活性層とするＴＦＴが注目されている。し
かしながら、結晶性半導体膜を活性層とするＴＦＴは、
非晶質半導体膜を活性層とするＴＦＴと比較して動作速
度や駆動能力が高い一方、個々のＴＦＴ特性のバラツキ
が大きいという問題があった。

【０００４】このＴＦＴ特性のバラツキが生じる原因の
一つとして活性層とゲート絶縁膜の界面が挙げられる。
この界面が汚染されていると、ＴＦＴ特性に悪影響を与
える。そのため、活性層と該活性層に接する絶縁膜との
界面を清浄化することが重要である。

【０００５】

【発明が解決しようとする課題】現在、ＴＦＴには高移
動度が求められており、ＴＦＴの活性層としては、非晶
質半導体膜よりも移動度の高い結晶性半導体膜を用いる
ことが有力視されている。従来のＴＦＴの作製方法を以
下に概略、簡単に説明する。

【０００６】まず、絶縁基板上にゲート配線を形成し、
その上にゲート絶縁膜とアモルファスシリコン膜を積層
し、このアモルファスシリコン膜を加熱、またはレーザ
ー光の照射等の結晶化処理を施してポリシリコン膜とす
る。次いで、このポリシリコン膜を所望の形状にパター
ニングして活性層を形成する。次いで、Ｐ型またはＮ型
の導電性を付与する不純物をポリシリコン膜に選択的に
導入してソース領域、ドレイン領域となる不純物領域を
形成する。続いて、層間絶縁膜を堆積し、ソース領域、
ドレイン領域上を露出させるコンタクトホールを形成し
た後、金属膜を形成し、これをパターニングして、ソー
ス領域、ドレイン領域と接触する金属配線を形成する。
こうして、ＴＦＴの作製工程を完了する。

【０００７】このように従来では、非晶質半導体膜の成
膜後、幾つかの工程（例えば、結晶化工程、パターニン
グ工程）を施した後、絶縁膜を成膜しているため、非晶
質半導体膜が大気にさらされていた。

【０００８】特にクリーンルーム内の大気は、主に、清
浄化のため一般的に使用されているＨＥＰＡフィルター
からのボロン（ホウ素）を含んでおり、大気に活性層を
さらすと活性層中に不定量混入する。従来では、大気に
活性層を大気にさらして作製しており、ＳＩＭＳ分析を
行った場合、ＴＦＴの活性層の界面（主表面側または裏
面側）にボロンの濃度ピーク（図１４中の点線Ｂで示し
た）を有し、その最高値は１×１０¹⁸atoms ／ｃｍ³以
上であった。このようにボロンが活性層中に混入してし
まうと、活性層中の不純物濃度の制御が困難となり、Ｔ
ＦＴのしきい値のばらつく原因となる。また、他のフィ
ルターを用いた場合は高コストとなってしまうため適し
ていない。

【０００９】このように、従来では半導体膜の成膜後、
半導体膜の表面が大気にさらされて、活性層となる半導
体膜が大気中の不純物（ボロン、酸素、水分、ナトリウ
ム等）により汚染されてしまっていた。また、ゲ─ト絶
縁膜の成膜後、大気にさらされて汚染したゲート絶縁膜
上に活性層となる半導体膜を成膜することにより半導体
膜が大気中の不純物（ボロン、酸素、水分、ナトリウム
等）により汚染されてしまっていた。こうして汚染した
半導体膜を用いて半導体素子、例えばＴＦＴを作製する
と、活性層、特にチャネル形成領域とゲート絶縁膜との
界面特性が低下し、ＴＦＴの電気的特性のバラツキや低
下を引き起こす原因となっていた。また、結晶化工程に
おいても不純物（ボロン、酸素、水分、ナトリウム等）
は半導体膜の結晶化を阻害していた。

【００１０】本発明は、活性層、特にチャネル形成領域
を構成する領域と絶縁膜との界面を良好なものとするこ
とにより、ＴＦＴの特性を向上させるとともに均一な特
性を有する半導体素子からなる半導体回路を備えた半導
体装置およびその作製方法を提供するものである。

【００１１】また、従来よりＬＤＤ領域を備えた薄膜ト
ランジスタの構造が知られている。ＬＤＤ領域を備えた
薄膜トランジスタの例としては、特公平３−３８７５５
号公報および特開平７−２２６５１５号公報に記載され
ている。ＬＤＤ領域は、チャネル形成領域とドレイン領
域との間に形成される電界の強度を緩和し、トランジス
タのＯＦＦ電流の低減、劣化の防止の役割を果たしてい
る。しかしながら、従来技術を用いたＬＤＤ構造の作製
方法は複雑であり、多くの工程を必要としていた。

【００１２】加えて、本発明は、再現性が高くトランジ
スタ特性の安定性を向上し生産性の高いＬＤＤ構造を備
えた半導体素子からなる半導体回路を備えた半導体装置
およびその作製方法を提供するものである。

【００１３】

【課題を解決するための手段】上記目的を解決するた
め、本発明は、ゲート配線が形成された絶縁表面上に少
なくともゲート絶縁膜と、半導体膜とを大気をふれさせ
ずに形成し、次いで赤外光または紫外光（レーザー光）
の照射による結晶化を行った後、不純物のドーピングを
行い、ソース領域及びドレイン領域を形成することを一
つの特徴としている。この不純物のドーピングは、半導
体膜を覆う絶縁膜を介して行う。即ち、本願発明は、ボ
トムゲート構造（代表的には逆スタガ構造）のＴＦＴを
形成するにあたって、同一チャンバー、またはマルチチ
ャンバー装置、例えば図１３で示すようなシステムを用
いて活性層となる半導体膜を大気にふれさせない点にあ
る。この様な構成により活性層界面の汚染を防ぎ、安定
且つ良好な電気特性を実現する。

【００１４】本明細書で開示する発明の第１の構成は、
絶縁表面上にゲート配線と、前記ゲート配線に接するゲ
ート絶縁膜と、前記ゲート絶縁膜上に接する活性層と、
前記活性層上に接する保護膜と、前記保護膜に接し、３
価または５価の不純物が添加された有機樹脂とを有し、
前記保護膜は、前記活性層を構成するソース領域、ドレ
イン領域、及び前記ソース領域とドレイン領域の間に形
成されたチャネル形成領域の少なくとも一部を覆うこと
を特徴とする半導体素子からなる半導体回路を備えた半
導体装置である。

【００１５】上記構成において、前記３価または５価の
不純物はリンまたはボロンであることを特徴としてい
る。

【００１６】上記構成において、前記有機樹脂は、光感
光性を有していることを特徴としている。

【００１７】上記構成において、前記有機樹脂は、遮光
性を有していることを特徴としている。

【００１８】上記構成において、前記保護膜は、半導体
膜に赤外光または紫外光を照射することにより形成する
工程を少なくとも経て形成されたことを特徴としてい
る。

【００１９】また、上記構成において、前記活性層は、
前記保護膜を介して赤外光または紫外光を照射すること
により半導体膜を結晶化する工程を少なくとも経て形成
された結晶性半導体膜であることを特徴としている。

【００２０】また、前記ゲート絶縁膜、前記半導体膜、
及び前記保護膜は、順次大気にふれることなく積層形成
する工程を少なくとも経て形成されたことを特徴として
いる。

【００２１】上記各構成において、前記有機樹脂中の３
価または５価の不純物の濃度が１×１０¹⁹atoms ／ｃｍ
³以上であることを特徴としている。

【００２２】上記各構成において、前記ゲート絶縁膜と
前記チャネル形成領域との界面、または前記保護膜と前
記チャネル形成領域との界面における半導体膜中のボロ
ンの濃度が３×１０¹⁷atoms ／ｃｍ³以下であることを
特徴としている。

【００２３】また、上記各構成において、前記ゲート絶
縁膜と前記チャネル形成領域との界面、または前記保護
膜と前記チャネル形成領域との界面における半導体膜中
の酸素の濃度が２×１０¹⁹atoms ／ｃｍ³以下であるこ
とを特徴としている。

【００２４】また、上記各構成において、前記ゲート絶
縁膜と前記チャネル形成領域との界面、または前記保護
膜と前記チャネル形成領域との界面における半導体膜中
の炭素または窒素の濃度が５×１０¹⁸atoms ／ｃｍ³以
下であることを特徴としている。

【００２５】また、上記各構成において、前記ゲート配
線は、単層構造または積層構造であり、アルミニウム、
タンタル、モリブデン、チタン、クロム、シリコンから
選ばれた一種の元素、或いはＰ型またはＮ型の不純物が
添加されたシリコンを主成分とする材料からなることを
特徴としている。

【００２６】また、上記各構成において、前記保護膜の
膜厚は、５〜５０ｎｍであることを特徴としている。

【００２７】なお、本明細書において「半導体膜」と
は、代表的には非晶質を有する半導体膜であり、例えば
非晶質半導体膜（非晶質珪素膜等）、微結晶を有する非
晶質半導体膜、微結晶半導体膜を指し、これら半導体膜
は、Ｓｉ膜、Ｇｅ膜、化合物半導体膜〔例えば、Ｓｉ_X
Ｇｅ_1-X（０＜Ｘ＜１）、代表的にはＸ＝０．３〜０．
９５で示される非晶質シリコンゲルマニウム膜等〕）か
らなる膜である。この半導体膜は公知の技術、例えば減
圧ＣＶＤ法、熱ＣＶＤ法、ＰＣＶＤ法、スパッタ法等を
用いて成膜できる。

【００２８】なお、本明細書において「結晶性半導体
膜」とは、単結晶半導体膜、結晶粒界を含む半導体膜
（多結晶半導体膜及び微結晶半導体膜を含む）を指し、
全域に渡って非晶質状態である半導体（非晶質半導体
膜）との区別を明確にしている。勿論、本明細書におい
て「半導体膜」と記載されていれば、結晶性半導体膜以
外に非晶質半導体膜も含まれることは言うまでもない。

【００２９】また、本明細書において「半導体素子」と
は、スイッチング素子やメモリ素子、例えば薄膜トラン
ジスタ（ＴＦＴ）や薄膜ダイオード（ＴＦＤ）等を指し
ている。

【００３０】また、本発明は、保護膜上に、例えば光感
光性有機材料、酸化珪素膜等をマスクとして用いること
によって、ＬＤＤ領域を形成することを一つの特徴とし
ている。また、このＬＤＤ構造を形成するために使用し
たマスクを遮光膜として、活性層、特にチャネル形成領
域を光の劣化から保護するとともに、マスクの除去工程
を省略することも特徴としている。加えて、ゲート配線
と他の配線との交差部においては、マスクが絶縁膜とし
て機能し、配線間容量を低減することができる。

【００３１】また、本発明の半導体装置を作製する第１
の作製方法の構成は、ゲート配線が形成された絶縁表面
上にゲート絶縁膜、半導体膜とを順次大気にふれること
なく積層形成する工程と、赤外光または紫外光を照射す
ることにより前記半導体膜を結晶化して結晶性半導体膜
を形成すると同時に酸化膜を形成する工程と、前記結晶
性半導体膜のチャネル形成領域となるべき領域をマスク
で覆い、前記酸化膜を介して結晶性半導体膜のソース領
域またはドレイン領域となるべき領域に３価または５価
の不純物元素の添加を行う工程と、を有する半導体素子
からなる半導体回路を備えた半導体装置の作製方法であ
る。

【００３２】また、本発明の半導体装置を作製する第２
の作製方法の構成は、ゲート配線が形成された絶縁表面
上にゲート絶縁膜、半導体膜、絶縁膜とを順次大気にふ
れることなく積層形成する工程と、前記絶縁膜を介して
赤外光または紫外光を照射することにより前記半導体膜
を結晶化して結晶性半導体膜を得る工程と、前記結晶性
半導体膜のチャネル形成領域となるべき領域をマスクで
覆い、前記絶縁膜を介して結晶性半導体膜のソース領域
またはドレイン領域となるべき領域に３価または５価の
不純物元素の添加を行う工程と、を有する半導体素子か
らなる半導体回路を備えた半導体装置の作製方法であ
る。

【００３３】上記各作製方法の構成において、前記ゲー
ト絶縁膜、前記半導体膜、及び前記保護膜は、互いに異
なるチャンバーを用いて形成することを特徴としてい
る。

【００３４】上記各作製方法の構成において、前記ゲー
ト絶縁膜、前記半導体膜、及び前記保護膜は、同一のチ
ャンバーを用いて形成することを特徴としている。

【００３５】上記各作製方法の構成において、前記ゲー
ト絶縁膜及び前記保護膜は、第１のチャンバーを用いて
形成し、前記半導体膜は、第２のチャンバーを用いて形
成することを特徴としている。

【００３６】上記各作製方法の構成において、前記半導
体膜を成膜する前に被膜形成面上を、活性水素または水
素化合物によって汚染物を減少させることを特徴として
いる。

【００３７】上記各作製方法の構成において、前記ゲー
ト絶縁膜を形成する前に窒化シリコン膜を形成する工程
を有することを特徴としている。

【００３８】上記各作製方法の構成において、前記ゲー
ト絶縁膜の一部としてＢＣＢ（ベンゾシクロブテン）を
含む積層膜を形成する工程を有することを特徴としてい
る。

【００３９】

【発明の実施の形態】本願発明の実施形態について以下
に示す実施例でもって詳細な説明を行うこととする。

【００４０】

【実施例】以下に本発明の実施例を説明するが、特にこ
れらの実施例に限定されないことは勿論である。

【００４１】〔実施例１〕本実施例では本願発明を用
いて逆スタガ型ＴＦＴを作製する場合の例について説明
する。なお、本実施例ではＮチャネル型ＴＦＴとＰチャ
ネル型ＴＦＴで構成されたＣＭＯＳ回路を用いて説明を
行う。

【００４２】本発明の半導体装置およびその作製方法の
実施形態を示す簡略断面図である図１〜図４を用いて簡
略に説明する。

【００４３】まず、基板１００を用意する。基板１００
としては、ガラス基板、石英基板、結晶性ガラスなどの
絶縁性基板、セラミック基板、ステンレス基板、金属
（タンタル、タングステン、モリブデン等）基板、半導
体基板、プラスチック基板（ポリエチレンテレフタレー
ト基板）等を用いることができる。本実施例においては
基板１００としてガラス基板（コーニング１７３７；歪
点６６７℃）を用いた。

【００４４】次に、基板１００上に下地膜１０１を形成
する。下地膜１０１としては、酸化珪素膜、窒化珪素
膜、窒化酸化珪素膜（ＳｉＯ_XＮ_y）、またはこれらの
積層膜等を用いることができる。下地膜１０１として
は、２００〜５００ｎｍの膜厚範囲で用いることができ
る。本実施例では、下地膜１０１として窒化珪素膜を３
００ｎｍの膜厚で成膜し、ガラス基板からの汚染物質の
拡散を防止した。なお、下地膜を設けなくとも本発明を
実施することは可能であるが、ＴＦＴ特性を良好なもの
とするためには、下地膜を設けることが好ましい。

【００４５】次いで、単層構造または積層構造を有する
ゲート配線１０２を形成する。（図１（Ａ））ゲート配
線１０２としては、導電性材料または半導体材料、例え
ば、アルミニウム（Ａｌ）、タンタル（Ｔａ）、ニオブ
（Ｎｂ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚ
ｒ）、チタン（Ｔｉ）、クロム（Ｃｒ）、Ｐ型またはＮ
型の不純物が添加されたシリコン（Ｓｉ）、シリサイド
等を主成分とする層を少なくとも一層有する構造とす
る。本実施例では、ゲート配線１０２として、簡略化の
ため図示しないが窒化タンタル膜でタンタル膜を挟んだ
積層構造とした。タンタルはシリコンと仕事関数が近い
ため、ＴＦＴのしきい値のシフトが少なく好ましい材料
の一つである。ゲート配線１０２としては、１０〜１０
００ｎｍ、好ましくは３０〜３００ｎｍの膜厚範囲で用
いることができる。なお、ゲート配線を保護するために
陽極酸化膜または酸化膜を形成する工程を加えてもよ
い。また、作製工程中、基板やゲート配線から不純物が
ゲート絶縁膜へ拡散するのを防ぐためにゲート配線及び
基板を覆う絶縁膜を形成する工程を加えてもよい。

【００４６】次に、ゲート絶縁膜１０３、半導体膜１０
４、絶縁膜１０５を順次大気開放しないで積層形成す
る。この時、形成手段としてはプラズマＣＶＤ法、スパ
ッタ法等のいずれの手段を用いてもよいが、大気にさら
さないようにすることで、いずれの層の界面にも大気か
らの汚染物質が付着しないようにすることが重要であ
る。本実施例では、ゲート絶縁膜の形成専用のチャンバ
ーと、半導体膜の形成専用のチャンバーと、絶縁膜の形
成専用のチャンバーとを備えたマルチチャンバー（図１
３に示す装置）を用いて、高真空を保ったまま、各チャ
ンバーを移動させることにより積層形成させる。

【００４７】図１３に本実施例で示す装置（連続成膜シ
ステム）の上面から見た概要を示す。図１３において、
１２〜１６が気密性を有するチャンバーである。各チャ
ンバーには、真空排気ポンプ、不活性ガス導入系が配置
されている。

【００４８】１２、１３で示されるチャンバーは、試料
（処理基板）１０をシステムに搬入するためのロードロ
ック室である。１４は、ゲート絶縁膜（酸化窒化珪素
膜）１０３を成膜するための第１のチャンバーである。
１５は、半導体膜（非晶質珪素膜）１０４を成膜するた
めの第２のチャンバーである。１６は、絶縁膜（酸化窒
化珪素膜）１０５を成膜するための第３のチャンバーで
ある。また、１１は、各チャンバーに対して共通に配置
された試料の共通室である。

【００４９】以下に動作の一例を示す。

【００５０】最初、全てのチャンバーは、一度高真空状
態に真空引きされた後、更に不活性ガス、ここでは窒素
によりパージされている状態（常圧）とする。また、全
てのゲートバルブを閉鎖した状態とする。

【００５１】まず、処理基板は多数枚が収納されたカセ
ット３４ごとロードロック室１３に搬入される。カセッ
トの搬入後、図示しないロードロック室の扉を閉鎖す
る。この状態において、ゲート弁２３を開け、カセット
から処理基板１０を１枚取り出し、ロボットアーム３１
によって共通室１１に取り出す。この際、共通室におい
て基板の位置合わせが行われる。

【００５２】ここでゲート弁２３を閉鎖し、ついでゲー
ト弁２４を開ける。そして第１のチャンバー１４へ処理
基板１０を移送する。第１のチャンバー内では１５０℃
〜３００℃の温度で成膜処理を行い、ゲート絶縁膜１０
３を得る。なお、ゲート絶縁膜１０３としては、酸化珪
素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯ_XＮ_y）、
またはこれらの積層膜等を１００〜４００ｎｍ（代表的
には１５０〜２５０ｎｍ）の膜厚範囲で使用することが
できる。本実施例では単層の絶縁膜をゲート絶縁膜とし
て採用しているが、二層または三層以上の積層構造とし
てもよい。

【００５３】ゲート絶縁膜成膜終了後、処理基板１０は
ロボットアーム３１によって共通室に引き出され、第２
のチャンバー１５に移送される。第２のチャンバー内で
は第１のチャンバーと同様に１５０℃〜３００℃の温度
で成膜処理を行ない、半導体膜１０４を得る。また、半
導体膜１０４としては、非晶質珪素膜、微結晶を有する
非晶質半導体膜、微結晶半導体膜、非晶質ゲルマニウム
膜、Ｓｉ_XＧｅ_1-X（０＜Ｘ＜１）で示される非晶質シ
リコンゲルマニウム膜、またはこれらの積層膜を２０〜
７０ｎｍ（代表的には４０〜５０ｎｍ）の膜厚範囲で用
いることができる。

【００５４】なお、半導体膜１０４の形成温度を３５０
℃〜５００℃（代表的には、４５０℃）として、半導体
膜の膜中における水素濃度を低減させる熱処理を省略す
る構成としてもよい。

【００５５】また、形成温度を８０℃〜３００℃、好ま
しくは、１４０〜２００℃とし、水素で希釈したシラン
ガス（ＳｉＨ₄：Ｈ₂＝１：１０〜１００）を反応ガス
とし、ガス圧を０．１〜１０Ｔｏｒｒ、放電電力を１０
〜３００ｍＷ／ｃｍ²とすることで形成される微結晶半
導体膜は、膜中における水素濃度が低いため、半導体膜
として用いれば、水素濃度を低減させる熱処理を省略す
ることができる。

【００５６】半導体膜成膜終了後、処理基板１０はロボ
ットアーム３１によって共通室に引き出され、第３のチ
ャンバー１６に移送される。第３のチャンバー内では第
１のチャンバーと同様に１５０℃〜３００℃の温度で成
膜処理が行われ、絶縁膜を得る。絶縁膜１０５として
は、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯ
_XＮ_yで示される）、またはこれらの積層膜を５〜５０
ｎｍ（代表的には１０〜２０ｎｍ）の膜厚範囲で用いる
ことができる。この絶縁膜１０５は、大気に含まれる不
純物による汚染から半導体膜１０４の表面を保護するた
めに設けられている。また、絶縁膜１０５は、レジスト
との密着性に優れているため、後にレジストを形成する
上で好ましい。

【００５７】このようにして三層が連続成膜された被処
理基板はロボットアームによって、ロードロック室１２
に移送され、カセット３３に収納される。

【００５８】このように本実施例では、図１３に示す装
置を用いて絶縁膜成膜時に生じる汚染（主に酸素による
結晶化の阻害）を防ぐために互いに異なるチャンバーで
積層形成した。なお、図１３に示した装置は一例にすぎ
ないことは言うまでもない。

【００５９】本実施例では、ゲート絶縁膜１０３として
膜厚１２５ｎｍの窒化酸化珪素膜、半導体膜１０４とし
て膜厚５０ｎｍの非晶質珪素膜、絶縁膜１０５として１
５ｎｍの窒化酸化珪素膜を積層形成した。（図１
（Ｂ））勿論、それぞれの膜厚は本実施例に限定される
ことはなく、実施者が適宜決定すればよい。また、同一
チャンバーで反応ガスを入れ換えることにより積層形成
する構成としてもよい。また、前記半導体膜を成膜する
前には被膜形成面上を、活性水素または水素化合物によ
って汚染物を減少させる構成とすることが好ましい。

【００６０】こうして図１（Ｂ）の状態が得られたら、
半導体膜１０４に対して赤外光または紫外光の照射によ
る結晶化（以下、レーザー結晶化と呼ぶ）を行う。結晶
化技術として紫外光を用いる場合はエキシマレーザー光
または紫外光ランプから発生する強光を用いればよく、
赤外光を用いる場合は赤外線レーザー光または赤外線ラ
ンプから発生する強光を用いればよい。本実施例ではエ
キシマレーザー光を線状にビーム形成して照射した。な
お、照射条件としては、パルス周波数が１５０Ｈｚ、オ
ーバーラップ率は８０〜９８％、本実施例では９６％、
レーザーエネルギー密度は１００〜５００mJ/cm²、好ま
しくは１５０〜２００mJ/cm²であり本実施例では１７５
mJ/cm²とした。なお、レーザー結晶化の条件（レーザー
光の波長、オーバーラップ率、照射強度、パルス幅、繰
り返し周波数、照射時間等）は、絶縁膜１０５の膜厚、
半導体膜１０４の膜厚、基板温度等を考慮して実施者が
適宜決定すればよい。また、レーザー結晶化の条件によ
っては、半導体膜が溶融状態を経過して結晶化する場合
や、半導体膜が溶融せずに固相状態、もしくは固相と液
相の中間状態で結晶化する場合がある。また、レーザー
光を一定速度で連続的に移動させてオーバーラップ率の
±１０％の範囲でどこの領域でも一定とした。

【００６１】この工程により半導体膜１０４は結晶化さ
れ、結晶性半導体膜（結晶を含む半導体膜）１０６に変
化する。（図１（Ｃ））本実施例において結晶性半導体
膜とは多結晶珪素膜である。この工程において、レーザ
ー光の照射は絶縁膜１０５の上から行われるので半導体
膜中に大気からの汚染物質が混入するおそれがない。即
ち、半導体膜の界面の洗浄性を保ったまま、半導体膜の
結晶化を行うことができる。

【００６２】なお、図１（Ｃ）の工程後、しきい値制御
をするために不純物の添加を行ない、チャネル形成領域
となる領域に保護膜を介して不純物を添加する工程を加
えてもよい。

【００６３】次に裏面からの露光によって、ゲート配線
の上方の絶縁膜１０５に接して膜厚１〜３μｍの第１の
マスク（本実施例ではレジストマスク）１０９ａを形成
した。（図１（Ｄ））マスクの材料としては、ポジ型ま
たはネガ型の光感光性有機材料（例えばレジスト）、酸
化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯ_XＮ _y
で示される）を用いることができる。裏面からの露光に
よるレジストの形成はマスクを必要としないため、製造
マスク数を低減することができる。実際には、第１のマ
スクの幅が光の回り込みによって、わずかにゲート配線
の幅より小さくなることがあるが、簡略化するため図示
しない。

【００６４】なお、本明細書では、基板面に垂直な面で
基板１００を切断した場合、基板から遠ざかる方向を上
方とし、基板に近づく方向を下方としている。

【００６５】そして、この第１のマスク１０９ａを用
い、絶縁膜１０５を介して第１の不純物の添加を行い、
低濃度不純物領域（ｎ^-型領域）１１０を形成した。
（図１（Ｅ））本実施例では、Ｎ型の導電性を付与する
不純物としてリン元素を用い、１１０で示されるｎ^-型
領域のリン濃度が、ＳＩＭＳ分析で１×１０¹⁵〜１×１
０ ¹⁷atoms ／ｃｍ³になるように調節した。このとき第
１のマスクにリン元素が添加されリン元素を低濃度に含
む第１のマスク１０９ｂとなる。

【００６６】次いで、Ｎチャネル型ＴＦＴの第１のマス
ク１０９ｂを覆って形成した膜厚１〜３μｍの第２のマ
スク１１２を用い、保護膜１０８を介して第２の不純物
の添加を行い、高濃度不純物領域（ｎ⁺型領域）２０１
を形成した。（図２（Ａ））本実施例では、２０１で示
されるｎ⁺型領域のリン濃度が、ＳＩＭＳ分析で１×１
０²⁰〜８×１０²¹atoms ／ｃｍ³になるように調節し
た。Ｐチャネル型ＴＦＴにおける第１のマスク１０９ｃ
には高濃度にリン元素が添加された。同様に第１のマス
クと比較して高濃度にリン元素が第２のマスク１１２に
添加される。Ｎチャネル型ＴＦＴのチャネル形成領域側
の第１のマスク１０９ｂを低濃度とすることにより誤っ
てチャネル形成領域にリンが添加されるのを防いでい
る。また、本実施例では第２のマスク１１２の材料とし
て、光感光性を有するポリイミド樹脂を用いた。

【００６７】上記第１及び第２の不純物の添加工程によ
りＬＤＤ構造が形成される。第２のマスク１１２の形状
により、ｎ^-型領域とｎ⁺型領域の境界が決定される。
なお、Ｎチャネル型ＴＦＴにおいて、ｎ⁺型領域２０１
はソース領域またはドレイン領域となり、ｎ^-型領域は
低濃度不純物領域１１４となる。

【００６８】また、上記第１及び第２の不純物の添加工
程において、リンが添加された第１のマスク１０９ｂ、
１０９ｃ及び第２のマスク１１２が黒色化した。また、
第１のマスク及び第２のマスクをさらに黒色化させる工
程を加えてもよい。

【００６９】次にＮチャネル型ＴＦＴを第３のマスク１
１５で覆い、保護膜１０８を介して第３の不純物の添加
を行い、高濃度不純物領域（Ｐ型領域）２０２を形成し
た。（図２（Ｂ））本実施例では、Ｐ型の導電性を付与
する不純物としてボロン元素を用い、ボロンのドーズ量
は、Ｐ型領域のボロンイオンの濃度がｎ⁺型領域に添加
されるリンイオンの濃度の１．３〜２倍程度になるよう
にする。Ｐチャネル型ＴＦＴにおける第１のマスク１０
９ｄには高濃度にボロン元素が添加された。同様に第３
のマスク１１５にもボロン元素が添加される。なお、第
１〜第３のマスク、即ち、有機樹脂中には３価（本実施
例ではボロン）または５価（本実施例ではリン）の不純
物の濃度が１×１０¹⁹atoms ／ｃｍ³以上含まれる。

【００７０】Ｐチャネル型ＴＦＴにおいて、Ｐ型領域２
０２はソース領域、またはドレイン領域となる。また、
リンイオン、ボロンイオンが注入されなかった領域が後
にキャリアの移動経路となる真性または実質的に真性な
チャネル形成領域１１１となる。

【００７１】なお、本明細書中で真性とは、シリコンの
フェルミレベルを変化させうる不純物を一切含まない領
域を指し、実質的に真性な領域とは、電子と正孔が完全
に釣り合って導電型を相殺させた領域、即ち、しきい値
制御が可能な濃度範囲（ＳＩＭＳ分析で１×１０¹⁵〜１
×１０¹⁷atoms ／ｃｍ³）でＮ型またはＰ型を付与する
不純物を含む領域、または意図的に逆導電型不純物を添
加することにより導電型を相殺させた領域を示す。

【００７２】上記第１〜３の不純物の添加は、イオン注
入法、プラズマドーピング法、レーザードーピング法等
の公知の手段を用いればよい。ただし、保護膜１０８を
通り抜けて不純物イオンが活性層の所定の領域に所望の
量添加されるようにドーピング条件、ドーズ量、加速電
圧等を調節する。

【００７３】また、上記第１〜第３の不純物の添加工程
においては絶縁膜１０５の上から不純物の注入が行われ
るので、活性層中に大気からの汚染物質、特にボロンが
混入するおそれがない。従って、活性層中の不純物の濃
度を制御できるため、しきい値のバラツキを抑えること
ができる。

【００７４】また、上記第１〜第３のマスクのパターン
を実施者が適宜設定することにより所望の幅を有するｎ
^-型領域、ｎ⁺型領域、Ｐ型領域、及びチャネル形成領
域を得ることが比較的容易にできる。

【００７５】こうして、ソース領域またはドレイン領域
となる高濃度不純物領域２０１及び２０２、低濃度不純
物領域１１４を形成した後、第３のマスク１１５のみを
選択的に除去した。（図２（Ｃ））第３のマスクで用い
る材料を第１及び第２のマスクの材料と異ならせること
で、選択的に除去する工程としてもよい。このマスク除
去工程において、絶縁膜１０５がエッチングストッパー
となる。また、このマスク除去工程においても絶縁膜が
形成されているため結晶性半導体膜、特にチャネル形成
領域１１１に汚染物質が混入しない。

【００７６】次に、ソース領域およびドレイン領域にお
ける不純物の活性化効果、またはドーピング工程で損傷
した活性層の結晶構造の回復効果を得るための公知の技
術、例えば熱アニールまたはレーザーアニールを行う。

【００７７】次に、同一マスク（図示しない第４のマス
ク）を用いて、結晶性珪素膜及び絶縁膜１０５にパター
ニングを施し、活性層（ｎ^-型領域１１４、ｎ⁺型領域
１１３、Ｐ型領域１１６、及びチャネル形成領域１１１
からなる）、保護膜１０８を形成した。（図２（Ｄ））
この工程においても活性層のパターニングで使用したマ
スク（第４のマスク）のみを選択的に除去した。このよ
うに可能な限り、結晶性珪素膜を絶縁膜１０５で覆った
ままの状態を維持して大気の汚染から保護した。加え
て、活性層１０７の側面を保護するための絶縁膜の形成
を行ってもよい。また、同一マスク（第４のマスク）を
用いてゲート絶縁膜を選択的に除去してもよい。また、
不純物領域の添加工程前に、パターニングをする構成と
してもよい。

【００７８】最後に、ポリイミド、ポリイミドアミド、
ポリアミド、アクリル等の有機樹脂または酸化珪素膜、
窒化珪素膜、窒化酸化珪素膜（ＳｉＯ_XＮ_yで示され
る）、またはこれらの積層膜からなる層間絶縁膜１１７
を成膜し、ソース領域、ドレイン領域上を露出させるコ
ンタクトホールを形成した後、金属膜を形成し、これを
パターニングして、ソース領域、ドレイン領域と接触す
る金属配線１１８〜１２０を形成する。（図２（Ｅ））
こうして、本発明の実施の形態におけるＮチャネル型Ｔ
ＦＴとＰチャネル型ＴＦＴで構成されたＣＭＯＳ回路の
作製を完了する。

【００７９】図１３に示した装置を用いることにより、
ゲート絶縁膜と前記チャネル形成領域との界面、または
前記保護膜と前記チャネル形成領域との界面における酸
素の濃度を２×１０¹⁹atoms ／ｃｍ³以下、炭素、窒素
の濃度を５×１０¹⁸atoms ／ｃｍ³以下とすることがで
きた。

【００８０】上記作製工程を用いた半導体素子からなる
半導体回路を備えた半導体装置について、図３を用いて
その構造の一例を説明する。なお、本発明にかかる半導
体装置は、同一基板上に周辺駆動回路部と画素マトリク
ス回路部とを備えている。本実施例では図示を容易にす
るため、同一基板上に周辺駆動回路部の一部を構成する
ＣＭＯＳ回路と、画素マトリクス回路部の一部を構成す
る画素ＴＦＴ（Ｎチャネル型ＴＦＴ）とが示されてい
る。

【００８１】また、図４（Ａ）及び図４（Ｂ）は図３の
上面図に相当する図であり、図４（Ａ）及び図４（Ｂ）
において、太線Ａ−Ａ’で切断した部分が、図３の画素
マトリクス回路の断面構造に相当し、太線Ｂ−Ｂ’で切
断した部分が、図３のＣＭＯＳ回路の断面構造に相当す
る。また、図３及び図４に使われている符号は図１また
は図２と同一である。

【００８２】図３において、いずれのＴＦＴ（薄膜トラ
ンジスタ）も基板１００上に設けられた下地膜１０１に
形成される。ＣＭＯＳ回路のＰチャネル型ＴＦＴの場合
には、下地膜上にゲート配線１０２が形成され、その上
にゲート絶縁膜１０３が設けられている。ゲート絶縁膜
上には、活性層としてＰ型領域１１６（ソース領域又は
ドレイン領域）とチャネル形成領域１１１とが形成され
る。なお、活性層は同形状を有する保護膜１０８で保護
される。保護膜１０８の上を覆う第１の層間絶縁膜１１
７にコンタクトホールが形成され、Ｐ型領域１１６に配
線１１８、１１９が接続され、さらにその上に第２の層
間絶縁膜１２３が形成され、配線１１８に引き出し配線
１２４が接続されて、その上を覆って第３の層間絶縁膜
１２７が形成される。なお、少なくともチャネル形成領
域の上方の保護膜上に、遮光性を有する第１のマスク１
０９ｄが形成され、チャネル形成領域を光の劣化から保
護している。

【００８３】一方、Ｎチャネル型のＴＦＴは、活性層と
してｎ⁺型領域１１３（ソース領域又はドレイン領域）
と、チャネル形成領域１１１と、前記ｎ⁺型領域とチャ
ネル形成領域の間にｎ^-型領域１１４が形成される。ｎ
⁺型領域１１３には配線１１９、１２０が形成され、さ
らに配線１２０には引き出し配線１２５が接続される。
活性層以外の部分は、上記Ｐチャネル型ＴＦＴと概略同
一構造である。なお、少なくともチャネル形成領域１１
１の上方の保護膜上に遮光性を有する第１のマスク１０
９ｂが形成され、ｎ^-型領域１１４の上方の保護膜上
に、第２のマスク１１２が形成され、チャネル形成領域
及びｎ^-型領域を光の劣化から保護している。

【００８４】画素マトリクス回路に形成されたＮチャネ
ル型ＴＦＴについては、第１の層間絶縁膜１１７を形成
する部分まで、ＣＭＯＳ回路のＮチャネル型ＴＦＴと同
一構造である。そして、ｎ⁺型領域１２９には配線１２
１、１２２が接続され、その上に第２の層間絶縁膜１２
３と、ブラックマスク１２６とが形成される。このブラ
ックマスクは画素ＴＦＴを覆い、且つ配線１２２と補助
容量を形成している。さらに、その上に第３の層間絶縁
膜１２７が形成され、ＩＴＯ、ＳｎＯ₂等の透明導電膜
からなる画素電極１２８が接続される。

【００８５】本実施例の画素マトリクス回路において、
ゲート配線１０２と配線１２１、１２２の間で生じる配
線間容量が、第１または第２のマスクによって低減され
たＴＦＴ構造となっている。なお、画素マトリクス回路
に限らず、本実施例では、裏面露光によってレジストマ
スクを形成したため、ゲート配線の上方にはマスクが設
けられており、他の配線との配線間容量を低減してい
る。

【００８６】本実施例では一例として透過型のＬＣＤを
作製したが特に限定されない。例えば、画素電極の材料
として反射性を有する金属材料を用い、画素電極のパタ
ーニングの変更、または幾つかの工程の追加／削除を適
宜行えば反射型のＬＣＤを作製することが可能である。

【００８７】なお、本実施例では、画素マトリクス回路
の画素ＴＦＴのゲート配線をダブルゲート構造としてい
るが、オフ電流のバラツキを低減するために、トリプル
ゲート構造等のマルチゲート構造としても構わない。ま
た、開口率を向上させるためにシングルゲート構造とし
てもよい。

【００８８】〔実施例２〕本実施例は、実施例１とは
異なる方法により結晶性珪素膜を得る例である。本実施
例では、珪素の結晶化を助長する触媒元素を利用して、
レーザービーム形状を長方形または正方形に成形し、一
度の照射で数ｃｍ²〜数百ｃｍ ²の領域に均一なレーザ
ー結晶化処理により結晶性珪素膜を得る方法に関する。
基本的な構成は実施例１とほぼ同様であるので、相違点
のみに着目して説明する。

【００８９】本実施例では、図１（Ｃ）の工程において
エキシマレーザー光を面状に加工して照射する。レーザ
ー光を面状に加工する場合は数十ｃｍ²程度（好ましく
は１０ｃｍ²以上）の面積を一括照射できる様にレーザ
ー光を加工する必要がある。そして照射面全体を所望の
レーザーエネルギー密度でアニールするためには、トー
タルエネルギーが５Ｊ以上、好ましくは１０Ｊ以上の出
力のレーザー装置を用いる。

【００９０】その場合、エネルギー密度は１００〜８０
０mJ/cm²とし、出力パルス幅は１００nsec以上、好まし
くは２００nsec〜１msecとすることが好ましい。２００
nsec〜１msecというパルス幅を実現するにはレーザー装
置を複数台連結し、各レーザー装置の同期をずらすこと
で複数パルスの混合した状態を作れば良い。

【００９１】本実施例の様な面状のビーム形状を有する
レーザー光を照射することにより大面積に均一なレーザ
ー照射を行うことが可能である。即ち、活性層の結晶性
（結晶粒径や欠陥密度等を含む）が均質なものとなり、
ＴＦＴ間の電気特性のばらつきを低減することができ
る。

【００９２】なお、本実施例は実施例１との組み合わせ
が容易であり、その組み合わせ方は自由である。

【００９３】〔実施例３〕本実施例では実施例１と異
なる構造のＴＦＴを作製した場合の例について図５を用
いて説明する。また、図５の上面図は符号は異なるもの
の図４とほぼ同一である。

【００９４】本実施例では基板５００としてガラス基
板、下地膜５０１として酸化窒化シリコン（ＳｉＯｘＮ
ｙで示される）、ゲート配線５０２としてタンタル膜を
形成する。

【００９５】次に、第１絶縁膜５０３として、ゲート電
極を有する領域と有さない領域との凹凸を平坦にする有
機材料、例えばＢＣＢ（ベンゾシクロブテン）膜を１０
０nm〜１μm （好ましくは５００〜８００nm）の厚さで
形成する。この工程ではゲート配線５０２による段差を
完全に平坦化する程度の膜厚が必要である。ＢＣＢ膜の
平坦化効果は大きいので、さほど膜厚を厚くしなくても
十分な平坦化が可能である。

【００９６】第１絶縁膜５０３を形成したら、次に第２
絶縁膜（窒化酸化シリコン膜）５０４、半導体膜（微結
晶シリコン膜）、保護膜５０９となる絶縁膜（窒化酸化
シリコン膜）を順次大気開放しないで積層形成する。微
結晶シリコン膜は、形成温度を８０℃〜３００℃、好ま
しくは、１４０〜２００℃とし、水素で希釈したシラン
ガス（ＳｉＨ₄：Ｈ₂＝１：１０〜１００）を反応ガス
とし、ガス圧を０．１〜１０Ｔｏｒｒ、放電電力を１０
〜３００ｍＷ／ｃｍ²とすることで形成される。微結晶
シリコン膜は、膜中における水素濃度が低いため、半導
体膜として用いれば、水素濃度を低減させる熱処理を省
略することができる。本実施例では、第２の絶縁膜の形
成専用のチャンバーと、半導体膜の形成専用のチャンバ
ーと、保護膜の形成専用のチャンバーとを用意し、高真
空を保ったまま、各チャンバーを移動することにより連
続的に成膜した。こうして連続成膜された絶縁膜及び半
導体膜は平坦面上に形成されるため全て平坦である。

【００９７】次に、保護膜の上からエキシマレーザー光
を照射することによって、半導体膜が結晶を含む半導体
膜（多結晶シリコン膜）に変化する。このレーザー結晶
化工程の条件は実施例１と同様で良い。この時、半導体
膜が平坦であるので結晶粒径の均一な多結晶シリコン膜
が得られる。また、レーザー光の照射に代えて強光の照
射、例えばＲＴＡ、ＲＴＰを用いてもよい。

【００９８】以上の様に、第１絶縁膜５０３として平坦
化に有利なＢＣＢ膜を用いることで平坦面を有する半導
体膜を得ることができる。そのため、半導体膜の全域に
渡って均一な結晶性を確保することができる。

【００９９】以降の工程は実施例１に従えば図５で得ら
れる半導体装置が完成する。

【０１００】図５においては、いずれのＴＦＴ（薄膜ト
ランジスタ）も基板５００上に設けられた下地膜５０１
に形成される。ＣＭＯＳ回路のＰチャネル型ＴＦＴの場
合には、下地膜上にゲート配線５０２が形成され、その
上にＢＣＢからなる第１絶縁膜５０３、第２絶縁膜５０
４が設けられている。第２絶縁膜上には、活性層として
Ｐ型領域５０８（ソース領域又はドレイン領域）とチャ
ネル形成領域５０５とが形成される。なお、活性層は同
形状を有する保護膜５０９で保護される。保護膜５０９
の上を覆う第１の層間絶縁膜５１０にコンタクトホール
が形成され、Ｐ型領域５０８に配線５１１、５１２が接
続され、さらにその上に第２の層間絶縁膜５１６が形成
され、配線５１１に引き出し配線５１７が接続されて、
その上を覆って第３の層間絶縁膜５２０が形成される。
なお、少なくともチャネル形成領域の上方の保護膜上
に、遮光性を有する第１のマスクが形成され、チャネル
形成領域を光の劣化から保護している。

【０１０１】一方、Ｎチャネル型のＴＦＴは、活性層と
してｎ⁺型領域５０７（ソース領域又はドレイン領域）
と、チャネル形成領域５０５と、前記ｎ⁺型領域とチャ
ネル形成領域の間にｎ^-型領域５０６が形成される。ｎ
⁺型領域５０７には配線５１２、５１３が形成され、さ
らに配線５１３には引き出し配線５１８が接続される。
活性層以外の部分は、上記Ｐチャネル型ＴＦＴと概略同
一構造である。なお、少なくともチャネル形成領域５０
５の上方の保護膜上に、遮光性を有する第１のマスクが
形成され、ｎ^-型領域５０６の上方の保護膜上に、第２
のマスクが形成され、チャネル形成領域およびｎ^-型領
域を光の劣化から保護している。

【０１０２】画素マトリクス回路に形成されたＮチャネ
ル型ＴＦＴについては、第１の層間絶縁膜５１０を形成
する部分まで、ＣＭＯＳ回路のＮチャネル型ＴＦＴと同
一構造である。そして、ｎ⁺型領域５０７には配線５１
４、５１５が接続され、その上に第２の層間絶縁膜５１
６と、ブラックマスク５１９とが形成される。このブラ
ックマスクは画素ＴＦＴを覆い、且つ配線５１５と補助
容量を形成している。さらに、その上に第３の層間絶縁
膜５２０が形成され、ＩＴＯ等の透明導電膜からなる画
素電極５２１が接続される。

【０１０３】本実施例の画素マトリクス回路において、
ゲート配線５０２と配線５１４、５１５の間で生じる配
線間容量が、第１または第２のマスクによって低減され
たＴＦＴ構造となっている。なお、画素マトリクス回路
に限らず、本実施例では、裏面露光によってレジストマ
スクを形成したため、ゲート配線の上方にはマスクが設
けられており、他の配線との配線間容量を低減してい
る。

【０１０４】本実施例を実施して作製されたＴＦＴは、
よりばらつきの少ない電気特性を示す。また、本実施例
を実施例１、実施例２と組み合わせることは可能であ
る。

【０１０５】〔実施例４〕本実施例では実施例１と異
なる構造のＴＦＴを作製した場合の例について図６を用
いて説明する。なお、ＣＭＯＳ回路における構成は実施
例１とほぼ同一であるので、相違点のみに着目して説明
する。また、図６に使われている符号は図１または図２
と同一である。また、図６の上面図は図４に相当する。

【０１０６】本実施例は、基板１００としてガラス基
板、下地膜１０１として酸化窒化珪素膜（ＳｉＯｘＮｙ
で示される）、ゲート配線１０２を形成する工程まで
は、実施例１と同一である。

【０１０７】次いで、本実施例では、画素マトリクス回
路において、選択的に第１絶縁膜１３２を形成する。

【０１０８】その後、実施例１と同様に第２絶縁膜（実
施例１ではゲート絶縁膜に相当する）１０３、半導体膜
１０４、絶縁膜１０５を順次大気開放しないで積層形成
する。本実施例では、同一チャンバー内で高真空を保っ
たまま、第２絶縁膜１０３として膜厚１０〜１００ｎｍ
の窒化酸化珪素膜、半導体膜１０４として膜厚５０ｎｍ
の非晶質珪素膜、絶縁膜１０５として１５ｎｍの窒化酸
化珪素膜をプラズマＣＶＤ法を用いて連続的に積層形成
した。勿論、それぞれの膜厚は本実施例に限定されるこ
とはなく、実施者が適宜決定すればよい。本実施例で
は、画素マトリクス回路において、ゲート絶縁膜（第１
絶縁膜１３２及び第２絶縁膜１０３）の総膜厚が１００
〜３００ｎｍになるように形成した。

【０１０９】また、本実施例のように同一チャンバー内
で連続成膜を行う場合には、半導体膜を成膜する前に被
膜形成面上を、活性水素または水素化合物によって汚染
物、特に酸素を減少させる。半導体膜中に含まれる酸素
は結晶化を阻害する。ここでは、ＮＨ₃、Ｈ₂、Ａｒ、
Ｈｅ等の反応ガスを用いたプラズマ処理により生じる活
性水素または水素化合物によって、チャンバー内壁及び
電極に付着している酸素をＯＨ基にして脱ガスを行な
い、前記半導体膜の成膜での酸素の混入を防いだ。さら
に、同一チャンバー内で高真空を保ったまま、各膜の成
膜温度を同一（±５０℃）、同一圧力（±２０％）とす
ることが好ましい。

【０１１０】以降の工程は実施例１に従えば図６で得ら
れる半導体装置が完成する。

【０１１１】図６においては、ＣＭＯＳ回路における構
成は実施例１の図３とほぼ同一であるので省略する。画
素マトリクス回路に形成されたＮチャネル型ＴＦＴにつ
いては、ゲート絶縁膜が二層構造（第１絶縁膜１３２と
第２絶縁膜１０３）となっている部分以外は、実施例１
の図３とほぼ同一である。このように選択的にゲート絶
縁膜の膜厚を厚くすることで、高耐圧が要求される回路
（画素マトリクス回路、バッファ回路等）においての信
頼性を向上させた。

【０１１２】また、本実施例は実施例１と同様に画素マ
トリクス回路において、ゲート配線１０２と配線１２
１、１２２の間で生じる配線間容量が、第１または第２
のマスクによって低減されたＴＦＴ構造となっている。
なお、画素マトリクス回路に限らず、本実施例では、裏
面露光によってレジストマスクを形成したため、ゲート
配線の上方にはマスクが設けられており、他の配線との
配線間容量を低減している。

【０１１３】本実施例を実施して作製されたＴＦＴは、
よりばらつきの少ない電気特性を示す。また、本実施例
を実施例１乃至３のいずれか一と組み合わせることは可
能である。

【０１１４】〔実施例５〕本実施例では実施例１と異
なる構造のＴＦＴを作製した場合の例について図７を用
いて説明する。なお、ＣＭＯＳ回路における構成の相違
点はゲート絶縁膜が二層構造である点のみで、実施例１
とほぼ同一である。また、図７に使われている符号は図
１または図２と同一である。また、図７の上面図は図４
に相当する。

【０１１５】本実施例は、基板１００としてガラス基
板、下地膜１０１として酸化窒化珪素膜（ＳｉＯｘＮｙ
で示される）、ゲート配線１０２を形成する工程まで
は、実施例１と同一である。

【０１１６】次いで、本実施例では、窒化珪素膜からな
る第１絶縁膜１３３を全面に形成した後、画素マトリク
ス回路において、選択的に第２絶縁膜１３４を形成す
る。

【０１１７】その後、実施例１と同様に第３絶縁膜（実
施例１ではゲート絶縁膜に相当する）１０３、半導体
膜、絶縁膜を順次大気開放しないで積層形成する。本実
施例では、図１３に示した装置を用いて、第３絶縁膜１
０３として膜厚１０〜１００ｎｍの窒化酸化珪素膜、半
導体膜として膜厚５０ｎｍの非晶質珪素膜、絶縁膜とし
て１５ｎｍの窒化酸化珪素膜を積層形成した。勿論、そ
れぞれの膜厚は本実施例に限定されることはなく、実施
者が適宜決定すればよい。本実施例では、画素マトリク
ス回路において、ゲート絶縁膜（第１絶縁膜１３３、第
２絶縁膜１３４及び第３絶縁膜１０３）の総膜厚が１０
０〜３００ｎｍになるように形成した。

【０１１８】以降の工程は実施例１に従えば図７で得ら
れる半導体装置が完成する。

【０１１９】図７においては、ゲート絶縁膜が二層構造
（第１絶縁膜１３３と第３絶縁膜１０３）となっている
部分以外、ＣＭＯＳ回路における構成は実施例１の図３
とほぼ同一であるので省略する。画素マトリクス回路に
形成されたＮチャネル型ＴＦＴについては、ゲート絶縁
膜が三層構造（第１絶縁膜１３３と第２絶縁膜１３４と
第３絶縁膜１０３）となっている部分以外は、実施例１
の図３とほぼ同一である。このように選択的にゲート絶
縁膜の膜厚を厚くすることで、高耐圧が要求される回路
（画素マトリクス回路、バッファ回路等）においての信
頼性を向上させた。

【０１２０】また、本実施例は実施例１と同様に画素マ
トリクス回路において、ゲート配線１０２と配線１２
１、１２２の間で生じる配線間容量が、第１または第２
のマスクによって低減されたＴＦＴ構造となっている。
なお、画素マトリクス回路に限らず、本実施例では、裏
面露光によってレジストマスクを形成したため、ゲート
配線の上方にはマスクが設けられており、他の配線との
配線間容量を低減している。

【０１２１】本実施例を実施して作製されたＴＦＴは、
よりばらつきの少ない電気特性を示す。また、本実施例
を実施例１乃至３のいずれか一と組み合わせることは可
能である。

【０１２２】〔実施例６〕本実施例では実施例１と異
なるＬＤＤ構造のＴＦＴを作製した場合の例について図
８、図９を用いて説明する。なお、本実施例は、実施例
１とは図１（Ｃ）の工程までは同一であり、図１（Ｃ）
に相当する図を図８（Ａ）に示した。また、図８、図９
に使われている符号は図１または図３と同一である。ま
た、図９の上面図は符号は異なるものの図４とほぼ同一
である。

【０１２３】本実施例は、図８（Ｃ）に示すように、ゲ
ート配線の上方に低濃度不純物領域（ｎ^-領域）６１４
を形成することを特徴の一つとしている。

【０１２４】本実施例は、図８（Ａ）の状態までの工程
は、実施例１と同じであるため、省略する。

【０１２５】次に、実施例１と同様に、裏面からの露光
によりゲート配線と形状がほぼ同一な第１のマスク６０
９を形成した後、不純物を添加して高濃度不純物領域
（ｎ⁺領域）６１０を形成する。第１のマスク６０９に
もリン元素が添加される。（図８（Ｂ））

【０１２６】次いで、第１のマスク６０９をパターニン
グ加工または除去後、ゲート配線よりも幅の小さい第２
のマスク６１２ａを形成した後、不純物を添加して低濃
度不純物領域（ｎ^-領域）６１４を形成する。本実施例
では、通常のパターニング方法を用いてゲート配線より
も幅の小さい第２のマスク６１２ａを形成した。このよ
うにして、ＬＤＤ構造を形成する。同様に第２のマスク
にもリン元素が添加される。（図８（Ｃ））

【０１２７】第１のマスク６０８又は第２のマスク６１
２ａを形成する方法としては、通常のパターニング方法
によるレジストマスク形成方法または、裏面からの光を
故意にゲート配線の上方に回り込ませるレジストマスク
形成方法を用いることができる。

【０１２８】次いで、Ｎチャネル型ＴＦＴを第３のマス
ク６１５で覆い、絶縁膜１０５を介して第３の不純物の
添加を行い、高濃度不純物領域（Ｐ型領域）６１７を形
成した。（図８（Ｄ））本実施例では、Ｐ型の導電性を
付与する不純物としてボロン元素を用い、ボロンのドー
ズ量は、Ｐ型領域のボロンイオンの濃度がｎ⁺型領域に
添加されるリンイオンの濃度の１．３〜２倍程度になる
ようにする。この時、ボロンイオンが添加され、第２の
マスク６１２ｂ中にリン元素とボロン元素を含む。ま
た、同様に第３のマスクにもボロン元素が添加される。

【０１２９】また、実施例１と同様に上記第１〜第３の
不純物の添加工程においては絶縁膜１０５の上から不純
物の注入が行われるので、活性層中に大気からの汚染物
質、特にボロンが混入するおそれがない。従って、活性
層中の不純物の濃度を制御できるため、しきい値のバラ
ツキを抑えることができる。

【０１３０】また、上記第１〜第３のマスクのパターン
を実施者が適宜設定することにより所望の幅を有するｎ
^-型領域、ｎ⁺型領域、Ｐ型領域、及びチャネル形成領
域を得ることが比較的容易にできる。

【０１３１】なお、裏面からの露光によるレジストマス
クの形成方法を用いて第１のマスク６０９及び第２のマ
スク６１２ａを形成した場合は、セルフアラインでＬＤ
Ｄ構造が製造でき、製造マスク数を低減することができ
るため好ましい。

【０１３２】こうして、低濃度不純物領域６１４がゲー
ト配線１０２の上方にオーバーラップしているＬＤＤ構
造を得た後、第３のマスクのみを除去し、所望の形状に
パターニングした。６１３で示した領域はｎ⁺型領域、
６１６で示した領域（図８（Ｅ））

【０１３３】以降の工程は実施例１に従えば図９で得ら
れる半導体装置が完成する。

【０１３４】図９においては、低濃度不純物領域をゲー
ト配線の上方にオーバーラップさせて形成した活性層の
部分以外、実施例１の図３とほぼ同一であるので省略す
る。

【０１３５】本実施例を実施して作製されたＴＦＴは、
よりばらつきの少ない電気特性を示す。また、本実施例
を実施例１乃至５のいずれか一と組み合わせることは可
能である。

【０１３６】〔実施例７〕図１０で示すように、本実
施例では、実施例１とは異なる方法により保護膜を形成
した例を示す。

【０１３７】図１０（Ａ）に示した工程は、実施例１の
図１（Ａ）に相当している。本実施例と実施例１の異な
る点は、図１０（Ｂ）に示すようにゲート絶縁膜１０３
及び半導体膜１０４を連続成膜した後、大気、酸素、ま
たは酸化性雰囲気下でのレーザー結晶化工程において、
結晶性半導体膜を形成すると同時に表面に酸化膜を形成
する点である。また、図１０（Ｂ）の工程において、前
記半導体膜を成膜する前に被膜形成面上を、活性水素ま
たは水素化合物によって汚染物を減少させる構成として
もよい。

【０１３８】図１０（Ｃ）で示したように大気、酸素、
または酸化性雰囲気中で上記レーザー条件により形成さ
れた酸化膜１０５を保護膜として用いる。レーザー照射
条件は、パルス周波数が１５０Ｈｚ、オーバーラップ率
は８０〜９８％、本実施例では９６％、レーザーエネル
ギー密度は１００〜５００mJ/cm²、好ましくは２８０〜
３８０mJ/cm²であり本実施例では３５０mJ/cm²とした。
なお、レーザー結晶化の条件（レーザー光の波長、オー
バーラップ率、照射強度、パルス幅、繰り返し周波数、
照射時間等）は、半導体膜１０４の膜厚、基板温度等を
考慮して実施者が適宜決定すればよい。また、この酸化
膜はマスク形成の際の下地膜に適している。

【０１３９】以降の工程は実施例１に従えば半導体装置
が完成する。また、本実施例を実施例１乃至６のいずれ
か一と組み合わせることは可能である。

【０１４０】〔実施例８〕本実施例では、実施例１と
異なる装置を用いて半導体装置を作製した例である。

【０１４１】本実施例では、ゲート絶縁膜及び絶縁膜の
形成専用の第１のチャンバーと、半導体膜の形成専用の
第２のチャンバーとを備えた装置を用いて、高真空を保
ったまま、各チャンバーを移動させることにより積層形
成させる。

【０１４２】本実施例は、基板としてガラス基板、下地
膜として酸化窒化珪素膜（ＳｉＯｘＮｙで示される）、
ゲート配線を形成する工程までは、実施例１と同一であ
る。次いで、三層（ゲート絶縁膜／半導体膜／絶縁膜）
を積層形成する。

【０１４３】まず、第１のチャンバーで窒化酸化シリコ
ン膜からなるゲート絶縁膜を成膜した後、第２のチャン
バーで半導体膜を成膜する。そして、再び第１のチャン
バーでゲート絶縁膜より薄い窒化酸化シリコン膜からな
る絶縁膜（保護膜）を形成した。なお、本実施例におい
ては前記半導体膜を成膜する前に被膜形成面上を、活性
水素または水素化合物によって汚染物を減少させた。以
降の工程は実施例１に従えば半導体装置が完成する。こ
のような装置を用いることで、図１３で示した装置と比
較してチャンバーが少なく、装置設備コストが低価格で
すむため、生産性を向上させることができた。

【０１４４】また、本実施例を実施例１乃至７のいずれ
か一と組み合わせることは可能である。

【０１４５】〔実施例９〕本実施例では、実施例１と
は異なるマスクを用いて半導体装置を作製した例であ
る。基本的な構成は実施例１とほぼ同様であるので、相
違点のみに着目して説明する。

【０１４６】実施例１では、リン元素を添加する際、同
じマスクを用いたためＰチャネル型ＴＦＴのソース領域
及びドレイン領域にも添加する構成としたが、本実施例
では、リン元素の添加工程と、ボロン元素の添加工程を
別々のマスクを用いて行った。即ち、リン元素の添加工
程の際、Ｐチャネル型ＴＦＴをマスクで覆った。このた
め、実施例１のようにｎ⁺型領域に添加されるリンイオ
ンの濃度の１．３〜２倍程度になるようなボロンのドー
ズ量を添加する必要はなく、制御性よくＰチャネル型Ｔ
ＦＴを作製することができた。

【０１４７】また、本実施例を実施例１乃至８のいずれ
か一と組み合わせることは可能である。

【０１４８】〔実施例１０〕本実施例では、本願発明
によって作製された液晶表示装置の例を図１１に示す。
画素ＴＦＴ（画素スイッチング素子）の作製方法やセル
組工程は公知の手段を用いれば良いので詳細な説明は省
略する。

【０１４９】図１１において８００は絶縁表面を有する
基板（酸化シリコン膜を設けたガラス基板）、８０１は
画素マトリクス回路、８０２は走査線駆動回路、８０３
は信号線駆動回路、８３０は対向基板、８１０はＦＰＣ
（フレキシブルプリントサーキット）、８２０はロジッ
ク回路である。ロジック回路８２０としては、Ｄ／Ａコ
ンバータ、γ補正回路、信号分割回路などの従来ＩＣで
代用していた様な処理を行う回路を形成することができ
る。勿論、基板上にＩＣチップを設けて、ＩＣチップ上
で信号処理を行うことも可能である。

【０１５０】さらに、本実施例では液晶表示装置を例に
挙げて説明しているが、アクティブマトリクス型の表示
装置であればＥＬ（エレクトロルミネッセンス）表示装
置やＥＣ（エレクトロクロミックス）表示装置に本願発
明を適用することも可能であることは言うまでもない。

【０１５１】また、本願発明を用いて作製できる液晶表
示装置は透過型か反射型かは問わない。どちらを選択す
るのも実施者の自由である。この様に本願発明はあらゆ
るアクティブマトリクス型の電気光学装置（半導体装
置）に対して適用することが可能である。

【０１５２】なお、本実施例に示した半導体装置を作製
するにあたって、実施例１〜実施例９のどの構成を採用
しても良いし、各実施例を自由に組み合わせて用いるこ
とが可能である。

【０１５３】〔実施例１１〕本願発明は従来のＩＣ技
術全般に適用することが可能である。即ち、現在市場に
流通している全ての半導体回路に適用できる。例えば、
ワンチップ上に集積化されたＲＩＳＣプロセッサ、ＡＳ
ＩＣプロセッサ等のマイクロプロセッサに適用しても良
いし、液晶用ドライバー回路（Ｄ／Ａコンバータ、γ補
正回路、信号分割回路等）に代表される信号処理回路や
携帯機器（携帯電話、ＰＨＳ、モバイルコンピュータ）
用の高周波回路に適用しても良い。

【０１５４】また、マイクロプロセッサ等の半導体回路
は様々な電子機器に搭載されて中枢回路として機能す
る。代表的な電子機器としてはパーソナルコンピュー
タ、携帯型情報端末機器、その他あらゆる家電製品が挙
げられる。また、車両（自動車や電車等）の制御用コン
ピュータなども挙げられる。本願発明はその様な半導体
装置に対しても適用可能である。

【０１５５】なお、本実施例に示した半導体装置を作製
するにあたって、実施例１〜実施例９のどの構成を採用
しても良いし、各実施例を自由に組み合わせて用いるこ
とが可能である。

【０１５６】〔実施例１２〕本願発明を実施して形成さ
れたＣＭＯＳ回路や画素マトリクス回路は様々な電気光
学装置（アクティブマトリクス型液晶ディスプレイ、ア
クティブマトリクス型ＥＬディスプレイ、アクティブマ
トリクス型ＥＣディスプレイ）に用いることができる。
即ち、それら電気光学装置を表示媒体として組み込んだ
電子機器全てに本願発明を実施できる。

【０１５７】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴ
ーグル型ディスプレイ）、カーナビゲーション、パーソ
ナルコンピュータ、携帯情報端末（モバイルコンピュー
タ、携帯電話または電子書籍等）などが挙げられる。そ
れらの一例を図１２に示す。

【０１５８】図１２（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示装置２
００３、キーボード２００４で構成される。本願発明を
画像入力部２００２、表示装置２００３やその他の信号
制御回路に適用することができる。

【０１５９】図１２（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本願発明を表示装置２１０２、音声
入力部２１０３やその他の信号制御回路に適用すること
ができる。

【０１６０】図１２（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示装置２２０５で構成される。本願発明は表示装置２２
０５やその他の信号制御回路に適用できる。

【０１６１】図１２（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示装置２３０２、アーム部２３
０３で構成される。本発明は表示装置２３０２やその他
の信号制御回路に適用することができる。

【０１６２】図１２（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示装置２４０２、スピーカ部２４
０３、記録媒体２４０４、操作スイッチ２４０５で構成
される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉ
ｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ等
を用い、音楽鑑賞や映画鑑賞やゲームやインターネット
を行うことができる。本発明は表示装置２４０２やその
他の信号制御回路に適用することができる。

【０１６３】図１２（Ｆ）はデジタルカメラであり、本
体２５０１、表示装置２５０２、接眼部２５０３、操作
スイッチ２５０４、受像部（図示しない）で構成され
る。本願発明を表示装置２５０２やその他の信号制御回
路に適用することができる。

【０１６４】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜１０のど
のような組み合わせからなる構成を用いても実現するこ
とができる。

【０１６５】〔実施例１３〕本願発明を実施して形成さ
れたＣＭＯＳ回路や画素マトリクス回路は様々な電気光
学装置（アクティブマトリクス型液晶ディスプレイ等）
に用いることができる。即ち、それら電気光学装置を表
示媒体として組み込んだ電子機器全てに本願発明を実施
できる。

【０１６６】その様な電子機器としては、プロジェクタ
ー（リア型またはフロント型）が挙げられる。それらの
一例を図１５に示す。

【０１６７】図１５（Ａ）はフロント型プロジェクター
であり、表示装置２６０１、スクリーン２６０２で構成
される。本発明は表示装置やその他の信号制御回路に適
用することができる。

【０１６８】図１５（Ｂ）はリア型プロジェクターであ
り、本体２７０１、表示装置２７０２、ミラー２７０
３、スクリーン２７０４で構成される。本発明は表示装
置やその他の信号制御回路に適用することができる。

【０１６９】なお、図１５（Ｃ）は、図１５（Ａ）及び
図１５（Ｂ）中における表示装置２６０１、２７０２の
構造の一例を示した図である。表示装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１５（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。

【０１７０】また、図１５（Ｄ）は、図１５（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、２８１３、２８１４、偏光
変換素子２８１５、集光レンズ２８１６で構成される。
なお、図１５（Ｄ）に示した光源光学系は一例であって
特に限定されない。例えば、光源光学系に実施者が適
宜、光学レンズや、偏光機能を有するフィルムや、位相
差を調節するフィルム、ＩＲフィルム等の光学系を設け
てもよい。

【０１７１】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜１０のど
のような組み合わせからなる構成を用いても実現するこ
とができる。

【０１７２】

【発明の効果】図１３で示す装置を用いて本願発明を実
施することで、ＴＦＴの活性層の界面（主表面側または
裏面側）を一度も大気に触れされる事なく工程が終了す
るため、極めて清浄な界面を実現することができる。

【０１７３】この様な構成により、特にＴＦＴの電気特
性を左右する活性層とゲート絶縁膜との界面を清浄なも
のとすることができるので、ばらつきが少なく、且つ、
良好な電気特性を示すＴＦＴが実現される。

【０１７４】また、大気に含まれる汚染物、特にボロン
の混入を保護膜で防ぎ、この保護膜を介して導電性を付
与する不純物を添加するため、正確なしきい値制御を実
現することができる。従来では、ＳＩＭＳ分析を行った
場合、ＴＦＴの活性層（チャネル形成領域）の界面（主
表面側または裏面側）にボロンの濃度ピーク（図１４中
の点線Ｂで示した）を有し、そのピーク値は１×１０¹⁸
atoms ／ｃｍ³以上であったが、本発明を利用して作製
したＴＦＴの活性層（チャネル形成領域）の界面（主表
面側または裏面側）にはボロンの濃度ピークはなく、ほ
ぼ均一な濃度プロファイル（図１４中の点線Ａ）を示
し、ボロンの濃度の最高値は３×１０¹⁷atoms ／ｃｍ³
以下、好ましくは１×１０¹⁷atoms ／ｃｍ³以下にする
ことが実現できる。また、活性層（チャネル形成領域）
中の酸素の濃度は２×１０¹⁹atoms／ｃｍ³以下、炭素
の濃度は５×１０¹⁸atoms ／ｃｍ³以下、窒素の濃度は
５×１０¹⁸atoms ／ｃｍ³以下とすることが実現でき
る。また、活性層（チャネル形成領域）中のナトリウム
の濃度は３×１０¹⁶atoms ／ｃｍ³以下とすることが実
現できる。

【０１７５】この時、ＴＦＴの代表的なパラメータであ
るしきい値電圧はＮチャネル型ＴＦＴで−０．５〜２
Ｖ、Ｐチャネル型ＴＦＴで０．５〜−２Ｖを実現でき
る。また、サブスレッショルド係数（Ｓ値）は０．１〜
０．３Ｖ／ｄｅｃａｄｅを実現できる。

【０１７６】また、上記実施例に示したように、再現性
が高くＴＦＴの安定性を向上し、生産性の高いＬＤＤ構
造を備えたＴＦＴを得ることができる。本発明を利用す
ることにより、ＬＤＤ構造を形成するために使用された
マスクをそのまま遮光膜として用い、活性層、特にチャ
ネル形成領域を光の劣化から保護して信頼性を向上する
ことが実現できる。また、マスクの除去工程を省略する
ことで、短時間でのＴＦＴの製造を可能とした。加え
て、ゲート配線と他の配線との交差部においては、マス
クが絶縁膜として機能するため、配線間容量を低減して
ＴＦＴの電気特性を向上することが実現できる。

【図面の簡単な説明】

【図１】ＴＦＴの作製工程を示す図（実施例１）。

【図２】ＴＦＴの作製工程を示す図（実施例１）。

【図３】半導体装置の構造の一例を示す断面図（実
施例１）。

【図４】画素マトリクス回路及びＣＭＯＳ回路の上
面図（実施例１）。

【図５】半導体装置の構造の一例を示す断面図（実
施例３）。

【図６】半導体装置の構造の一例を示す断面図（実
施例４）。

【図７】半導体装置の構造の一例を示す断面図（実
施例５）。

【図８】ＴＦＴの作製工程を示す図（実施例６）。

【図９】半導体装置の構造の一例を示す断面図（実
施例６）。

【図１０】ＴＦＴの作製工程を示す図（実施例
７）。

【図１１】半導体装置（液晶表示装置）の構成を示
す図（実施例１０）。

【図１２】半導体装置（電子機器）の例を示す図
（実施例１２）。

【図１３】成膜装置の一例を示す図（実施例１）。

【図１４】ＳＩＭＳ分析によるＢ濃度プロファイル
を示す図（従来例と本発明との比較例）。

【図１５】半導体装置（電子機器）の例を示す図
（実施例１３）。

【符号の説明】

１００基板１０１下地膜１０２ゲート配線１０３ゲート絶縁膜１０４半導体膜１０５絶縁膜１０６結晶性半導体膜１０７活性層１０８保護膜１０９第１のマスク１１０、１１４ｎ^-領域（低濃度不純物領域）１１１チャネル形成領域１１２第２のマスク１１３ｎ⁺領域（高濃度不純物領域）１１５第３のマスク１１６Ｐ型領域（高濃度不純物領域）１１７第１の層間絶縁膜１１８〜１２０配線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/78 ６２７Ｇ

Claims

【特許請求の範囲】

【請求項１】絶縁表面上にゲート配線と、前記ゲート配
線に接するゲート絶縁膜と、前記ゲート絶縁膜上に接す
る活性層と、前記活性層上に接する保護膜と、前記保護
膜に接し、３価または５価の不純物元素が添加された有
機樹脂とを有し、前記保護膜は、前記活性層を構成する
ソース領域、ドレイン領域、及び前記ソース領域とドレ
イン領域の間に形成されたチャネル形成領域の少なくと
も一部を覆うことを特徴とする半導体素子からなる半導
体回路を備えた半導体装置。
【請求項２】請求項１において、前記３価または５価の
不純物は、ボロンまたはリンであることを特徴とする半
導体素子からなる半導体回路を備えた半導体装置。
【請求項３】請求項１または請求項２において、前記有
機樹脂は、光感光性を有していることを特徴とする半導
体素子からなる半導体回路を備えた半導体装置。
【請求項４】請求項１乃至３のいずれか一において、前
記有機樹脂は、遮光性を有していることを特徴とする半
導体素子からなる半導体回路を備えた半導体装置。
【請求項５】請求項１乃至４のいずれか一において、前
記保護膜は、半導体膜に赤外光または紫外光を照射する
ことにより形成する工程を少なくとも経て形成されたこ
とを特徴とする半導体素子からなる半導体回路を備えた
半導体装置。
【請求項６】請求項１乃至４のいずれか一において、前
記活性層は、前記保護膜を介して赤外光または紫外光を
照射することにより半導体膜を結晶化する工程を少なく
とも経て形成された結晶性半導体膜であることを特徴と
する半導体素子からなる半導体回路を備えた半導体装
置。
【請求項７】請求項６において、前記ゲート絶縁膜、前
記半導体膜、及び保護膜は、順次大気にふれることなく
積層形成する工程を少なくとも経て形成されたことを特
徴とする半導体素子からなる半導体回路を備えた半導体
装置。
【請求項８】請求項１乃至７のいずれか一において、前
記有機樹脂中の３価または５価の不純物の濃度が１×１
０¹⁹atoms ／ｃｍ³以上であることを特徴とする半導体
素子からなる半導体回路を備えた半導体装置。
【請求項９】請求項１乃至８のいずれか一において、前
記ゲート絶縁膜と前記チャネル形成領域との界面、また
は前記保護膜と前記チャネル形成領域との界面における
半導体膜中のボロンの濃度が３×１０¹⁷atoms ／ｃｍ³
以下であることを特徴とする半導体素子からなる半導体
回路を備えた半導体装置。
【請求項１０】請求項１乃至９のいずれか一において、
前記ゲート絶縁膜と前記チャネル形成領域との界面、ま
たは前記保護膜と前記チャネル形成領域との界面におけ
る半導体膜中の酸素の濃度が２×１０¹⁹atoms ／ｃｍ³
以下であることを特徴とする半導体素子からなる半導体
回路を備えた半導体装置。
【請求項１１】請求項１乃至１０のいずれか一におい
て、前記ゲート絶縁膜と前記チャネル形成領域との界
面、または前記保護膜と前記チャネル形成領域との界面
における半導体膜中の炭素または窒素の濃度が５×１０
¹⁸atoms ／ｃｍ³以下であることを特徴とする半導体素
子からなる半導体回路を備えた半導体装置。
【請求項１２】請求項１乃至１１のいずれか一におい
て、前記ゲート配線は、単層構造または積層構造であ
り、アルミニウム、タンタル、モリブデン、チタン、ク
ロム、シリコンから選ばれた一種の元素、或いはＰ型ま
たはＮ型の不純物が添加されたシリコンを主成分とする
材料からなることを特徴とする半導体素子からなる半導
体回路を備えた半導体装置。
【請求項１３】請求項１乃至１２のいずれか一におい
て、前記保護膜の膜厚は、５〜５０ｎｍであることを特
徴とする半導体素子からなる半導体回路を備えた半導体
装置。
【請求項１４】請求項１乃至１３のいずれか一におい
て、前記半導体回路とは、マイクロプロセッサ、信号処
理回路または高周波回路であることを特徴とする半導体
素子からなる半導体回路を備えた半導体装置。
【請求項１５】請求項１乃至１４のいずれか一におい
て、前記半導体装置は電気光学装置又は電子機器である
ことを特徴とする半導体素子からなる半導体回路を備え
た半導体装置。
【請求項１６】請求項１５において、前記電気光学装置
とは液晶表示装置、ＥＬ表示装置、ＥＣ表示装置又はイ
メージセンサであることを特徴とする半導体素子からな
る半導体回路を備えた半導体装置。
【請求項１７】請求項１５において、前記電子機器と
は、ビデオカメラ、デジタルカメラ、プロジェクター、
ゴーグルディスプレイ、カーナビゲーション、パーソナ
ルコンピュータ又は携帯情報端末であることを特徴とす
る半導体装置。
【請求項１８】ゲート配線が形成された絶縁表面上にゲ
ート絶縁膜、半導体膜とを順次大気にふれることなく積
層形成する工程と、赤外光または紫外光を照射すること
により前記半導体膜を結晶化して結晶性半導体膜を形成
すると同時に酸化膜を形成する工程と、前記結晶性半導
体膜のチャネル形成領域となるべき領域をマスクで覆
い、前記酸化膜を介して結晶性半導体膜のソース領域ま
たはドレイン領域となるべき領域に前記３価または５価
の不純物元素の添加を行う工程と、を有する半導体素子
からなる半導体回路を備えた半導体装置の作製方法。
【請求項１９】ゲート配線が形成された絶縁表面上にゲ
ート絶縁膜、半導体膜、絶縁膜とを順次大気にふれるこ
となく積層形成する工程と、前記絶縁膜を介して赤外光
または紫外光を照射することにより前記半導体膜を結晶
化して結晶性半導体膜を得る工程と、前記結晶性半導体
膜のチャネル形成領域となるべき領域をマスクで覆い、
前記絶縁膜を介して結晶性半導体膜のソース領域または
ドレイン領域となるべき領域に３価または５価の不純物
元素の添加を行う工程と、を有する半導体素子からなる
半導体回路を備えた半導体装置の作製方法。
【請求項２０】請求項１９において、前記ゲート絶縁
膜、前記半導体膜、及び前記保護膜は、互いに異なるチ
ャンバーを用いて形成することを特徴とする半導体素子
からなる半導体回路を備えた半導体装置の作製方法。
【請求項２１】請求項１９において、前記ゲート絶縁
膜、前記半導体膜、及び前記保護膜は、同一のチャンバ
ーを用いて形成することを特徴とする半導体素子からな
る半導体回路を備えた半導体装置の作製方法。
【請求項２２】請求項１９において、前記ゲート絶縁膜
及び前記保護膜は、第１のチャンバーを用いて形成し、
前記半導体膜は、第２のチャンバーを用いて形成するこ
とを特徴とする半導体素子からなる半導体回路を備えた
半導体装置の作製方法。
【請求項２３】請求項１８乃至２２のいずれか一におい
て、前記半導体膜を成膜する前に被膜形成面上を、活性
水素または水素化合物によって汚染物を減少させること
を特徴とする半導体素子からなる半導体回路を備えた半
導体装置の作製方法。
【請求項２４】請求項１８乃至２３のいずれか一におい
て、前記ゲート絶縁膜を形成する前に窒化シリコン膜を
形成する工程を有することを特徴とする半導体素子から
なる半導体回路を備えた半導体装置の作製方法。
【請求項２５】請求項１８乃至２４のいずれか一におい
て、前記ゲート絶縁膜の一部としてＢＣＢ（ベンゾシク
ロブテン）を含む積層膜を形成する工程を有することを
特徴とする半導体素子からなる半導体回路を備えた半導
体装置の作製方法。