JP5445590B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP5445590B2
JP5445590B2 JP2011540340A JP2011540340A JP5445590B2 JP 5445590 B2 JP5445590 B2 JP 5445590B2 JP 2011540340 A JP2011540340 A JP 2011540340A JP 2011540340 A JP2011540340 A JP 2011540340A JP 5445590 B2 JP5445590 B2 JP 5445590B2
Authority
JP
Japan
Prior art keywords
film
conductive layer
manufacturing
film transistor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011540340A
Other languages
English (en)
Other versions
JPWO2011058611A1 (ja
Inventor
晋 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Publication of JPWO2011058611A1 publication Critical patent/JPWO2011058611A1/ja
Application granted granted Critical
Publication of JP5445590B2 publication Critical patent/JP5445590B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、テレビやパーソナルコンピュータのモニタとして用いられる薄型画像表示装置、もしくは医療分野や産業分野などに用いられる放射線撮像装置等に用いられるアクティブマトリックス基板に備わる電子デバイスの製造方法に係り、特に薄膜トランジスタの製造方法に関するものである。
現在、薄膜トランジスタ等で形成されるアクティブ素子とコンデンサとを備えた光に関する素子を二次元マトリックス状に配列した光マトリックスデバイスが汎用されている。光に関する素子として、受光素子と表示素子とが挙げられる。また、この光マトリックスデバイスを大別すると、受光素子で構成されたデバイスと表示素子で構成されたデバイスとに分けられる。受光素子で構成されたデバイスとしては、光撮像センサや、医療分野または産業分野などで用いられる放射線撮像センサなどがある。表示素子で構成されたデバイスとしては、透過光の強度を調節する素子を備えた液晶型や、発光素子を備えたＥＬ型などの、テレビやパーソナルコンピュータのモニタとして用いられる画像ディスプレイがある。ここで光とは、赤外線、可視光線、紫外線、放射線（Ｘ線）、γ線等をいう。
こうした光マトリックスデバイスに用いられるアクティブマトリックス基板に備わる薄膜トランジスタの形成方法として、印刷法とりわけインクジェット法を用いる方法が盛んに研究されている。アクティブマトリックス基板のゲート線やデータ線等の配線だけにとどまらず、ゲートチャネルなどの半導体膜もインクジェット法により形成することができる。従来のフォトリソグラフィ法と違って局所的に印刷形成でき、マスクを必要としないことで非常に有用である。このような理由により大面積のアクティブマトリックス基板を作成する技術として期待されている。
インクジェット法によれば、半導体、絶縁体、または導電性微粒子を含有する液滴（インク）を印刷塗布することで、半導体膜、絶縁体膜または導線を形成することができる。インクジェットノズルから射出される液滴は、半導体、絶縁体、または導電性微粒子のいずれかを有機溶媒に溶解または分散させて、溶液またはコロイド状態に保たれている。そして、この液滴を印刷塗布した後、加熱処理を行うことで有機溶媒を揮発させ、半導体膜、絶縁体膜、または導線（配線）を形成する。
例えば、特許文献１では、ボトムゲート型の薄膜トランジスタを、インクジェット法により形成する薄膜トランジスタの製造方法が開示されている。また、特許文献２では、スタンプを用いて帯電膜に帯電領域を形成し、この帯電領域にインクジェット法により、ナノパターンを形成する方法が開示されている。
特開２００４−３４９５８３号 特開２００７−１４２３６２号
しかしながら、インクジェット法で形成された薄膜トランジスタは、真空中（減圧雰囲気中も含む。以下同様）でスパッタリング法にて形成されたものに比べて、ゲートＯＦＦ時の漏れ電流値、ＯＮ／ＯＦＦ電流比、モビリティー等の特性が劣化したものであった。薄膜トランジスタのこれらの特性は、薄膜トランジスタの半導体膜とゲート絶縁膜との界面の接続状態に大きく左右される。また、ソース・ドレイン電極をインクジェット法で形成すると、ＴＦＴ素子ごとのゲート長の寸法誤差が大きいものであった。
また、薄膜トランジスタの半導体膜とソース・ドレイン電極との接続部もインクジェット法により形成すると密着度が低下するので接触抵抗が増大していた。これらの界面が、有機汚れや酸化汚れ等により汚れると特性劣化してしまう。
また、インクジェット法は大気中において薄膜トランジスタを印刷形成することができるが、真空中においては印刷形成することができない。これより、インクジェット法により形成された薄膜トランジスタは、真空中で形成されたものよりも特性が必然的に劣るものであった。すなわち、薄膜トランジスタのゲート絶縁膜および半導体膜の形成は真空中で形成し、ゲート電極は印刷法で形成することが理想である。また、当然ながら、ソース・ドレイン電極は、分離してソース・ドレイン電極間のゲート長を精度良く形成しなければならない。
本発明は、このような事情に鑑みてなされたものであって、ソース・ドレイン電極間のゲート長を精度良く形成しつつ、薄膜トランジスタのゲート絶縁膜および半導体膜は真空中で形成し、ゲート電極は印刷法により形成する薄膜トランジスタの製造方法を提供することを目的とする。
本発明は、このような目的を達成するために、次のような構成をとる。
すなわち、本発明の薄膜トランジスタの製造方法は、薄膜トランジスタの製造方法であって、前記薄膜トランジスタの配列パターンに合わせて凸部が形成された転写型の前記凸部上に一対の導電層を形成するペア導電層形成ステップと、前記導電層が形成された前記転写型上に真空中にて半導体膜を形成する半導体膜形成ステップと、前記半導体膜が形成された前記転写型上に真空中にて連続してゲート絶縁膜を形成するゲート絶縁膜形成ステップと、基板上に予め印刷法により形成された配線上に前記ゲート絶縁膜および前記半導体膜並びに前記導電層を転写する転写ステップとを備えたことを特徴とする。
本発明の薄膜トランジスタの製造方法によれば、薄膜トランジスタの配列パターンに合わせて凸部が形成された転写型上に一対の導電層を形成する。さらに、転写型上に半導体膜とゲート絶縁膜とを真空中にて順次形成する。これらを基板上に予め印刷法により形成された配線上に転写して薄膜トランジスタを形成する。半導体膜およびゲート絶縁膜は真空中で形成されているので、それぞれの界面が、有機汚れや酸化汚れ等により汚れることがない。また、導電層と半導体膜との接続の密着性が良いので接触抵抗を低減することができる。また、形成された一対の導電層は、ドレイン電極またはソース電極とすることができる。転写型上に一対の導電層を形成するので、ゲート長を精度良く形成することができる。
また、転写型の接着力が小さい場合は、転写型に直接半導体膜を積層してもよいが、転写型の接着力が強く、積層された導電層を剥離できない場合は、転写型に予め剥離層を形成しておくとよい。転写型に予め形成された剥離層として加熱または紫外線照射により粘度が減少するものを採用すれば、剥離層を加熱または紫外線照射をすることで導電層、半導体膜およびゲート絶縁膜を効率よく配線上に転写することができる。
また、前記転写型に形成された凸部に一対の導電層を形成するための凹部を形成してもよい。これより、凸部上に一対の導電層を形成することができるので、形成された一対の導電層は、ドレイン電極またはソース電極とすることができる。さらに、形成された一対の導電層間の凹部を埋める平坦化膜を形成し、この平坦化膜を真空中にてエッチングして導電層を露出し、この後で半導体膜を形成してもよい。これより、平坦化膜が一対の導電層間の凹部を埋めているので、一対の導電層に跨って半導体膜を形成することができる。
また、凸部が形成された転写型上に導電層を一様に形成し、導電層が形成された凸部上にマスクを形成し、マスクを介してエッチングすることで導電層を分割して、一対の導電層を形成してもよい。これより、凸部上に一対の導電層を形成することができるので、形成された一対の導電層は、ドレイン電極またはソース電極とすることができる。さらに、形成された一対の導電層間の凹部を埋める平坦化膜を形成し、この平坦化膜を真空中にてエッチングして導電層を露出し、この後で半導体膜を形成してもよい。これより、平坦化膜が一対の導電層間の凹部を埋めているので、一対の導電層に跨って半導体膜を形成することができる。
また、半導体膜が酸化物半導体であれば、特性の良い薄膜トランジスタを形成することができる。さらには、ペア導電層形成ステップから転写ステップまでを繰り返し行うことで、小面積の転写型でも大面積のアレイ状の薄膜トランジスタを製造することができる。
本発明に係る薄膜トランジスタの製造方法によれば、ソース・ドレイン電極間のゲート長を精度良く形成しつつ、薄膜トランジスタのゲート絶縁膜および半導体膜は真空中で形成し、ゲート電極は印刷法により形成する薄膜トランジスタの製造方法を提供することができる。
実施例１に係る薄膜トランジスタ（ＴＦＴ）の製造工程の流れを示すフローチャート図である。 実施例１に係るＴＦＴの製造工程を示す縦断面図である。 実施例１に係るＴＦＴの製造工程において使用する転写型の概略斜視図である。 実施例１に係るＴＦＴの製造工程を示す縦断面図である。 実施例１に係るＴＦＴの製造工程を示す縦断面図である。 実施例１に係るＴＦＴの製造工程を示す縦断面図である。 実施例１に係るＴＦＴの製造工程を示す縦断面図である。 実施例１に係るＴＦＴの製造工程を示す縦断面図である。 実施例１に係るＴＦＴの製造工程を示す縦断面図である。 実施例１に係るＴＦＴの製造工程を示す縦断面図である。 実施例１に係るＴＦＴの製造工程を示す縦断面図である。 実施例１に係るＴＦＴの製造工程を示す縦断面図である。 実施例１に係るＴＦＴの製造工程を示す縦断面図である。 実施例１に係るＴＦＴの製造工程を示す正面図である。 実施例１に係るＴＦＴの製造工程を示す縦断面図である。 実施例２に係るＴＦＴの製造工程の流れを示すフローチャート図である。 実施例２に係るＴＦＴの製造工程において使用する転写型の概略斜視図である。 実施例２に係るＴＦＴの製造工程を示す縦断面図である。 実施例２に係るＴＦＴの製造工程を示す縦断面図である。 実施例２に係るＴＦＴの製造工程を示す縦断面図である。 実施例２に係るＴＦＴの製造工程を示す縦断面図である。 実施例２に係るＴＦＴの製造工程を示す縦断面図である。 実施例２に係るＴＦＴの製造工程を示す縦断面図である。 実施例２に係るＴＦＴの製造工程を示す縦断面図である。 実施例２に係るＴＦＴの製造工程を示す縦断面図である。
１ … 基板
２ … ゲート線
３、１１ … 転写型
４、１２ … 剥離層
５、１３ … 導電層
６ … 平坦化膜
７ … 半導体膜
９、１５ … 薄膜トランジスタ（ＴＦＴ）
以下、図面を参照して薄膜トランジスタの製造方法を説明する。
図１は実施例１に係る薄膜トランジスタの製造工程の流れを示すフローチャート図であり、図２から図１５までは実施例１に係る薄膜トランジスタの製造工程を示す図である。図１５は図１４のＡ−Ａ矢視断面図である。
実施例１におけるＴＦＴの製造工程として、大別して２つの工程がある。図１を参照すると、１つは、基板上にゲート配線を形成する工程（ステップＳ０１）であり、もう１つは薄膜トランジスタ（以下、ＴＦＴと称す）のソース・ドレイン電極、半導体膜、およびゲート絶縁膜を形成する工程（ステップＳ１１〜Ｓ１６）である。
（ステップＳ０１）ゲート線形成
図２に示すように、基板１の表面上にインクジェット法によりゲート線２を形成する。基板１は、ガラス、合成樹脂、金属等のいずれのものでもよい。合成樹脂の場合、ＰＩ（ポリイミド）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ＰＥＴ（ポリエチレンテレフタレート）等が例として挙げられるが、耐熱性に優れたＰＩが好ましい。基板１が合成樹脂等の有機物であれば、フレキシブルな基板を製造することができる。これより、基板を落としても割れない利点がある。
また、ゲート線２はＴＦＴのゲート電極と一体となった配線である。あるいは、ゲート線２から枝状に分岐した配線をゲート電極とするものであっても良い。ゲート線２を形成する導電体は、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）等の金属をペースト状にした金属インクで形成したものでもよいし、ＩＴＯインクや、ポリスチレンスルホン酸をドープしたポリエチレンジオキシチオフェン（ＰＥＤＯＴ／ＰＳＳ）などに代表される高導電性の有機物インクを印刷することで形成してもよい。さらには、ＩＴＯとＡｕ薄膜などを組み合わせた構成でもよい。ゲート線２は、インクジェット法以外にも、凸版印刷法、凹版印刷法、平版印刷法など他の印刷法を用いて形成することもできる。ゲート線２は本発明における配線に相当する。
次に、上記ステップＳ０１と別工程で形成する、ソース・ドレイン電極、半導体膜およびゲート絶縁膜の形成を説明する。上記ステップＳ０１にて形成したゲート線２上にゲート絶縁膜、半導体膜（ゲートチャネル）およびソース・ドレイン電極を形成するために、インプリント法を応用した転写法を用いてこれらを転写する。
図３および図４に示すように、転写型３には、ＴＦＴの配列パターンに合わせてＴＦＴが形成されるパターンの所定の位置に予め凸部３ａが形成されている。転写型３の凸部３ａが形成されるピッチ間隔はＴＦＴの半導体膜（ゲートチャネル）のピッチ間隔である。転写型３の凸部３ａの面上には凸部３ａの一辺に沿って凹状の窪み３ｂが形成されている。この窪み３ｂの幅ＴＷはゲート長に相当する。また、窪み３ｂの深さＴＤは、後のステップで形成される剥離層４と導電層５とを合わせた厚みよりも長い。転写型３は、金属、無機物、合成樹脂等のいずれでもよい。具体的に例示すると、Ｎｉ（ニッケル）、Ｓｉ（シリコン）、ＳｉＣ（炭化ケイ素）、ＰＭＭＡ（Polymethyl metacrylate）等で形成されたものを採用することができる。転写型３の凸部３ａおよび窪み３ｂ等の凹凸パターンは、ナノインプリント技術で作製することができる。これ以外にも、フォトリソグラフィ技術で作製することもできる。
（ステップＳ１１）剥離層形成
図５に示すように、転写型３の面上に、フッ素系あるいはシリコン系の剥離剤を塗布することで形成する。また、転写型３に直接フッ素プラズマ処理を施し、１分子層のみを薄膜コートすることで形成することもできる。これ以外にも、加熱すると膨張する熱膨張性微小球を含有する加熱剥離型粘着剤を塗布してもよい。この剥離層であれば、加熱することで粘着性を低下することができるので、剥離層の上に形成された膜を剥離することができる。ステップＳ１１は本発明における剥離層形成ステップに相当する。
（ステップＳ１２）導電層形成
図６に示すように、剥離層４が形成された転写型３上に真空中にて、導電層５を形成する。真空度は、約１Ｐａ以下が好ましい。あるいは、約０．１Ｐａ以下に真空引きした後、Ａｒ（アルゴン）、Ｏ２（酸素）、Ｎ２（窒素）などのガスを別途供給することで、約１Ｐａ以下の減圧雰囲気にするものであってもよい。以後、ステップＳ１６のゲート絶縁膜形成まで、この真空条件にて連続して実施することが好ましい。導電層５は、スパッタリング法、ＣＶＤ法、蒸着法にて金属膜を形成する。窪み３ｂを有する転写型３の凸部３ａ上には、一対の導電層５が形成される。また、本ステップは、真空中での形成が好ましいが、大気中での印刷法により形成してもよい。ステップＳ１２は本発明におけるペア導電層形成ステップに相当する。
（ステップＳ１３）平坦化膜形成
図７に示すように、導電層５が形成された転写型３上に真空中もしくは大気中にて、平坦化膜６を形成する。平坦化膜６は、スピオングラス（ＳＯＧ）の様な無機物であってもよいし、ＰＩやアクリルなどの有機物でもよい。平坦化膜６は、スパッタリング法、ＣＶＤ法、蒸着法、イオンプレーティング法、スピンコート法、ディップコート法等により形成することができる。ステップＳ１３は本発明における平坦化膜形成ステップに相当する。
（ステップＳ１４）エッチング
平坦化膜６が形成された転写型３にエッチングを実施する。このエッチングは、図８に示すように、導電層５が転写型３の表面に露出するまで実施する。これより、転写型３の凸部３ａ上に形成された導電層５の面が平坦化される。図８では、酸素プラズマエッチングを実施しているが、これ以外のドライエッチングでもよいし、薬液を用いたウエットエッチングでもよい。また、本ステップのエッチング処理は、真空中で処理しても良いし大気中で処理しても良い。ステップＳ１４は本発明における平坦化膜エッチングステップに相当する。
（ステップＳ１５）半導体膜形成
図９に示すように、導電層５および平坦化膜６が形成された転写型３上に半導体膜７を真空中にて形成する。半導体膜７の材料として、ＩｎＧａＺｎＯ４（ガリウム・インジウム酸化亜鉛）、ＺｎＯ（酸化亜鉛）等の酸化物半導体、またはＣｄＳ（硫化カドミウム）等のカルコゲナイド系が挙げられる。また、これら以外にも、Ｓｉ、ａ−Ｓｉ（アモルファスシリコン）、ｐｏｌｙ−Ｓｉ（ポリシリコン）でもよいし、あるいは、ペンタセンなどの有機物からなる有機半導体膜であってもよい。無機物半導体膜である酸化物半導体膜を採用すると、移動度が高く有機半導体膜に比べて経時安定性が良い。形成方法として、スパッタリング法、ＣＶＤ法、蒸着法、またはイオンブレーディング等が挙げられる。ステップＳ１５は本発明における半導体膜形成ステップに相当する。
（ステップＳ１６）ゲート絶縁膜
図１０に示すように、半導体膜７が形成された転写型３上に真空中にて連続して、ゲート絶縁膜８を形成する。形成方法として、スパッタリング法、プラズマ蒸着法、またはイオンブレーディング等が挙げられる。ゲート絶縁膜８の材料として、ＳｉＯ２（酸化シリコン）、ＳｉＮＸ（窒化シリコン）、ＺｒＯ２（酸化ジルコニウム）、Ｙ２Ｏ３（酸化イットリウム）、Ａｌ２Ｏ３（酸化アルミニウム）、ＴｉＯ２（酸化チタン）等の無機酸化物が挙げられる。また、強誘電体薄膜もゲート絶縁膜材料として採用することができる。さらには、ＰＩ、アクリル、ＰＶＰ（ポリビニルピロリドン）などの有機物でもよい。ステップＳ１６は本発明におけるゲート絶縁膜形成ステップに相当する。
（ステップＳ２１）転写
次に、図１１および図１２に示すように導電層５、半導体膜７およびゲート絶縁膜８が形成された転写型３を、ゲート線２上にゲート絶縁膜８が接するように所定の位置上に押圧する。さらに、剥離層４にて導電層５を剥離させることで、導電層５、半導体膜７およびゲート絶縁膜８を基板１上に転写する。これより、図１３に示すように、ゲート線２上にゲート絶縁膜８が形成され、さらにその上に半導体膜７が形成される。また、半導体膜７の両端部の面上には導電層５が形成されているので、導電層５はソース・ドレイン電極として機能する。
剥離層４の剥離は、熱によるものであってもよいし、紫外線照射によるものであってもよいし、超音波等の振動によるものであってもよいし、これらの組み合わせによるものでもよい。例えば、８０℃以上に加熱すると粘着性が低下する剥離層４であれば、転写型３を８０℃以上に加熱することで、剥離層４の粘着性を低下するとともに、転写型３に超音波による振動を与えることで、半導体膜７およびゲート絶縁膜８を転写型３から剥離することができる。ステップＳ２１は本発明における転写ステップに相当する。
（ステップＳ２２）現像
次に、半導体膜７の面上に形成された平坦化膜６を現像処理にて除去することで、図１４および図１５に示すように、ボトムゲート型のＴＦＴを形成することができる。平坦化膜６上に形成された導電層５は、現像処理の際に平坦化膜６とともに除去される。
上記のように構成したＴＦＴの製造方法によれば、少なくとも、半導体膜７とゲート絶縁膜８とを真空中にて連続して形成しているので、それぞれの膜の界面が、有機汚れや酸化汚れ等の汚れにおかされることがない。これより、半導体膜７とゲート絶縁膜８との界面のトラップを減らすことができるので、インクジェット法により形成したＴＦＴに比べて、ＴＦＴ９のゲートＯＦＦ時の漏れ電流値、ＯＮ／ＯＦＦ電流比、モビリティー等の特性が向上している。また、真空中で導電層５に半導体膜７を形成することで、導電層５と半導体膜７との密着性がよく、接触抵抗を低減することができる。また、転写面をゲート線２とゲート絶縁膜８との接続で行うので、導体と絶縁体との接続となり、接続面の密着性が緊密である必要がない。ゲート絶縁膜８面を接合させるので導電性の接着材が不要となる。接続不良も本質的に発生しないので、接続歩留まりが向上する。
また、転写型３上に形成した導電層５、半導体膜７およびゲート絶縁膜８をインプリント法を応用した方法で転写することで、簡易にゲート線２上に転写することができる。インプリント法では、通常、レジスト膜に転写型を押圧することでレジスト層に転写型の形状を凹凸逆転して転写するが、本願では転写型３に導電層５、半導体膜７およびゲート絶縁膜８からなる３つの機能膜を形成し、これを通常の大気雰囲気中にてゲート線２上の所定の位置に転写する。これより、ＴＦＴ９の製造において最も精度を必要とするソース電極とドレイン電極との間隔、すなわちゲート長を精度良く形成することができる。転写型３上でソース電極およびドレイン電極を形成する導電層５からゲート絶縁膜８までを一体形成することで、ＴＦＴ９の寸法精度を最も必要とする部分を最適に形成することができる。このように、ＴＦＴ９の寸法精度を高く形成することができるので、形成されたＴＦＴ９に接続する後のプロセス、例えば画素電極や相互接続配線などの形成を容易にすることができる。
また、転写型３として小面積のものを採用しても、真空チャンバー内で、少なくとも半導体膜７およびゲート絶縁膜８を次々と転写型３に形成し、順にゲート線２上の所定の位置に転写することができる。つまり、基板１が大面積であっても、転写型３は基板１よりも小さくてよいので、真空チャンバーの小型化をすることができる。これより、製造装置の設備投資を抑制することができる。
このように、導電層５、半導体膜７およびゲート絶縁膜８の転写方法を、小領域に分けて繰り返し転写する場合、ゲート線２の配線パターンはＣＡＤデータに即してインクジェット印刷することができるので、ＴＦＴアレイの数を小領域ごとに容易に増減することができる。導電層５、半導体膜７およびゲート絶縁膜８を別途作製し転写するハイブリッド構成としているので、特性の安定したＴＦＴを大面積アレイ状に形成することができる。
実施例１では、ステップＳ２２の現像により平坦化膜６を除去していたが、除去することなく残しておいてもよい。残した場合、平坦化膜６は半導体層７の保護膜として機能する。これより、水分、アルカリイオン、塩化物イオン等の半導体層７への吸着を防止することができる。
次に、本発明の実施例２について図１６〜図２５を参照して説明する。図１６は実施例２に係る薄膜トランジスタの製造工程の流れを形成する流れを示すフローチャート図であり、図１７〜図２５までは実施例２に係る薄膜トランジスタの製造工程を示す図である。
実施例２と実施例１との違いは、実施例１では、窪み３ｂを備えた凸部３ａが形成された転写型３を用いて各機能膜を形成していたが、実施例２では、窪みの無い凸部１１ａが形成された転写型１１を用いる点である。以下、実施例１と異なる点を説明し、実施例１と同様の箇所はその説明を省略する。
実施例２では、窪みの無い凸部１１ａが形成された転写型１１を用いるので、凸部１１ａ上に一対の分離した導電層を形成する工程が実施例１の工程と異なる。図１６に示すように、導電層を形成するステップ１２から現像処理するステップ３５を実施することで一対の分離した導電層を形成することができる。以下に順次説明する。
図１７および図１８に示すように、実施例２では、窪みの無い凸部１１ａを備えた転写型１１を用いる。転写型１１の材料および形成方法は実施例１と同様である。この転写型１１の面上にステップＳ１１により剥離層１２を形成する。
（ステップＳ３１）導電層形成
次に、剥離層１２が形成された転写型１１の面上に導電層１３が形成される。導電層の形成方法はステップＳ１２と同様である。実施例１と異なり、図１９に示すように、転写型１１の凸部１１ａ上には、導電層１３が分断されることなく一様に形成される。ステップＳ３１は本発明における導電層形成ステップに相当する。
（ステップＳ３２）レジスト層形成
図１９に示すように、導電層１３が形成された転写型１１上にレジスト層１４を塗布して形成する。塗布方法はスピンコート法またはディップ法を採用することができる。
（ステップＳ３３）露光
図２０に示すように、導電層１３を一対の導電層に分離するために、レジスト層１４の所定の位置を電子ビーム露光（ＥＢ露光）する。電子ビーム露光（ＥＢ露光）する幅はゲート長に相当する。
（ステップＳ３４）現像
図２１に示すように、レジスト層１４の露光された部分を現像処理して除去する。これより、転写型１１の凸部１１ａ上に一対のレジスト層１４が形成される。ステップ３２からステップ３４までが本発明におけるマスク形成ステップに相当する。
（ステップＳ３５）エッチング
図２２に示すように、レジスト層１４をマスクとしてエッチングを実施する。これより、導電層１３および剥離層１２がエッチングされ、転写型１１の凸部１１ａ上にてそれぞれが分断される。実施例２では、転写型１１が露出するまでエッチングを実施しているが、剥離層１２が露出した段階でエッチングを中止してもよい。この方が、剥離層１２が残るので、後で形成される平坦化膜６を転写型１１より剥離しやすい。エッチングの例として酸素プラズマエッチングが挙げられるが、これ以外のドライエッチングでもよいし、薬液を用いたウエットエッチングでもよい。ステップＳ３５は本発明における導電層エッチングステップに相当する。
（ステップＳ３６）現像
図２３に示すように、導電層１３上に形成されたレジスト層１４を現像処理して除去する。これより、転写型１１の凸部１１ａ上に一対の分離した導電層１３が露出する。
次に、レジスト層１４が除去された導電層１３上に、実施例１と同様に平坦化膜６を形成する。その後、平坦化膜６をエッチングし、半導体膜７およびゲート絶縁膜８を順に形成する。そして、図２４に示すように、予め基板１上に形成したゲート線２上にゲート絶縁膜８、半導体膜７および導電層１３を転写する。これより、図２５に示すように、ボトムゲート型のＴＦＴを形成することができる。
実施例２のＴＦＴ１５の形成方法によれば、窪みが形成されていない凸部１１ａを備えた転写型１１でも、ＴＦＴ１５を転写法にて形成することができる。また、ＴＦＴ１５の面上に残留した平坦化膜６上には何も積層されていないので、このまま半導体層７の保護膜とすることができる。これより、水分、アルカリイオン、塩化物イオン等の半導体層７への吸着を防止することができる。このように、実施例２の方法によっても、少なくとも、半導体膜７およびゲート絶縁膜８を真空中にて形成し、これを、基板１上に予め形成されたゲート線２上に転写することで、特性の安定したＴＦＴを大面積アレイ状に形成することができる。また、転写型１１上に、ソース電極およびドレイン電極を形成する導電層１３からゲート絶縁膜８までを一体形成することで、ＴＦＴ１５の寸法精度を最も必要とする部分を最適に形成することができる。
本発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。
（１）上述した実施例において、転写型３に剥離層４を形成してから導電層５、半導体膜７およびゲート絶縁膜８を形成したが、転写型３の表面エネルギーが小さい場合、転写型３の表面の接着力は弱いので、剥離層４を形成しなくても、超音波等の振動を与えるだけで転写することもできる。
（２）上述した実施例において、ゲート線２の形成は基板１上にインクジェット法により形成したが、これに限らず、ゲート線２をＮｉ（ニッケル）メッキにて形成することもできる。

Claims (9)

  1. 薄膜トランジスタの製造方法であって、
    前記薄膜トランジスタの配列パターンに合わせて凸部が形成された転写型の前記凸部上に一対の導電層を形成するペア導電層形成ステップと、
    前記導電層が形成された前記転写型上に真空中にて半導体膜を形成する半導体膜形成ステップと、
    前記半導体膜が形成された前記転写型上に真空中にて連続してゲート絶縁膜を形成するゲート絶縁膜形成ステップと、
    基板上に予め印刷法により形成された配線上に前記ゲート絶縁膜および前記半導体膜並びに前記導電層を転写する転写ステップと
    を備えたことを特徴とする薄膜トランジスタの製造方法。
  2. 請求項１に記載の薄膜トランジスタの製造方法において、
    前記転写型に剥離層を形成する剥離層形成ステップとを備え、
    剥離層形成ステップが実施された後に前記ペア導電層形成ステップを実施する
    ことを特徴とする薄膜トランジスタの製造方法。
  3. 請求項１または２に記載の薄膜トランジスタの製造方法において、前記転写型の凸部には、一対の導電層を形成するための凹部が形成されている
    ことを特徴とする薄膜トランジスタの製造方法。
  4. 請求項３に記載の薄膜トランジスタの製造方法において、
    前記ペア導電層形成ステップの後に、前記転写型上に一対の導電層間の凹部を埋める平坦化膜を形成する平坦化膜形成ステップと、
    前記平坦化膜をエッチングして前記導電層を露出する平坦化膜エッチングステップとを備え、
    前記平坦化膜エッチングステップの後に前記半導体膜形成ステップを実施する
    ことを特徴とする薄膜トランジスタの製造方法。
  5. 請求項１または２に記載の薄膜トランジスタの製造方法において、
    前記ペア導電層形成ステップは、
    前記凸部上に一様に導電層を形成する導電層形成ステップと、
    導電層が一様に形成された前記転写型上にマスクを形成するマスク形成ステップと、
    前記マスクを介してエッチングして前記凸部上に一対の前記導電層を形成する導電層エッチングステップ
    とで構成されることを特徴とする薄膜トランジスタの製造方法。
  6. 請求項５に記載の薄膜トランジスタの製造方法において、
    前記ペア導電層形成ステップの後に、前記転写型上に一対の導電層間の凹部を埋める平坦化膜を形成する平坦化膜形成ステップと、
    前記平坦化膜をエッチングして前記導電層を露出する平坦化膜エッチングステップとを備え、
    前記平坦化膜エッチングステップの後に前記半導体膜形成ステップを実施する
    ことを特徴とする薄膜トランジスタの製造方法。
  7. 請求項２から６いずれか１つに記載の薄膜トランジスタの製造方法において、
    前記剥離層は加熱または紫外線照射により粘度が減少する
    ことを特徴とする薄膜トランジスタの製造方法。
  8. 請求項１から７いずれか１つに記載の薄膜トランジスタの製造方法において、
    前記半導体膜が酸化物半導体膜である
    ことを特徴とする薄膜トランジスタの製造方法。
  9. 請求項１から８いずれか１つに記載の薄膜トランジスタの製造方法において、
    前記ペア導電層形成ステップから前記転写ステップまでを繰り返し行うことで薄膜トランジスタアレイを形成する
    ことを特徴とする薄膜トランジスタの製造方法。
JP2011540340A 2009-11-13 2009-11-13 薄膜トランジスタの製造方法 Expired - Fee Related JP5445590B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/006089 WO2011058611A1 (ja) 2009-11-13 2009-11-13 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPWO2011058611A1 JPWO2011058611A1 (ja) 2013-03-28
JP5445590B2 true JP5445590B2 (ja) 2014-03-19

Family

ID=43991291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011540340A Expired - Fee Related JP5445590B2 (ja) 2009-11-13 2009-11-13 薄膜トランジスタの製造方法

Country Status (2)

Country Link
JP (1) JP5445590B2 (ja)
WO (1) WO2011058611A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10438814B2 (en) 2015-06-17 2019-10-08 Nikon Corporation Method for manufacturing wiring pattern, method for manufacturing transistor, and member for transfer

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013057771A1 (ja) * 2011-10-21 2013-04-25 株式会社島津製作所 薄膜トランジスタの製造方法
JPWO2013057771A1 (ja) * 2011-10-21 2015-04-02 株式会社島津製作所 薄膜トランジスタの製造方法
WO2013080900A1 (en) * 2011-12-02 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6246549B2 (ja) * 2012-10-17 2017-12-13 株式会社半導体エネルギー研究所 半導体装置の作製方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04211175A (ja) * 1990-01-04 1992-08-03 Neste Oy 電子および電子光学部品と回路の製造方法
JP2000150904A (ja) * 1998-08-21 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP2005506704A (ja) * 2001-10-11 2005-03-03 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
JP2007027525A (ja) * 2005-07-20 2007-02-01 Sony Corp 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法
JP2007115805A (ja) * 2005-10-19 2007-05-10 Sony Corp 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070146426A1 (en) * 2005-12-28 2007-06-28 Nelson Brian K All-inkjet printed thin film transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04211175A (ja) * 1990-01-04 1992-08-03 Neste Oy 電子および電子光学部品と回路の製造方法
JP2000150904A (ja) * 1998-08-21 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP2005506704A (ja) * 2001-10-11 2005-03-03 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
JP2007027525A (ja) * 2005-07-20 2007-02-01 Sony Corp 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法
JP2007115805A (ja) * 2005-10-19 2007-05-10 Sony Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10438814B2 (en) 2015-06-17 2019-10-08 Nikon Corporation Method for manufacturing wiring pattern, method for manufacturing transistor, and member for transfer

Also Published As

Publication number Publication date
JPWO2011058611A1 (ja) 2013-03-28
WO2011058611A1 (ja) 2011-05-19

Similar Documents

Publication Publication Date Title
JP5286826B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
US8748242B2 (en) Electronic circuit structure and method for forming same
KR100745332B1 (ko) 유기 발광표시장치 및 그 제조방법
US8097488B2 (en) Method for forming pattern, method for manufacturing semiconductor apparatus, and method for manufacturing display
JP5445590B2 (ja) 薄膜トランジスタの製造方法
JP6229658B2 (ja) 薄膜トランジスタ及びその製造方法、画像表示装置
WO2010070759A1 (ja) 光マトリックスデバイスの製造方法
US8413576B2 (en) Method of fabricating a structure
JP2007067390A (ja) 半導体装置の製造方法および半導体装置の製造装置
US8785263B2 (en) Thin-film transistor substrate and method of manufacturing the same
WO2005057530A1 (ja) 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法
JP2007073856A (ja) 導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法
JP5332145B2 (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
JP5459570B2 (ja) 半導体装置の製造方法、電気光学装置の製造方法、および電子機器の製造方法
JP2007201056A (ja) 薄膜トランジスタ及びその製造方法
JP2010087118A (ja) 薄膜パターンの形成方法、並びに、圧電素子および表示素子の製造方法
WO2017043408A1 (ja) 電子デバイスの製造方法
JP2006186293A (ja) 薄膜トランジスタの製造方法
JP5299190B2 (ja) 光マトリックスデバイスの製造方法
US20070148839A1 (en) Method of manufacturing semiconductor device, semiconductor device and electronic apparatus therefore
JP2008078281A (ja) 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP5422972B2 (ja) 有機薄膜トランジスタアレイの製造方法、及び有機薄膜トランジスタアレイ
JP5360431B2 (ja) 光マトリックスデバイスの製造方法
JP2009123839A (ja) 半導体装置の製造方法、電気光学装置の製造方法および電子機器の製造方法
JP2010258348A (ja) 光マトリックスデバイスの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

LAPS Cancellation because of no payment of annual fees