JP2005506704A - 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 - Google Patents

薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 Download PDF

Info

Publication number
JP2005506704A
JP2005506704A JP2003537125A JP2003537125A JP2005506704A JP 2005506704 A JP2005506704 A JP 2005506704A JP 2003537125 A JP2003537125 A JP 2003537125A JP 2003537125 A JP2003537125 A JP 2003537125A JP 2005506704 A JP2005506704 A JP 2005506704A
Authority
JP
Japan
Prior art keywords
layer
electrode
electrode layer
electronic device
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003537125A
Other languages
English (en)
Other versions
JP2005506704A5 (ja
Inventor
ゲルヤン、エフ.エイ.バン、デ、バーレ
アンドレアス、エイチ.モントレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2005506704A publication Critical patent/JP2005506704A/ja
Publication of JP2005506704A5 publication Critical patent/JP2005506704A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Saccharide Compounds (AREA)
  • Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)

Abstract

この発明は、薄膜トランジスタを有し、2枚の基板(1,11)から得られる電子装置に関する。金属パターン(24,29)と有機物層(4)との間の非接着部分の剥離を防止するために金属パターン(24,29)が開口(30)を有する。これらの開口(30)を介して、有機物層(4、5)と基板(1,11)のいずれかの表面(111)上の有機材料間の接着が行われる。この電子装置はマイクロコンタクトプリンティングにより製造される。

Description

【技術分野】
【0001】
この発明は、金属の第1の電極層が表面に存在するベース基板と、半導体材料で成るチャネル層と、誘電体材料で成る中間層と、金属の第2の電極層が存在する表面が有機物材料で成る接着基板とを備え、電極層とチャネル層と中間層内に薄膜トランジスタが設けられた電子装置であって、各層を有する各基板を重ねることにより形成される電子装置に関する。さらに、この発明はそのような電子装置を製造する方法に関する。
【背景技術】
【0002】
このような電子装置は米国特許6,197,663に開示されている。この装置は、ベース基板と少なくとも一つの電極層と接着基板とを重ね合わせて形成される。この接着基板は相互連結層又は電極層を備える。
【0003】
接着基板が相互連結層を備える場合は、重ね合わせ工程の前に、薄膜トランジスタがベース基板上に設けられる。ソース電極とドレイン電極がこれら電極より大きいコンタクト面を有する。相互連結層が50乃至250μmの範囲の寸法を有し、第1の電極層のコンタクト面も同様な寸法を有するので、電極層を簡単に配列することが出来る。
【発明の開示】
【発明が解決しようとする課題】
【0004】
この発明に結びつく研究において、接着基板が電極層を備える場合は、この方法では間単に機能的な電子装置を製造できないことが分かった。これは、電極層が金属を含む場合は電極層を備える接着基板が剥がれてしまうという事実によるものである。しかし、この金属は良好な導電特性を出すのに必要なものである。
【0005】
二枚の基板から成り立つ装置は、しかし、例えば、基板に金属層を設けてからスピンコーディングを行うことにより、層毎に多くの有機物を添加することにより製造することができる。
【0006】
従って、この発明の第1の目的は、冒頭で述べたような電子装置であって、剥離が生じずに二枚の基板から製造できる電子装置を提供するものである。
【課題を解決するための手段】
【0007】
第2の電極層が導電表面を有し、接着基板上の有機物と、中間層、チャネル層、ベース基板表面からから選ばれた層の一つの層の有機物との接着が行われる開口がこの導電表面に設けられることにより第1の目的が達成される。
【0008】
有機物層同士は良く接着するが、金属は有機物には良く接着しないことが分かっている。金属に開口を設けることにより接着が行われない距離が短縮される。これは、特に、少なくとも5×5μmの大きな表面を有する導電表面の場合には重要である。そのような表面は、例えば、ゲート電極、媒介手段(バイア)を介したコンタクト面、画素電極である。二つの開口間距離又は開口と(コンタクト)表面端部との距離は好ましくは5μm、より好ましくは2μm未満が良い。
【0009】
好ましい実施形態では、第1電極層内にソース電極とドレイン電極とが設けられる。これらソース電極とドレイン電極とはチャネル層で満たされたチャネルにより絶縁される。この実施形態では、第2電極層内の導電表面がゲート電極とされ、第1電極層上に垂直に突き出ている場合は、チャネルと重なる。この実施形態では、中間層をゲート電極を有する第2電極層上に設けて重ねることにより半導体装置が形成される。このようにして、チャネル層と第1電極層との界面の不適切な接着が防止される。さらに、中間層内にチオール等の添加物を添加することにより、チャネル層内の半導体の振る舞いに影響を与えることなく接着性を高めることができる。さらに、セレンカドミウム、アモルファスシリコン等の有機半導体を選ぶことができる。有機半導体の材料としては、とりわけ、ポリアルカリチオフェン、ペンタセン、オリゴチオフェン、ポリチエニルビニレン、ポリアニールアミンがある。これらの材料、その他の材料、これらの材料を準備する方法や応用技術は導電ポリマーやオリゴマーの技術分野の当業者にとっては知られているものである。
【0010】
さらなる実施形態では、第1電極層内のソース電極とドレイン電極とが互い違いに配列されたペアになっており、ゲート電極がこれらの電極より大きい。このようにして、(チャネルが、第1電極層上のゲート電極の垂直な突出部分である場合)ゲート電極とチャネルが重なり合うことなしに、ゲート電極内の開口を比較的簡単に集積することができる。上述のゲート電極を大きくすることにより、接着基板とベース基板の配置に多少のクリアランスを持たすことができる。
【0011】
他の実施形態では、第1電極層がコンタクト面を有し、第1電極層上の第2電極層内の導電面の突出部分が第1電極層内のコンタクト面と重なり合う。この実施形態では、チャネル層と中間層は少なくとも実質的にコンタクト面部分には存在せず、これらの面は互いに電気的に接続され媒介手段の一部を形成する。
【0012】
有機半導体をパターンニングするには各種の方法がある。第1の実施形態では、キャリア材料の合成物、有機半導体、そして感光物質を用意する。合成物を乾燥してチャネル層を形成する。チャネル層をフォトリソグラフィによりパターンニングする。第2の実施形態ではポリビニルチエニレン等の有機半導体の先駆物質ポリマーを用意する。先駆物質ポリマーを、有機半導体に変化させる前に、露出させる。有機半導体に変化後、チャネル層の露出部分を、クロロホルム等の適当な溶媒を用いて洗い流す。第3の実施形態では、インクジェットプリンティング等のプリンティング技術でパターンニングを行う。
【0013】
さらに好ましくは、配置手段を設けても良い。そのような配置手段の好ましい例としては第1、第2金属層内の、絶縁即ち電気的機能を有しない経路でもよい。これらの配置手段を特にアセンブリ工程中に適切に用いて、両基板が同じ張力になるように、即ち、一枚の基板が他の基板より伸びないようにする。
【0014】
特に、接着基板の表面を有機材料を含む表面とする代わりに、両基板を重合体の薄膜としてもよい。このような薄膜とすると両基板が柔軟になるという効果がある。さらにこれらの基板を金属加工すればこれらの基板を別々に提供する必要が無くなる。さらなる実施形態では、導電材料の相互接続層、少なくとも垂直相互接続部分を含む電気的絶縁層、そして第2電極層が第2基板の一方の側に順に設けられる。多くの媒介手段が必要な場合はさらなる相互接続層を設ければ効果的である。これは、本質的に、2枚の金属加工された基板が重ね合わされ、導電層が媒介手段により互いに電気的に接続されることを意味する。金属加工された基板は多少柔軟性のあるプリント基板でも良い。この場合、媒介手段は配置にあたり標準サイズである。そのような相互接続層は第1基板の側に設けられるとよい。半導体装置の第1半片部分をこの半導体装置の第2半片部分に対して光学的手段を用いて配置する場合は、第1、第2半片部分のいずれか一方のみに相互接続層を設けるとよい。
【0015】
さらなる実施形態では、波長が700乃至850nm、好ましくは400乃至850nmの照射から保護する保護層を少なくともいずれか一枚の基板に集積すると良い。光と酸素の振る舞いにより、有機半導体がドープされ、トランジスタのオン・オフ比率が悪くなることが分かっている。そのような振る舞いに対してチャネル層を保護することにより、特にソース、ドレイン電極間のチャネル内でのトランジスタの寿命が延びる。保護層は、例えば、カーボンブラックと窒化チタンにより形成される。
【0016】
この発明の電子装置を製造するにあたり、装置を重ね合わせる前に、接着物質とベース基板により同じ包含層の一部を形成するようにすると良い。折り返し線に沿って包含層を二つに折り返すことにより装置を重ね合わせる。この方法によれば、電子装置に直接保護層を設けることが出来る。特に、過度な折り返し線に対し直角な配置とすることができる。この実施形態では、包含層上の交互のパターン内に第1、第2電極層が設けられる。さらに必須の要素であるチャネル層はレジスト、インクジェットプリンティング、その他の方法により形成できる。このため、この実施形態では、トランジスタを除いてキャパシタ、画素等の素子を比較的大きく形成する。このような電子装置の例としては、トランスポンダ、アクティブ・マトリクスLCD型表示装置がある。
【0017】
この発明の電子装置を製造するにあたり、マイクロコンタクトプリンティングにより電極層をパターンニングするとよい。公知の如く、この技術ではパターンニングされたスタンプ表面を有するスタンプを金属層の表面と接触させる。これにより、スタンプ表面上の化合物が金属層表面に転送され、この化合物の単分子層が形成される。続いて、単分子層をマスクとして金属層をエッチングする。このようにして、又は他の方法により、マイクロコンタクトプリンティングにより、フォトリソグラフィではない技術を用いて、またクリーンルームの状態を厳しくすることなしに、ミクロンそしてサブミクロン・サイズのパターンを形成することができる。マイクロコンタクトプリンティングにおいて、異なる層に対してスタンプを複数配置すると問題が生じる。この発明の方法では、この問題は装置のアセンブリに回され、マイクロコンタクトプリンティングでは問題が無くなる。マイクロコンタクトプリンティングでは、保持手段が無いとスタンプがたるむというさらなる問題があるが、この発明の方法では、パターン中に接着スポットを設けている。
【0018】
このようにして、フォトリソグラフィ技術を用いずに装置を形成することができる。チャネル層が特に有機材料を含む場合は、例えば、インクジェットプリンティングにより形成することができる。これにより、チャネル層内のパターンが電極層内のパターンより荒いパターンとなる。中間層は、例えば、非公開出願EP01201655.6(PHNL0101318)に記載されているような、処置が施された表面上での相絶縁により形成することができる。
【0019】
好ましくは、コイル中に薄膜を設けるよい。このような薄膜はパーフォレイションにより得られる。産業上の観点からもコイルの使用は好ましい。ベース材料を供給するのにコイルは有用である。さらに、コイルの構成部分に対して次々と処理がなされるような工程でコイルが用いられる。このような工程の後、コイルはさらに解かれる。支持手段を用いてまたコイルを堅固にすることにより、必要な堅固さを備えた柔軟な基板がコイルから得られる。コイルはさらにスピンコーティングに用いることもできる。ここでは、コーティング溶液を多く消費するので、異なるコーティング技術、例えば、ウエブコーティングやディップコーティング技術に変更することができる。
【0020】
この発明の電子装置と方法の上気したそしてさらなる特徴は後述する実施形態により明らかとなる。
【発明を実施するための最良の形態】
【0021】
ここで、各図は概略的に示すものであり、この発明の装置のスケールとは異なる。各図において、薄膜トランジスタやキャパシタ等の素子は一つのみが図示されているが、実際には多くの素子が搭載される。また、各図において同様な参照番号のものは同様な要素を示す。
【0022】
図1に示す装置は、薄膜トランジスタ10と、ベース基板1から離れた接着基板11とを備えている。ベース基板1はキャリア層と保護層と絶縁層との積層を有している。接着基板11は有機物の表面111を有し、ここでは、接着基板11全体がポリアミドで形成されている。保護層は、この例では、二酸化チタンと窒化チタンの粒子を含むモノ・アルミニウム・フォスフェイト層である。このような粒子により可視光線及び赤外線に対する保護効果が得られる。キャリア層と絶縁層はポリイミド等の絶縁性ポリマーより成る。キャリア層と絶縁層は無機物又はエポキシ樹脂で形成してもよい。
【0023】
第1の電極層2がベース基板1上に設けられている。この電極層は、ここでは、金で形成されているが、カーボン・インク、アルミニウム、銅、窒化チタンやその他の導電材料でも良い。この例では、ソース電極21,ドレイン電極22,中間チャネル23(図1では単一ブロックで示されている)が第1の電極層2内に設けられている。さらに、コンタクト面28が設けられている。第1の電極層2上には有機半導体材料であるポリチエニルビニレンより成るチャネル層5が形成されている。第1の電極層2内のコンタクト面28が露出するようにチャネル層5がパターニングされている。チャネル層5上には光学的に形成可能な有機物誘電体材料である中間層4がチャネル層5上に設けられている。この材料は例えばフォトレジストであるが、当業者に知られるエポキシ、ポリイミド、ポリビリルフェノール、ポリビリルアルコール、ポリアクリラート等を基にした合成物でもよい。さらに、中間層は有機物材料、例えば、二酸化シリコンで成り、チャネル層又はベース基板上に有機物を含んでもよい。続いて、第1の電極層2内のコンタクト面28がU字形に露出するようにチャネル層4が形成される。
【0024】
接着基板11上に金で成る第2電極層3が設けられる。第2電極層3内にゲート電極24とコンタクト面29が設けられる。第2電極層3は中間層4とコンタクトがとられる。ゲート電極24とコンタクト面29は共に開口が設けられる。開口部分で接着基板11と中間層4との接着が行われる。
【0025】
この発明の装置の重ね合わせ後の第1半片部分51と第2半片部分52とを図2に示す。第1半片部分51にはベース基板1と、チャネル23を挟んで互い違いに配列されるソース電極21とドレイン電極22のペアを含む第1電極層2とが設けられている。この半片部分にはさらにチャネル層5と中間層4が設けられている。第2半片部分52には接着基板11と第2電極層3とが設けられている。第2電極層にはコンタクト面29とゲート電極24が設けられている。ゲート電極24の部分間に開口30が設けられている。開口30の反対側にはドレイン電極22の幅広い指部分が設けられており、チャネルが開口30の反対側になる。図には示されていないが、ドレイン電極22の指部分は開口30に対して大きく形成される。これにより、装置を重ね合わせたときのクリアランスが数μmとなる。
【0026】
中間層4上に第2電極層3を有する接着基板11を配置して第1、第2半片部分51、52側から装置を重ね合わせる。これにより、薄膜トランジスタ10と媒介手段12が形成される。媒介手段12はコンタクト面28,29を含む。接着力を高めるために80乃至140℃の範囲内の温度で後処理を行う。第2電極層3上にさらなる接着層を設けても良い。このさらなる接着層はチオール等の単分子層で形成してもよい。第1、第2電極層2,3内に図2ではなく図3,4に示す配置手段25,26を設けることにより正しく配置することができる。配置手段が互いに正しく位置しているかを見るために薄膜トランジスタが接着基板11を通して部分的に露出される。この目的のため、配置手段25,26は、例えば、相補的な形状を有する。
【0027】
図3に第2電極層3の平面図を示す。ゲート電極24は100μm×35である。コンタクト面29は30μm×20である。ゲート電極24とコンタクト面29には開口30が形成され、この部分では電極層3が除去されている。コンタクト面29の開口30は約10μm×10である。
【0028】
図4に第1電極層2の平面図を示す。ソース、ドレイン電極21,22は指のような形状の互い違いのパターンを有しその間からチャネル23が延びている。第1電極層2はさらにコンタクト面28と配置手段25を有する。ソース、ドレイン電極21,22は合わせると95μm×30である。チャネルが完全にゲート電極24(少なくともこの電極の垂直に突き出た部分)の面内で広がるようにゲート電極24内の開口部分ではドレイン電極22の指部分が幅広くされる。コンタクト面28は15μm×30である。コンタクト面28の斜線部分が中間層4でカバーされた部分を示す。この部分は除去してもよい。ゲート電極24とコンタクト面29は第2電極層3内で大きく形成されているので、第1、第2半片部分51、52を配置する間、すべての方向でのクリアランス量が少なくとも5μmとなる。
【0029】
図5に表示装置を示す。この装置はベース基板1と接着基板11との間に薄膜トランジスタ10を備える。この実施形態では、接着基板11上の第2電極層3内にソース、ドレイン電極21,22を備える。これは、10μm×10の面領域を有する画素電極27がドレイン電極22に接続されることにより形成される。この画素電極内に開口が設けられる。ベース基板1は透明であり、第1、第2電極層2,3は金より形成される。この表示装置はさらに透明な材料で形成された第3の基板31を備える。第3基板3と接着基板11との間には、第3基板3上にインジウムスズ酸化物の対向電極32と、液晶材料の層33、そして配向膜34が、当業者に知られているように設けられる。
【0030】
図6に、この発明のトランスポンダ100を示す。図7に、トランスポンダ100の第2電極層3の平面図を示す。薄膜トランジスタ10と媒介手段12以外に、トランスポンダ100はキャパシタ13を備える。媒介手段12内のコンタクト面29と、薄膜トランジスタ10のゲート電極と、キャパシタ13の電極が開口を有する。キャパシタ13は三つの並列に配されるキャパシタ17,18,19のアセンブリと考えることができる。キャパシタ17,18,19は所望の容量が得られるように設計される。ここでは、剥がされてしまうような面がない。当業者には理解できるように、トランスポンダ100は各種の薄膜トランジスタ10を備えることができ、それらは組み合わさって集積回路となる。この集積回路は、例えば、WO−A99/30432に開示されているように、とりわけ、発信器とメモリを備える。通常、各種のキャパシタ13と媒介手段12が設けられ、第1、第2の電極層は、媒介手段12、キャパシタ13そして薄膜トランジスタ10を相互接続する相互接続経路(トラック)を有する。さらに、この例のトランスポンダ100は、第2基板11上にコンタクト層9を有する。この目的のために、基板11の両面は金属被覆が施される。コンタクト層9は、この例では、コイル状に形成されたアンテナ41を備える。代わりに、アンテナ41は、基地局と容量接合するための二つのキャパシタ電極を備えてもよい。アンテナ41を電極層2、3に接続するため、二つのターン部分43,44を有するコイル42が用いられる。代わりに、第2電極層3からコンタクト層9への導電接続でもよい。このような接続は、接着基板11内の正孔により行えるが、接着基板11の端部を二つ折りにしても行える。第2電極層3の金属は中間層4とは接着しないので、接着基板11の端部はルーズになるので、必要であれば折り曲げても良く、折り曲げ部分を接着剤か熱処理により接着すれば良い。
【0031】
例1
20nm厚の金層が一方の側に設けられたポリエチレンテレフタレートのベース基板1をキャリア上に設ける。部分的に真空にすることによりベース基板1をキャリア上に水平に設置する。ベース基板1は機械的に位置決めする。続いてフォトレジストを設け、マスクを介して所望のパターンに露光する。このパターンにはソース電極21,ドレイン電極22,チャネル23が含まれる。フォトレジストを現像し、その後、公知の方法で金の電極層2をエッチングし、金を清浄にする。続いてポリチエニルビニレンの硫化物先駆物質のチャネル層5を設け、乾燥させる。この層にはフォトレジストHPR504の中間層4が設けられる。フォトレジストを所望パターンに露光する。硫化物先駆物質の被覆されていない部分を溶解させて除去する。触媒量の酸の存在下で加熱して硫化物先駆物質を半導体材料であるポリチエニルビニレンに変化させる。続いてスピンコーティングによりフォトレジストHPR504のさらなる層を設ける。続いて、この層には所望のパターンが設けられる。このパターンは主に、キャパシタを除いて、有機半導体のパターンに対応する。代わりに、ジフェニルヨードニウムヘクサアセネートのような感光酸味料を硫化物先駆物質に添加してあってもよい。スピンコーティングの後、ポリチエニルビニレンに変化したこの層の部分に強い紫外線を照射する。続いて、チャネル層を130℃に加熱する。酸が生じていない部分には変化が起きないが、酸が生じている部分には変化が起きる。この変化が起きない部分はクロロホルム等の適当な溶剤を用いて洗い流す。
【0032】
20nm厚の金層が面111に設けられたポリエチレンテレフタレートの接着基板11をキャリア上に設ける。部分的に真空にすることにより接着基板11をキャリア上に水平に設置する。接着基板11は機械的に位置決めする。続いてフォトレジストを設け、マスクを介して所望のパターンに露光する。フォトレジストを現像し、その後、公知の方法で金の電極層をエッチングし、金を清浄にする。
【0033】
続いて、金層が向かい合うようにベース基板1上に接着基板11を設置する。この工程では光学的配置が行われる。第1、第2の電極層2,3に設けられた配置手段を用いてこれらの電極層を配置する。配置手段としては開口31が用いられる。アセンブリを形成するこれらの部分を互いにプレスして摂氏100度まで加熱する。
【0034】
例2
150nm厚の金層が設けられたポリイミドのベース基板1を、例1で記載したように、5nm厚のチタンの接着層が既に設けられているキャリア上に設ける。米国特許5,817,242に開示されているように、マイクロコンタクトプリンティングによりオクタデシルチオールの単分子層を金の第1電極層2に設ける。この単分子層をマスクとして、I/KI溶液を用いて金の層をエッチングする。続いて、ペーハーが7乃至10の範囲の1.5MHと2.5(NH)とHPOによるエッチングでチタン層を40℃でパターンニングする。この工程で(NHとHPOは緩衝剤として機能する。エッチング速度は、過酸化水素の濃度によるが、約5nm/minである。サイズが0.5乃至2000μmの範囲でチタンと金の積層厚みを変えてもアンダーエッチングは起こらない。エタノールで洗浄して単分子層を除去する。
【0035】
HS(CH18OHの単分子層を用いてパターンニングされた金の電極層2の表面を所望のパターンに変更する。この目的のために、コンタクトプリンティングに適切であり、PDMSより成り、パターンニングされたスタンプ表面を有するスタンプを用いる。単分子層を適用するに際し、スタンプはスタンプ表面からHS(CH18OHのエタノール溶液をしみ込ませる。所望のパターンの媒介手段をネガティブとして形成する。媒介手段部分を除いて全体に単分子層を設ける。これらの媒介手段は表面面積が64μmの正方形である。続いて、金属層と単分子層が形成された基板にオクタデシルチオールとHS(CH17CHの溶液をかける。これにより、今まで露出していた金層表面が第2の単分子層で覆われる。残存オクタデシルチオールを完全に除去するために、エタノールによるリンス工程を行う。続いて、スピンコーティングにより第1、第2ポリマーの溶液を生成する。第1ポリマーはMwが90900、Mw/Mnが1.05のポリスチレンである。第2ポリマーはMwが115000、Mw/Mnが1.03のポリ(2―ビリルピリジン)である。溶媒はテトラハイドロフランである。スピンコーティングではGyrset方式(open lid:1000rpm, 200rpm/s, 5s., closed lid: 3000rpm, 1000rpm/s, 10s.)のKarl Suessスピンコータを用いる。合成物は0.75重量%のポリスチレンと0.75重量%のポリビニルピリジンである。合成物は溶媒を安定させるためにさらに250mg/Lの2,6―ジ―第3―ブチル―4―メチルフェノールを含む。温度は21+/-0.5℃で、相対湿度は50+/-5%である。スピンコーティングにより得られた合成物は、“closed lid”状態でスピン中に乾燥させる。これにより合成物は第1、第2の副層に絶縁する。第1ポリマー即ちポリスチレンの第1副層はオクタデシルチオールの単分子層上に選択的に沈殿する。第2ポリマー即ちポリ(2―ビリルピリジン)の第2副層はオクタデシルチオールの単分子層上に沈殿する。第1エッチャントであるシクロヘキサンで3回リンスして第1副層を除去する。第2副層は中間層として機能する。インクジェットプリンティングによりチャネル層5を設ける。
【0036】
例1で開示したように、面111上にの金の第2電極層3を有するポリイミドの接着基板11をキャリア上に設ける。上述のように、マイクロコンタクトプリンティングにより層3をパターンニングする。以上説明したようにしてこの装置が形成される。
【図面の簡単な説明】
【0037】
【図1】この装置の第1実施形態を示す図である。
【図2】第1半片部分と第2半片部分を積層する前の図1の装置を示す図である。
【図3】この装置の第2電極層の概略平面図である。
【図4】この装置の第1電極層の概略平面図である。
【図5】この装置の第2実施形態を示す図である。
【図6】この装置の第3実施形態を示す図である。
【図7】図6に示す装置の第2電極層の平面図である。

Claims (10)

  1. 金属の第1電極層が設けられた表面を有するベース基板と、
    半導体材料のチャネル層と、
    誘電体材料の中間層と、
    金属の第2電極層が設けられた有機物表面を有する接着基板とを備えた電子装置であって、
    前記電極層とチャネル層と中間層中に薄膜トランジスタが形成され、
    前記電子装置は前記電極層とチャネル層と中間層とを介して前記基板を張り合わせて形成され、
    前記第2電極層は導電面を備え、前記接着基板の面の有機材料と前記中間層、チャネル層、ベース基板表面のいずれか一つから選択された層の有機材料との間で接着が行われる開口を前記導電面が有することを特徴とする電子装置。
  2. 前記第1電極層内にソース電極とドレイン電極が形成され、前記ソース電極と前記ドレイン電極は前記チャネル層で満たされたチャネルにより分離され、前記第2電極層内の前記導電面は、前記第1電極層から垂直に突出している場合は、前記チャネルと重なり合うゲート電極として形成されることを特徴とする請求項1記載の電子装置。
  3. 前記第1電極層内のソース電極とドレイン電極とは互い違いに配列された電極のペアであり、前記ゲート電極は前記電極ペアに対して大きく形成されることを特徴とする請求項2記載の電子装置。
  4. 前記第1電極層はコンタクト面を有し、前記第1電極層上の前記第2電極層内の導電面の突出部分が前記第1電極層内のコンタクト面と重なり合い、
    前記チャネル層と前記中間層は少なくとも実質的に前記コンタクト面部分と前記導電面部分には存在せず、前記コンタクト面と前記導電面とは互いに電気的に接続されて媒介手段を形成することを特徴とする請求項1記載の電子装置。
  5. 前記第1電極層と前記第2電極層の各々は前記電子装置を張り合わせる過程で前記第1電極層と前記第2電極層を配列するための分離された経路となることを特徴とする請求項1記載の電子装置。
  6. 前記ベース基板と前記接着基板は重合体材料の薄膜であることを特徴とする請求項1記載の電子装置。
  7. 前記電子装置はさらに、第1電極と第2電極と誘電体とを有するキャパシタを備え、
    前記第1電極は前記第1電極層内に設けられ、
    前記第2電極は前記第2電極層内に設けられ、前記接着基板の面の有機材料と前記中間層、チャネル層、ベース基板表面のいずれか一つから選択された層の有機材料との間で接着が行われる開口を前記第2電極が有することを特徴とする請求項1記載の電子装置。
  8. 前記第1電極層と前記第2電極層は、前記接着基板と前記ベース基板より成る包含体内の導電材料の層のみであることを特徴とする請求項1乃至7いずれか記載の電子装置。
  9. 前記電子装置を重ね合わせて形成する前に、前記ベース基板と前記接着基板が同じ包含層の一部を成し、前記包含層を二つ折りにすることにより前記電子装置を重ね合わせて形成することを特徴とする請求項1記載の電子装置を製造する方法。
  10. 前記第1電極層と前記第2電極層はマイクロコンタクトプリンティングによりパターンニングされることを特徴とする請求項9記載の方法又は請求項1記載の電子装置を製造する方法。
JP2003537125A 2001-10-11 2002-10-10 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 Pending JP2005506704A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01203855 2001-10-11
PCT/IB2002/004169 WO2003034502A1 (en) 2001-10-11 2002-10-10 Thin film transistor device and method of manufacturing same

Publications (2)

Publication Number Publication Date
JP2005506704A true JP2005506704A (ja) 2005-03-03
JP2005506704A5 JP2005506704A5 (ja) 2006-01-05

Family

ID=8181046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003537125A Pending JP2005506704A (ja) 2001-10-11 2002-10-10 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法

Country Status (8)

Country Link
US (1) US7282769B2 (ja)
EP (1) EP1438753B1 (ja)
JP (1) JP2005506704A (ja)
KR (1) KR20040052226A (ja)
CN (1) CN100367516C (ja)
AT (1) ATE463845T1 (ja)
DE (1) DE60235906D1 (ja)
WO (1) WO2003034502A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005532690A (ja) * 2002-07-02 2005-10-27 モトローラ・インコーポレイテッド 電界効果トランジスタを有する集積回路および製造方法
JP2006261493A (ja) * 2005-03-18 2006-09-28 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP2009033020A (ja) * 2007-07-30 2009-02-12 Seiko Epson Corp 有機トランジスタ及びアクティブマトリックス基板
JP2009302169A (ja) * 2008-06-11 2009-12-24 Toppan Printing Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
US8324018B2 (en) 2005-01-28 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
JPWO2011058611A1 (ja) * 2009-11-13 2013-03-28 株式会社島津製作所 薄膜トランジスタの製造方法
US8487436B2 (en) 2005-01-28 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045884B2 (en) * 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
JP4729843B2 (ja) * 2003-10-15 2011-07-20 凸版印刷株式会社 薄膜トランジスタの製造方法
US7166867B2 (en) * 2003-12-05 2007-01-23 International Rectifier Corporation III-nitride device with improved layout geometry
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7130234B2 (en) * 2003-12-12 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7405665B2 (en) * 2003-12-19 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
US7508305B2 (en) * 2003-12-26 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Packing material, tag, certificate, paper money, and securities
CN1947132B (zh) 2004-04-09 2010-10-13 株式会社半导体能源研究所 产品管理系统及方法
US7452786B2 (en) 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
JP5041681B2 (ja) * 2004-06-29 2012-10-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7309895B2 (en) * 2005-01-25 2007-12-18 Hewlett-Packard Development Company, L.P. Semiconductor device
US8414962B2 (en) 2005-10-28 2013-04-09 The Penn State Research Foundation Microcontact printed thin film capacitors
GB2480876B (en) * 2010-06-04 2015-02-25 Plastic Logic Ltd Conductive elements in organic electronic devices
KR20130051614A (ko) * 2011-11-10 2013-05-21 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
TWI532191B (zh) * 2013-12-31 2016-05-01 友達光電股份有限公司 薄膜電晶體結構
CN107204375B (zh) * 2017-05-19 2019-11-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US655365A (en) * 1899-11-14 1900-08-07 Henry M Johnson Hernial truss.
US5681718A (en) * 1986-03-14 1997-10-28 Celltech Limited Methods for enhanced production of tissue plasminogen activator in cell culture using alkanoic acids or salts thereof
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US5650323A (en) * 1991-06-26 1997-07-22 Costar Corporation System for growing and manipulating tissue cultures using 96-well format equipment
US5707869A (en) * 1994-06-28 1998-01-13 Wolf; Martin L. Compartmentalized multiple well tissue culture plate
DE69524247T2 (de) * 1995-08-04 2002-08-08 Ibm Stempel für lithographie-verfahren
US6031269A (en) * 1997-04-18 2000-02-29 Advanced Micro Devices, Inc. Quadruple gate field effect transistor structure for use in integrated circuit devices
EP0958663A1 (en) * 1997-12-05 1999-11-24 Koninklijke Philips Electronics N.V. Identification transponder
US7122835B1 (en) * 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
US6197663B1 (en) * 1999-12-07 2001-03-06 Lucent Technologies Inc. Process for fabricating integrated circuit devices having thin film transistors
KR100315208B1 (ko) * 1999-12-17 2001-11-26 구본준, 론 위라하디락사 액정표시소자 및 그 제조방법
IL136232A0 (en) * 2000-05-18 2001-05-20 Bar Ilan University Res Author Measurements of enzymatic activity in a single, individual cell in population
WO2002030561A2 (en) * 2000-10-10 2002-04-18 Biotrove, Inc. Apparatus for assay, synthesis and storage, and methods of manufacture, use, and manipulation thereof
US6495340B2 (en) * 2000-11-28 2002-12-17 Medis El Ltd. Cell carrier grids
US6544788B2 (en) * 2001-02-15 2003-04-08 Vijay Singh Disposable perfusion bioreactor for cell culture
US6982194B2 (en) * 2001-03-27 2006-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
ES2270212T3 (es) * 2001-06-14 2007-04-01 Millipore Corporation Aparato multipocillo de cultivo de celulas.
AU2002363076A1 (en) * 2001-10-26 2003-05-06 Virtual Arrays, Inc. Assay systems with adjustable fluid communication

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005532690A (ja) * 2002-07-02 2005-10-27 モトローラ・インコーポレイテッド 電界効果トランジスタを有する集積回路および製造方法
JP4668613B2 (ja) * 2002-07-02 2011-04-13 モトローラ・インコーポレイテッド 電界効果トランジスタ
US8324018B2 (en) 2005-01-28 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US8487436B2 (en) 2005-01-28 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US8648346B2 (en) 2005-01-28 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US9356152B2 (en) 2005-01-28 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP2006261493A (ja) * 2005-03-18 2006-09-28 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP2009033020A (ja) * 2007-07-30 2009-02-12 Seiko Epson Corp 有機トランジスタ及びアクティブマトリックス基板
JP2009302169A (ja) * 2008-06-11 2009-12-24 Toppan Printing Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
JPWO2011058611A1 (ja) * 2009-11-13 2013-03-28 株式会社島津製作所 薄膜トランジスタの製造方法
JP5445590B2 (ja) * 2009-11-13 2014-03-19 株式会社島津製作所 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US20040245519A1 (en) 2004-12-09
US7282769B2 (en) 2007-10-16
CN100367516C (zh) 2008-02-06
KR20040052226A (ko) 2004-06-22
WO2003034502A1 (en) 2003-04-24
EP1438753A1 (en) 2004-07-21
CN1568548A (zh) 2005-01-19
EP1438753B1 (en) 2010-04-07
ATE463845T1 (de) 2010-04-15
DE60235906D1 (de) 2010-05-20

Similar Documents

Publication Publication Date Title
JP2005506704A (ja) 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
JP4431081B2 (ja) 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法
US6596569B1 (en) Thin film transistors
JP4385812B2 (ja) 薄膜トランジスタおよびその製造方法
US7700403B2 (en) Manufacturing method of semiconductor device
TWI434446B (zh) 有機薄膜電晶體陣列面板及其製造方法
JP6897734B2 (ja) 転写基板
EP1701387A2 (en) Organic thin film transistor array panel and manufacturing method thereof
WO2005024956A1 (ja) 電極基板、薄膜トランジスタ、表示装置、及びその製造方法
RU2495515C2 (ru) Способ формирования рельефа из электронного или фотонного материала
JP2011216647A (ja) パターン形成体の製造方法、機能性素子の製造方法および半導体素子の製造方法
KR100675639B1 (ko) 유기 박막트랜지스터 및 액정표시소자의 제조방법
JP5325465B2 (ja) 薄膜トランジスタおよびそれを用いた装置
JP5332145B2 (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
WO2013176247A1 (ja) トランジスタの製造方法およびトランジスタ
US7776666B2 (en) Thin film transistor and method of manufacturing thin film transistor
KR100662787B1 (ko) 유기 박막트랜지스터와 그 제조방법, 및 이를 이용한 액정표시소자의 제조방법
KR20070035702A (ko) 금속배선의 제조 방법, 이를 이용해 형성된 평판 표시장치 및 이의 제조 방법
JP2005166894A (ja) 有機薄膜トランジスタ、その製造方法および製造装置
JP5458296B2 (ja) 微細加工構造及びその加工方法並びに電子デバイス及びその製造方法
KR101642446B1 (ko) 전기영동 표시장치 제조 방법
KR20090027288A (ko) 표시장치 및 이의 제조 방법
KR101503311B1 (ko) 유기 박막 트랜지스터의 제조방법
JP2008159733A (ja) 電子部品実装体の製造方法、電子部品実装体、及び、電気光学装置の製造方法
KR20080003110A (ko) 유기 박막 트랜지스터 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051006

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090728