KR20080003110A - 유기 박막 트랜지스터 제조방법 - Google Patents

Abstract

본 발명은 유기 박막 트랜지스터 제조방법에 관해 개시한다. 개시된 상기 방법은 소오스전극 및 드레인전극이 구비된 절연기판을 제공하고, 기판 위에 유기 반도체층을 형성하고, 유기 반도체층을 선택적으로 레이저 가공처리하여 활성층을 형성하고, 활성층을 가진 기판 상에 게이트 절연막을 개재하여 게이트전극을 형성하는 것을 포함한다. 상기한 구성에 의해, 본 발명은 유기 반도체층을 레이저 가공처리하여 활성층을 형성함으로써, 식각 공정에 따른 유기 반도체층 및 게이트 절연막 데미지가 방지된다. 또한, 기판 전면에 게이트 절연막이 형성됨으로써, 기판과 게이트 절연막 간의 부착(adhesion)특성이 개선된 이점이 있다.

Description

유기 박막 트랜지스터 제조방법{METHOD OF FABRICATING ORGANIC THIN FILM TRANSISTOR}

도 1은 종래 유기 박막 트랜지스터를 설명하기 위한 평면도.

도 2는 도 1의 Ⅰ-Ⅰ`선을 절단한 단면도.

도 3은 본 발명에 따른 유기 박막 트랜지스터를 설명하기 위한 평면도.

도 4는 도 3의 Ⅱ-Ⅱ`선을 절단한 단면도.

도 5a 내지 도 5e는 본 발명에 따른 유기 박막 트랜지스터 제조방법을 설명하기 위한 공정별 단면도.

도 6 및 도 7은 본 발명에 따른 활성층 형성을 보인 도면들.

본 발명은 박막 트랜지스터 제조방법에 관한 것으로서, 보다 구체적으로는 유기 반도체층을 가공하여 활성층을 형성하는 유기 박막 트랜지스터 제조방법에 관한 것이다.

최근 반도체 성질을 띠는 유기 소재의 개발과 이를 이용한 다양한 응용 연구가 활발히 진행되고 있다. 상기 유기 반도체를 이용한 응용 연구의 영역은 전자파 차폐막, 캐패시터, 유기 EL 디스플레이, 유기 박막 트랜지스터, 태양 전지, 다광자 흡수 현상을 이용한 메모리 소자 등에서 적용되고 있다. 이중 특히 유기 EL 분야는 상품화를 목전에 두고 있어 유기물을 이용한 응용 연구를 활성화시키는 촉매제 역할을 하고 있으며, 유기 EL의 능동 구동용 회로로 시작하여 차세대 스마트카드 등의 응용에도 기대되는 유기 반도체 박막 트랜지스터도 급부상을 하고 있다. 또한 유기물 반도체를 활성층으로 하여 전기적 발진 특성 발표가 있은 후 레이저 다이오드로서의 응용성에 대해서도 많은 관심을 다시 불러일으키고 있다. 또한 도핑된 펜타신을 이용한 태양전지의 효율이 2.4 %에 달하는 등 비약적인 발전을 보이고 있으며, 비유기물에 비해 소자 제작 단가가 현저히 저렴하므로 미래의 태양전지 시장에 변혁을 예고하고 있다.

유기 반도체 박막 트랜지스터에 관한 연구는 1980년 이후부터 시작되었으나 근래에 들어 전 세계적으로 본격적인 연구가 진행되고 있다. 제작 공정이 간단하고 비용이 저렴하며 충격에 의해 깨지지 않고 구부리거나 접을 수 있는 전자 회로 기판이 미래의 산업에 필수적인 요소가 될 것으로 예상되고 있으며, 이러한 요구를 충족시킬 수 있는 유기 반도체 박막 트랜지스터의 개발은 아주 중요한 연구 분야로 대두되고 있다. 유기 반도체 박막 트랜지스터는 유기 반도체의 특성상 전하 이동도가 낮아 Si이나 Ge 등이 쓰이는 빠른 속도를 필요로 하는 소자에는 쓰일 수 없다. 하지만 넓은 면적 위에 소자를 제작할 필요가 있을 때나 낮은 공정 온도를 필요로 하는 경우, 또한 구부림이 가능해야 하는 경우, 특히 저가 공정이 필요한 경우 유용하게 쓰일 수 있다.

한편, 유기 반도체 박막 트랜지스터에서 활성층으로 유기 반도체 물질을 사용할 경우, 감광막을 이용하여 게이트전극을 패터닝하고, 상기 게이트전극을 마스크로 상기 유기 반도체 물질을 패터닝한다. 이때, 상기 유기 반도체 물질을 패터닝하는 과정에서 식각액 침투 또는 이후의 감광막 스트립퍼(stripper)에 의해 상기 유기 반도체물질이 데미지(damage)를 받게 된다. 또한, 공정 온도가 높아질수록 열화에 의해 소자특성 확보가 어려운 문제점이 있다.

따라서, 이러한 단점을 보완하고자, 탑 게이트(top gate) 구조를 적용하는 방안이 연구되었다. 상기 탑 게이트 구조에서는 별도의 감광막을 사용하지 않고 금속마스크를 이용하여 게이트전극을 형성하고 상기 게이트전극을 마스크로 하여 유기 반도체층을 패터닝하는 방법이 적용된다. 따라서, 게이트전극 패터닝 시 식각액 등의 케미컬에 의해 유기 반도체층 및 게이트 절연막이 덜 데미지받게 된다.

도 1은 종래 탑 게이트 구조의 유기 박막 트랜지스터 제조방법을 설명하기 위한 공정단면도이다. 또한, 도 2는 도 1의 Ⅰ-Ⅰ`선을 절단한 단면도이다. 이하에서, 도 1 및 도 2를 참고로 하여 탑 게이트 구조에 따른 종래 유기 박막 트랜지스터 제조방법에 대해 설명한다.

도 1 및 도 2에 도시된 바와 같이, 절연 기판(1) 상에 제 1 금속막을 형성한다. 상기 제 1금속막을 패터닝하여 데이터 배선들(3)을 형성한다. 상기 데이터 배선(3)은 소오스전극들(3S) 및 드레인전극들(3D)을 포함한다. 상기 절연 기판(1)은 투명한 유리 기판일 수 있다. 상기 데이터 배선들(3)을 가진 기판 상에 투명 도전막을 형성한다. 상기 투명 도전막을 선택적으로 패터닝하여 상기 드레인전극들(3D) 을 덮는 화소전극(5)을 형성한다. 상기 화소전극(5)을 가진 기판 상에 유기 반도체층 및 게이트 절연막을 차례로 형성한다. 상기 유기 반도체층은 용매에 용해 가능한 유기 반도체층(soluble organic semiconductor)일 수 있다. 상기 게이트 절연막은 유기 게이트 절연막일 수 있다.

상기 게이트 절연막을 가진 기판 상에 게이트전극들(11)을 형성한다. 상기 게이트전극들(11)은 별도의 패터닝 공정없이 금속마스크를 이용한 증착 공정으로 형성할 수 있다. 상기 게이트전극들(11)을 이용하여 상기 게이트 절연막 및 유기 반도체층을 식각한다. 그 결과, 식각 후 유기 반도체층이 활성층(7)이 된다. 도면부호 9는 식각 후 잔류된 게이트 절연막에 해당된다.

상기 활성층(7)을 가진 기판 상에 보호막(13)을 형성한다. 상기 보호막(13)을 패터닝하여 상기 게이트전극들(11)의 일부위를 노출하는 콘택들(13H)을 형성한다. 상기 콘택들(13H)을 가진 기판 상에 제 2금속막을 형성한다. 상기 제 2금속막을 패터닝하여 상기 콘택들(13H)을 통해 상기 게이트전극들(11)과 연결되는 게이트배선들(15)을 형성한다.

상기와 같은 종래 방법에서는, 별도의 감광막을 이용한 패터닝 공정없이 금속 마스크를 이용하여 게이트전극을 형성한다. 따라서, 감광막 스트리퍼로 부터 상기 유기 반도체층 및 게이트 절연막이 데미지를 받게 되는 것이 방지된다. 그러나, 게이트전극을 마스크로 하여 게이트 절연막 및 유기 반도체층을 패터닝하는 과정에서, 식각액에 의한 유기 반도체층 및 게이트 절연막의 데미지를 피할 수 없게 되는 문제점이 있다.

상기 문제점을 해결하고자, 본 발명의 과제는 상기 유기 반도체층을 레이저 가공처리하여 데미지없이 활성층을 형성할 수 있는 유기 박막 트랜지스터 제조방법을 제공하려는 것이다.

상기 과제를 달성하고자, 본 발명은 유기 박막 트랜지스터 제조방법을 제공한다. 상기 방법은 소오스전극 및 드레인전극이 구비된 절연기판을 제공하고, 기판 위에 유기 반도체층을 형성하고, 상기 유기 반도체층을 선택적으로 레이저 가공처리하여 활성층을 형성하고, 활성층을 가진 기판 상에 게이트 절연막을 개재하여 게이트전극을 형성하는 것을 포함한다.

상기 레이저 가공처리하는 동안, 상기 유기 반도체층을 가진 기판을 일방향으로 이동하는 것이 바람직하다. 상기 레이저 가공처리하는 동안, 상기 유기 반도체층을 가진 기판은 척 위에 안착되는 것이 바람직하다.상기 레이저 가공처리하는 동안, 레이저가 조사되는 레이저 헤드부를 상기 일방향과 수직인 방향으로 이동하는 것이 바람직하다.

상기 활성층을 형성하는 것은, 다수의 개구부를 가진 제 1금속마스크를 제공하고, 제 1금속마스크의 개구부들을 통해 상기 유기반도체층 상에 레이저를 조사하는 것을 포함한다.

상기 활성층을 형성한 다음, 상기 활성층을 가진 기판 상에 상기 드레인전극과 연결되는 화소전극을 형성하는 것을 더 포함한다.

상기 게이트전극은 제 2금속마스크를 이용한 금속 증착공정으로 형성하는 것이 바람직하다.

상기 게이트전극을 형성한 다음, 게이트전극을 가진 기판 상에 상기 게이트전극의 일부를 노출하는 콘택을 가진 보호막을 형성하고, 보호막 상에 상기 콘택을 채워 상기 게이트전극과 연결되는 게이트배선을 형성하는 것을 더 포함한다.

(실시예)

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참고로 하여 설명하기로 한다.

본 발명에서는 레이저 가공처리를 진행하여 활성층을 형성한다. 상기 레이저 가공은 층(layer) 내 분자간 결합을 끊어내어 원하는 패턴(즉, 활성층)을 형성하는 원리를 이용한 것이다. 따라서, 별도의 식각 공정이 불필요하므로, 상기 유기 반도체층 및 게이트 절연막의 식각 데미지가 방지된다.

도 3은 본 발명에 따른 유기 박막 트랜지스터를 설명하기 위한 평면도이다. 또한, 도 4는 도 3의 Ⅱ-Ⅱ`선을 절단한 단면도이다.

도 3 및 도 4에 도시된 바와 같이, 본 발명에 따른 유기 박막 트랜지스터는 절연기판(51), 소오스전극(53S), 드레인전극(53D), 활성층(55P) 및 게이트전극(61)을 포함하여 구성된다.

상기 소오스전극(53S) 및 드레인전극(53D)은 상기 절연기판(51) 상에 일정거리 만큼 이격 배치된다. 상기 활성층(55P)은 상기 소오스전극(53S) 및 드레인 전 극(53D) 사이 그리고 상기 소오스전극(53S) 및 드레인전극(53D)의 일부위를 덮도록 배치된다. 상기 게이트전극(61)은 상기 활성층(55P)을 가진 기판 위에 형성된다. 상기 활성층(55P)과 게이트전극(61) 사이에는 게이트 절연막(59)이 개재될 수 있다.

한편, 상기 구성을 가진 본 발명에 따른 유기 박막 트랜지스터는 화소전극(57), 보호막(63) 및 게이트배선(65)을 더 포함한다.

상기 화소전극(57)은 상기 드레인 전극(53D)과 연결되도록 배치된다. 상기 보호막(63)은 상기 게이트전극(61)을 가진 기판 상에 배치된다. 더욱이, 상기 보호막(63)은 상기 게이트전극(61)의 일부위를 노출하는 콘택(63H)을 갖도록 패터닝되어 있다. 상기 게이트배선(65)은 상기 보호막(63) 상에 배치된다. 더욱이, 상기 게이트배선(65)은 상기 콘택(63H)을 통해 상기 게이트전극(61)과 연결되도록 패터닝되어 있다.

도 5a 내지 도 5e는 본 발명에 따른 유기 박막 트랜지스터 제조방법을 설명하기 위한 공정별 단면도이다. 또한, 도 6은 도 5b에서 레이저 가공 처리를 보인 도면이다. 한편, 도 6 및 도 7은 본 발명에 따른 활성층 형성을 보인 도면들로서, 도 6은 본 발명의 일 실시예에 따른 활성층 형성을 보인 도면이고, 도 7은 본 발명의 다른 실시예에 따른 활성층 형성을 보인 도면이다. 도 4, 도 5a 내지 도 5e, 도 6 및 도 7을 참고로 하여 상기 구성을 가진 본 발명에 따른 유기 박막 트랜지스터의 제조방법을 설명하기로 한다.

도 4 및 도 5a에 도시된 바와 같이, 절연 기판(51) 상에 제 1 금속막을 형성 한다. 상기 제 1금속막을 패터닝하여 데이터 배선들(53)을 형성한다. 상기 데이터 배선들(53)은 소오스전극들(53S) 및 드레인전극들(53D)을 포함한다. 상기 절연 기판(51)은 투명한 유리 기판일 수 있다. 상기 데이터배선들(53)을 가진 기판 상에 유기 반도체층을 형성한다. 상기 유기 반도체층은 용매에 용해 가능한 유기 반도체층일 수 있다.

도 5b 및 도 6에 도시된 바와 같이, 상기 유기 반도체층을 가진 기판(51)을 척 (chuck)(71) 상에 안착한다. 상기 척(51)은 일방향으로 왕복 운동을 하도록 구동될 수 있다. 상기 척(51) 상부에는 레이저가 조사되는 레이저 헤드부(73)가 제공된다. 상기 레이저 헤드부(73)를 통해 레이저는 상기 척(71) 상의 유기 반도체층 상에 조사된다. 상기 레이저 헤드부(73)는 상기 척(71)의 일방향과 수직인 방향으로 구동될 수 있다. 상기 조사가 완료된 레이저 헤드부(73)는 상기 일방향과 수직인 방향에서 제 1거리만큼 이동한다. 이어, 제 1거리만큼 이동된 레이저 헤드부(73)를 통해 레이저는 상기 유기 반도체층 상에 조사된다. 이때, 상기 척(51)도 일정 거리만큼 이동될 수 있다. 이러한 레이저 조사 공정이 상기 유기 반도체층에 여러 번 진행될 수 있다. 그 결과, 상기 레이저 조사 공정이 실시된 상기 유기 반도체층 부위는 분자간 결합이 끊어져 제거된다. 이로써, 소오스전극들(53S) 및 드레인 전극들(53D)의 일부 및 상기 소오스전극들(53S)과 상기 드레인전극(53D)들 사이를 덮는 활성층들(55P)가 형성된다. 상기 활성층들(55P)은 아일랜드 타입(island type)으로 형성될 수 있다.

이와는 달리, 도 7에 도시된 바와 같이, 제 1금속마스크(91)를 이용하여 상 기 활성층들(5P)을 형성할 수도 있다. 상기 제 1금속마스크(91)는 활성층들이 형성될 부위를 노출하는 개구부들(91H)을 포함한 구조를 가질 수 있다. 즉, 상기 제 1금속마스크(91)의 개구부들(91H)에 의해 노출된 유기 반도체층 상에 레이저를 조사하여 상기 활성층들(5P)을 형성할 수도 있다.

도 5c에 도시된 바와 같이, 상기 활성층(55P)을 가진 기판 상에 투명도전막을 형성한다. 상기 투명 도전막은(Indium Tin Oxide)일 수 있다. 상기 투명도전막을 패터닝하여 상기 드레인전극과 연결되는 화소전극(57)을 형성한다. 상기 화소전극(57)을 가진 기판 상에 게이트 절연막(59)을 형성한다. 상기 게이트 절연막(59)은 유기 게이트 절연막일 수 있다. 상기 게이트 절연막(59)은 활성층(55P)을 가진 기판 전면에 형성될 수 있다. 따라서, 상기 기판(51)과 게이트 절연막(59) 간의 부착(adhesion)특성이 우수하다.

도 5d에 도시된 바와 같이, 상기 게이트 절연막(59)을 가진 기판 상에 게이트전극(61)을 형성한다. 상기 게이트전극(61)은 별도의 감광막을 이용한 패터닝공정없이 제 2금속마스크(81)를 이용한 금속증착 공정으로 형성될 수 있다. 상기 금속마스크(81)는 게이트전극이 형성될 부분을 선택적으로 노출하는 개구부들(81H)을 포함한 구조를 가질 수 있다.

도 5e에 도시된 바와 같이, 상기 게이트전극(61)을 가진 기판 상에 보호막(63)을 형성한다. 상기 보호막(63)을 선택적으로 패터닝하여 상기 게이트전극(61)의 일부위를 노출하는 콘택(63H)을 형성한다. 상기 콘택(63H)을 가진 기판 상에 금속막을 형성한다. 상기 금속막을 패터닝하여 상기 콘택(63H)을 통해 상기 게이트전극(61)과 연결되는 게이트배선(65)을 형성한다.

본 발명은 레이저 가공처리를 진행하여 활성층을 형성한다. 따라서, 별도의 식각 공정이 불필요하므로, 식각액에 의한 상기 유기 반도체층 및 게이트 절연막의 식각 데미지가 방지된다.

본 발명에 따르면, 유기 반도체층을 레이저 가공처리하여 활성층을 형성함으로써, 식각 공정에 따른 유기 반도체층 및 게이트 절연막 데미지가 방지된다. 따라서, 개선된 소자 특성을 기대할 수 있다.

또한, 본 발명에서는 기판 전면에 게이트 절연막이 형성됨으로써, 기판과 게이트 절연막 간의 부착(adhesion)특성이 개선된 이점이 있다.

Claims (8)

1. 소오스전극 및 드레인전극이 구비된 절연기판을 제공하고,

   상기 기판 위에 유기 반도체층을 형성하고,

   상기 유기 반도체층을 선택적으로 레이저 가공처리하여 활성층을 형성하고,

   상기 활성층을 가진 기판 상에 게이트 절연막을 개재하여 게이트전극을 형성하는 것을 포함한 유기 박막 트랜지스터 제조방법.
2. 제 1항에 있어서, 상기 레이저 가공처리하는 동안, 상기 유기 반도체층을 가진 기판을 일방향으로 일정거리 만큼 이동시키는 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
3. 제 2항에 있어서, 상기 레이저 가공처리하는 동안, 상기 유기 반도체층을 가진 기판은 척 위에 안착된 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
4. 제 2항에 있어서, 상기 레이저 가공처리하는 동안, 레이저가 조사되는 레이저 헤드부를 상기 일방향과 수직인 방향으로 일정거리만큼 이동시키는 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
5. 제 1항에 있어서, 상기 활성층을 형성하는 것은,

   다수의 개구부를 가진 제 1금속마스크를 제공하고,

   상기 제 1금속마스크의 개구부들을 통해 상기 유기반도체층 상에 레이저를 조사하는 것을 포함하는 유기 박막 트랜지스터 제조방법.
6. 제 1항에 있어서, 상기 활성층을 형성한 다음,

   상기 활성층을 가진 기판 상에 상기 드레인전극과 연결되는 화소전극을 형성하는 것을 더 포함하는 유기 박막 트랜지스터 제조방법.
7. 제 1항에 있어서, 상기 게이트전극은 다수의 개구부들을 가진 제 2금속마스크를 이용한 금속 증착공정으로 형성하는 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
8. 제 1항에 있어서, 상기 게이트전극을 형성한 다음,

   상기 게이트전극을 가진 기판 상에 상기 게이트전극의 일부를 노출하는 콘택을 가진 보호막을 형성하고,

   상기 보호막 상에 상기 콘택을 채워 상기 게이트전극과 연결되는 게이트배선을 형성하는 것을 더 포함하는 유기 박막 트랜지스터 제조방법.

Images