CN100367516C - 薄膜晶体管器件及其制造方法 - Google Patents

薄膜晶体管器件及其制造方法 Download PDF

Info

Publication number
CN100367516C
CN100367516C CNB028199944A CN02819994A CN100367516C CN 100367516 C CN100367516 C CN 100367516C CN B028199944 A CNB028199944 A CN B028199944A CN 02819994 A CN02819994 A CN 02819994A CN 100367516 C CN100367516 C CN 100367516C
Authority
CN
China
Prior art keywords
electrode
layer
electronic device
base plate
adhesive base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028199944A
Other languages
English (en)
Other versions
CN1568548A (zh
Inventor
G·F·A·范德瓦尔勒
A·H·蒙特里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1568548A publication Critical patent/CN1568548A/zh
Application granted granted Critical
Publication of CN100367516C publication Critical patent/CN100367516C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Saccharide Compounds (AREA)
  • Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

电子器件包括薄膜晶体管(10)并且可以由两个基板(1,11)得到。为了避免在金属图形(24,29)和有机层(4)之间的未粘接界面处分层,金属图形(24,29)包括开口(30)。通过这些开口(30),可以实现有机层(4,5)和基板(11)之一的表面(111)处的有机材料之间的粘接。借助微接触印刷可以制造电子器件。

Description

薄膜晶体管器件及其制造方法
技术领域
本发明涉及一种电子器件,该器件包括提供有存在第一金属电极层的表面的基底基板,半导体材料的沟道层,介电材料的中间层,以及提供有存在第二金属电极层的有机材料表面的粘接基板,在该电极层、沟道层以及中间层中定义了薄膜晶体管;通过将提供有各层的基板层叠在一起可以得到该电子器件。本发明还涉及这种电子器件的制造方法。
背景技术
这种电子器件从US-B6,197,663中可知。通过将基底基板、至少一个电极层以及粘接基板层叠在一起制备已知的器件。所述粘接基板可以包括互连层或电极层。
如果粘接基板包括互连层,那么在层叠操作之前薄膜晶体管位于基底基板上。源电极和漏电极提供有接触表面,该表面大于源电极和漏电极。由于互连层包括50到250微米数量级的结构,并且第一电极层中的接触表面很可能尺寸相当,因此电极层可以容易地对准。
然而,对该发明存在问题的研究显示如果粘接基板包括电极层,那么该方法不会自动地产生功能性的电子器件。这可以归因于如果电极层含有金属,那么包括电极层的粘接基板会发生分层的事实。然而,所述金属对提供良好的导电性能是很必要的。
然而,由两个基板构成器件的实施例具有以下优点:金属层施加到基板之后,可以通过借助例如旋转涂覆由溶液一层接一层地提供多个有机材料制成器件。
发明内容
因此,本发明的第一目的是提供一种在开始段落中提到的那种类型的电子器件,该器件可以由两个基板制成同时没有发生分层。
第一目的这样实现:
第二电极层包括导电表面,导电表面具有开口,在该开口中在粘接基板表面的有机材料和选自中间层、沟道层以及基底基板表面中其中一层的有机材料之间出现粘附。
现已发现两层有机材料相互良好地粘附,而金属与有机材料的粘附较差。通过在金属中定义开口,不发生粘附的距离减小。这特别是对具有至少5微米×5微米的大表面积的导电表面的情况非常重要。这种表面的例子有栅电极、用于通路(via)的接触表面以及像素(picture)电极。两个开口之间的距离,或者开口和(接触)表面的边缘之间的距离有利地小于5微米,优选小于2微米。
在优选实施例中,源和漏电极定义在第一电极层中,源电极和漏电极由沟道层填充的沟道隔开。在本实施例中,第二电极层中的导电表面定义为栅电极,当在第一电极层上垂直突起时,该导电表面与沟道重叠。在本实施例中,通过在具有栅电极的第二电极层上提供中间层层叠半导体器件。以此方式,避免了沟道层和第一电极层之间界面的不适当的粘附。此外,如硫醇的粘附改善添加剂可以添加到中间层,同时不影响沟道层中半导体的作用。而且,这样也允许选择如CdSe和非晶硅的无机半导体。有机半导体材料的例子为其中,聚烷基噻吩、并五苯、低聚噻吩、聚亚噻吩基亚乙烯基(polythienylenevinylene)、聚芳基胺。对于导电聚合物和低聚物领域的技术人员来说,这些和其它材料以及它们的制备方法及涂敷技术都是公知的。
在另一实施例中,第一电极层中的源电极和漏电极为交叉指状电极对,相对于交叉指状电极对,栅电极是超尺寸的。以此方式,栅电极中的开口可以相对容易地成一体(integrated),同时栅电极完全与沟道重叠(在第一电极层上垂直突起栅电极的情况下)。对于粘接基板和基底基板的相互对准,所述超尺寸产生一些裕度。
在另一实施例中,第一电极层包括接触层、第一电极层上第二电极层中的导电表面的突起部分,突起部分与第一电极层中的接触表面重叠。在本实施例中,在接触表面的部位中,至少基本上不存在沟道层和中间层,由此两个表面导电互连。以此方式,第二电极层中的导电表面形成通路的一部分。
要构图有机半导体,可以采用多种技术。在第一实施例中,提供载体材料、有机半导体以及光敏组分的合成物。随后,干燥合成物,形成了沟道层。光刻地构图该沟道层。在第二实施例中,提供如聚乙烯亚噻吩基亚乙烯基(polyvinylthienylene vinylene)的有机半导体的前体聚合物。前体聚合物转化成有机半导体之前露出前体聚合物。转化之后,通过在如氯仿的合适的溶剂中清洗该层除去沟道层的露出部分。在第三实施例中,使用印刷,特别是喷墨印刷进行构图。
还优选提供对准装置。这种对准装置的优选例子为第一和第二金属层中的绝缘的,即没有电功能的迹线(track)。这些对准装置特别适合于用在组件操作中,以确保两个基板受到相同的张力,即一个基板没有比另一个基板更伸展。
特别是如果代替含有有机材料的粘接基板表面,那么优选两个基板为聚合物材料制成的箔。这种箔具有其为柔性的优点。此外,它们可以具有金属化的形式买到,由此不必单独地提供电极层。在另一实施例中,导电材料的互连层、提供有至少一个垂直互连的电绝缘层、以及第二电极层接连地存在于第二基板的一个侧上。如果需要许多通路,那么提供附加的互连层将很有利。实质上,这意味着两个金属化的基板相互层叠,导电层借助通路相互电互连。金属化的基板也可以是具有或多或少柔性的印刷电路板。同样此时,通路为用于对准的标准尺寸。这种互连可以位于第一基板的一侧上。如果使用光学装置将半导体器件的第一半个部分与半导体器件的第二半个部分对准,那么优选仅所述两个半个部分中的一个提供有互连层。
在另一实施例中,保护层阻挡了波长在700和850nm,优选400和850nm之间的辐射,保护层结合在至少一个基板中。现已发现光和氧的作用导致有机半导体被掺杂,因此减少了晶体管的开/关比例。通过保护沟道层不受所述作用影响,特别是在源和漏电极之间的沟道中,可以增加晶体管的使用寿命。保护层例如包括碳黑或氮化钛。
要根据本发明制造电子器件,优选在层叠器件之前,粘接基板和基底基板形成相同密封层的一部分。通过沿折线(folding line)将将密封层折叠为二进行器件的层叠。该方法具有电子器件直接提供有保护层的优点。此外,它使得与过量折线以直度(right angles)对准。然而,对于该实施例需要第一和第二电极层以交替图形的方式提供在密封层上。此外,沟道层必须可以借助抗蚀剂、喷墨印刷或其它方式构成。由于该原因,如果除了晶体管之外,电子器件包括如电容器或像素等的其它较大尺寸的部件,那么本实施例特别适合。这种电子器件的例子为发射机应答器和有源矩阵LCD型的显示器件。
要根据本发明制造电子器件,同样可以适当地利用微接触印刷以构图电极层。正如所公知的,根据该技术,具有图案化的压印器表面的压印器(stamp)接触金属层的一个表面。由此,在压印器表面存在的化合物转移到金属层的表面。这导致形成了所述化合物的单层。随后,蚀刻金属层,该单层用做蚀刻掩模。以此方式以及其它方式,使用非光刻技术并且不需要绝对清洁室的条件,微接触印刷可以用于提供微米和亚微米尺寸的图形。经常在微接触印刷中对准用于不同层的压印器产生一个问题。在根据本发明的方法中,该问题转移到器件的装配,因此不存在。在微接触中遇到的另一问题是通常会发生压印器的下垂,除非存在无其它功能的支撑物。在根据本发明的方法中,这些支撑物提供了图形中的粘接点。
以此方式,可以不使用光刻技术制造整个器件。特别是在沟道层包括有机材料时,例如可以借助喷墨印刷提供沟道层。最终沟道中的图形可以比电极层中的图形粗糙。如未预公开的申请EP 01201655.6(PHNL010318)中提到的,例如可以借助改性表面上的相分离提供中间层。
优选,使用以卷材(coil)方式提供的箔。优选所述箔提供有穿孔。就工业生产的观点而言,优选使用卷材。就基本材料的提供而言,卷材很有效。此外,卷材可以用在对卷材的重叠(juxtaposed)部分进行连续的加工步骤的工艺中。该步骤之后,卷材被进一步展开。此外,借助支撑并保护卷材,卷材可以其供应所需要的稳定性提供柔性基板。卷材同时可以使用不同的涂覆工艺,例如网涂覆或浸泡涂覆代替浪费很多涂覆液的旋转涂敷工艺。
从下面介绍的实施例中,根据本发明的电子器件和方法的这些和其它方面将变得很显然,下面参考实施例进行说明。
附图说明
在附图中:
图1示出了器件的第一实施例;
图2示出了将第一和第二半个部分层叠在一起之前图1的器件;
图3为器件中第二电极层的平面简图;
图4为器件中第一电极层的平面简图;
图5示出了器件的第二实施例;
图6示出了器件的第三实施例;以及
图7示出了图6所示器件中第二电极层的平面图。
具体实施方式
附图为根据本发明没有按比例画出的器件的简单图示。在附图中,仅示出了部件的一个示例,例如薄膜晶体管或电容器,然而实际上,存在大量的这种部件。类似的参考数字表示类似的部分。
除了基底基板1之外,图1所示的器件提供有薄膜晶体管10和粘接基板11。基底基板1包括载体(carrier)层、保护层以及隔离层的叠层。粘接基板11具有有机材料的表面111,此时,整个粘接基板11由聚酰胺制成。在本例中,保护层为包括TiO2颗粒和TiN颗粒的单磷酸铝层。这些颗粒提供了阻挡可见光和红外辐射的足够屏蔽。载体层和隔离层包括诸如聚酰亚胺的隔离聚合物。或者,载体层和隔离层可包括无机材料或环氧树脂。
第一电极层2存在于基底基板1上面。所述电极层此时由Au制成,但是也可替换地包括碳墨、铝、铜、TiN或另一种导电材料。在本例中,在第一电极层2中定义了源电极21、漏电极22以及中间沟道23(由图1中的单个方框表示)。同样定义了接触表面28。在第一电极层2上,存在有机半导体材料聚亚噻吩基亚乙烯基的沟道层5。构图沟道层5以使第一电极层2中的接触表面28露出。可光构造的有机介电材料中间层4提供在沟道层5上。该材料例如为光致抗蚀剂,但是可以为基于环氧树脂、聚酰亚胺、聚乙烯苯酚(polyvinylphenol)、聚乙烯醇、聚丙烯酸脂的组合物,这些在本领域中是公知的。此外,假若沟道层或基底基板的表面包括有机材料,那么中间层可以包括无机材料,例如SiO2。随后,构成中间层4,使第一电极层2中的接触表面28在所得的U形中露出。
Au的第二电极层3存在于粘接基板11上。在第二电极层3中,定义了栅电极24和接触表面29。第二接触层3接触中间层4。栅电极24和接触表面29提供有开口。在开口的位置处,在粘接基板11和中间层4之间发生粘附。
图2示出了根据本发明在层叠之后形成器件的第一半个部分51和第二半个部分52。第一半个部分51包括基底基板1、具有交叉指状对的源电极21和漏电极22的第一电极层2,在源电极21和漏电极22之间插入有沟道23。第一半个部分还包括沟道层5和中间层4。第二半个部分52包括粘接基板11和第二电极层3。在第二电极层中,定义了接触表面29和栅电极24。开口30位于栅电极24的各部分之间。与开口30相对的是漏电极22的变宽的指部,由此与开口30相对处没有沟道。虽然在附图中没有示出,但相对于开口30,漏电极的所述指部超尺寸。由此,当层叠器件时,保持几微米的裕度用于对准。
通过将具有第二电极层3的粘接基板11设置在中间层4上,由第一和第二半个部分51,52层叠器件。在该操作中,形成薄膜晶体管10和通路12。通路12包括接触表面28,29。为提供充分的粘附,在80到140℃的温度范围进行后处理。此外,粘接层可以提供在第二电极层3上。这种粘接层包括例如硫醇的单层。通过在第一和第二电极层2,3中定义对准装置25,26(图3,4中所示,图2中没有示出)可以实现正确对准。通过粘接基板11局部地露出薄膜晶体管,以检查对准装置相互是否在需要的位置。为了该目的,对准装置25,26例如具有互补形状。
图3为第二电极层3的平面图。栅电极24为100微米乘以35微米。接触表面29为30微米乘以20微米。栅电极24和接触表面29分别具有其中已除去了电极层3的开口30。接触表面29中的开口约为10微米乘以10微米。
图4为第一电极层2的平面图。源和漏电极21,22的每一个具有指形“交叉指状”图形,沟道23延伸在其间。第一电极层2还包括接触表面28和对准装置25。源和漏电极21,22共同为95微米乘以30微米。
在栅电极24中的开口位置处,漏电极22的指部较宽,以确保沟道完全在栅电极24的表面(至少它的垂直突起部分)内延伸。接触表面28为15微米乘以30微米。所述接触表面28内的影线(hatching)表示由中间层4覆盖的部分,或者如果需要可以除去。由于第二电极层3中的栅电极24和接触表面29为超尺寸,因此对准第一半个部分和第二半个部分51,52期间,在所有方向中存在至少5微米的裕度。
图5示出了显示器件。器件提供有薄膜晶体管10,位于基底基板1和粘接基板11之间。在该实施例中,源电极和漏电极21,22存在于粘接基板11的第二电极层3中。这归因于具有10微米乘以10微米表面积的像素电极连接到漏电极22的事实。开口定义在该像素电极中。而且,基底基板1透明,第一和第二电极层2,3包括金。显示器件还提供有透明材料的第三基板31。在第三基板31和粘接基板11之间,连续地设置有提供在第三基板31上的氧化铟锡的反电极32、液晶材料层33以及取向层34,这是本领域中的技术人员公知的。
图6示出了根据本发明的发射机应答器100,图7为发射机应答器100中的第二电极层3的平面图。除了薄膜晶体管10和通路12,发射机应答器100包括电容器13。通路12中的接触表面29以及薄膜晶体管10的栅电极24和电容器13的电极都提供有开口。该电容器13可以当作三个平行设置的电容器17,18,19的组合。设计电容器17,18,19以便得到需要的电容值。同时,没有表面会分层。正如本领域中的技术人员应该理解的,实际上发射机应答器100包括多种薄膜晶体管10,它们共同形成集成电路。集成电路其中包括振荡器和存储器,例如公开在WO-A99/30432中。通常,同样存在多种电容器13和通路12,第一和第二电极层具有互连通路12、电容器13以及薄膜晶体管10的互连迹线。此外,本例中的发射机应答器100提供有接触层9,其位于第二基板11上。为此,使用两面金属化的基板11。接触层9包括天线41,在本例中体现为线圈。或者,天线41包括容性耦合到基站(basestation)的两个电容器电极。为将天线41连接到电极层2,3,使用具有两匝43、44的线圈42。或者,可以存在从第二电极层3到接触层9的导电连接。这种连接可以通过粘接基板11中的孔形成,但是可以备选地通过将粘接基板11的一个端部折叠为二得到。由于第二电极层3的金属没有粘附到中间层4,粘接基板11的端部可以活动(loose),如果需要,随后折叠。可以使用粘接剂或温度处理接合折叠部分。
例1
聚对苯二甲酸乙二酯的基底基板1提供在载体上,在基底基板1的一侧上提供有20nm厚的Au层。采用部分真空以确保基底基板1水平地设置在载体上。基底基板1机械地固定在位。随后,提供光致抗蚀剂并借助根据需要的图形的掩模曝光。所述需要的图形包括源电极21、漏电极22以及沟道23。以公知方式显影光致抗蚀剂,其后蚀刻Au的第一电极层2。所述Au是清洁的。随后,提供聚亚噻吩基亚乙烯基的硫化物前体的沟道层5。干燥该层5。所述层提供有光致抗蚀剂HPR504的中间层4。根据需要的图形曝光该光致抗蚀剂。通过溶解除去硫化物前体层的未覆盖部分。通过存在催化量的酸时加热,硫化物前体转变成半导体材料聚亚噻吩基亚乙烯基。随后,借助旋转涂覆提供另一层光致抗蚀剂HPR504。该层随后提供有需要的图形。除了任何定义的电容器之外,该图形基本上对应于有机半导体的图形。或者,诸如六砷酸二苯碘的光敏酸化剂可已经加入硫化物前体中。旋转涂敷之后,要转变成聚亚噻吩基亚乙烯基的那部分层暴露到深UV。之后,沟道层加热到130℃。在没有形成酸的位置处,没有发生转变。在形成有酸的位置处,发生了转变。使用合适的溶剂,例如氯仿清洗除去未转变的部分。
将聚对苯二甲酸乙二酯的粘接基板11提供在载体上,在表面111上提供有20nm厚的Au层。使用部分压力以确保粘接基板11水平地排列在载体上。机械地固定粘接基板11。随后,提供光致抗蚀剂并借助掩模根据需要的图形曝光。已公知的方式显影光致抗蚀剂,其后蚀刻Au层。清洁Au。
以Au层相互面对的方式,粘接基板11随后提供在基底基板1上。在该工艺中,发生光学对准。借助这些层2,3中定义的对准装置将第一和第二电极层2,3相互对准。对于对准装置,使用开口31。而后,形成组件的所述部分压在一起并加热到100摄氏度。
例2
和例1中介绍的一样,具有150nm厚Au层的聚酰亚胺基底基板1提供在载体上,在载体上已存在了5nm厚的Ti的粘接层。借助微接触印刷,Au的第一电极层2提供有十八烷基硫醇(octadecyl thiol)的单层,如US 5,817,242中公开的。单层作为掩模,使用I2/KI溶液的蚀刻液构图Au。随后,使用具有7和10之间PH的1.5M H2O2和2.5M的(NH4)2HPO4的蚀刻液在40℃构图Ti层。在该工艺中,所述(NH4)2HPO4作为缓冲液。蚀刻速率约5nm/min,取决于H2O2的浓度。现已发现对于尺寸在0.5和2000μm之间的部件(details)以及对于不同厚度的Ti/Au叠层,不会发生Ti的底蚀(underetching)。通过在乙醇中清洁除去单层。
通过施加HS(CH2)18OH的单层,根据需要的图形改变Au的构图电极层2的表面。为此,使用适合于接触印刷的压印器,该压印器由PDMS制成并提供有构图的冲压表面。要施加单层,用乙醇中的HS(CH2)18OH溶液浸渍压印器的压印表面。通路的需要的图形定义为负;除了通路整个表面提供有单层。这些通路为方形,并具有64μm2的表面积。随后,十八烷基硫醇的溶液,HS(CH2)17CH3施加到提供有金属层和单层的基板。由此,金层表面的至今未覆盖的部分由第二单层覆盖。为了除去任何剩余的十八烷基硫醇,进行使用乙醇的漂洗操作。随后,通过旋转涂敷提供溶液中的第一聚合物和第二聚合物的组合物。第一聚合物为具有90900的Mw和Mw/Mn=1.05的聚苯乙烯。第二聚合物为115000的Mw和Mw/Mn=1.03的聚(2-乙烯吡啶(vinylpiridine))。溶剂为四氢呋喃。对于旋转涂敷,使用具有Gyrset的Karl SüβRC8旋涂器(开盖:1000rpm,200rpm/s,5秒,闭盖:3000rpm,1000rpm/s,10秒)。组合物包括0.75重量%的聚苯乙烯,0.75重量%的聚乙烯吡啶。组合物还包括250mg/L 2.6二特-4-丁基甲酚,以稳定溶剂。温度为21+/-0.5摄氏度,相对空气湿度为50+/-5%。干燥借助旋转涂敷提供的组合物,同时在“闭盖”的条件旋转。这使组合物分解成第一和第二子层。具有第一聚合物即聚苯乙烯的第一子层选择性地沉积在十八烷基硫醇的单层上。具有第二聚合物即聚(2-乙烯吡啶)的第二子层沉积在十八烷基硫醇的单层上。通过用环己胺作为第一蚀刻剂漂洗三次,除去第一子层。第二子层作为中间层。借助喷墨印刷提供沟道层5。
和例1中介绍的一样,在载体上提供在表面111具有Au的第二电极层3的聚酰亚胺的粘接基板11。如上所述借助微接触印刷构图层3。以上面介绍的方式组装器件。

Claims (11)

1.一种电子器件,包括:
基底基板(1),提供有其上存在金属的第一电极层(2)的表面,
半导体材料的沟道层(5);
介电材料的中间层(4),以及
粘接基板(11),提供有其上存在金属的第二电极层(3)的有机材料的表面(111),
其中在该电极层(2,3)、沟道层(5)以及中间层(4)中定义了薄膜晶体管(10),
特征在于:
第二电极层(3)包括导电表面(18,24,27,29),以及
导电表面(18,24,27,29)具有开口(30),在该开口中通过将所述基底基板(1)和粘接基板(11)层叠在一起引起的粘附出现在粘接基板(11)的表面(111)的有机材料与选自中间层(4)、沟道层(5)和基底基板(1)的表面中的其中一层的有机材料之间。
2.根据权利要求1的电子器件,其特征在于:所述导电表面的开口和边缘之间的距离,或者当存在多于两个开口时,该两个开口之间的距离小于5微米。
3.根据权利要求1或2的电子器件,特征在于:源和漏电极(21,22)限定在第一电极层(2)中,该源电极和漏电极被由沟道层(5)填充的沟道(23)隔开,并且所述导电表面(24)定义为栅电极(24),其在作为第一电极层(2)上的垂直突起的情况下与沟道(23)重叠。
4.根据权利要求3的电子器件,特征在于:第一电极层(2)中的源和漏电极(21,22)为交叉指状电极对,栅电极(24)相对于交叉指状电极对为超尺寸。
5.根据权利要求1或2的电子器件,特征在于:
第一电极层(2)包括接触表面(28)、与所述接触表面(28)重叠的第一电极层(2)上的所述导电表面(29)的突起;
沟道层(5)和中间层(4)不存在于重叠的接触表面(28)和导电表面(29)的位置处,由此重叠的接触表面(28)和导电表面(29)导电互连并在将所述基底基板(1)和粘接基板(11)层叠在一起之后定义了通路(12)。
6.根据权利要求1或2的电子器件,特征在于:第一和第二电极层(2,3)每一个包括用于在层叠器件的过程中对准第一和第二电极层(2,3)的隔离迹线(25,26)。
7.根据权利要求1或2的电子器件,特征在于:所述基底基板(1)和粘接基板(11)为聚合物材料的箔。
8.根据权利要求1的电子器件,特征在于:
存在电容器(13),包括第一和第二电极和电介质,
该第一电极位于第一电极层(2)中,
该第二电极位于第二电极层(3)中,并包括所述开口。
9.根据权利要求1、2或8的电子器件,特征在于,第一和第二电极层(2,3)仅为包括所述粘接基板(11)和基底基板(1)的封装中的导电材料层。
10.制造根据权利要求1的电子器件的方法,特征在于:包括将所述基底基板(1)和粘接基板(11)层叠在一起的步骤。
11.根据权利要求9的方法,特征在于,层叠形成之前,基底基板(1)和粘接基板(11)形成相同封装层的一部分并且通过将密封层折成两部分进行层叠。
CNB028199944A 2001-10-11 2002-10-10 薄膜晶体管器件及其制造方法 Expired - Fee Related CN100367516C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01203855.0 2001-10-11
EP01203855 2001-10-11

Publications (2)

Publication Number Publication Date
CN1568548A CN1568548A (zh) 2005-01-19
CN100367516C true CN100367516C (zh) 2008-02-06

Family

ID=8181046

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028199944A Expired - Fee Related CN100367516C (zh) 2001-10-11 2002-10-10 薄膜晶体管器件及其制造方法

Country Status (8)

Country Link
US (1) US7282769B2 (zh)
EP (1) EP1438753B1 (zh)
JP (1) JP2005506704A (zh)
KR (1) KR20040052226A (zh)
CN (1) CN100367516C (zh)
AT (1) ATE463845T1 (zh)
DE (1) DE60235906D1 (zh)
WO (1) WO2003034502A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661024B1 (en) * 2002-07-02 2003-12-09 Motorola, Inc. Integrated circuit including field effect transistor and method of manufacture
US7045884B2 (en) * 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
JP4729843B2 (ja) * 2003-10-15 2011-07-20 凸版印刷株式会社 薄膜トランジスタの製造方法
US7166867B2 (en) * 2003-12-05 2007-01-23 International Rectifier Corporation III-nitride device with improved layout geometry
US7130234B2 (en) * 2003-12-12 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7405665B2 (en) * 2003-12-19 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
US7508305B2 (en) * 2003-12-26 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Packing material, tag, certificate, paper money, and securities
US8237569B2 (en) * 2004-04-09 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Product management system
JP5041681B2 (ja) * 2004-06-29 2012-10-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7452786B2 (en) 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US7309895B2 (en) * 2005-01-25 2007-12-18 Hewlett-Packard Development Company, L.P. Semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP4951868B2 (ja) * 2005-03-18 2012-06-13 凸版印刷株式会社 薄膜トランジスタの製造方法
US8414962B2 (en) 2005-10-28 2013-04-09 The Penn State Research Foundation Microcontact printed thin film capacitors
JP5200443B2 (ja) * 2007-07-30 2013-06-05 セイコーエプソン株式会社 有機トランジスタ及びアクティブマトリックス基板
JP5532553B2 (ja) * 2008-06-11 2014-06-25 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
JP5445590B2 (ja) * 2009-11-13 2014-03-19 株式会社島津製作所 薄膜トランジスタの製造方法
GB2480876B (en) * 2010-06-04 2015-02-25 Plastic Logic Ltd Conductive elements in organic electronic devices
KR20130051614A (ko) * 2011-11-10 2013-05-21 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
TWI532191B (zh) * 2013-12-31 2016-05-01 友達光電股份有限公司 薄膜電晶體結構
CN107204375B (zh) * 2017-05-19 2019-11-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US6031269A (en) * 1997-04-18 2000-02-29 Advanced Micro Devices, Inc. Quadruple gate field effect transistor structure for use in integrated circuit devices
US6197663B1 (en) * 1999-12-07 2001-03-06 Lucent Technologies Inc. Process for fabricating integrated circuit devices having thin film transistors

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US655365A (en) * 1899-11-14 1900-08-07 Henry M Johnson Hernial truss.
US5681718A (en) * 1986-03-14 1997-10-28 Celltech Limited Methods for enhanced production of tissue plasminogen activator in cell culture using alkanoic acids or salts thereof
US5650323A (en) * 1991-06-26 1997-07-22 Costar Corporation System for growing and manipulating tissue cultures using 96-well format equipment
US5707869A (en) * 1994-06-28 1998-01-13 Wolf; Martin L. Compartmentalized multiple well tissue culture plate
WO1997006012A1 (en) * 1995-08-04 1997-02-20 International Business Machines Corporation Stamp for a lithographic process
WO1999030432A1 (en) * 1997-12-05 1999-06-17 Koninklijke Philips Electronics N.V. Identification transponder
US7122835B1 (en) * 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
KR100315208B1 (ko) * 1999-12-17 2001-11-26 구본준, 론 위라하디락사 액정표시소자 및 그 제조방법
IL136232A0 (en) * 2000-05-18 2001-05-20 Bar Ilan University Res Author Measurements of enzymatic activity in a single, individual cell in population
WO2002030561A2 (en) * 2000-10-10 2002-04-18 Biotrove, Inc. Apparatus for assay, synthesis and storage, and methods of manufacture, use, and manipulation thereof
US6495340B2 (en) * 2000-11-28 2002-12-17 Medis El Ltd. Cell carrier grids
US6544788B2 (en) * 2001-02-15 2003-04-08 Vijay Singh Disposable perfusion bioreactor for cell culture
US6982194B2 (en) * 2001-03-27 2006-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE60215377T2 (de) * 2001-06-14 2007-08-23 Millipore Corp., Billerica Multiwell-Zellwachstumsvorrichtung
AU2002363076A1 (en) * 2001-10-26 2003-05-06 Virtual Arrays, Inc. Assay systems with adjustable fluid communication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US6031269A (en) * 1997-04-18 2000-02-29 Advanced Micro Devices, Inc. Quadruple gate field effect transistor structure for use in integrated circuit devices
US6197663B1 (en) * 1999-12-07 2001-03-06 Lucent Technologies Inc. Process for fabricating integrated circuit devices having thin film transistors

Also Published As

Publication number Publication date
US20040245519A1 (en) 2004-12-09
EP1438753A1 (en) 2004-07-21
KR20040052226A (ko) 2004-06-22
CN1568548A (zh) 2005-01-19
US7282769B2 (en) 2007-10-16
JP2005506704A (ja) 2005-03-03
WO2003034502A1 (en) 2003-04-24
ATE463845T1 (de) 2010-04-15
DE60235906D1 (de) 2010-05-20
EP1438753B1 (en) 2010-04-07

Similar Documents

Publication Publication Date Title
CN100367516C (zh) 薄膜晶体管器件及其制造方法
CN100477127C (zh) 制备薄膜晶体管的方法
US7919778B2 (en) Making organic thin film transistor array panels
JP4431081B2 (ja) 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法
US20060197881A1 (en) Organic thin film transistor array panel and manufacturing method thereof
CN100414414C (zh) 有机薄膜晶体管阵列面板及其制造方法
EP1815541B1 (en) Self-aligned process to manufacture organic transistors
JP2009200315A (ja) 半導体装置の製造方法
US7915074B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20100015664A (ko) 유기 박막 트랜지스터들
WO2005024956A1 (ja) 電極基板、薄膜トランジスタ、表示装置、及びその製造方法
JP2000068523A (ja) 薄膜トランジスタ
JP2009026751A (ja) パターン形成方法、発光装置の作製方法および発光装置
US20080258138A1 (en) Thin film transistor array panel and fabricating method thereof, and flat panel display with the same
US7858513B2 (en) Fabrication of self-aligned via holes in polymer thin films
KR20080088729A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
WO2014015627A1 (zh) 有机薄膜晶体管阵列基板及其制备方法和显示装置
US8013327B2 (en) Electronic device
US20090026444A1 (en) Organic thin film transistor array panel and manufacturing method of the same
JP2007073856A (ja) 導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法
JP2009026899A (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
KR20100122915A (ko) 상단 게이트 유기 반도체 트랜지스터의 제조 방법
KR100749502B1 (ko) 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치
JP4501444B2 (ja) トランジスタにおける配線構造の形成方法及び電界効果型トランジスタの製造方法
KR100659126B1 (ko) 유기 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080206

Termination date: 20101010