TWI532191B - 薄膜電晶體結構 - Google Patents

薄膜電晶體結構 Download PDF

Info

Publication number
TWI532191B
TWI532191B TW102149309A TW102149309A TWI532191B TW I532191 B TWI532191 B TW I532191B TW 102149309 A TW102149309 A TW 102149309A TW 102149309 A TW102149309 A TW 102149309A TW I532191 B TWI532191 B TW I532191B
Authority
TW
Taiwan
Prior art keywords
source
gap
curved
film transistor
thin film
Prior art date
Application number
TW102149309A
Other languages
English (en)
Other versions
TW201526244A (zh
Inventor
徐正洋
沈柏元
陳家芳
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW102149309A priority Critical patent/TWI532191B/zh
Priority to CN201410055699.1A priority patent/CN103904129B/zh
Priority to US14/445,385 priority patent/US20150187895A1/en
Publication of TW201526244A publication Critical patent/TW201526244A/zh
Application granted granted Critical
Publication of TWI532191B publication Critical patent/TWI532191B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Description

薄膜電晶體結構
本發明是有關於一種電晶體結構，且特別是有關於一種薄膜電晶體結構。
傳統之薄膜電晶體液晶顯示器(thin-film transistor liquid-crystal display，簡稱TFT-LCD)結構中，係於液晶面板外圍焊接複數個利用互補金屬氧化物半導體(complementary metal oxide semiconductor，簡稱CMOS)製程所製作之驅動晶片(IC)來完成驅動電路的配置。但如此則會提高了傳統TFT-LCD對於驅動IC的依賴性、製做成本，並且無法提高/TFT-LCD的集成度。
目前以及未來的趨勢係以超大面板與超高解析度的TFT-LED為主。因此為了提高TFT-LCD的集成度，利用閘極驅動電路基板(gate on array,GOA)技術來製做TFT-LCD則為目前的主流技術。GOA技術係直接將閘極驅動電路製做在陣列基板上，來代替外接矽晶片與CMOS製程所製作之驅動晶片的一種技術。如圖1所示，係為習知技術之TFT-LCD中之GOA電路元件的上視圖。請參閱圖1。習知之TFT-LCD中的GOA電路元件100包括玻璃基板110以及配置於玻璃基板110上方之閘極層120、汲極層130與源極層140。在閘極層120上方，且位於汲極層130與源極層140之間的U形間隙係為通道層區域150。此外，汲極層130包括條狀部132與複數個指狀部134，其中條狀部132用以連接複數個指狀部134。且由圖1之上視圖可看出， 條狀部132是位於玻璃基板110上方，但並未位於閘極層120上方。
然而當面板尺寸越做越大，相對的GOA電路元件也需擴大增設，以便於提供更大的輸出電壓。但在超窄邊框之客製化需求下，GOA電路元件的擴大將導致邊框無法窄化的問題。如何縮減上述GOA電路元件的結構，以改善上述缺失，係為發展本案之主要目的。
本發明提出一種薄膜電晶體結構，以縮減整體元件的尺寸。
為達上述優點或其他優點，本發明之一實施例提出一種薄膜電晶體結構，包含基底、閘極結構、半導體主動層、汲極結構與源極結構。上述閘極結構與半導體主動層皆設置於基底上方。上述汲極結構與源極結構皆設置於半導體主動層的第一表面上。上述源極結構與汲極結構之間至少形成一間隙，其中間隙沿半導體主動層的第一表面延伸且位於閘極結構之投影面積中。上述間隙之第一部份包含有第一直線段、第一彎曲段與第二彎曲段，其中第一彎曲段與第二彎曲段分別連接至第一直線段之第一端與第二端，且第一彎曲段與第二彎曲段之彎曲方向互為相反。
本發明另提出一種薄膜電晶體結構，包含基底、閘極結構、半導體主動層、汲極結構與源極結構。上述閘極結構與半導體主動層皆設置於基底上方。上述汲極結構與源極結構皆設置於半導體主動層的第一表面上。上述汲極結構具有朝第一方向延伸的條狀部以及多個相互平行的指狀部，其中上述多個指狀部分別垂直於條狀部且由條狀部朝外延伸。上述源極結構與上述條狀部之間形成多個間隙，其中間隙位於閘極結構之投影面積中。
綜上所述，本發明係藉由使得汲極結構與源極結構之間所形成之間隙，皆位於閘極導體層之投影面積中，以便於讓汲極結構與源極結構之間所形成之間隙皆可有效發揮通道層角色之最大功效。如此則可有效 縮減電路元件尺寸，提高電路元件的集成度且提供更大的輸出電壓。因此本發明之薄膜電晶體結構可有效改善習知技術之擴大GOA電路元件的增設數量所導致之邊框無法窄化的問題。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
100‧‧‧GOA電路元件
110‧‧‧玻璃基板
120‧‧‧閘極層
130‧‧‧汲極層
140‧‧‧源極層
150‧‧‧通道層區域
132、256‧‧‧條狀部
134、258‧‧‧指狀部
210‧‧‧基底
200‧‧‧薄膜電晶體結構
220、320、420‧‧‧閘極結構
222‧‧‧閘極導體層
224‧‧‧閘極介電層
240‧‧‧半導體主動層
250、350、450、550‧‧‧汲極結構
252‧‧‧汲極半導體接觸結構
254‧‧‧汲極導線結構
260、360、362、364、366、460、560a、560b‧‧‧源極結構
262‧‧‧源極半導體接觸結構
264‧‧‧源極導線結構
270‧‧‧保護層
C1‧‧‧曲線段
462、466‧‧‧彎曲部
464‧‧‧直線部
P1‧‧‧直線段
562a‧‧‧第一彎曲部
564a‧‧‧第一直線部
562b‧‧‧第二彎曲部
564b‧‧‧第二直線部
S1‧‧‧第一表面
G1、G2、G31、G32、G33、G34、G41、G42‧‧‧間隙
G11‧‧‧第一部分
G12‧‧‧第二部分
G112、G312、G412‧‧‧第一直線段
G114、G414‧‧‧第一彎曲段
G116、G416‧‧‧第二彎曲段
G122、G316、G418‧‧‧第二直線段
G124‧‧‧第三彎曲段
G126‧‧‧第四彎曲段
G132、G419‧‧‧第三直線段
G142‧‧‧第四直線段
G1124、G1224‧‧‧第一端
G1126、G1226‧‧‧第二端
G314‧‧‧彎曲段
A-A’‧‧‧切線
D1‧‧‧第一方向
圖1為習知技術之TFT-LCD中之GOA電路元件的上視圖。
圖2A~圖2B為本發明之一實施例之薄膜電晶體結構的上視示意圖。
圖2C為圖2A之沿A-A’切線之部分薄膜電晶體結構的剖面示意圖。
圖3為本發明之另一個實施例之薄膜電晶體結構的上視示意圖。
圖4為本發明之另一個實施例之薄膜電晶體結構的上視示意圖。
圖5為本發明之另一個實施例之薄膜電晶體結構的上視示意圖。
圖2A~圖2B為本發明之一實施例之薄膜電晶體結構的上視示意圖。圖2C為圖2A之沿A-A’切線之部分薄膜電晶體結構的剖面示意圖。請合併參閱圖2A~圖2C。本發明之薄膜電晶體結構200包括：基底210、閘極結構220、半導體主動層240、汲極結構250、源極結構260，還可以更進一步包括保護層270。
除此之外，上述圖2A係以複數個呈現馬蹄形之源極結構260，以相互連接且兩排相互對立的形式為解說範例。上述圖2B與圖2A之基本結構相同，差別在於，圖2A中之源極結構260之曲線部C1被填平成如同圖2B之直線部P1，且一般製程中所製作出之薄膜電晶體結構係以圖2B之形式來呈現，而圖2A是為了解說上便於區別出各個源極結構260 所繪之結構圖。以下皆以圖2A與圖2C為主要的解說範例圖。
請先參閱圖2C。上述基底210可以為透光基板，例如是玻璃基板。上述閘極結構220與半導體主動層240依序由下而上設置於基底210上方。且上述閘極結構220係設置於透光基板表面上。此外，上述閘極結構220可包含閘極導體層222與閘極介電層224。上述閘極導體層222設置於透光基板表面上。上述閘極介電層224位於閘極導體層222與半導體主動層240之間，且位於基底210與半導體主動層240之間。上述汲極結構250、源極結構260皆設置於半導體主動層240的第一表面S1上。上述保護層270覆蓋於汲極結構250、源極結構260與半導體主動層240之上方。此外上述汲極結構250包含相互連接的汲極半導體接觸結構252以及配置於汲極半導體接觸結構252上之汲極導線結構254。上述源極結構260包含相互連接的源極半導體接觸結構262以及配置於源極半導體接觸結構262上之源極導線結構264。此外，上述半導體主動層240例如是非晶矽層、多晶矽層或氧化銦鎵鋅。汲極半導體接觸結構252與源極半導體接觸結構262例如是具有N型摻質的非晶矽層或多晶矽層。此外，上述汲極導線結構254與源極導線結構264可以例如由透明導體所完成。
請合併參閱圖2A與圖2C。上述汲極結構250具有朝第一方向D1延伸的條狀部256以及多個相互平行的指狀部258，其中上述多個指狀部258可分別垂直或大約垂直於條狀部256且由條狀部256朝外(相對兩側)延伸，且上述多個指狀部258沿第一方向D1平行排列。且上述汲極結構250與源極結構260之間至少形成一間隙G1。詳細來說，上述源極結構260與汲極結構250的條狀部256、多個指狀部258之間形成多個間隙，源極結構260與汲極結構250的條狀部256的間隙位於該閘極結構220之投影面積中，此外，源極結構260與汲極結構250的條狀部256的間隙大致與多個指狀部258垂直。更詳細的來說，上述間隙G1為汲極半導體接觸結構252與源極半導體接觸結構262之 間所形成的間隙。上述間隙G1沿半導體主動層240的第一表面S1延伸且位於閘極結構220之投影面積中。
再更詳細的來說，間隙G1沿半導體主動層240的第一表面S1延伸且位於閘極結構220之閘極導體層222的投影面積中，如圖2A、圖2C所示。上述間隙G1包括第一部分G11與第二部分G12，如圖2A所示。上述第一部份G11包含有第一直線段G112、第一彎曲段G114與第二彎曲段G116。其中第一彎曲段G114與第二彎曲段G116分別連接至第一直線段G112之第一端G1124與第二端G1126，且第一彎曲段G114與第二彎曲段G116之彎曲方向互為相反。上述間隙G1之第二部份G12包含有第二直線段G122、第三彎曲段G124與第四彎曲段G126。其中第三彎曲段G124與第四彎曲段G126分別連接至第二直線段G122之第一端G1224與第二端G1226。此外，上述第三彎曲段G124與第四彎曲段G126之彎曲方向互為相反，且第三彎曲段G124連接至第一部份G11之第一彎曲段G114。上述提及之第一彎曲段G114、第二彎曲段G116、第三彎曲段G124與第四彎曲段G126實質上皆可為直角彎曲段。
此外，上述第二彎曲段G116與第四彎曲段G126係形成於汲極結構250的條狀部256與指狀部258的連接處。換言之，汲極結構250的條狀部256與多個指狀部258的連接處形成有多個弧形彎曲間隙(例如第二彎曲段G116與第四彎曲段G126)，其中上述多個彎曲間隙位於閘極結構220之投影面積中。此外，上述間隙G1更包含第三直線段G132與第四直線段G142，其中第二彎曲段G116的兩端分別連接於第三直線段G132與第一直線段G112之第二端G1126，第四彎曲段G126的兩端分別連接於第四直線段G142與第二直線段G122之第二端G1226。
上述皆在於描述形成於汲極結構250與單一源極結構260之間的間隙G1。因此若是兩相對之源極結構260、262與汲極結構250之間則可形成兩個間隙G1、G2，且汲極結構250呈現十字形狀，源極結構 260、262分別呈現馬蹄形。上述間隙G2沿半導體主動層240的第一表面S1延伸且位於閘極導體層222之投影面積中，且間隙G2的形狀為間隙G1形狀的鏡像，G2的細部結構與G1相同，於此不在贅述。換句話說，亦即兩相對之源極結構260、262共用同一汲極結構250，且源極結構260、262與汲極結構250之間所形成之間隙G1、G2皆位於閘極導體層222之投影面積中，如此則可達成縮減源極結構260、262與汲極結構250的尺寸。因此本案之薄膜電晶體結構可達到縮減電路元件尺寸之目的。除此之外，上述之呈現十字形狀之汲極結構250例如可用於輸出十字訊號。
圖3為本發明之另一個實施例之薄膜電晶體結構的上視示意圖。請參閱圖3。圖3之汲極結構350的形狀與汲極結構250類似，亦為十字形狀。於圖3之實施例中，本案之可用於輸出十字訊號之十字形狀之汲極結構350，例如可與四個條狀之源極結構360、362、364、366進行配置。亦即十字形狀之汲極結構350配置於四個條狀之源極結構360、362、364、366之間。並且，汲極結構350與源極結構360、362、364、366之間分別形成間隙G31、G32、G33、G34。上述間隙G31、G32、G33、G34皆位於閘極結構320的投影面積中。詳細的來說，間隙G31、G32、G33、G34係位於閘極導體層(圖未示)的投影面積中。閘極結構320與前述閘極結構220的結構相同，於此不再贅述。此外，上述間隙G31包括第一直線段G312、彎曲段G314與第二直線段G316，其中第一直線段G312與第二直線段G316分別連接於彎曲段G314的兩端。此外，上述間隙G32、G33、G34的結構與間隙G31相同，差別在於四個間隙中之彎曲段的彎曲方向不同，但皆為直角彎曲段，於此不再贅述。
圖4為本發明之另一個實施例之薄膜電晶體結構的上視示意圖。本發明另提供一種具有T字形狀之汲極結構450，與前述十字形狀之汲極結構250、350皆不相同。請參閱圖4。本發明之T字形狀之汲極結構450，可與源極結構460進行配置。上述源極結構460包含有兩相對之具有 半U字形之彎曲部462、466與直線部464，其中彎曲部462、466連接於直線部464的兩端，以形成一個完整的源極結構460。上述源極結構460的彎曲部462、466位於閘極結構420的投影面積中，直線部464則並未位於閘極結構420的投影面積中。上述汲極結構450與源極結構460的彎曲部462之間形成有間隙G41，且汲極結構450與源極結構460的彎曲部466之間形成有間隙G42，其中間隙G41、G42皆位於閘極結構420的投影面積中。更詳細的來說，間隙G41、G42皆位於閘極結構420之閘極導體層(圖未示)的投影面積中。上述間隙G41包含有第一直線段G412、第一彎曲段G414、第二彎曲段G416、第二直線段G418與第三直線段G419。其中第一彎曲段G414的兩端分別連接於第一直線段G412的一端與第三直線段G419的一端，第二彎曲段G416的兩端分別連接於第一直線段G412的另一端與第二直線段G418的一端，並且第一彎曲段G414與第二彎曲段G416的彎曲方向互為相反。上述間隙G42與間隙G41的結構相同，差別在於兩個間隙中之各個彎曲段的彎曲方向不同，互為鏡像，因此於此不再贅述。
圖5為本發明之另一個實施例之薄膜電晶體結構的上視示意圖。請參閱圖5。圖5之汲極結構550與汲極結構450的形狀相同，亦為T字形狀，差別在於源極結構的形狀不同。圖5之實施例中包含有兩個源極結構560a、560b。其中源極結構560a具有半U字形之第一彎曲部562a與第一直線部564a，第一直線部564連接於第一彎曲部562a的一端。上述源極結構560b具有半U字形之第二彎曲部562b與第二直線部564b，第二直線部564連接於第二彎曲部562b的一端，且第一直線部564a與第二直線部564b的延伸方向相反。此外，上述汲極結構550與源極結構560a的第一彎曲部562a之間形成有間隙G41，且汲極結構550與源極結構560b的第二彎曲部562b之間形成有間隙G42，其中間隙G41、G42皆位於閘極結構420的投影面積中。更詳細的來說，間隙G41、G42皆位於閘極結構420之閘極導體層(圖未示)的投影面積中。上述間隙G42與間隙G41的結構相 同，差別在於兩個間隙中之各個彎曲段的彎曲方向不同，互為鏡像，於此不再贅述。上述圖3~圖5之各個實施例中之不同的薄膜電晶體結構，可應用於不同的串接電路中。
綜上所述，本發明係藉由使得汲極結構與源極結構之間所形成之間隙，皆位於閘極導體層之投影面積中，以便於讓汲極結構與源極結構之間所形成之間隙皆可有效發揮通道層角色之最大功效。如此則可有效縮減電路元件尺寸，提高電路元件的集成度且提供更大的輸出電壓。因此本發明之薄膜電晶體結構可有效改善習知技術中之擴大GOA電路元件的增設數量所導致之邊框無法窄化的問題。
200‧‧‧薄膜電晶體結構
210‧‧‧基底
220‧‧‧閘極結構
250‧‧‧汲極結構
256‧‧‧條狀部
258‧‧‧指狀部
260‧‧‧源極結構
262‧‧‧源極半導體接觸結構
C1‧‧‧曲線段
G1、G2‧‧‧間隙
G11‧‧‧第一部分
G12‧‧‧第二部分
G112‧‧‧第一直線段
G114‧‧‧第一彎曲段
G116‧‧‧第二彎曲段
G122‧‧‧第二直線段
G124‧‧‧第三彎曲段
G126‧‧‧第四彎曲段
G132‧‧‧第三直線段
G142‧‧‧第四直線段
G1124、G1224‧‧‧第一端
G1126、G1226‧‧‧第二端
A-A’‧‧‧切線
D1‧‧‧第一方向

Claims (10)

  1. 一種薄膜電晶體結構，其包含：一基底；一閘極結構，設置於該基底上方；一半導體主動層，設置於該基底上方；以及一汲極結構，設置於該半導體主動層的一第一表面上；一源極結構，設置於該半導體主動層的該第一表面上；以及一間隙，形成於該源極結構與該汲極結構間，且該間隙並未超出於該閘極結構之投影面積中，該間隙之一第一部份包含有一第一直線段、一第一彎曲段與一第二彎曲段；該第一彎曲段與該第二彎曲段分別連接至該第一直線段之一第一端與一第二端，該第一彎曲段與該第二彎曲段之彎曲方向互為相反。
  2. 如申請專利範圍第1項所述之薄膜電晶體結構，其中該閘極結構包含一閘極介電層以及一閘極導體層，該閘極介電層位於該閘極導體層與該半導體主動層之間。
  3. 如申請專利範圍第1項所述之薄膜電晶體結構，其中該汲極結構包含相互連接的一汲極半導體接觸結構以及一汲極導線結構，該源極結構包含相互連接的一源極半導體接觸結構以及一源極導線結構。
  4. 如申請專利範圍第3項所述之薄膜電晶體結構，其中該間隙為該汲極半導體接觸結構與該源極半導體接觸結構之間的間隙。
  5. 如申請專利範圍第3項所述之薄膜電晶體結構，其中該汲極半導體 接觸結構與該源極半導體接觸結構為具有N型摻質的非晶矽層或多晶矽層。
  6. 如申請專利範圍第1至5項任一項所述之薄膜電晶體結構，其中該間隙之一第二部份包含有一第二直線段、一第三彎曲段與一第四彎曲段，該第三彎曲段與該第四彎曲段分別連接至該第二直線段之一第一端與一第二端，該第三彎曲段與該第四彎曲段之彎曲方向互為相反，且該第三彎曲段連接至該第一部份之該第一彎曲段。
  7. 一種薄膜電晶體結構，其包含：一基底；一閘極結構，設置於該基底上方；一半導體主動層，設置於該基底上方；以及一汲極結構，設置於該半導體主動層的一第一表面上，具有一朝一第一方向延伸的條狀部以及多個相互平行的指狀部，該些指狀部與該條狀部垂直且由該條狀部朝外延伸；一源極結構，設置於該半導體主動層的該第一表面上；以及一間隙，設置於該源極結構與該條狀部之間，且該間隙未超出於該閘極結構之投影面積中。
  8. 如申請專利範圍第7項所述之薄膜電晶體結構，其中該條狀部與該指狀部連接處形成多個彎曲間隙，且該彎曲間隙位於該閘極結構之投影面積中。
  9. 如申請專利範圍第7或8項所述之薄膜電晶體結構，其中該些指狀部沿該第一方向平行排列。
  10. 如申請專利範圍第7或8項所述之薄膜電晶體結構，其中該汲極結構包含一汲極半導體接觸結構以及一汲極導線結構，該源極結構包含一源極半導體接觸結構以及一源極導線結構；該間隙為該汲極半導體接觸結構與該源極半導體接觸結構之間的間隙。
TW102149309A 2013-12-31 2013-12-31 薄膜電晶體結構 TWI532191B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102149309A TWI532191B (zh) 2013-12-31 2013-12-31 薄膜電晶體結構
CN201410055699.1A CN103904129B (zh) 2013-12-31 2014-02-19 薄膜晶体管结构
US14/445,385 US20150187895A1 (en) 2013-12-31 2014-07-29 Thin film transistor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102149309A TWI532191B (zh) 2013-12-31 2013-12-31 薄膜電晶體結構

Publications (2)

Publication Number Publication Date
TW201526244A TW201526244A (zh) 2015-07-01
TWI532191B true TWI532191B (zh) 2016-05-01

Family

ID=50995369

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102149309A TWI532191B (zh) 2013-12-31 2013-12-31 薄膜電晶體結構

Country Status (3)

Country Link
US (1) US20150187895A1 (zh)
CN (1) CN103904129B (zh)
TW (1) TWI532191B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105576037B (zh) 2016-01-08 2018-11-13 京东方科技集团股份有限公司 薄膜晶体管及其制作和测试方法、阵列基板和显示装置
CN110379849A (zh) * 2019-07-22 2019-10-25 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及显示面板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3652907A (en) * 1970-05-05 1972-03-28 Westinghouse Electric Corp Thin film power fet
TW518442B (en) * 2000-06-29 2003-01-21 Au Optronics Corp Thin film transistor liquid crystal display and its manufacture method
DE60235906D1 (de) * 2001-10-11 2010-05-20 Koninkl Philips Electronics Nv Erfahren
KR100918180B1 (ko) * 2003-03-04 2009-09-22 삼성전자주식회사 쉬프트 레지스터
TW579606B (en) * 2003-03-07 2004-03-11 Au Optronics Corp Manufacturing method of low-temperature polysilicon thin film transistor
KR100557235B1 (ko) * 2003-12-30 2006-03-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR101048365B1 (ko) * 2004-09-09 2011-07-11 삼성전자주식회사 트랜지스터와 이를 갖는 표시장치
JP2006303449A (ja) * 2005-04-21 2006-11-02 Samsung Sdi Co Ltd アクティブマトリックス回路基板、この製造方法及びこれを備えたアクティブマトリックスディスプレイ装置
GB2453766A (en) * 2007-10-18 2009-04-22 Novalia Ltd Method of fabricating an electronic device
TWI372378B (en) * 2007-12-26 2012-09-11 Au Optronics Corp Gate driver-on-array and display panel
CN101946327B (zh) * 2008-02-19 2012-03-28 夏普株式会社 Tft、移位寄存器、扫描信号线驱动电路、开关电路和显示装置
JP5603089B2 (ja) * 2009-02-23 2014-10-08 セイコーインスツル株式会社 半導体装置
JP5971679B2 (ja) * 2011-11-21 2016-08-17 株式会社ジャパンディスプレイ 液晶表示装置
US9070755B2 (en) * 2012-02-17 2015-06-30 International Rectifier Corporation Transistor having elevated drain finger termination
TWI487111B (zh) * 2012-05-21 2015-06-01 Au Optronics Corp 電晶體結構以及驅動電路結構
TWI459567B (zh) * 2012-06-08 2014-11-01 Au Optronics Corp 主動元件、驅動電路結構以及顯示面板

Also Published As

Publication number Publication date
US20150187895A1 (en) 2015-07-02
CN103904129A (zh) 2014-07-02
CN103904129B (zh) 2016-10-05
TW201526244A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
US8854588B2 (en) Liquid crystal display
TWI514055B (zh) 顯示面板與其製造方法
JP5600255B2 (ja) 表示装置、スイッチング回路および電界効果トランジスタ
JP6227016B2 (ja) アクティブマトリクス基板
US9535300B2 (en) Pixel structure and liquid crystal panel
US8502945B2 (en) Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same
JP6526215B2 (ja) 半導体装置およびその製造方法
US11362118B2 (en) Array substrate, manufacturing method thereof, and display panel
JP2015514321A (ja) Ｔｆｔ、該ｔｆｔを製造するマスク、アレイ基板及び表示装置
US9921445B2 (en) Liquid crystal display device
US9923067B2 (en) Thin-film transistor and method for fabricating the same, array substrate and method for fabricating the same, and display device
TWI532191B (zh) 薄膜電晶體結構
US7633574B2 (en) Pixel structure and method of making the same
US20070166893A1 (en) Fabrication method for thin film transistor array substrate
WO2012176702A1 (ja) Ｔｆｔ基板およびその製造方法ならびに表示装置
US8530144B2 (en) Photomask and method for fabricating source/drain electrode of thin film transistor
US8848126B2 (en) Optical sensor comprising a photodiode having a p-type semiconductor region, an intrinsic semiconductor region, and an n-type semiconductor region
US11630360B2 (en) Liquid crystal display device
TWI406072B (zh) 畫素結構、主動元件陣列基板、顯示面板以及顯示裝置
TWI694427B (zh) 顯示裝置
US6841798B2 (en) Enclosed cavity formed inside a gate line of a thin film transistor and fabrication method thereof
US20160190342A1 (en) Active element and fabricating method thereof
KR100482463B1 (ko) 개구율이 개선된 액정 표시 장치
JP2008145803A (ja) 表示装置
JP2008134407A (ja) 表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees