JP2015514321A - Ｔｆｔ、該ｔｆｔを製造するマスク、アレイ基板及び表示装置 - Google Patents

Ｔｆｔ、該ｔｆｔを製造するマスク、アレイ基板及び表示装置 Download PDF

Info

Publication number
JP2015514321A
JP2015514321A JP2015503729A JP2015503729A JP2015514321A JP 2015514321 A JP2015514321 A JP 2015514321A JP 2015503729 A JP2015503729 A JP 2015503729A JP 2015503729 A JP2015503729 A JP 2015503729A JP 2015514321 A JP2015514321 A JP 2015514321A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
channel
mask
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015503729A
Other languages
English (en)
Inventor
承▲鎮▼ 崔
承▲鎮▼ 崔
▲聖▼烈 ▲劉▼
▲聖▼烈 ▲劉▼
泳▲錫▼ 宋
泳▲錫▼ 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2015514321A publication Critical patent/JP2015514321A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本発明は、薄膜トランジスタ、該薄膜トランジスタを製造するためのマスク、アレイ基板及び表示装置を提供する。該薄膜トランジスタのチャネルは、シングルスリットグレースケールマスクによって製造され、該薄膜トランジスタのチャネルは、曲折部（Ｂ）と、曲折部（Ｂ）の両側に位置する延伸部（Ａ）とを有し、且つ曲折部（Ｂ）のチャネル幅は延伸部（Ａ）のチャネル幅よりも広い。

Description

本発明は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴと略称する）、該薄膜トランジスタを製造するためのマスク、アレイ基板及び表示装置に関する。
フラットパネルディスプレイ分野では、薄膜トランジスタは、表示デバイスを製造するために肝心なデバイスである。よりよい表示品質を実現するために、薄膜トランジスタの特性を絶えず改善する必要がある。よりよいデバイス特性を実現するために、ＴＦＴのチャネルの幅を狭くすることは研究の趨勢の１つになっている。近年では常に、ＳＳＭ（Ｓｉｎｇｌｅ Ｓｌｉｔ Ｍａｓｋ、シングルスリットマスク）によって、幅が４μｍ以下であるＴＦＴチャネルが製造される。図１は、従来技術においてＳＳＭによって製造されたＴＦＴチャネルの構造の概略図である。図１に示すように、ＴＦＴチャネルは、ソース電極１とドレイン電極２との間にあり、且つＵ型構造を有する。該Ｕ型構造は、曲折部Ｂと、曲折部Ｂの両側に位置する延伸部Ａとを備える。曲折部Ｂ及び延伸部Ａにおけるチャネルは、幅がともにＬである。幅Ｌが３〜３．５μｍであるチャネルを形成する場合、曲折部Ｂは、延伸部Ａに対して透過率が若干に低下する。
これによって、チャネルの曲折部Ｂは露光時に透過率が低下しやすくなり、フォトレジストを完全に除去することができなくなり、パターニング工程後に曲折部Ｂのソース・ドレイン電極が短絡して不良になる。
本発明の実施例は、薄膜トランジスタを提供する。該薄膜トランジスタのチャネルは、シングルスリットグレースケールマスクによって製造され、該薄膜トランジスタのチャネルは、曲折部と、曲折部の両側に位置する延伸部とを有し、かつ曲折部のチャネルの幅は延伸部のチャネルの幅よりも広い。
本発明の他の実施例は、薄膜トランジスタを製造するためのマスクを提供する。該マスクは、薄膜トランジスタのチャネルに対応するシングルスリットを有し、該シングルスリットは、曲折部と、曲折部の両側に位置する延伸部とを有し、且つ曲折部のスリット幅が延伸部のスリット幅よりも広い。
本発明の他の実施例は、アレイ基板を提供する。該アレイ基板は、上述のような薄膜トランジスタを備える。
本発明の他の実施例は、表示装置を提供する。該表示装置は、上述のような薄膜トランジスタを備える。
以下、本発明の実施例の技術案をさらに明確に説明するため、実施例の図面を簡単に説明する。明らかなように、以下の図面は本発明の一部の実施例に関するものに過ぎず、本発明を限定するものではない。
従来技術では、ＳＳＭによって製造されたＴＦＴチャネルの構造の概略図である。 本発明の実施例に係るＴＦＴを製造するマスクの構造の概略図である。 本発明の実施例に係るＴＦＴを製造するマスクの構造の概略図である。 本発明の実施例に係るＴＦＴを製造するマスクの構造の概略図である。
以下、本発明の実施例の目的、技術案及びメリットをさらに明確にするために、図面を参照しながら、本発明の実施例の技術案を明確且つ完全に説明する。下記の実施例は、当然ながら、本発明の実施例の一部であり、全ての実施例ではない。本発明の実施例に基づき、当業者が創造性のある労働をする必要がない前提で得られる全ての他の実施例は、いずれも本発明の保護範囲に含まれる。
実施例１
本実施例は、薄膜トランジスタを製造するためのマスクを提供する。図２に示すように、該マスクは、薄膜トランジスタのチャネルに対応するシングルスリットを備え、該シングルスリットは、曲折部Ｂと曲折部Ｂの両側に位置する延伸部Ａとを有し、曲折部Ｂのスリット幅は延伸部Ａのスリット幅よりも広い。
例えば、図２に示すように、上述スリットはＵ字形状に形成される。
例えば、上述スリット幅は、１μｍ〜５μｍに形成される。
該マスクは、ＴＦＴのソース電極に対応する第１の領域１と、ＴＦＴのドレイン電極に対応する第２の領域２と、をさらに有する。薄膜トランジスタのチャネルに対応するスリットは、該第１の領域１と第２の領域２との間にある。第１の領域１及び第２の領域２は光が透過しない領域である。曲折部Ｂのスリット幅を延伸部Ａのスリット幅よりも広くするように、スリットの曲折部Ｂで、第１の領域１は、第２の領域の方向とは逆方向へ凹むように形成される。図２に示すように、凹み部分の形状は、矩形である。図３に示すように、凹み部分の形状は半円形である。また、凹み部分の形状は、半楕円形であってもよい。然し、凹み部分の形状は、矩形、半円形、半楕円形に限らない。
曲折部Ｂのスリット幅は２．５μｍ〜５μｍに形成されることが好ましい。このサイズは、現在通常に採用されるサイズよりも大きい。これによって、薄膜トランジスタを製造するとき、曲折部Ｂの透過率を向上させることができ、曲折部Ｂでチャネルの不良が生じやすいという問題が避けられる。曲折部Ｂのスリット幅が４μｍ以下であることがさらに好ましい。これは、薄膜トランジスタのチャネル幅が４μｍ以下であるとき、その特性がよくなるからである。
延伸部Ａのスリット幅は１μｍ〜４μｍに形成されることが好ましい。該部分のスリット幅は、製品性能の要求によって選択することができる。
前記マスクによって、製造される薄膜トランジスタのチャネルを最短にするとともに、チャネルの不良を防止することができる。よって、ＴＦＴの性能を向上させるとともに製品の歩留まりを向上させることができる。
実施例２
本実施例は、薄膜トランジスタを製造するためのマスクを提供する。図４に示すように、該マスクは、薄膜トランジスタのチャネルに対応するシングルスリットを備え、該シングルスリットは、曲折部Ｂと、曲折部Ｂの両側に位置する延伸部Ａとを有し、曲折部Ｂのスリット幅は延伸部Ａのスリット幅よりも広い。
例えば、図２に示すように、前記スリットはＵ字形状に形成される。
例えば、前記スリットの幅は１μｍ〜５μｍに形成される。
該マスクは、ＴＦＴのソース電極に対応する第１の領域１と、ＴＦＴのドレイン電極に対応する第２の領域２とをさらに有する。薄膜トランジスタのチャネルに対応するスリットは、該第１の領域１と第２の領域２との間にある。第１の領域１及び第２の領域２は光を透過しない領域である。曲折部Ｂのスリット幅を延伸部Ａのスリット幅よりも広くするために、スリットの曲折部Ｂでは、第２の領域は、第１の領域１の方向とは逆方向に凹むように形成される。凹み部分の形状は、矩形、半円形、半楕円形等であってもよい。図４に示すように、曲折部Ｂのスリット幅は、延伸部Ａのスリット幅よりも広い。これによって、曲折部Ｂの光透過率が向上する。
曲折部Ｂのスリット幅が２．５μｍ〜５μｍに形成されることが好ましい。該サイズは、現在通常に採用されるサイズよりも大きい。これによって、薄膜トランジスタを製造するとき、曲折部Ｂの透過率を向上させることができ、チャネル不良が曲折部Ｂで生じやすいという問題が避けられる。曲折部Ｂのスリット幅が４μｍ以下であることがさらに好ましい。これは、薄膜トランジスタのチャネル幅が４μｍ以下であるとき、その特性がよりよくなるからである。
延伸部Ａのスリット幅は１μｍ〜４μｍに形成されることが好ましい。該部分のスリット幅を、製品性能の要求によって選択することができる。
前記マスクによって、製造される薄膜トランジスタのチャネルを最短にするとともに、チャネル不良を防止することもできる。よって、ＴＦＴの性能を向上させるとともに製品の歩留まりを向上させることもできる。
実施例３
本実施例は薄膜トランジスタを提供する。該薄膜トランジスタのチャネルは、シングルスリットグレースケールマスクによって製造され、該薄膜トランジスタのチャネルの幅は２μｍ〜６μｍである。
本実施例に係る薄膜トランジスタのチャネルは、曲折部Ｂと、曲折部Ｂの両側に位置する延伸部Ａとを有し、曲折部Ｂのチャネル幅は延伸部Ａのチャネル幅よりも広い。
例えば、本実施例に係る薄膜トランジスタのチャネルはＵ字形状に形成される。
本実施例に係る薄膜トランジスタは、ソース電極部分及びドレイン電極部分をさらに備え、チャネルは、ソース電極部分とドレイン電極部分との間に位置する。チャネルの曲折部Ｂでは、ソース電極部分は、ドレイン電極方向とは逆方向へ凹むように形成されるため、曲折部Ｂのチャネル幅は大きくなることができる。凹み部分の形状は、矩形、半円形、半楕円形等であってもよいが、それらに限らない。凹み部分が矩形であるチャネルを、図２に示すマスクによって製造でき、凹み部分が半円形であるチャネルを、図３に示すマスクによって製造できる。
曲折部Ｂのチャネル幅は３μｍ〜６μｍであることが好ましい。
延伸部Ａのチャネル幅は、２μｍ〜２．５μｍであることが好ましい。該部分のチャネル幅を製品の性能の要求によって選択することができる。
本実施例に係る薄膜トランジスタでは、チャネルを最短にするとともに、チャネル不良を防止することができる。よって、ＴＦＴの性能を向上させるとともに製品の歩留まりを向上させることもできる。
実施例４
本実施例は、薄膜トランジスタを提供する。該薄膜トランジスタのチャネルは、シングルスリットグレースケールマスクによって製造され、該薄膜トランジスタのチャネルの幅は２μｍ〜６μｍである。
本実施例に係る薄膜トランジスタのチャネルは、曲折部Ｂと、曲折部Ｂの両側に位置する延伸部Ａとを有し、曲折部Ｂのチャネル幅は延伸部Ａのチャネル幅よりも広い。
例えば、本実施例に係る薄膜トランジスタのチャネルはＵ字形状に形成される。
本実施例に係る薄膜トランジスタは、ソース電極部分及びドレイン電極部分をさらに備え、チャネルは、ソース電極部分とドレイン電極部分との間に位置する。チャネルの曲折部Ｂでは、ドレイン電極部分は、ソース電極方向とは逆方向へ凹むように形成されるため、曲折部Ｂのチャネル幅は広くなることができる。凹み部分の形状は、矩形、半円形、半楕円形等であってもよいが、それらに限らない。凹み部分が半楕円形であるチャネルを、図４に示すマスクによって製造できる。
曲折部Ｂのチャネル幅は３μｍ〜６μｍであることが好ましい。
延伸部Ａのチャネル幅は、２μｍ〜２．５μｍであることが好ましい。該部分のチャネル幅を製品の性能の要求によって選択することができる。
本実施例に係る薄膜トランジスタでは、チャネルを最短にするとともに、チャネル不良を防止することもできる。よって、ＴＦＴの性能を向上させるとともに製品の歩留まりを向上させることもできる。
実施例５
本実施例は、実施例１のマスクによって実施例３の薄膜トランジスタを製造する製造方法を提供する。該方法は、基板上に導電性のゲート金属層を形成し、１回目のパターニング工程によって基板上にゲート電極を形成し、そして、ゲート電極の上方にゲート絶縁層を形成し、その後、ゲート絶縁層上に半導体層及びソース・ドレイン電極金属層を形成するステップＳ１と、前記実施例１に係るシングルスリットグレースケールマスクによって、２回目のパターニング工程を行い、活性層、ソース電極、ドレイン電極及びチャネルを形成するように、前記ソース・ドレイン電極金属層及び前記半導体層をパターン化するステップＳ２と、を備える。
ソース・ドレイン電極金属層上に１層のフォトレジストを塗布し、実施例１に係るシングルスリットグレースケールマスクによって露光し、ソース電極及びドレイン電極に対応するフォトレジスト完全保留領域、薄膜トランジスタのチャネル領域に対応するフォトレジスト一部保留領域、及び他の領域に対応するフォトレジスト完全除去領域を形成する。フォトレジスト完全除去領域におけるソース・ドレイン電極金属層及び半導体層をエッチングし、活性層を形成する。アッシング工程によって、薄膜トランジスタのチャネル領域のフォトレジストを除去する。ソース電極、ドレイン電極、及び薄膜トランジスタのチャネルを形成するように、薄膜トランジスタのチャネル領域のソース・ドレイン電極金属層をエッチングする。残りのフォトレジストを除去し、薄膜トランジスタを得る。
該ステップでは、露光、現像及びエッチング工程のマージン（ｍａｒｇｉｎ）により、前記マスクのスリットのサイズが、最終的に形成される薄膜トランジスタのチャネルのサイズと完全に一致しない可能性がある。これは、合理的な工程誤差に属する。例えば、前記マスクのスリットの幅は１μｍ〜５μｍであり、前記薄膜トランジスタのチャネルの幅は２μｍ〜６μｍである。
本実施例では、各層状構造を、スピンコーティング、堆積、スパッタリング等の工程で形成することができ、且つ通常のフォトエッチング、プリント等によってパターニング工程を行える。
実施例６
本実施例は、実施例２に係るマスクによって、実施例４に係る薄膜トランジスタを製造する製造方法を提供する。該方法は、基板上に導電性のゲート金属層を形成し、１回目のパターニング工程によって基板上にゲート電極を形成し、そして、ゲート電極の上方にゲート絶縁層を形成し、その後、ゲート絶縁層上に半導体層及びソース・ドレイン電極金属層を形成するステップＳ１と、前記実施例２に係るシングルスリットグレースケールマスクによって、２回目のパターニング工程を行い、活性層、ソース電極、ドレイン電極及びチャネルを形成するように、前記ソース・ドレイン電極金属層及び前記半導体層をパターン化するステップＳ２と、を備える。
ソース・ドレイン電極金属層上に１層のフォトレジストを塗布し、実施例２に係るシングルスリットグレースケールマスクによって露光し、ソース電極及びドレイン電極に対応するフォトレジスト完全保留領域、薄膜トランジスタのチャネルに対応するフォトレジスト一部保留領域、及び他の領域に対応するフォトレジスト完全除去領域を形成する。フォトレジスト完全除去領域におけるソース・ドレイン電極金属層及び半導体層をエッチングし、活性層を形成する。アッシング工程によって、薄膜トランジスタのチャネル領域のフォトレジストを除去する。ソース電極、ドレイン電極、及び薄膜トランジスタのチャネルを形成するように、薄膜トランジスタのチャネル領域のソース・ドレイン電極金属層をエッチングする。残りのフォトレジストを除去し、薄膜トランジスタを得る。
該ステップでは、露光、現像及びエッチング工程のマージン（ｍａｒｇｉｎ）により、前記マスクのスリットのサイズが、最終的に形成される薄膜トランジスタのチャネルサイズと完全に一致しない可能性がある。これは、合理的な工程誤差に属する。例えば、前記マスクのスリットの幅は１μｍ〜５μｍであり、前記薄膜トランジスタのチャネルの幅は２μｍ〜６μｍである。
本実施例では、各層状構造を、スピンコーティング、堆積、スパッタリング等の工程で形成することができ、且つ通常のフォトエッチング、プリント等によってパターニング工程を行える。
本発明はアレイ基板をさらに提供する。該アレイ基板は、前記実施例におけるいずれかの薄膜トランジスタを備える。
また、本発明は表示装置をさらに提供する。該表示装置は、上述の実施例におけるいずれかの薄膜トランジスタを備える。前記表示装置は、液晶パネル、電子ペーパー、ＯＬＥＤパネル、液晶テレビ、液晶ディスプレイ、デジタルフォトフレーム、携帯電話、タブレットＰＣ等の表示機能を有するいずれかの製品または部材であってもよい。
以上は本発明の例示的な実施例のみであり、本発明の保護範囲を制限するものではない。本発明の保護範囲は請求項により確定される。
１ ソース電極に対応する領域
２ ドレイン電極に対応する領域
Ａ 延伸部
Ｂ 曲折部

Claims (17)

  1. 薄膜トランジスタであって、前記薄膜トランジスタのチャネルは、シングルスリットグレースケールマスクによって製造され、前記薄膜トランジスタのチャネルは、曲折部と、前記曲折部の両側に位置する延伸部とを有し、且つ前記曲折部のチャネル幅は、前記延伸部のチャネル幅よりも広いことを特徴とする薄膜トランジスタ。
  2. 前記薄膜トランジスタは、ソース電極及びドレイン電極をさらに備え、前記チャネルは、前記ソース電極と前記ドレイン電極との間に位置し、且つ前記曲折部では、前記ソース電極は、ドレイン電極方向とは逆方向へ凹むように形成されることを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記薄膜トランジスタは、ソース電極及びドレイン電極をさらに備え、前記チャネルは、前記ソース電極と前記ドレイン電極との間に位置し、且つ前記曲折部では、前記ドレイン電極は、ソース電極方向とは逆方向へ凹むように形成されることを特徴とする請求項１に記載の薄膜トランジスタ。
  4. 前記凹み部分の部分は、矩形、半円形または半楕円形であることを特徴とする請求項２または３に記載の薄膜トランジスタ。
  5. 前記チャネル幅は、２μｍ〜６μｍであることを特徴とする請求項１から４の何れか一項に記載の薄膜トランジスタ。
  6. 前記曲折部のチャネル幅は、３μｍ〜６μｍであることを特徴とする請求項１から５の何れか一項に記載の薄膜トランジスタ。
  7. 前記延伸部のチャネル幅は、２μｍ〜３．５μｍであることを特徴とする請求項１から６の何れか一項に記載の薄膜トランジスタ。
  8. 薄膜トランジスタを製造するためのマスクであって、前記マスクは、前記薄膜トランジスタのチャネルに対応するシングルスリットを備え、前記シングルスリットは、曲折部と、前記曲折部の両側に位置する延伸部とを備え、且つ前記曲折部のスリット幅は延伸部のスリット幅よりも広いことを特徴とする薄膜トランジスタを製造するためのマスク。
  9. 前記マスクは、前記薄膜トランジスタのソース電極に対応する第１の領域と、前記薄膜トランジスタのドレイン電極に対応する第２の領域とをさらに備え、前記薄膜トランジスタのチャネルに対応する前記スリットは、前記第１の領域と前記第２の領域との間に位置し、且つ前記曲折部では、前記第１の領域は、前記第２の領域の方向とは逆方向へ凹むように形成されることを特徴とする請求項８に記載の薄膜トランジスタを製造するためのマスク。
  10. 前記マスクは、前記薄膜トランジスタのソース電極に対応する第１の領域と、前記薄膜トランジスタのドレイン電極に対応する第２の領域とをさらに備え、前記薄膜トランジスタのチャネルに対応する前記スリットは、前記第１の領域と前記第２の領域との間に位置し、且つ前記曲折部では、前記第２の領域は、前記第１の領域の方向とは逆方向へ凹むように形成されることを特徴とする請求項８に記載の薄膜トランジスタを製造するためのマスク。
  11. 前記凹み部分は、矩形、半円形又は半楕円形であることを特徴とする請求項９または１０に記載の薄膜トランジスタを製造するためのマスク。
  12. 前記第１の領域及び前記第２の領域は、光を透過しない領域であることを特徴とする請求項９から１１の何れか一項に記載の薄膜トランジスタを製造するためのマスク。
  13. 前記スリットの幅は１μｍ〜５μｍであることを特徴とする請求項８から１２の何れか一項に記載の薄膜トランジスタを製造するためのマスク。
  14. 前記曲折部のスリット幅は、２．５μｍ〜５μｍであることを特徴とする請求項８から１３の何れか一項に記載の薄膜トランジスタを製造するためのマスク。
  15. 前記延伸部のスリット幅は、１μｍ〜４μｍであることを特徴とする請求項８から１４の何れか一項に記載の薄膜トランジスタを製造するためのマスク。
  16. 請求項１から７の何れか一項に記載の薄膜トランジスタを備えることを特徴とするアレイ基板。
  17. 請求項１から７の何れか一項に記載の薄膜トランジスタを備えることを特徴とする表示装置。
JP2015503729A 2012-04-06 2012-12-06 Ｔｆｔ、該ｔｆｔを製造するマスク、アレイ基板及び表示装置 Pending JP2015514321A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201210100442.4A CN102655175B (zh) 2012-04-06 2012-04-06 Tft、阵列基板及显示装置、制备该tft的掩模板
CN201210100442.4 2012-04-06
PCT/CN2012/086066 WO2013149477A1 (zh) 2012-04-06 2012-12-06 薄膜晶体管、制备该薄膜晶体管的掩模板、阵列基板及显示装置

Publications (1)

Publication Number Publication Date
JP2015514321A true JP2015514321A (ja) 2015-05-18

Family

ID=46730769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015503729A Pending JP2015514321A (ja) 2012-04-06 2012-12-06 Ｔｆｔ、該ｔｆｔを製造するマスク、アレイ基板及び表示装置

Country Status (6)

Country Link
US (1) US8952384B2 (ja)
EP (1) EP2677543B1 (ja)
JP (1) JP2015514321A (ja)
KR (1) KR101530460B1 (ja)
CN (1) CN102655175B (ja)
WO (1) WO2013149477A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017524259A (ja) * 2014-10-20 2017-08-24 深▲セン▼市華星光電技術有限公司 薄膜トランジスタ

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655175B (zh) 2012-04-06 2014-07-02 京东方科技集团股份有限公司 Tft、阵列基板及显示装置、制备该tft的掩模板
CN104793461A (zh) * 2015-04-20 2015-07-22 深圳市华星光电技术有限公司 制作薄膜晶体管的掩模板及用该掩模板制作的薄膜晶体管
CN104867945B (zh) * 2015-05-13 2018-02-13 京东方科技集团股份有限公司 阵列基板、阵列基板制造方法和显示装置
CN105137710A (zh) * 2015-07-15 2015-12-09 深圳市华星光电技术有限公司 掩膜版及薄膜晶体管的制造方法
CN106950771B (zh) * 2017-03-31 2019-12-24 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
US10446632B2 (en) 2017-12-28 2019-10-15 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light-emitting diode display panel
CN108183125B (zh) * 2017-12-28 2020-12-29 武汉华星光电半导体显示技术有限公司 有机发光二极管显示面板
CN109541829B (zh) * 2018-12-19 2021-08-24 惠科股份有限公司 掩膜版、液晶面板和液晶显示装置
CN110379849A (zh) * 2019-07-22 2019-10-25 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及显示面板
TWI727752B (zh) * 2020-04-21 2021-05-11 友達光電股份有限公司 主動元件
CN112925136B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925137B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925138A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000066240A (ja) * 1998-08-17 2000-03-03 Sakae Tanaka 液晶表示装置とその製造方法
JP2000164886A (ja) * 1998-11-19 2000-06-16 Samsung Electronics Co Ltd 薄膜トランジスタ―基板及びその製造方法
WO2006117909A1 (ja) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha パターン薄膜、半導体素子及び回路基板の製造方法、並びに、レジスト材料、半導体素子及び回路基板
KR20080048738A (ko) * 2006-11-29 2008-06-03 엘지디스플레이 주식회사 액정표시장치용 마스크 및 이를 이용한 액정표시장치의제조 방법
JP2009069805A (ja) * 2007-09-10 2009-04-02 Beijing Boe Optoelectronics Technology Co Ltd 補償型グレイスケールマスク
JP2009071290A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20100320464A1 (en) * 2009-06-19 2010-12-23 Chia-Ming Chang Thin film transistor, photo mask for defining thin film transistor, and method of making thin film transistor
US20110156046A1 (en) * 2009-12-24 2011-06-30 Samsung Electronics Co., Ltd. Photomask and thin-film transistor fabricated using the photomask

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003261237A1 (en) 2002-07-24 2004-02-09 Ptc Therapeutics, Inc. Use of nucleoside compounds for nonsense suppression and the treatment of genetic diseases
KR100640210B1 (ko) * 2002-12-31 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP4593094B2 (ja) * 2003-08-21 2010-12-08 日本電気株式会社 液晶表示装置及びその製造方法
CN1949080B (zh) * 2005-10-13 2010-05-12 群康科技(深圳)有限公司 薄膜晶体管的制造装置和制造方法
KR100871799B1 (ko) * 2005-11-10 2008-12-02 동부일렉트로닉스 주식회사 반도체 소자의 마스크
KR20070059559A (ko) * 2005-12-07 2007-06-12 삼성전자주식회사 표시 장치 및 그 제조 방법
TWI293802B (en) * 2006-03-28 2008-02-21 Au Optronics Corp Liquid crystal display device
KR20080028640A (ko) * 2006-09-27 2008-04-01 삼성전자주식회사 박막 트랜지스터 제조용 마스크, 이에 의해 제조된 박막트랜지스터 기판 및 이를 이용한 박막 트랜지스터 기판의제조방법
KR101271527B1 (ko) 2006-11-28 2013-06-05 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치 및 그 제조방법
KR101301155B1 (ko) 2006-12-12 2013-09-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
JP2009071289A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN101382728B (zh) * 2007-09-07 2010-07-28 北京京东方光电科技有限公司 灰阶掩膜版结构
CN101598894B (zh) * 2009-07-07 2011-07-27 友达光电股份有限公司 光掩膜、薄膜晶体管元件及制作薄膜晶体管元件的方法
KR101325170B1 (ko) * 2010-07-09 2013-11-07 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그 제조방법
CN102655175B (zh) 2012-04-06 2014-07-02 京东方科技集团股份有限公司 Tft、阵列基板及显示装置、制备该tft的掩模板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000066240A (ja) * 1998-08-17 2000-03-03 Sakae Tanaka 液晶表示装置とその製造方法
JP2000164886A (ja) * 1998-11-19 2000-06-16 Samsung Electronics Co Ltd 薄膜トランジスタ―基板及びその製造方法
WO2006117909A1 (ja) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha パターン薄膜、半導体素子及び回路基板の製造方法、並びに、レジスト材料、半導体素子及び回路基板
KR20080048738A (ko) * 2006-11-29 2008-06-03 엘지디스플레이 주식회사 액정표시장치용 마스크 및 이를 이용한 액정표시장치의제조 방법
JP2009071290A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009069805A (ja) * 2007-09-10 2009-04-02 Beijing Boe Optoelectronics Technology Co Ltd 補償型グレイスケールマスク
US20100320464A1 (en) * 2009-06-19 2010-12-23 Chia-Ming Chang Thin film transistor, photo mask for defining thin film transistor, and method of making thin film transistor
US20110156046A1 (en) * 2009-12-24 2011-06-30 Samsung Electronics Co., Ltd. Photomask and thin-film transistor fabricated using the photomask

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017524259A (ja) * 2014-10-20 2017-08-24 深▲セン▼市華星光電技術有限公司 薄膜トランジスタ

Also Published As

Publication number Publication date
KR101530460B1 (ko) 2015-06-19
CN102655175A (zh) 2012-09-05
KR20140004078A (ko) 2014-01-10
WO2013149477A1 (zh) 2013-10-10
US8952384B2 (en) 2015-02-10
EP2677543B1 (en) 2019-10-09
EP2677543A1 (en) 2013-12-25
EP2677543A4 (en) 2015-08-26
US20140054702A1 (en) 2014-02-27
CN102655175B (zh) 2014-07-02

Similar Documents

Publication Publication Date Title
JP2015514321A (ja) Ｔｆｔ、該ｔｆｔを製造するマスク、アレイ基板及び表示装置
US9437619B2 (en) Array substrate, manufacturing method thereof and display device
US9502436B2 (en) Thin film transistor, array substrate and method for fabricating the same, and display device
JP5951773B2 (ja) 有機薄膜トランジスタのアレイ基板及び、その製造方法、並びに表示装置
CN106206456B (zh) 一种阵列基板的制作方法、阵列基板及显示装置
US11087985B2 (en) Manufacturing method of TFT array substrate
US20150155305A1 (en) Tn-type array substrate and fabrication method thereof, and display device
JP2019537282A (ja) アレイ基板とその製造方法及び表示装置
US9484364B2 (en) Array substrate and method for manufacturing the same, display device
JP2010211206A5 (ja)
US9053988B2 (en) TFT array substrate, manufacturing method of the same and display device
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
CN103681514B (zh) 阵列基板及其制作方法、显示装置
WO2020082623A1 (zh) 薄膜晶体管及其制造方法
WO2015021712A1 (zh) 阵列基板及其制造方法和显示装置
CN110794630A (zh) 一种阵列基板及其制造方法
US20160322388A1 (en) Array substrate, its manufacturing method and display device
US9741861B2 (en) Display device and method for manufacturing the same
CN107425011B (zh) 阵列基板及其制作方法、显示装置
WO2016041349A1 (zh) 阵列基板及其制备方法、显示装置
WO2013155843A1 (zh) 阵列基板及其制造方法和液晶显示面板
US8421096B2 (en) Pixel structure and display panel
US20160260843A1 (en) Array substrate and manufacturing method thereof, display device and thin film transistor
US20160062199A1 (en) Display device, array substrate, pixel structure, and manufacturing method thereof
CN104952887A (zh) 一种阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170508