CN107425011B - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN107425011B
CN107425011B CN201710312687.6A CN201710312687A CN107425011B CN 107425011 B CN107425011 B CN 107425011B CN 201710312687 A CN201710312687 A CN 201710312687A CN 107425011 B CN107425011 B CN 107425011B
Authority
CN
China
Prior art keywords
substrate
layer
active layer
active
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710312687.6A
Other languages
English (en)
Other versions
CN107425011A (zh
Inventor
张斌
詹裕程
周婷婷
孙雪菲
舒适
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710312687.6A priority Critical patent/CN107425011B/zh
Publication of CN107425011A publication Critical patent/CN107425011A/zh
Application granted granted Critical
Publication of CN107425011B publication Critical patent/CN107425011B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板的制作方法，包括：提供衬底；在所述衬底上形成包括有源层的图形；在所述衬底上形成包括栅极的图形，所述栅极位于所述有源层背离所述衬底的一侧，并与所述有源层绝缘间隔，所述有源层的一部分与所述栅极相交叠；在所述衬底的背离所述有源层的一侧形成包括光阻挡层的图形，所述有源层与所述栅极相交叠区域在所述衬底上的正投影落入所述光阻挡层在所述衬底上的正投影。相应地，本发明还提供一种阵列基板和一种显示装置。本发明能够减小光阻挡层与上方导电膜层之间形成的寄生电容，并且防止准分子激光退火工艺中产生结晶不良，还可以简化阵列基板的制作工艺。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制作方法、显示装置。
背景技术
目前，低温多晶硅技术(Low Temperature Poly-Silicon，LTPS)技术成为中小尺寸显示行业的主流。在低温多晶硅技术中由于多晶硅对背光较为敏感，因而会采用在有源层下方设置遮光层来解决这一问题。现有技术中常利用金属作为低温多晶硅或其他顶栅结构形成遮光层，具体结构为：衬底上设置金属材料的遮光层，遮光层上设置有覆盖整个衬底的缓冲层，缓冲层上设置有源层，有源层中至少待形成沟道的区域与遮光层对应，这种结构会导致以下问题：遮光层会与其上方的导电结构(如，有源层或栅极)产生寄生电容，从而影响薄膜晶体管的质量；并且，对于低温多晶硅结构，在其有源层的制作过程中，需要进行准分子激光退火工艺(Excimer Laser Annealing，ELA)，以使得非晶硅形成多晶硅，而由于遮光层的设置，使得缓冲层的表面具有较大的段差，从而导致激光退火工艺的精度降低，进而造成结晶不良，影响薄膜晶体管的质量。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种阵列基板及其制作方法、显示装置，以减少上述寄生电容，并且防止准分子激光退火工艺中产生结晶不良。
为了解决上述技术问题之一，本发明提供一种阵列基板的制作方法，包括：
提供衬底；
在所述衬底上形成包括有源层的图形；
在所述衬底上形成包括栅极的图形，所述栅极位于所述有源层背离所述衬底的一侧，并与所述有源层绝缘间隔，所述有源层的一部分与所述栅极相交叠；
在所述衬底的背离所述有源层的一侧形成包括光阻挡层的图形，所述有源层与所述栅极相交叠区域在所述衬底上的正投影落入所述光阻挡层在所述衬底上的正投影。
优选地，在所述衬底的背离所述有源层的一侧形成包括光阻挡层的图形的步骤包括：
在所述衬底背离所述有源层的一侧依次形成半透光材料层和光刻胶层；
以所述栅极为掩膜对所述光刻胶层进行曝光并显影，以使对应于栅极的光刻胶保留，其余区域的光刻胶被去除；
以剩余的光刻胶为掩膜，对所述半透光材料层进行刻蚀，以保留对应于栅极的半透光材料，去除其他区域的半透光材料，形成所述光阻挡层。
优选地，形成包括有源层的图形的步骤和形成包括光阻挡层的图形的步骤同步进行，该同步进行的步骤包括：
在衬底的两侧分别形成透明的有源材料层和半透光材料层，并在所述有源材料层上和所述半透光材料层上均形成光刻胶层；
利用同一张掩膜板自所述衬底的任意一侧对衬底两侧的光刻胶层进行曝光，并对曝光后的光刻胶层显影，以保留对应于有源区的光刻胶，其余区域的光刻胶被去除；
以剩余的光刻胶为掩膜，对所述有源材料层和所述半透光材料层进行刻蚀，以形成对应于所述有源区的有源层和光阻挡层。
优选地，所述半透光材料层包括非晶硅材料层。
优选地，所述有源层的材料包括多晶硅。
优选地，在形成包括有源层的图形之前还包括：在衬底的表面形成透明的缓冲层，所述有源层形成在所述缓冲层背离所述衬底的表面。
相应地，本发明还提供一种阵列基板，包括衬底和设置在衬底上的薄膜晶体管，所述薄膜晶体管包括栅极和有源层，所述栅极设置在所述有源层的背离所述衬底的一侧，并与所述有源层绝缘间隔，所述有源层的一部分与所述栅极相交叠：所述衬底的背离所述有源层的一侧还设置有光阻挡层，所述有源层与所述栅极相交叠区域在所述衬底上的正投影落入所述光阻挡层在所述衬底上的正投影。
优选地，所述光阻挡层为半透光的膜层，
所述光阻挡层在所述衬底上的正投影与所述栅极在所述衬底上的正投影形状相同；或者，所述光阻挡层在所述衬底上的正投影与所述有源层在所述衬底上的正投影形状相同。
优选地，所述半透光的膜层包括非晶硅层。
相应地，本发明还提供一种显示装置，包括本发明提供的上述阵列基板。
在本发明中，光阻挡层设置在衬底的另一侧，与有源层通过衬底间隔开，衬底的厚度通常较大，从而可以大大减少寄生电容。并且，由于光阻挡层和有源层分别设置在衬底的两侧，因此，在制作多晶硅有源层时，非晶硅层可以形成在平坦的表面上，不会使非晶硅层表面形成凸起或段差，从而减少在对非晶硅层进行准分子激光退火工艺时出现的结晶不良，改善有源层质量，进行提高阵列基板的质量。在制作阵列基板时，光阻挡层可以以栅极为掩膜来制作，或者使有源层和光阻挡层同步制作，从而节省一次构图工艺，降低成本，简化工艺步骤。
本发明提供的显示装置由于采用上述阵列基板，从而提高显示装置的质量，改善显示效果，降低制作成本，提高生产效率。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是本发明提供的第一种阵列基板的制作方法流程图；
图2a至图2h是在第一种制作方法过程中部分步骤的形成结果示意图；
图3是本发明提供的第二种阵列基板的制作方法流程图；
图4a至图4f是在第二种制作方法过程中部分步骤的形成结果示意图；
图5是本发明提供的第一种阵列基板的结构示意图；
图6是本发明提供的第二种阵列基板的结构示意图。
其中，附图标记为：
1、衬底；2、缓冲层；3、有源层；3a、有源材料层；4、栅极绝缘层；5、栅极；6、光阻挡层；6a、半透光材料层；7、层间绝缘层；8、源极；9、漏极；10、平坦化层；11、公共电极；12、钝化层；13、像素电极；14、连接线；15、公共电极线；16、掩膜板；PR、光刻胶层。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的一方面，提供一种阵列基板的制作方法，包括：
提供衬底。
在所述衬底上形成包括有源层的图形。
在所述衬底上形成包括栅极的图形，所述栅极位于所述有源层背离所述衬底的一侧，并与所述有源层绝缘间隔。所述有源层的一部分与所述栅极相交叠，当栅极接收到有效电平信号时，有源层的与所述栅极相交叠的部分形成导电沟道。
在所述衬底的背离所述有源层的一侧形成包括光阻挡层的图形，所述有源层与所述栅极相交叠区域在所述衬底上的正投影落入所述光阻挡层在所述衬底上的正投影。
当有源层中有电流通过或在光阻挡层上方形成栅极或其他导电膜层时，光阻挡层与这些导电膜层形成寄生电容，而现有技术中光阻挡层和薄膜晶体管设置在衬底的同一侧，光阻挡层与有源层之间的绝缘膜层的厚度较小，导致寄生电容较大。而本发明中，光阻挡层设置在衬底的另一侧，与有源层通过衬底间隔开，衬底的厚度通常较大，从而可以大大减少寄生电容。并且，由于光阻挡层和有源层分别设置在衬底的两侧，因此，在制作多晶硅有源层时，非晶硅层可以形成在平坦的表面上，不会使非晶硅层表面形成凸起或段差，从而减少在对非晶硅层进行准分子激光退火工艺时出现的结晶不良，改善有源层质量，进而提高阵列基板的质量。
所述制作方法尤其适用于包括低温多晶硅薄膜晶体管的阵列基板。图1是本发明提供的第一种制作方法的部分步骤流程图；图2a至图2h是在第一种制作方法过程中部分步骤的形成结果示意图。本发明的第一种制作方法包括上述在所述衬底上形成包括有源层的图形的步骤、在所述衬底上形成包括栅极的图形的步骤、在所述衬底的背离所述有源层的一侧形成包括光阻挡层的图形的步骤，下面结合图1至图2h对本发明提供的第一种制作方法介绍。具体包括以下步骤：
S11、提供衬底1，该衬底1为透明衬底。
S12、在衬底1上形成透明的缓冲层2，如图2a所示。该缓冲层2可以采用等离子体增强化学气相沉积法形成，缓冲层2用于防止衬底1内的杂质在后续工艺中向上扩散而影响后续形成的低温多晶硅膜层的质量，缓冲层2具体可以为氮化硅(SiNx)层和二氧化硅(SiO2)层的双层结构，当然，也可以为单层二氧化硅层。
S13、在衬底1上(具体为在缓冲层2背离衬底1的表面)形成包括有源层3的图形，如图2b所示。具体包括：形成非晶硅层；然后对该非晶硅层进行准分子激光退火工艺，使其转换为多晶硅层；之后对该多晶硅层进行构图工艺，形成包括有源层3的图形。
由于缓冲层2可以直接形成在衬底1的表面，因此，在缓冲层2上形成非晶硅层时，非晶硅层处于平坦的表面，不会出现段差，因此不会出现现有技术中因段差而导致的准分子激光退火工艺精度降低、结晶不良的情况，从而提高了多晶硅有源层3的质量。
S14、形成栅极绝缘层4，如图2c所示。
S15、在栅极绝缘层4上形成包括栅极5的图形，栅极5和有源层3的一部分相交叠，如图2d所示。该步骤S15具体包括：在栅极绝缘层4上形成整层的栅金属层，之后对栅金属层进行光刻构图工艺，形成包括栅极5的图形，栅极5位于有源层3上方。
S16、在衬底1的背离有源层3的一侧形成包括光阻挡层6的图形，并使得有源层3与栅极5相交叠区域在衬底1上的正投影落入光阻挡层6在衬底1上的正投影。该步骤S16具体包括：
S16a、在衬底1背离有源层3的一侧依次形成半透光材料层6a和光刻胶层PR，如图2e所示。
S16b、以栅极5为掩膜对光刻胶层PR进行曝光(如图2f所示)并显影，以使对应于栅极5的光刻胶保留，其余区域的光刻胶被去除，显影后的结构如图2g所示。
S16c、以剩余的光刻胶为掩膜，对半透光材料层6a进行刻蚀，以保留对应于栅极5的半透光材料，去除其他区域的半透光材料，形成光阻挡层6，如图2h所示。
其中，半透光材料层6a包括非晶硅层。需要说明的是，在曝光过程中，光照强度很高，足以使得光线穿过半透光材料层照射至光刻胶层PR并使其变性；而阵列基板在实际使用中，来自衬底1下方的环境光或背光源的光照强度较弱，半透光的光阻挡层6足以防止这些光照对有源层3的与栅极5相交叠部分(即上述导电沟道)的沟道特性造成影响。并且，由于曝光时光线需要穿过衬底1，使得曝光量有所下降，因此，形成的光阻挡层6的线宽将略大于栅极的线宽，保证有源层3的沟道特性不会受到光照影响。另外，由于非晶硅良好的耐热性，因此，利用非晶硅材料制作光阻挡层6能够防止在后续的其他高温工艺中受到破坏。进一步优选地，该半透光材料层6a的厚度在之间，即，光阻挡层6的厚度在之间。从而保证阵列基板在使用过程，有源层3的沟道性能不会受到背光源或环境光线的影响，同时在制作过程中，曝光设备在较低的功耗下就可以产生穿过半透光材料层6a的光线对光刻胶层进行曝光。
其中，本发明中的薄膜晶体管可以为双栅结构，即与有源层3对应的栅极5数量为两个，有源层3包括源极接触区、漏极接触区和两个与栅极5相交叠的区域，该两个与栅极5相交叠的区域均位于源极接触区和漏极接触区之间。形成栅极5的同时还形成栅线和公共电极线15(如图5和图6中所示)，公共电极线15与周边区域的公共电压驱动电路相连。步骤S16之后还包括：
形成层间间隔层7(参见图5和图6中所示)，并在层间间隔层7上对应于源极接触区、漏极接触区和连接线14的过孔；之后，在层间间隔层7上形成包括源极8、漏极9和连接线14的图形，源极8通过对应于源极接触区的过孔与源极接触区相连，漏极9通过对应于漏极接触区的过孔与漏极接触区相连，连接线14通过对应于公共电极线15的过孔与公共电极线15相连；之后形成平坦化层10，并在该平坦化层10上对应于连接线14的位置形成过孔；之后在平坦化层10上形成公共电极11，并使得公共电极11通过平坦化层10上对应于连接线14处的过孔与连接线14相连；之后再形成钝化层12，并在对应于漏极9的位置形成同时贯穿钝化层12和平坦化层10的过孔；之后形成像素电极13，并使该像素电极13通过同时贯穿钝化层12和平坦化层10的过孔与漏极9相连。各膜层结构的位置关系参见图5和图6所示。
通过上述描述可以看出，作在本发明的第一种制作方法中，制作光阻挡层6时是以栅极5为掩膜的，因此，单独使用一张掩膜板，与现有技术中分别用两张掩膜板来制作栅极和遮光层的方式相比，本发明的制作方法节省了掩膜板的使用，降低了成本，简化的工艺步骤。
图3是本发明提供的第二种制作方法的部分步骤流程图；图4a至图4f是在第二种制作方法过程中部分步骤的形成结果示意图。在本发明的第二种制作方法中，同样包括上述在衬底上形成包括有源层的图形的步骤、在所述衬底上形成包括栅极的图形的步骤、在所述衬底的背离所述有源层的一侧形成包括光阻挡层的图形的步骤；和第一种制作方法不同之处在于，第二种制作方法中，形成包括有源层的图形的步骤和形成包括光阻挡层的图形的步骤同步是进行的，下面结合图3至图4f对本发明提供的第二种制作方法进行介绍。具体包括以下步骤：
S21、提供衬底1，该衬底1为透明衬底。
S22、在衬底1上形成透明的缓冲层2。该步骤与第一种制作方法中的S12相同，具体不再赘述。
S23、在衬底1的两侧分别形成透明的有源材料层3a和半透光材料层6a，如图4a所示，半透光材料层6a的材料和厚度均可以和第一种制作方法中相同；并在有源材料层3a上和半透光材料层6a上均形成光刻胶层PR，如图4b所示，光刻胶层PR可以采用涂覆或转印的方式形成。
其中，有源材料层3a具体为对非晶硅层进行准分子激光退火工艺后形成的多晶硅层，和第一种制作方式中相同的，所述非晶硅层可以直接形成在平坦的缓冲层表面，不会出现段差，防止出现结晶不良。
S24、利用同一张掩膜板16自衬底1的任意一侧对衬底1两侧的光刻胶层PR进行曝光，如图4c所示。并对曝光后的光刻胶层PR进行显影，以保留对应于有源区(即后续形成的有源层所对应的区域)的光刻胶，其余区域的光刻胶被去除，如图4d所示。以光刻胶层PR为负性光刻胶为例，在进行曝光时，掩膜板16的透光区与有源区对应、不透光区与有源区以外的区域对应，从而使得光刻胶层PR曝光后，被光照到的(即有源区)光刻胶变性；然后利用显影液除去未变性的光刻胶。
S25、以剩余的光刻胶为掩膜，对有源材料层3a和半透光材料层6a进行刻蚀，保留有源区的有源材料和半透光材料，将其他区域的有源材料和半透光材料刻蚀掉，以形成对应于所述有源区的有源层3和光阻挡层6，如图4e所示。之后，将剩余的光刻胶剥离即可。
经过步骤S23～S25后相当于同步进行了形成包括有源层3的图形的步骤和形成包括光阻挡层6的图形的步骤。和第一种制作过程中相类似地，当从有源材料层3a的一侧进行曝光时光线穿过衬底1，从而使得曝光量下降，形成光阻挡层6的宽度略大于有源层3的宽度。
S26、形成栅极绝缘层4。
S27、在栅极绝缘层4上形成包括栅极5的图形，如图4f所示。该步骤的具体过程与第一种制作方法中的步骤S15相同。这里不再赘述。
之后，还可以进行源极8、漏极9、公共电极11和像素电极13等结构的制作，具体过程与第一种制作方法中相同，这里不再赘述。
在本发明的第二种制作方法中，有源层3和光阻挡层6是采用同一次光刻构图工艺制作的，共用了一张掩膜板，与现有技术相比，本发明的第二种制作方法同样降低了成本，简化了工艺步骤。
作为本发明的另一方面，提供一种上述制作方法制得的阵列基板，如图5和图6所示，该阵列基板包括衬底和设置在衬底1上的薄膜晶体管，所述薄膜晶体管包括栅极5和有源层3，栅极5设置在有源层3的背离衬底1的一侧，并与有源层3绝缘间隔，有源层3的一部分与栅极5相交叠。衬底1的背离有源层3的一侧还设置有光阻挡层6，有源层3的位置与栅极5相交叠区域在衬底1的正投影落入光阻挡层6在衬底1上的正投影。
本发明中，有源层3与光阻挡层6通过衬底1间隔开，和衬底1上的其他绝缘膜层相比，衬底1本身的厚度通常较大，从而可以大大减少寄生电容。并且，由于光阻挡层6和有源层3分别设置在衬底1的两侧，因此，在制作多晶硅有源层3时，非晶硅层可以形成在平坦的表面上，不会使非晶硅层表面形成凸起或段差，从而减少在对非晶硅层进行准分子激光退火工艺时出现的结晶不良，改善有源层3质量，进行提高阵列基板的质量。
具体地，光阻挡层6为半透光的膜层，光阻挡层6在衬底1上的正投影与栅极5在衬底1上的正投影形状相同，这种情况下，在制作阵列基板时，可以先形成栅极5，然后以栅极5为掩膜来制作光阻挡层6(具体参见上述第一种制作方法)，从而减少一次构图工艺，简化了步骤，降低了成本。或者，光阻挡层6为半透光的膜层，光阻挡层6在衬底1上的正投影与有源层3在衬底1上的正投影形状相同，这种情况下，在制作阵列基板时，有源层3和光阻挡层6采用同一次构图工艺形成(具体参见上述第二种制作方法)，同样可以节省减少一次构图工艺，简化工艺步骤。
如图5和图6所示，所述阵列基板还包括层间绝缘层7、源极8、漏极9、公共电极11、像素电极13等结构，上文的制作方法中已经结合图对阵列基板上的各结构进行了描述，这里不再赘述。
作为本发明的再一方面，提供一种显示装置，包括本发明提供的上述阵列基板。所述显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
上述为对本发明提供的阵列基板及其制作方法的描述，可以看出，在本发明中，光阻挡层设置在衬底的另一侧，与有源层通过衬底间隔开，衬底的厚度通常较大，从而可以大大减少寄生电容。并且，由于光阻挡层和有源层分别设置在衬底的两侧，因此，在制作多晶硅有源层时，非晶硅层可以形成在平坦的表面上，不会使非晶硅层表面形成凸起或段差，从而减少在对非晶硅层进行准分子激光退火工艺时出现的结晶不良，改善有源层质量，进行提高阵列基板的质量。在制作阵列基板时，光阻挡层可以以栅极为掩膜来制作，或者使有源层和光阻挡层同步制作，从而节省一次构图工艺，降低成本，简化工艺步骤。
本发明提供的显示装置由于采用上述阵列基板，从而提高显示装置的质量，改善显示效果，降低制作成本，提高生产效率。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (7)

1.一种阵列基板的制作方法，其特征在于，包括：
提供衬底；
在所述衬底上形成包括有源层的图形；
在所述衬底上形成包括栅极的图形，所述栅极位于所述有源层背离所述衬底的一侧，并与所述有源层绝缘间隔，所述有源层的一部分与所述栅极相交叠；
在所述衬底的背离所述有源层的一侧形成包括光阻挡层的图形，所述有源层与所述栅极相交叠区域在所述衬底上的正投影落入所述光阻挡层在所述衬底上的正投影；
形成包括有源层的图形的步骤和形成包括光阻挡层的图形的步骤同步进行，该同步进行的步骤包括：
在衬底的两侧分别形成透明的有源材料层和半透光材料层，并在所述有源材料层上和所述半透光材料层上均形成光刻胶层；
利用同一张掩膜板自所述衬底的任意一侧对衬底两侧的光刻胶层进行曝光，并对曝光后的光刻胶层显影，以保留对应于有源区的光刻胶，其余区域的光刻胶被去除；
以剩余的光刻胶为掩膜，对所述有源材料层和所述半透光材料层进行刻蚀，以形成对应于所述有源区的有源层和光阻挡层。
2.根据权利要求1所述的制作方法，其特征在于，所述半透光材料层包括非晶硅材料层。
3.根据权利要求1所述的制作方法，其特征在于，所述有源层的材料包括多晶硅。
4.根据权利要求1所述的制作方法，其特征在于，在形成包括有源层的图形之前还包括：在衬底的表面形成透明的缓冲层，所述有源层形成在所述缓冲层背离所述衬底的表面。
5.一种采用权利要求1至4中任意一项制作方法制得的阵列基板，包括衬底和设置在衬底上的薄膜晶体管，所述薄膜晶体管包括栅极和有源层，所述栅极设置在所述有源层的背离所述衬底的一侧，并与所述有源层绝缘间隔，所述有源层的一部分与所述栅极相交叠：其特征在于，所述衬底的背离所述有源层的一侧还设置有光阻挡层，所述有源层与所述栅极相交叠区域在所述衬底上的正投影落入所述光阻挡层在所述衬底上的正投影；所述光阻挡层在所述衬底上的正投影与所述有源层在所述衬底上的正投影形状相同。
6.根据权利要求5所述的阵列基板，其特征在于，所述半透光的膜层包括非晶硅层。
7.一种显示装置，其特征在于，包括权利要求5至6中任意一项所述的阵列基板。
CN201710312687.6A 2017-05-05 2017-05-05 阵列基板及其制作方法、显示装置 Active CN107425011B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710312687.6A CN107425011B (zh) 2017-05-05 2017-05-05 阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710312687.6A CN107425011B (zh) 2017-05-05 2017-05-05 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN107425011A CN107425011A (zh) 2017-12-01
CN107425011B true CN107425011B (zh) 2019-12-27

Family

ID=60425816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710312687.6A Active CN107425011B (zh) 2017-05-05 2017-05-05 阵列基板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN107425011B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108461548B (zh) * 2018-03-27 2021-10-01 京东方科技集团股份有限公司 薄膜晶体管及其制作方法和应用
CN108520892B (zh) * 2018-05-09 2021-01-05 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN110854173A (zh) * 2019-11-26 2020-02-28 深圳市华星光电半导体显示技术有限公司 一种oled显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105572998A (zh) * 2016-03-04 2016-05-11 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080080772A (ko) * 2007-03-02 2008-09-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR102123497B1 (ko) * 2013-11-04 2020-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판과 디스플레이 장치 및 그들의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105572998A (zh) * 2016-03-04 2016-05-11 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置

Also Published As

Publication number Publication date
CN107425011A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
KR102049685B1 (ko) 저온 폴리실리콘 어레이 기판의 제조방법
JP6956008B2 (ja) 薄膜トランジスタ、表示基板及び表示基板を有する表示パネル、並びにそれらの製造方法
US7897449B2 (en) Pixel structure and method for manufacturing the same
US8952384B2 (en) TFT, mask for manufacturing the TFT, array substrate and display device
US9224765B2 (en) Fabricating method of array structure
US11087985B2 (en) Manufacturing method of TFT array substrate
WO2016106899A1 (zh) 阵列基板及阵列基板制造方法
US20140117371A1 (en) Array substrate, manufacturing method thereof and display device
US7674658B2 (en) Semiconductor device and manufacturing method thereof
US8357570B2 (en) Pixel structure and method for fabricating the same
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
TW201622158A (zh) 薄膜電晶體以及其製作方法
CN107425011B (zh) 阵列基板及其制作方法、显示装置
CN108538855B (zh) 一种阵列基板的制作方法
TWI383502B (zh) 畫素結構及其製造方法
CN101236904A (zh) 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法
US7125756B2 (en) Method for fabricating liquid crystal display device
US20210066504A1 (en) Thin film transistor and manufacturing method thereof and display device
TWI715344B (zh) 主動元件基板及其製造方法
US9494837B2 (en) Manufacturing method of TFT array substrate, TFT array substrate and display device
CN109037151B (zh) 一种阵列基板的制备方法
CN111446264A (zh) 阵列基板及其制造方法
US20090045402A1 (en) TFT array substrate and manufacturing method the same
KR102303957B1 (ko) 산화물 반도체 박막 트랜지스터 및 그 제조 방법
CN110718467B (zh) 一种tft阵列基板的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant