CN101236904A - 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法 - Google Patents
具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法 Download PDFInfo
- Publication number
- CN101236904A CN101236904A CNA2008100340667A CN200810034066A CN101236904A CN 101236904 A CN101236904 A CN 101236904A CN A2008100340667 A CNA2008100340667 A CN A2008100340667A CN 200810034066 A CN200810034066 A CN 200810034066A CN 101236904 A CN101236904 A CN 101236904A
- Authority
- CN
- China
- Prior art keywords
- photoresist pattern
- mask
- layer
- polysilicon
- pattern layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法，其特点是在多晶硅岛完成以后，在多晶硅上形成介电层，接着在介质层上形成栅极导电层。然后用光刻法在栅极金属层上形成光刻胶图案。接下来，利用图案化光刻胶作为掩膜过刻蚀栅极金属层，形成栅极金属图案。然后利用光刻胶图案作为掩膜进行重掺杂工艺，使未被光刻胶图案所覆盖的部分多晶硅岛形成一重掺杂区。将图案化的光刻胶剥离后，利用栅极金属层作为掩膜进行轻掺杂，以完成LDD结构。本发明的制造方法可比现有技术节约1道掩模工艺。
Description
技术领域
本发明涉及一种低温多晶硅(LTPS)薄膜晶体管液晶显示装置的制造方法，特别地涉及到一种具有轻掺杂漏极结构的低温多晶硅薄膜晶体管的制造方法。
背景技术
薄膜晶体管液晶显示器(TFT-LCD)目前已成为主要的平板显示器，而薄膜晶体管可以分为非晶硅和多晶硅薄膜晶体管。随着人们对液晶显示的品质的追求，多晶硅薄膜晶体管由于其具有高的电子迁移率，有利于实现高精细度的元件与像素排列，多晶硅已逐渐取代非晶硅成为薄膜晶体管技术的发展主流。为了进一步抑制多晶硅薄膜晶体管的泄漏电流(leakage current)、降低显示器件的功耗以及提高薄膜晶体管的稳定性与可靠度。基于此，降低多晶硅薄膜晶体管的泄漏电流技术已经被提出，其中具有轻掺杂漏极区(LDD)的多晶硅薄膜晶体管被提出。
图1a至1d为现有技术的LDD结构的多晶硅薄膜晶体管制作流程图。首先，请参考图1a，形成一缓冲层11及一多晶硅12于一基板10上，接着在多晶硅上形成一介质覆盖层13。请参考图1b，在现有的制作方法中，先在介质层13上定义形成一光刻胶图案层14，然后利用光刻胶图案层14作为掩模进行重掺杂工艺15，使光刻胶图案14未覆盖的部分多晶硅岛12形成一重掺杂区123(N+掺杂区或P+掺杂区)，中间部分则为一未掺杂区121。如图1c所示，将光刻胶图案层14除去后，在介质层13上定义形成一栅极16，仅覆盖图1b多晶硅岛12部分的未掺杂区121。接着利用栅极16作为掩模进行轻掺杂工艺17，在多晶硅岛12形成轻掺杂区122(N-掺杂区或P-掺杂区)。已完成LDD结构，如图1d，栅极正下方多晶硅岛12的未掺杂区121作为沟道区。因此，目前的工艺需要额外的掩模工艺制作轻掺杂漏极区，这不仅增加液晶显示的制造成本，而且还导致工艺的复杂性，生产节拍降低，良率降低。
发明内容
本发明所要解决的技术问题是提供一种不增加光掩模次数的LDD结构的多晶硅薄膜晶体管的制作方法。
本发明为解决上述技术问题而采用的技术方案是提供一种具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法，包括以下步骤。首先，形成一多晶硅层于一基板上，接着进行一道掩模工艺以形成多晶硅岛；然后在所述多晶硅岛上覆盖一层介质层，并在介质层上形成导电层；之后，利用一道掩模定义出一光刻胶图案层，以该光刻胶图案层作为掩模并采用过刻蚀工艺刻蚀掉未被该光刻胶图案层覆盖的导电层以及被该光刻胶图案层覆盖的部分导电层，以便定义出源漏区以及轻掺杂漏极区，同时定义出栅极；之后，利用所述光刻胶图案层作为掩模进行重掺杂工艺，使光刻胶图案未覆盖的部分多晶硅岛形成一重掺杂区；最后，剥离所述光刻胶图案层，以所述栅极作为掩模进行轻掺杂工艺，在多晶硅岛上形成轻掺杂区。
在上述的方法中，形成所述多晶硅于所述基板上之前还包括，形成一缓冲层于所述基板上。
在上述的方法中，所述过刻蚀工艺是使用湿法刻蚀。
在一个实施例中，在所述过刻蚀工艺之后还包括进行一光刻胶热烘工艺，使该光刻胶图案层覆盖该轻掺杂漏极区上方的介质层。
本发明还提供另一种具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法，包括以下步骤。首先，形成一多晶硅层于一基板上，接着进行一道掩模工艺以形成多晶硅岛；然后，在所述多晶硅岛上覆盖一层介质层，并在介质层上形成导电层；之后，利用一道掩模定义出一光刻胶图案层，以该光刻胶图案层作为掩模进行刻蚀，以定义源漏区和栅极；之后，利用所述光刻胶图案层作为掩模进行重掺杂工艺，使光刻胶图案未覆盖的部分多晶硅岛形成一重掺杂区；接着利用过刻蚀工艺刻蚀被该光刻胶图案层覆盖的部分导电层，以便定义出轻掺杂漏极区；最后，剥离所述光刻胶图案层，以所述栅极作为掩模进行轻掺杂工艺，在多晶硅岛上形成轻掺杂区。
本发明由于采用以上技术方案，使之与现有技术相比，不需要额外的掩模定义LDD结构的图形，可以节省一道掩膜带来的加工成本与加工时间，并且可改善光刻蚀程序中曝光时因对准误差而造成的LDD结构偏移情况，有利于精确地定义与形成具有LDD结构的低温多晶硅薄膜晶体管。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1A至图1D为现有技术中具有LDD结构的低温多晶硅薄膜晶体管制作方法示意图。
图2A至图2E为本发明第一实施例的具有LDD结构的低温多晶硅薄膜晶体管制作方法示意图。
图3A至图3E为本发明第二实施例具有LDD结构的低温多晶硅薄膜晶体管制作方法示意图。
图4为本发明第三实施例具有LDD结构的低温多晶硅薄膜晶体管制作方法示意图。
具体实施方式
第一实施例
图2A至2E为本发明的第一实施例具有轻掺杂漏极(LDD)结构的多晶硅薄膜晶体管制作流程图。首先，请参考图1A，形成一缓冲层21及一多晶硅层于一基板20上，接着进行一道掩模工艺形成如图2A所示的多晶硅岛22。接着，如图2B所示，在多晶硅22上形成一介质覆盖层23，并在介质层23上形成导电层24。接着利用第二道掩模定义出一光刻胶图案层25，利用光刻胶作为掩模进行刻蚀，并采用过刻蚀工艺(如湿法刻蚀)，刻蚀掉未被光刻胶图案层25覆盖的导电层以及被光刻胶图案层25覆盖的部分导电层，以便定义出源漏区以及LDD区；同时定义出栅极26，形成如图2C所示的结构。如图2D所示，接着利用光刻胶图案层25作为掩模进行重掺杂工艺27，使光刻胶图案25未覆盖的部分多晶硅岛22形成一重掺杂区223(N+掺杂区或P+掺杂区)，中间部分则为一未掺杂区221。最后，如图2E所示，把图案化的光刻胶25进行剥离，以栅极26作为掩模进行轻掺杂工艺28，在多晶硅岛22形成轻掺杂区222(N-掺杂区或P-掺杂区)，栅极26正下方多晶硅岛22的未掺杂区221作为沟道区。
本实施例中利用过刻蚀工艺同时形成了光刻胶图案层25和栅极26，并分别以光刻胶图案层25和栅极26为掩模形成重掺杂区223和轻掺杂区222，因此不需要额外的光掩模工艺来定义LDD结构的图形。
第二实施例
图3A至3E为本发明的第二实施例具有LDD结构的多晶硅薄膜晶体管制作流程。首先参考图3A和图3B，形成多晶硅岛32结构，并在多晶硅岛32上形成介质层33，接着在介质层上沉积导电层34，此过程与图2A和图2B相类似。接着参照图3C，利用一道掩模定义出一光刻胶图案层35，利用光刻胶作为掩模进行刻蚀，但不采用过刻蚀工艺，仅定义出源漏区和栅极36；接着，利用光刻胶图案层35作为掩模进行重掺杂工艺37，使光刻胶图案35未覆盖的部分多晶硅岛32形成一重掺杂区323(N+掺杂区或P+掺杂区)，中间部分则为一未掺杂区321。参照图3D所示，接着再进行过刻蚀工艺以便定义出LDD区。之后，参照图3E所示，去除图案化的光刻胶35，以栅极36作为掩模进行轻掺杂工艺38，在多晶硅岛32形成轻掺杂区322(N-掺杂区或P-掺杂区)，栅极36正下方多晶硅岛32的未掺杂区321作为沟道区。
第三实施例
请参考图4，第三实施例与上述第一实施例的区别就是图2C工艺之后，进行一次光刻胶热烘工艺，形成如图4所示的结构，即光刻胶图案层25覆盖轻掺杂漏极区上方的介质层。之后，再进行图2D的重掺杂工艺以形成重掺杂区223。
综上所述，本发明具有LDD结构的多晶硅薄膜晶体管的制造方法不需要额外的掩模定义LDD结构的图形，可以节省一道掩膜带来的加工成本与加工时间，并且可改善光刻蚀程序中曝光时因对准误差而造成的LDD结构偏移情况，有利于精确地定义与形成具有LDD结构的低温多晶硅薄膜晶体管。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。
Claims (7)
1.一种具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法，包括以下步骤：
形成一多晶硅层于一基板上，接着进行一道掩模工艺以形成多晶硅岛；
在所述多晶硅岛上覆盖一层介质层，并在介质层上形成导电层；
利用一道掩模定义出一光刻胶图案层，以该光刻胶图案层作为掩模并采用过刻蚀工艺刻蚀掉未被该光刻胶图案层覆盖的导电层以及被该光刻胶图案层覆盖的部分导电层，以便定义出源漏区以及轻掺杂漏极区，同时定义出栅极；
利用所述光刻胶图案层作为掩模进行重掺杂工艺，使光刻胶图案未覆盖的部分多晶硅岛形成一重掺杂区；
剥离所述光刻胶图案层，以所述栅极作为掩模进行轻掺杂工艺，在多晶硅岛上形成轻掺杂区。
2.如权利要求1所述的方法，其特征在于，形成所述多晶硅于所述基板上之前还包括，形成一缓冲层于所述基板上。
3.如权利要求1所述的方法，其特征在于，所述过刻蚀工艺是使用湿法刻蚀。
4.如权利要求1所述的方法，其特征在于，在所述过刻蚀工艺之后还包括进行一光刻胶热烘工艺，使该光刻胶图案层覆盖该轻掺杂漏极区上方的介质层。
5.一种具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法，包括以下步骤：
形成一多晶硅层于一基板上，接着进行一道掩模工艺以形成多晶硅岛；
在所述多晶硅岛上覆盖一层介质层，并在介质层上形成导电层；
利用一道掩模定义出一光刻胶图案层，以该光刻胶图案层作为掩模进行刻蚀，以定义源漏区和栅极；
利用所述光刻胶图案层作为掩模进行重掺杂工艺，使光刻胶图案未覆盖的部分多晶硅岛形成一重掺杂区；
利用过刻蚀工艺刻蚀被该光刻胶图案层覆盖的部分导电层，以便定义出轻掺杂漏极区；
剥离所述光刻胶图案层，以所述栅极作为掩模进行轻掺杂工艺，在多晶硅岛上形成轻掺杂区。
6.如权利要求5所述的方法，其特征在于，形成所述多晶硅于所述基板上之前还包括，形成一缓冲层于所述基板上。
7.如权利要求5所述的方法，其特征在于，所述过刻蚀工艺是使用湿法刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008100340667A CN101236904A (zh) | 2008-02-29 | 2008-02-29 | 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008100340667A CN101236904A (zh) | 2008-02-29 | 2008-02-29 | 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101236904A true CN101236904A (zh) | 2008-08-06 |
Family
ID=39920408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2008100340667A Pending CN101236904A (zh) | 2008-02-29 | 2008-02-29 | 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101236904A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102479714A (zh) * | 2010-11-29 | 2012-05-30 | 无锡华润上华半导体有限公司 | 金属氧化物半导体场效应管制造方法 |
| CN103794566A (zh) * | 2014-01-17 | 2014-05-14 | 深圳市华星光电技术有限公司 | 一种显示面板制作方法 |
| CN104465405A (zh) * | 2014-12-30 | 2015-03-25 | 京东方科技集团股份有限公司 | 薄膜晶体管的制作方法及阵列基板的制作方法 |
| CN104716092A (zh) * | 2015-04-02 | 2015-06-17 | 京东方科技集团股份有限公司 | 阵列基板的制造方法及制造装置 |
| CN105762081A (zh) * | 2016-05-17 | 2016-07-13 | 武汉华星光电技术有限公司 | 一种薄膜晶体管的制作方法 |
| CN109616479A (zh) * | 2018-12-18 | 2019-04-12 | 武汉华星光电半导体显示技术有限公司 | Ltps tft基板的制作方法 |
| CN110148623A (zh) * | 2019-05-30 | 2019-08-20 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、器件、显示基板及装置 |
-
2008
- 2008-02-29 CN CNA2008100340667A patent/CN101236904A/zh active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012071990A1 (en) * | 2010-11-29 | 2012-06-07 | Csmc Technologies Fab1 Co., Ltd | Method for manufacturing metal-oxide-semiconduct or field-effect transistors |
| CN102479714A (zh) * | 2010-11-29 | 2012-05-30 | 无锡华润上华半导体有限公司 | 金属氧化物半导体场效应管制造方法 |
| US9634121B2 (en) | 2014-01-17 | 2017-04-25 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Method of manufacturing display panel |
| CN103794566A (zh) * | 2014-01-17 | 2014-05-14 | 深圳市华星光电技术有限公司 | 一种显示面板制作方法 |
| CN104465405A (zh) * | 2014-12-30 | 2015-03-25 | 京东方科技集团股份有限公司 | 薄膜晶体管的制作方法及阵列基板的制作方法 |
| CN104465405B (zh) * | 2014-12-30 | 2017-09-22 | 京东方科技集团股份有限公司 | 薄膜晶体管的制作方法及阵列基板的制作方法 |
| US9935177B2 (en) | 2014-12-30 | 2018-04-03 | Boe Technology Group Co., Ltd. | Manufacturing methods of thin film transistor having an ohmic contact region and array substrate including the same |
| CN104716092A (zh) * | 2015-04-02 | 2015-06-17 | 京东方科技集团股份有限公司 | 阵列基板的制造方法及制造装置 |
| CN104716092B (zh) * | 2015-04-02 | 2017-11-10 | 京东方科技集团股份有限公司 | 阵列基板的制造方法及制造装置 |
| US9893165B2 (en) | 2015-04-02 | 2018-02-13 | Boe Technology Group Co., Ltd. | Method for manufacturing array substrate and manufacturing device |
| CN105762081A (zh) * | 2016-05-17 | 2016-07-13 | 武汉华星光电技术有限公司 | 一种薄膜晶体管的制作方法 |
| CN109616479A (zh) * | 2018-12-18 | 2019-04-12 | 武汉华星光电半导体显示技术有限公司 | Ltps tft基板的制作方法 |
| CN110148623A (zh) * | 2019-05-30 | 2019-08-20 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、器件、显示基板及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190243497A1 (en) | Array substrate and preparation method therefor, and display apparatus | |
| KR102080732B1 (ko) | 이중 게이트 구조를 기반으로 한 저온 폴리 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| US9349760B2 (en) | Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer | |
| CN108538860B (zh) | 顶栅型非晶硅tft基板的制作方法 | |
| US20020017665A1 (en) | Thin film transistor and method of manufacturing the same | |
| US10409115B2 (en) | Liquid crystal display panel, array substrate and manufacturing method thereof | |
| CN101236904A (zh) | 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法 | |
| CN103489921B (zh) | 一种薄膜晶体管及其制造方法、阵列基板及显示装置 | |
| CN109494257B (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| WO2020062426A1 (zh) | 阵列基板及其制备方法和显示器件 | |
| WO2019200824A1 (zh) | Ltps tft基板的制作方法及ltps tft基板 | |
| CN101740524B (zh) | 薄膜晶体管阵列基板的制造方法 | |
| US20160284819A1 (en) | Thin film transistor, its manufacturing method and display device | |
| CN105336684A (zh) | 多晶硅阵列基板的制作方法、多晶硅阵列基板及显示面板 | |
| CN107425011B (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2018145465A1 (zh) | 阵列基板以及显示装置 | |
| WO2020187237A1 (zh) | 薄膜晶体管及其制备方法和显示装置 | |
| US20230163136A1 (en) | Display panel, array substrate, and manufacturing method thereof | |
| CN106128962B (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN101409262B (zh) | 像素结构的制造方法 | |
| CN104701175A (zh) | 一种薄膜晶体管的制造方法 | |
| US9040368B1 (en) | Thin film transistor and method of making the same | |
| CN109037348B (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| CN101976685B (zh) | 具有蚀刻停止层的晶体管结构及其制作方法 | |
| CN110676267A (zh) | 一种显示面板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080806 |