CN104716092A - 阵列基板的制造方法及制造装置 - Google Patents

阵列基板的制造方法及制造装置 Download PDF

Info

Publication number
CN104716092A
CN104716092A CN201510155950.6A CN201510155950A CN104716092A CN 104716092 A CN104716092 A CN 104716092A CN 201510155950 A CN201510155950 A CN 201510155950A CN 104716092 A CN104716092 A CN 104716092A
Authority
CN
China
Prior art keywords
glue pattern
lithography glue
gate
gate lithography
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510155950.6A
Other languages
English (en)
Other versions
CN104716092B (zh
Inventor
黄建邦
詹裕程
刘建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510155950.6A priority Critical patent/CN104716092B/zh
Publication of CN104716092A publication Critical patent/CN104716092A/zh
Priority to US14/905,733 priority patent/US9893165B2/en
Priority to PCT/CN2015/087920 priority patent/WO2016155215A1/zh
Application granted granted Critical
Publication of CN104716092B publication Critical patent/CN104716092B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

本发明公开了一种阵列基板的制造方法及制造装置，属于金属氧化物半导体技术领域。所述方法包括：在基板上依次形成有源层、栅极绝缘层和栅极金属层；在形成有栅极金属层的基板上形成带有栅极光刻胶图形的栅极图形；改变栅极光刻胶图形的温度，使栅极光刻胶图形的宽度变化；在形成有变化后的栅极光刻胶图形的基板的有源层的预设区域两侧形成LDD，预设区域为栅极图形在有源层的投影区域，每个LDD的长度为(a-b)/2，其中，a为变化后的栅极光刻胶图形的宽度，b为栅极图形的宽度；剥离变化后的光刻胶。本发明解决了对LDD长度的控制灵活度较低，且可行性较差的问题，实现了提高LDD长度的控制灵活度和可行性，用于制造阵列基板。

Description

阵列基板的制造方法及制造装置
技术领域
本发明涉及金属氧化物半导体技术领域，特别涉及一种阵列基板的制造方法及制造装置。
背景技术
在制造金属氧化物半导体阵列基板的过程中，金属氧化物半导体会随着沟道长度的减小而产生热电子效应，造成漏电流较大，降低金属氧化物半导体的电学性能，影响金属氧化物半导体阵列基板的制造效果。因此，需要对漏电流进行抑制。
现有技术中，主要是通过控制轻掺杂汲极(英文：Lightly Doped Drain；简称：LDD)的长度来对漏电流进行抑制。LDD位于阵列基板的有源层，且位于栅极的下方，LDD的长度由栅极线宽来确定。具体的，可以通过延长或缩短曝光LDD的时间来控制LDD的长度，或者可以通过延长或缩短刻蚀栅极的时间来控制栅极线宽的长度，进而控制LDD的长度，最终达到抑制漏电流的目的。
但是在控制LDD的长度时，一方面，刻蚀栅极需要考虑栅极线宽的计算精度和稳定程度，同时，当栅极线宽确定了，LDD长度也被确定了，从而无法再对LDD长度进行调变；另一方面，曝光LDD和刻蚀栅极两个工艺无法同时进行，控制栅极线宽的条件要求和控制LDD长度的条件要求是相互制约的，需要牺牲一方的条件要求来满足另一方的条件要求，即在制作过程中无法同时满足栅极线宽的条件要求和LDD长度的条件要求，因此，现有的阵列基板的制造方法对LDD长度的控制灵活度较低，且可行性较差。
发明内容
为了解决现有的阵列基板的制造方法对LDD长度的控制灵活度较低，且可行性较差的问题，本发明提供了一种阵列基板的制造方法及制造装置。所述技术方案如下：
第一方面，提供了一种阵列基板的制造方法，所述方法包括：
在基板上依次形成有源层、栅极绝缘层和栅极金属层；
在形成有所述栅极金属层的基板上形成带有栅极光刻胶图形的栅极图形，所述栅极光刻胶图形的宽度大于所述栅极图形的宽度；
改变所述栅极光刻胶图形的温度，使所述栅极光刻胶图形的宽度变化；
在形成有变化后的栅极光刻胶图形的基板的有源层的预设区域两侧形成轻掺杂汲极LDD，所述预设区域为所述栅极图形在所述有源层的投影区域，每个所述LDD的长度为(a-b)/2，其中，a为变化后的栅极光刻胶图形的宽度，b为所述栅极图形的宽度；
剥离所述变化后的光刻胶。
可选的，所述改变所述栅极光刻胶图形的温度，使所述栅极光刻胶图形的宽度变化，包括：
对所述栅极光刻胶图形进行加热处理，使所述栅极光刻胶图形的宽度变长。
可选的，所述改变所述栅极光刻胶图形的温度，使所述栅极光刻胶图形的宽度变化，包括：
对所述栅极光刻胶图形进行降温处理，使所述栅极光刻胶图形的宽度变短。
可选的，在所述改变所述栅极光刻胶图形的温度，使所述栅极光刻胶图形的宽度变化之前，所述方法还包括:
获取所述栅极光刻胶图形的热胀冷缩系数；
确定需要得到的LDD的长度；
根据所述栅极光刻胶图形的热胀冷缩系数和所述需要得到的LDD的长度，确定光刻胶处理温度；
所述改变所述栅极光刻胶图形的温度，使所述栅极光刻胶图形的宽度变化，包括:
采用所述光刻胶处理温度处理所述栅极光刻胶图形，使所述栅极光刻胶图形的宽度变化。
可选的，在所述改变所述栅极光刻胶图形的温度，使所述栅极光刻胶图形的宽度变化之前，所述方法还包括：
根据所述栅极光刻胶图形的热胀冷缩系数和所述需要得到的LDD的长度，确定处理时长；
所述改变所述栅极光刻胶图形的温度，使所述栅极光刻胶图形的宽度变化，包括：
在所述处理时长中，改变所述栅极光刻胶图形的温度，使所述栅极光刻胶图形的宽度变化。
可选的，所述在形成有所述栅极金属层的基板上形成带有栅极光刻胶图形的栅极图形，包括：
依次通过涂敷工艺、曝光工艺、显影工艺在形成有所述栅极金属层的基板上形成所述栅极光刻胶图形；
通过刻蚀工艺在形成有所述栅极光刻胶图形的栅极金属层上形成所述栅极图形。
可选的，在所述在基板上依次形成有源层、栅极绝缘层和栅极金属层之前，所述方法还包括：
在所述基板上形成缓冲层。
可选的，所述光刻胶为DL-1000、DL-1000C和DTFR–JCW702中的任意一种。
第二方面，提供了一种阵列基板的制造装置，所述阵列基板的制造装置包括：
第一形成单元，用于在基板上依次形成有源层、栅极绝缘层和栅极金属层；
第二形成单元，用于在形成有所述栅极金属层的基板上形成带有栅极光刻胶图形的栅极图形，所述栅极光刻胶图形的宽度大于所述栅极图形的宽度；
温度处理单元，用于改变所述栅极光刻胶图形的温度，使所述栅极光刻胶图形的宽度变化；
第三形成单元，用于在形成有变化后的栅极光刻胶图形的基板的有源层的预设区域两侧形成轻掺杂汲极LDD，所述预设区域为所述栅极图形在所述有源层的投影区域，每个所述LDD的长度为(a-b)/2，其中，a为变化后的栅极光刻胶图形的宽度，b为所述栅极图形的宽度；
剥离单元，用于剥离所述变化后的光刻胶。
可选的，所述温度处理单元，包括：
热处理子单元，用于对所述栅极光刻胶图形进行加热处理，使所述栅极光刻胶图形的宽度变长。
可选的，所述温度处理单元，包括：
冷处理子单元，用于对所述栅极光刻胶图形进行降温处理，使所述栅极光刻胶图形的宽度变短。
可选的，所述阵列基板的制造装置还包括：
获取单元，用于获取所述栅极光刻胶图形的热胀冷缩系数；
第一确定单元，用于确定需要得到的LDD的长度；
第二确定单元，用于根据所述栅极光刻胶图形的热胀冷缩系数和所述需要得到的LDD的长度，确定光刻胶处理温度；
所述温度处理单元，包括：
第一处理子单元，用于采用所述光刻胶处理温度处理所述栅极光刻胶图形，使所述栅极光刻胶图形的宽度变化。
可选的，所述阵列基板的制造装置还包括：
第三确定单元，用于根据所述栅极光刻胶图形的热胀冷缩系数和所述需要得到的LDD的长度，确定处理时长；
所述温度处理单元，包括：
第二处理子单元，用于在所述处理时长中，改变所述栅极光刻胶图形的温度，使所述栅极光刻胶图形的宽度变化。
可选的，所述第二形成单元，包括：
第一形成子单元，用于依次通过涂敷工艺、曝光工艺、显影工艺在形成有所述栅极金属层的基板上形成所述栅极光刻胶图形；
第二形成子单元，用于通过刻蚀工艺在形成有所述栅极光刻胶图形的栅极金属层上形成所述栅极图形。
可选的，所述阵列基板的制造装置还包括：
第四形成单元，用于在所述基板上形成缓冲层。
本发明提供了一种阵列基板的制造方法及制造装置，在形成有栅极金属层的基板上形成带有栅极光刻胶图形的栅极图形，通过改变栅极光刻胶图形的温度，使栅极光刻胶图形的宽度变化，然后在形成有变化后的栅极光刻胶图形的基板的有源层的预设区域两侧形成满足长度要求的LDD，使LDD的长度得到控制，相较于现有阵列基板的制造方法对LDD长度的控制方法，无需同时满足栅极线宽的条件要求和LDD长度的条件要求，因此，提高了对LDD长度的控制灵活度和可行性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-1是本发明实施例提供的一种阵列基板的制造方法的流程图；
图1-2是本发明实施例提供的一种阵列基板的栅极光刻胶图形宽度方向和栅极图形宽度方向的示意图；
图2是本发明实施例提供的另一种阵列基板的制造方法的流程图；
图3是本发明实施例提供的一种在基板上形成缓冲层的结构示意图；
图4是本发明实施例提供的一种在基板上形成非晶硅薄膜的结构示意图；
图5是本发明实施例提供的一种在基板上形成有源层光刻胶的结构示意图；
图6是本发明实施例提供的一种在基板上形成有源层的结构示意图；
图7是本发明实施例提供的一种在基板上形成栅极绝缘层的结构示意图；
图8是本发明实施例提供的一种在基板上形成栅极金属层的结构示意图；
图9是本发明实施例提供的一种形成带有栅极光刻胶图形的栅极图形方法的流程图；
图10是本发明实施例提供的一种在基板上形成栅极光刻胶图形的结构示意图；
图11是本发明实施例提供的一种在基板上形成栅极图形的结构示意图；
图12是本发明实施例提供的一种栅极光刻胶图形的宽度变化的结构示意图；
图13是本发明实施例提供的一种单侧LDD的长度变化的结构示意图；
图14是本发明实施例提供的一种LDD的长度分布的结构示意图；
图15是本发明实施例提供的一种阵列基板的制造装置的结构示意图；
图16是本发明实施例提供的一种温度处理单元的结构示意图；
图17是本发明实施例提供的另一种温度处理单元的结构示意图；
图18是本发明实施例提供的一种第二形成单元的结构示意图；
图19是本发明实施例提供的另一种阵列基板的制造装置的结构示意图；
图20是本发明实施例提供的又一种温度处理单元的结构示意图；
图21是本发明实施例提供的再一种温度处理单元的结构示意图。
通过上述附图，已示出本发明明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为本领域技术人员说明本发明的概念。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种阵列基板的制造方法，如图1-1所示，该方法可以包括：
步骤001、在基板上依次形成有源层、栅极绝缘层和栅极金属层。
步骤002、在形成有栅极金属层的基板上形成带有栅极光刻胶图形的栅极图形，该栅极光刻胶图形的宽度大于栅极图形的宽度。
步骤003、改变栅极光刻胶图形的温度，使栅极光刻胶图形的宽度变化。
步骤004、在形成有变化后的栅极光刻胶图形的基板的有源层的预设区域两侧形成LDD，该预设区域为栅极图形在有源层的投影区域，每个LDD的长度为(a-b)/2，其中，a为变化后的栅极光刻胶图形的宽度，b为栅极图形的宽度。
步骤005、剥离变化后的光刻胶。
综上所述，本发明实施例提供的阵列基板的制造方法，在形成有栅极金属层的基板上形成带有栅极光刻胶图形的栅极图形，通过改变栅极光刻胶图形的温度，使栅极光刻胶图形的宽度变化，然后在形成有变化后的栅极光刻胶图形的基板的有源层的预设区域两侧形成满足长度要求的LDD，使LDD的长度得到控制，相较于现有阵列基板的制造方法对LDD长度的控制方法，无需同时满足栅极线宽的条件要求和LDD长度的条件要求，因此，提高了对LDD长度的控制灵活度和可行性。
需要补充说明的是，如图1-2所示，步骤002中的栅极光刻胶图形301的宽度方向栅极图形3000的宽度方向分别与阵列基板上的源极121到漏极122的方向平行。图1-2中的123为LDD。
进一步的，步骤003可以包括：对栅极光刻胶图形进行加热处理，使栅极光刻胶图形的宽度变长。
步骤003还可以包括：对栅极光刻胶图形进行降温处理，使栅极光刻胶图形的宽度变短。
在步骤003之前，该方法还可以包括：获取栅极光刻胶图形的热胀冷缩系数；确定需要得到的LDD的长度；根据栅极光刻胶图形的热胀冷缩系数和需要得到的LDD的长度，确定光刻胶处理温度。
相应的，步骤003可以包括：采用光刻胶处理温度处理栅极光刻胶图形，使栅极光刻胶图形的宽度变化。
在步骤003之前，该方法还可以包括：根据栅极光刻胶图形的热胀冷缩系数和需要得到的LDD的长度，确定处理时长。
相应的，步骤003可以包括：在处理时长中，改变栅极光刻胶图形的温度，使栅极光刻胶图形的宽度变化。
步骤002具体可以包括：依次通过涂敷工艺、曝光工艺、显影工艺在形成有栅极金属层的基板上形成栅极光刻胶图形；通过刻蚀工艺在形成有栅极光刻胶图形的栅极金属层上形成栅极图形。
在步骤001之前，该方法还可以包括：在基板上形成缓冲层。
可选的，光刻胶为DL-1000、DL-1000C和DTFR–JCW702中的任意一种。
综上所述，本发明实施例提供的阵列基板的制造方法，在形成有栅极金属层的基板上形成带有栅极光刻胶图形的栅极图形，通过改变栅极光刻胶图形的温度，使栅极光刻胶图形的宽度变化，然后在形成有变化后的栅极光刻胶图形的基板的有源层的预设区域两侧形成满足长度要求的LDD，使LDD的长度得到控制，相较于现有阵列基板的制造方法对LDD长度的控制方法，无需同时满足栅极线宽的条件要求和LDD长度的条件要求，因此，提高了对LDD长度的控制灵活度和可行性。
本发明实施例提供了另一种阵列基板的制造方法，以制造一个低温多晶硅薄膜晶体管(英文：Low temperature polycrystalline silicon thin film transistor；简称：LTPS TFT)为例进行说明，该LTPS TFT可以作为有源有机显示器(英文：Active Matrix/Organic Light Emitting Diode；简称：AMOLED)与薄膜晶体管液晶显示器(英文：Thin Film Transistor Liquid Crystal Display；简称：TFT LCD)的背板。如图2所示，该方法可以包括：
步骤201、在基板上形成缓冲层。
如图3所示，对由玻璃等透明材料构成的基板100进行清洗处理，利用等离子体增强化学气相沉积法(英文：Plasma Enhanced Chemical Vapor Deposition；简称：PECVD)在基板100上形成一缓冲层(buffer)101。该缓冲层101可以由氧化硅、氮化硅形成单一或复合层构成，氧化硅的厚度可以为50-100纳米，氮化硅厚度可以为100-300纳米。
步骤202、在基板上依次形成有源层、栅极绝缘层和栅极金属层。
在图3的基础上，形成一非晶硅(英文：amorphous-silicon；简称：a-si)薄膜102，该非晶硅薄膜厚度可以为40-50纳米，形成非晶硅薄膜102的结构示意图如图4所示。接着将该基板送往高温炉中进行处理，以达到脱氢(即少非晶硅薄膜中氢的含量)的目的，一般将氢的含量控制在2％以内。
将上述基板进行准分子激光退火(英文：Excimer Laser Annealing；简称：ELA)处理，使非晶硅薄膜102转变为多晶硅薄膜1020，再通过曝光显影形成有源层光刻胶(Active Layer Photoresist)103，如图5所示。利用刻蚀的方法对多晶硅薄膜1020进行刻蚀，再利用剥离液对有源层光刻胶103进行剥离，形成有源层1021，如图6所示。
接着再利用PECVD的方式沉淀形成栅极绝缘层200，形成的栅极绝缘层200的结构示意图如图7所示。然后再利用溅镀的方式在栅极绝缘层200上形成栅极金属层300，如图8所示。
步骤203、在形成有栅极金属层的基板上形成带有栅极光刻胶图形的栅极图形。
该栅极光刻胶图形的宽度大于栅极图形的宽度。具体的，如图9所示，步骤203可以包括：
步骤2031、依次通过涂敷工艺、曝光工艺、显影工艺在形成有栅极金属层的基板上形成栅极光刻胶图形。
在图8形成栅极金属层300的基板上，依次通过涂敷工艺、曝光工艺、显影工艺形成栅极光刻胶图形301，如图10所示。
步骤2032、通过刻蚀工艺在形成有栅极光刻胶图形的栅极金属层上形成栅极图形。
通过刻蚀工艺将图10中的栅极金属层300进行刻蚀，形成栅极图形3000，如图11所示。
步骤204、获取栅极光刻胶图形的热胀冷缩系数。
根据实际应用中栅极光刻胶图形的构成，获取栅极光刻胶图形的热胀冷缩系数，本发明实施例对获取栅极光刻胶图形的热胀冷缩系数的方法不作限定。
步骤205、确定需要得到的LDD的长度。
根据制造要求，确定最终的LDD的具体长度。
步骤206、根据栅极光刻胶图形的热胀冷缩系数和需要得到的LDD的长度，确定光刻胶处理温度和处理时长中的至少一个。
实际制造过程中，关于栅极光刻胶图形的热胀冷缩系数、需要得到的LDD的长度和光刻胶处理温度、处理时长之间的对应关系可以根据公式计算获得，也可以根据已有的表格直接获取，本发明实施例对此不作限定。假设栅极光刻胶图形的热胀冷缩系数、需要得到的LDD的长度和光刻胶处理温度、处理时长之间的对应关系是以一个表格存在的，如表1所示，从表1中可以看出，当栅极光刻胶图形的组成材料为A时，其热胀冷缩系数为x1，需要得到的LDD长度为c1，对应的光刻胶处理温度为150℃，且处理时长为15分钟。示例的，栅极光刻胶图形的组成材料可以为DL-1000、DL-1000C或者DTFR–JCW702等类型的光刻胶，该类光刻胶的敏感度较高，在改变栅极光刻胶图形的温度时，可以使栅极光刻胶图形的宽度变化得更快，从而有利于控制LDD的长度，降低整个工艺的复杂度。
表1
步骤207、改变栅极光刻胶图形的温度，使栅极光刻胶图形的宽度变化。
一方面，可以根据栅极光刻胶图形的热胀冷缩系数和需要得到的LDD的长度，确定光刻胶处理温度，则步骤207具体可以包括：采用光刻胶处理温度处理栅极光刻胶图形，使栅极光刻胶图形的宽度变化；另一方面，可以根据栅极光刻胶图形的热胀冷缩系数和需要得到的LDD的长度，确定处理时长，则步骤207具体可以包括：在处理时长中，改变栅极光刻胶图形的温度，使栅极光刻胶图形的宽度变化；再一方面，可以根据栅极光刻胶图形的热胀冷缩系数和需要得到的LDD的长度，确定光刻胶处理温度和处理时长，则步骤207具体可以包括：在处理时长中，采用光刻胶处理温度处理栅极光刻胶图形，使栅极光刻胶图形的宽度变化。
以表1为例，当栅极光刻胶图形的组成材料为A时，应该采用光刻胶处理温度(即150℃)处理栅极光刻胶图形15分钟，使栅极光刻胶图形的宽度变化。
实际制造过程中，栅极光刻胶图形的宽度可能需要变宽，也可能需要变窄，当栅极光刻胶图形的宽度需要变宽时，可以通过热胀原理使栅极光刻胶图形的宽度变宽；当栅极光刻胶图形的宽度需要变窄时，可以通过冷缩原理使栅极光刻胶图形的宽度变窄。因此，步骤207可以包括：对栅极光刻胶图形进行加热处理，使栅极光刻胶图形的宽度变宽。可选的，加热处理时的温度范围为150～200℃或者，步骤207可以包括：对栅极光刻胶图形进行降温处理，使栅极光刻胶图形的宽度变窄。可选的，降温处理时的温度范围为-30～-40℃。一般认为当光刻胶处理温度小于-30℃时，是对栅极光刻胶图形进行降温处理，当光刻胶处理温度大于150℃时，是对栅极光刻胶图形进行加热处理。加热的时长约为10到20分钟，降温的时长也可以约为10到20分钟。
图12为通过改变栅极光刻胶图形的温度，使栅极光刻胶图形301的宽度变化的结构示意图。如图12所示，当对栅极光刻胶图形进行降温处理时，栅极光刻胶图形301的宽度变窄，变窄后的栅极光刻胶图形的标识为302；当对栅极光刻胶图形进行加热处理时，栅极光刻胶图形301的宽度变宽，变宽后的栅极光刻胶图形的标识为303。
如图13所示，在栅极光刻胶图形301未处理的情况下，单侧LDD的长度应该为c，当对栅极光刻胶图形301进行降温处理时，栅极光刻胶图形301的宽度变窄，变窄后的栅极光刻胶图形的标识为302，相应的，单侧LDD的长度就变为c1；当对栅极光刻胶图形301进行加热处理时，栅极光刻胶图形301宽度变宽，变宽后的栅极光刻胶图形的标识为303，相应的，单侧LDD的长度就变为c2。其中，c1<c<c2。图13中的N+掺杂指的是N型(电子型)高浓度掺杂。图13中的3000为栅极图形，200为栅极绝缘层。
步骤208、在形成有变化后的栅极光刻胶图形的基板的有源层的预设区域两侧形成LDD。
该预设区域为栅极图形在有源层的投影区域，每个LDD的长度为(a-b)/2，其中，a为变化后的栅极光刻胶图形的宽度，b为栅极图形的宽度。当改变栅极光刻胶图形的温度，栅极光刻胶图形的宽度发生变化后，开始进行LDD工艺，LDD的长度将依照栅极图形3000上方的栅极光刻胶图形301的宽度进行分布，且形成的LDD的长度c与变化后的栅极光刻胶图形的宽度a、栅极图形的宽度b的关系为c＝(a-b)/2。
步骤209、剥离变化后的光刻胶。
待掺杂完成后进行剥膜作业，剥离变化后的光刻胶，此时LDD的长度分布如图14所示，c为未处理栅极光刻胶图形时的单侧LDD的长度，c1为降温处理栅极光刻胶图形后的单侧LDD的长度，c2为加热处理栅极光刻胶图形后的单侧LDD的长度。图14中的3000为栅极图形，200为栅极绝缘层。
需要补充说明的是，实际制造过程中，剥离变化后的光刻胶之后，可以继续形成内部介质层，内部介质光刻胶，源漏极层，源漏极层光刻胶，平坦层及像素电极层等，形成过程可以参考现有技术，本发明实施例在此不再赘述。
需要说明的是，为描述的方便和简洁，该实施例中每个步骤对应的结构示意图中未说明的标识可以参考前面已有的结构示意图中已说明的标识。例如，图4中的100指示的是图3中的基板100，图4中的101指示的是图3中的缓冲层101。
本发明实施例提供的阵列基板的制造方法，可以在不影响栅极线宽的情况下，控制LDD任意长度；可以根据栅极刻蚀的情况，控制LDD任意长度；当栅极刻蚀后出现线宽过大或过小时，则依照栅极刻蚀后的实际情况，通过改变栅极光刻胶图形的温度，控制LDD对应的相对长度。
综上所述，本发明实施例提供的阵列基板的制造方法，在形成有栅极金属层的基板上形成带有栅极光刻胶图形的栅极图形，通过改变栅极光刻胶图形的温度，使栅极光刻胶图形的宽度变化；然后在形成有变化后的栅极光刻胶图形的基板的有源层的预设区域两侧形成满足长度要求的LDD，使LDD的长度得到控制，相较于现有阵列基板的制造方法对LDD长度的控制方法，无需同时满足栅极线宽的条件要求和LDD长度的条件要求，因此，提高了对LDD长度的控制灵活度和可行性。
本发明实施例提供了一种阵列基板的制造装置1500，如图15所示，该制造装置1500可以包括：
第一形成单元1501，第二形成单元1502，温度处理单元1503，第三形成单元1504和剥离单元1505。
第一形成单元1501，用于在基板上依次形成有源层、栅极绝缘层和栅极金属层。
第二形成单元1502，用于在形成有栅极金属层的基板上形成带有栅极光刻胶图形的栅极图形，该栅极光刻胶图形的宽度大于栅极图形的宽度。
温度处理单元1503，用于改变栅极光刻胶图形的温度，使栅极光刻胶图形的宽度变化。
第三形成单元1504，用于在形成有变化后的栅极光刻胶图形的基板的有源层的预设区域两侧形成轻掺杂汲极LDD，该预设区域为栅极图形在有源层的投影区域，每个LDD的长度为(a-b)/2，其中，a为变化后的栅极光刻胶图形的宽度，b为栅极图形的宽度。
剥离单元1505，用于剥离变化后的光刻胶。
综上所述，本发明实施例提供的阵列基板的制造装置，在形成有栅极金属层的基板上形成带有栅极光刻胶图形的栅极图形，并通过温度处理单元改变栅极光刻胶图形的温度，使栅极光刻胶图形的宽度变化，然后在形成有变化后的栅极光刻胶图形的基板的有源层的预设区域两侧形成满足长度要求的LDD，使LDD的长度得到控制，相较于现有阵列基板的制造方法对LDD长度的控制技术，无需同时满足栅极线宽的条件要求和LDD长度的条件要求，因此，提高了对LDD长度的控制灵活度和可行性。
进一步的，如图16所示，温度处理单元1503，可以包括：
热处理子单元15031，用于对栅极光刻胶图形进行加热处理，使栅极光刻胶图形的宽度变长。
如图17所示，温度处理单元1503，可以包括：
冷处理子单元15032，用于对栅极光刻胶图形进行降温处理，使栅极光刻胶图形的宽度变短。
如图18所示，第二形成单元1502，可以包括：
第一形成子单元15021，用于依次通过涂敷工艺、曝光工艺、显影工艺在形成有栅极金属层的基板上形成栅极光刻胶图形。
第二形成子单元15022，用于通过刻蚀工艺在形成有栅极光刻胶图形的栅极金属层上形成栅极图形。
综上所述，本发明实施例提供的阵列基板的制造装置，在形成有栅极金属层的基板上形成带有栅极光刻胶图形的栅极图形，并通过温度处理单元改变栅极光刻胶图形的温度，使栅极光刻胶图形的宽度变化，然后在形成有变化后的栅极光刻胶图形的基板的有源层的预设区域两侧形成满足长度要求的LDD，使LDD的长度得到控制，相较于现有阵列基板的制造方法对LDD长度的控制技术，无需同时满足栅极线宽的条件要求和LDD长度的条件要求，因此，提高了对LDD长度的控制灵活度和可行性。
本发明实施例提供了另一种阵列基板的制造装置1500，如图19所示，该制造装置1500可以包括：
第一形成单元1501，第二形成单元1502，温度处理单元1503，第三形成单元1504，剥离单元1505，获取单元1506，第一确定单元1507，第二确定单元1508和第四形成单元1509。
第一形成单元1501，用于在基板上依次形成有源层、栅极绝缘层和栅极金属层。
第二形成单元1502，用于在形成有栅极金属层的基板上形成带有栅极光刻胶图形的栅极图形，该栅极光刻胶图形的宽度大于栅极图形的宽度。
温度处理单元1503，用于改变栅极光刻胶图形的温度，使栅极光刻胶图形的宽度变化。
第三形成单元1504，用于在形成有变化后的栅极光刻胶图形的基板的有源层的预设区域两侧形成轻掺杂汲极LDD，该预设区域为栅极图形在有源层的投影区域，每个LDD的长度为(a-b)/2，其中，a为变化后的栅极光刻胶图形的宽度，b为栅极图形的宽度。
剥离单元1505，用于剥离变化后的光刻胶。
获取单元1506，用于获取栅极光刻胶图形的热胀冷缩系数。
第一确定单元1507，用于确定需要得到的LDD的长度。
第二确定单元1508，用于根据栅极光刻胶图形的热胀冷缩系数和需要得到的LDD的长度，确定光刻胶处理温度。
第四形成单元1509，用于在基板上形成缓冲层。
第三确定单元1510，用于根据栅极光刻胶图形的热胀冷缩系数和需要得到的LDD的长度，确定处理时长。
进一步的，如图20所示，第二确定单元1508对应的温度处理单元1503，可以包括：
第一处理子单元15033，用于采用光刻胶处理温度处理栅极光刻胶图形，使栅极光刻胶图形的宽度变化。
如图21所示，第三确定单元1510对应的温度处理单元1503，可以包括：
第二处理子单元15034，用于在处理时长中，改变栅极光刻胶图形的温度，使栅极光刻胶图形的宽度变化。
需要补充说明的是，温度处理单元和第二形成单元还可以参考图16、图17和图18进行说明，在此不再赘述。
综上所述，本发明实施例提供的阵列基板的制造装置，在形成有栅极金属层的基板上形成带有栅极光刻胶图形的栅极图形，并通过温度处理单元改变栅极光刻胶图形的温度，使栅极光刻胶图形的宽度变化，然后在形成有变化后的栅极光刻胶图形的基板的有源层的预设区域两侧形成满足长度要求的LDD，使LDD的长度得到控制，相较于现有阵列基板的制造方法对LDD长度的控制技术，无需同时满足栅极线宽的条件要求和LDD长度的条件要求，因此，提高了对LDD长度的控制灵活度和可行性。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种阵列基板的制造方法，其特征在于，所述方法包括：
在基板上依次形成有源层、栅极绝缘层和栅极金属层；
在形成有所述栅极金属层的基板上形成带有栅极光刻胶图形的栅极图形，所述栅极光刻胶图形的宽度大于所述栅极图形的宽度；
改变所述栅极光刻胶图形的温度，使所述栅极光刻胶图形的宽度变化；
在形成有变化后的栅极光刻胶图形的基板的有源层的预设区域两侧形成轻掺杂汲极LDD，所述预设区域为所述栅极图形在所述有源层的投影区域，每个所述LDD的长度为(a-b)/2，其中，a为变化后的栅极光刻胶图形的宽度，b为所述栅极图形的宽度；
剥离所述变化后的光刻胶。
2.根据权利要求1所述的方法，其特征在于，
所述改变所述栅极光刻胶图形的温度，使所述栅极光刻胶图形的宽度变化，包括：
对所述栅极光刻胶图形进行加热处理，使所述栅极光刻胶图形的宽度变长。
3.根据权利要求1所述的方法，其特征在于，
所述改变所述栅极光刻胶图形的温度，使所述栅极光刻胶图形的宽度变化，包括：
对所述栅极光刻胶图形进行降温处理，使所述栅极光刻胶图形的宽度变短。
4.根据权利要求1至3任意一项权利要求所述的方法，其特征在于，在所述改变所述栅极光刻胶图形的温度，使所述栅极光刻胶图形的宽度变化之前，所述方法还包括：
获取所述栅极光刻胶图形的热胀冷缩系数；
确定需要得到的LDD的长度；
根据所述栅极光刻胶图形的热胀冷缩系数和所述需要得到的LDD的长度，确定光刻胶处理温度；
所述改变所述栅极光刻胶图形的温度，使所述栅极光刻胶图形的宽度变化，包括：
采用所述光刻胶处理温度处理所述栅极光刻胶图形，使所述栅极光刻胶图形的宽度变化。
5.根据权利要求4所述的方法，其特征在于，在所述改变所述栅极光刻胶图形的温度，使所述栅极光刻胶图形的宽度变化之前，所述方法还包括：
根据所述栅极光刻胶图形的热胀冷缩系数和所述需要得到的LDD的长度，确定处理时长；
所述改变所述栅极光刻胶图形的温度，使所述栅极光刻胶图形的宽度变化，包括：
在所述处理时长中，改变所述栅极光刻胶图形的温度，使所述栅极光刻胶图形的宽度变化。
6.根据权利要求1所述的方法，其特征在于，所述在形成有所述栅极金属层的基板上形成带有栅极光刻胶图形的栅极图形，包括：
依次通过涂敷工艺、曝光工艺、显影工艺在形成有所述栅极金属层的基板上形成所述栅极光刻胶图形；
通过刻蚀工艺在形成有所述栅极光刻胶图形的栅极金属层上形成所述栅极图形。
7.根据权利要求1所述的方法，其特征在于，在所述在基板上依次形成有源层、栅极绝缘层和栅极金属层之前，所述方法还包括：
在所述基板上形成缓冲层。
8.根据权利要求1所述的方法，其特征在于，
所述光刻胶为DL-1000、DL-1000C和DTFR–JCW702中的任意一种。
9.一种阵列基板的制造装置，其特征在于，所述阵列基板的制造装置包括：
第一形成单元，用于在基板上依次形成有源层、栅极绝缘层和栅极金属层；
第二形成单元，用于在形成有所述栅极金属层的基板上形成带有栅极光刻胶图形的栅极图形，所述栅极光刻胶图形的宽度大于所述栅极图形的宽度；
温度处理单元，用于改变所述栅极光刻胶图形的温度，使所述栅极光刻胶图形的宽度变化；
第三形成单元，用于在形成有变化后的栅极光刻胶图形的基板的有源层的预设区域两侧形成轻掺杂汲极LDD，所述预设区域为所述栅极图形在所述有源层的投影区域，每个所述LDD的长度为(a-b)/2，其中，a为变化后的栅极光刻胶图形的宽度，b为所述栅极图形的宽度；
剥离单元，用于剥离所述变化后的光刻胶。
10.根据权利要求9所述的阵列基板的制造装置，其特征在于，所述温度处理单元，包括：
热处理子单元，用于对所述栅极光刻胶图形进行加热处理，使所述栅极光刻胶图形的宽度变长。
11.根据权利要求9所述的阵列基板的制造装置，其特征在于，所述温度处理单元，包括：
冷处理子单元，用于对所述栅极光刻胶图形进行降温处理，使所述栅极光刻胶图形的宽度变短。
12.根据权利要求9至11任意一项权利要求所述的阵列基板的制造装置，其特征在于，所述阵列基板的制造装置还包括：
获取单元，用于获取所述栅极光刻胶图形的热胀冷缩系数；
第一确定单元，用于确定需要得到的LDD的长度；
第二确定单元，用于根据所述栅极光刻胶图形的热胀冷缩系数和所述需要得到的LDD的长度，确定光刻胶处理温度；
所述温度处理单元，包括：
第一处理子单元，用于采用所述光刻胶处理温度处理所述栅极光刻胶图形，使所述栅极光刻胶图形的宽度变化。
13.根据权利要求12所述的阵列基板的制造装置，其特征在于，所述阵列基板的制造装置还包括：
第三确定单元，用于根据所述栅极光刻胶图形的热胀冷缩系数和所述需要得到的LDD的长度，确定处理时长；
所述温度处理单元，包括：
第二处理子单元，用于在所述处理时长中，改变所述栅极光刻胶图形的温度，使所述栅极光刻胶图形的宽度变化。
14.根据权利要求9所述的阵列基板的制造装置，其特征在于，所述第二形成单元，包括：
第一形成子单元，用于依次通过涂敷工艺、曝光工艺、显影工艺在形成有所述栅极金属层的基板上形成所述栅极光刻胶图形；
第二形成子单元，用于通过刻蚀工艺在形成有所述栅极光刻胶图形的栅极金属层上形成所述栅极图形。
15.根据权利要求9所述的阵列基板的制造装置，其特征在于，所述阵列基板的制造装置还包括：
第四形成单元，用于在所述基板上形成缓冲层。
CN201510155950.6A 2015-04-02 2015-04-02 阵列基板的制造方法及制造装置 Expired - Fee Related CN104716092B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510155950.6A CN104716092B (zh) 2015-04-02 2015-04-02 阵列基板的制造方法及制造装置
US14/905,733 US9893165B2 (en) 2015-04-02 2015-08-24 Method for manufacturing array substrate and manufacturing device
PCT/CN2015/087920 WO2016155215A1 (zh) 2015-04-02 2015-08-24 阵列基板的制造方法及制造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510155950.6A CN104716092B (zh) 2015-04-02 2015-04-02 阵列基板的制造方法及制造装置

Publications (2)

Publication Number Publication Date
CN104716092A true CN104716092A (zh) 2015-06-17
CN104716092B CN104716092B (zh) 2017-11-10

Family

ID=53415284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510155950.6A Expired - Fee Related CN104716092B (zh) 2015-04-02 2015-04-02 阵列基板的制造方法及制造装置

Country Status (3)

Country Link
US (1) US9893165B2 (zh)
CN (1) CN104716092B (zh)
WO (1) WO2016155215A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016155215A1 (zh) * 2015-04-02 2016-10-06 京东方科技集团股份有限公司 阵列基板的制造方法及制造装置
WO2019015353A1 (zh) * 2017-07-18 2019-01-24 京东方科技集团股份有限公司 膜层图案化方法、阵列基板及其制作方法
WO2020108196A1 (zh) * 2018-11-27 2020-06-04 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600424B (zh) * 2019-08-20 2023-08-01 武汉华星光电技术有限公司 阵列基板的制备方法及阵列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020102785A1 (en) * 2001-01-26 2002-08-01 James Ho Method for forming shallow junctions by increasing width of photoresist and using implanting through poly film
CN101236904A (zh) * 2008-02-29 2008-08-06 上海广电光电子有限公司 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法
CN101840865A (zh) * 2010-05-12 2010-09-22 深圳丹邦投资集团有限公司 一种薄膜晶体管的制造方法及用该方法制造的晶体管

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001020685A1 (en) * 1999-09-16 2001-03-22 Matsushita Electric Industrial Co., Ltd. Thin-film transistor and method for producing the same
KR100426381B1 (ko) * 2001-03-30 2004-04-08 주승기 결정질 실리콘 활성층을 포함하는 박막트랜지스터의 제조방법
KR101239889B1 (ko) * 2005-08-13 2013-03-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2007242754A (ja) 2006-03-07 2007-09-20 Oki Electric Ind Co Ltd 半導体装置とその製造方法
CN100583417C (zh) 2007-11-08 2010-01-20 友达光电股份有限公司 互补式金属氧化物半导体薄膜晶体管的制造方法
KR101856221B1 (ko) 2011-09-20 2018-05-09 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법 및 유기발광 표시장치의 제조 방법
CN104716092B (zh) 2015-04-02 2017-11-10 京东方科技集团股份有限公司 阵列基板的制造方法及制造装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020102785A1 (en) * 2001-01-26 2002-08-01 James Ho Method for forming shallow junctions by increasing width of photoresist and using implanting through poly film
CN101236904A (zh) * 2008-02-29 2008-08-06 上海广电光电子有限公司 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法
CN101840865A (zh) * 2010-05-12 2010-09-22 深圳丹邦投资集团有限公司 一种薄膜晶体管的制造方法及用该方法制造的晶体管

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016155215A1 (zh) * 2015-04-02 2016-10-06 京东方科技集团股份有限公司 阵列基板的制造方法及制造装置
US9893165B2 (en) 2015-04-02 2018-02-13 Boe Technology Group Co., Ltd. Method for manufacturing array substrate and manufacturing device
WO2019015353A1 (zh) * 2017-07-18 2019-01-24 京东方科技集团股份有限公司 膜层图案化方法、阵列基板及其制作方法
US11307498B2 (en) 2017-07-18 2022-04-19 Boe Technology Group Co., Ltd. Film patterning method, array substrate, and manufacturing method thereof
WO2020108196A1 (zh) * 2018-11-27 2020-06-04 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US11469260B2 (en) 2018-11-27 2022-10-11 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Display substrate, method for preparing the same, and display device

Also Published As

Publication number Publication date
WO2016155215A1 (zh) 2016-10-06
US20170125546A1 (en) 2017-05-04
CN104716092B (zh) 2017-11-10
US9893165B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
CN103151388A (zh) 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN105304500B (zh) N型tft的制作方法
TWI518916B (zh) 畫素結構的製造方法及其結構
US9735186B2 (en) Manufacturing method and structure thereof of TFT backplane
CN104716092A (zh) 阵列基板的制造方法及制造装置
US20170186878A1 (en) Manufacturing method for tft array substrate, tft array substrate and display device
US10170506B2 (en) LTPS array substrate and method for producing the same
US10388759B2 (en) Method for fabricating lightly doped drain area, thin film transistor and array substrate
US8975124B2 (en) Thin film transistor, array substrate and preparation method thereof
CN105679705A (zh) 阵列基板的制作方法
US10340365B2 (en) Method of manufacturing a thin film transistor
CN105097666A (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
US10629746B2 (en) Array substrate and manufacturing method thereof
US11469329B2 (en) Active switch, manufacturing method thereof and display device
WO2017136984A1 (zh) N型薄膜晶体管的制作方法
US20170294544A1 (en) Thin film transistor and method thereof, array substrate, and display apparatus
WO2016165223A1 (zh) 一种多晶硅薄膜晶体管及其制作方法和显示装置
CN104599973A (zh) 低温多晶硅薄膜晶体管的制备方法
US10600825B2 (en) Manufacturing method for TFT array substrate and TFT array substrate
CN107731929B (zh) 薄膜晶体管的制作方法
CN105161458A (zh) Tft基板的制作方法
US20070026588A1 (en) Method of fabricating a thin film transistor
CN106206745B (zh) 一种高迁移率金属氧化物tft的制作方法
CN107946367A (zh) 一种薄膜晶体管的制作方法及薄膜晶体管
US20230230984A1 (en) Manufacturing method of array substrate, and display panel

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171110