WO2020108196A1 - 显示基板及其制作方法、显示装置 - Google Patents

显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
WO2020108196A1
WO2020108196A1 PCT/CN2019/113588 CN2019113588W WO2020108196A1 WO 2020108196 A1 WO2020108196 A1 WO 2020108196A1 CN 2019113588 W CN2019113588 W CN 2019113588W WO 2020108196 A1 WO2020108196 A1 WO 2020108196A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
photoresist
layer
photoresist pattern
conductive
Prior art date
Application number
PCT/CN2019/113588
Other languages
English (en)
French (fr)
Inventor
刘宁
周斌
刘军
张扬
苏同上
王海涛
Original Assignee
京东方科技集团股份有限公司
合肥鑫晟光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 合肥鑫晟光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US16/761,231 priority Critical patent/US11469260B2/en
Publication of WO2020108196A1 publication Critical patent/WO2020108196A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0005—Production of optical devices or components in so far as characterised by the lithographic processes or materials used therefor
    • G03F7/0007—Filters, e.g. additive colour filters; Components for display devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

一种显示基板及其制备方法、以及包含该显示基板的显示装置。所述制备显示基板的方法包括：形成导电层，在所述导电层上形成第一光刻胶图形和第二光刻胶图形，其中，所述第一光刻胶图形与所述导电层的黏附性小于所述第二光刻胶图形与所述导电层的黏附性；以所述第一光刻胶图形和所述第二光刻胶图形为掩膜对所述导电层进行刻蚀，分别形成第一导电图形和第二导电图形，其中，所述第一导电图形与所述第一光刻胶图形的线宽差值大于所述第二导电图形与所述第二光刻胶图形的线宽差值。

Description

显示基板及其制作方法、显示装置
相关申请的交叉参考
本公开主张在2018年11月27日在中国提交的中国专利申请号No.201811424979.X的优先权，其全部内容通过引用包含于此。
技术领域
本公开涉及显示技术领域，特别是涉及一种显示基板及其制备方法、包含该显示基板的显示装置。
背景技术
顶栅型薄膜晶体管(TFT)具有短沟道的特点，所以其开态电流I on得以有效提升。因此，在其应用于显示基板中时，可以显著提升显示效果并且能有效降低功耗。而且，顶栅型TFT的栅极与源极和漏极的重叠面积小，产生的寄生电容较小，所以发生栅极与漏极短路(GDS)等不良的可能性也降低。由于顶栅型TFT具有上述显著优点，所以越来越受到人们的关注。
发明内容
一方面，提供一种制备显示基板的方法，包括：
形成导电层，在所述导电层上形成第一光刻胶图形和第二光刻胶图形，其中，所述第一光刻胶图形与所述导电层的黏附性小于所述第二光刻胶图形与所述导电层的黏附性；
以所述第一光刻胶图形和所述第二光刻胶图形为掩膜对所述导电层进行刻蚀，分别形成第一导电图形和第二导电图形，其中，所述第一导电图形与所述第一光刻胶图形的线宽差值大于所述第二导电图形与所述第二光刻胶图形的线宽差值。
可选地，所述第一导电图形在所述显示基板的衬底基板上的正投影落入所述第一光刻胶图形在所述衬底基板上的正投影内，并且所述第二导电图形在所述显示基板的衬底基板上的正投影落入所述第二光刻胶图形在所述衬底 基板上的正投影内。
可选地，所述第一导电图形在其延伸方向上的中轴线在所述衬底基板上的正投影与所述第一光刻胶图形在其延伸方向上中轴线在所述衬底基板上的正投影重合。
可选地，所述第二导电图形在延伸方向上的中轴线在所述衬底基板上的正投影与所述第二光刻胶图形在延伸方向上中轴线在所述衬底基板上的正投影重合。
可选地，所述第一光刻胶图形和所述第二光刻胶图形的组分包括基体材料、感光材料和溶剂材料，所述第一光刻胶图形的、与所述导电层接触的部分的基体材料中所含的极性基团密度大于所述第二光刻胶图形的、与所述导电层接触部分的基体材料中所含的极性基团的密度。
可选地，所述极性基团是羟基(-OH)和/或羧基(-COOH)。
可选地，所述第一光刻胶图形和所述第二光刻胶图形中的所述基体材料是含有不同量的极性基团的酚醛树脂。
可选地，在所述导电层上形成第一光刻胶图形和第二光刻胶图形的步骤包括：
在所述导电层上涂覆第一光刻胶层，对所述第一光刻胶层进行曝光显影后形成第二光刻胶过渡图形；
在所述导电层以及所述第二光刻胶过渡图形上涂覆第二光刻胶层，其中，所述第一光刻胶层与所述导电层的黏附性大于所述第二光刻胶层与所述导电层的黏附性；以及
对所述第二光刻胶层进行曝光显影，以形成所述第一光刻胶图形，其中，所述第二光刻胶过渡图形及所述第二光刻胶过渡图形上残留的第二光刻胶层组成所述第二光刻胶图形。
可选地，所述导电层为栅金属层，所述第一导电图形为薄膜晶体管的栅极，并且所述第二导电图形为栅极走线。
可选地，所述制备方法具体包括：
形成所述薄膜晶体管的有源层；
形成栅绝缘层，其中，所述栅绝缘层覆盖所述有源层；
在所述栅绝缘层上形成所述栅金属层；
在所述栅金属层上形成所述第一光刻胶图形和所述第二光刻胶图形；
以所述第一光刻胶图形和所述第二光刻胶图形为掩膜对所述栅金属层进行刻蚀，分别形成所述栅极和所述栅极走线；
以所述第一光刻胶图形和所述第二光刻胶图形为掩膜对所述栅绝缘层进行刻蚀，以形成栅绝缘层的图形；
以所述第一光刻胶图形为掩膜，对所述有源层进行导体化处理；以及
去除所述第一光刻胶图形和所述第二光刻胶图形。
可选地，所述第一导电图形与所述第一光刻胶图形的线宽差值为1.5～2.5微米，所述第二导电图形与所述第二光刻胶图形的线宽差值为0.5～1.2微米。
另一方面，本公开还提供了一种显示基板，其采用如上所述的方法制备得到。
可选地，所述第一导电图形为薄膜晶体管的栅极，并且所述第二导电图形为栅极走线。
可选地，所述薄膜晶体管的栅极在所述显示基板的衬底基板上的正投影落入所述薄膜晶体管的栅绝缘层在所述衬底基板上的正投影内。
再一方面，本公开还提供了一种显示装置，包括如上所述的显示基板。
附图说明
图1为采用3T1C结构的顶栅型AMOLED产品的示意图；
图2为栅极与上方的光刻胶存在线宽差值的示意图；
图3为根据本公开实施例的方法形成第二光刻胶过渡图形后的结构的示意图；
图4为根据本公开实施例的方法形成第二光刻胶图形后的结构的示意图；
图5为根据本公开实施例的方法形成第一光刻胶图形后的结构的示意图；
图6为根据本公开实施例的方法形成栅极走线后的结构的示意图；
图7为根据本公开实施例的方法形成栅极后的结构的示意图；
图8为根据本公开实施例的方法所制备的栅极和栅极走线的位置示意图。
具体实施方式
为使本公开的实施方式要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
顶栅型薄膜晶体管(TFT)具有显示效果优良、功耗低以及发生栅极与漏极短路(GDS)等不良的可能性也降低，所以越来越受到人们的关注。在顶栅型有源矩阵有机发光二极管(AMOLED)产品电路设计中，经常采用如图1所示的3T1C结构，并且使用IGZO半导体做有源层。在实际的制造工艺中，如图2所示，需要在完成栅极71的构图工艺后，不剥离栅极71上方的光刻胶，采用自对准工艺对栅极71下方的栅绝缘层6进行刻蚀，然后紧接着进行有源层5的导体化工艺。为了防止导体化过程中He等离子体在沟道内的横向扩散和上方栅极71的金属原子通过有源层两端向沟道内扩散，需要使栅极71刻蚀后的线宽与上方残留的光刻胶8的线宽的差值2d大，即形成的关键尺寸偏差(CD bias)较大。当CD bias较大时，光刻胶8可以更好地保护栅极71下方的栅绝缘层6免于刻蚀，进而对有源层5的导体化工艺起到一定的保护限制作用，可以有效避免有源层导体化过程中He等离子体在沟道内的横向扩散和上方栅极的金属原子通过有源层两端向沟道内扩散，确保薄膜晶体管性能的稳定性。
随着显示产品逐渐向大尺寸和高高像素密度(PPI)发展，金属布线的密度越来越大。因此，需要曝光后形成的光刻胶的线宽尺寸与刻蚀后形成的金属走线的线宽尺寸越接近越好，即CD bias越小越好。而且，相关技术在利用同一层金属制作薄膜晶体管的栅极以及栅极走线时，制作栅极的CD bias与制作栅极走线的CD bias是相同的，导致无法兼顾薄膜晶体管的性能和金属布线的密度。
本公开的实施例针对上述问题，提供一种显示基板及其制备方法、包括该显示基板的显示装置，其能够兼顾薄膜晶体管的性能和金属布线的密度。
根据本公开的实施例，提供一种制备显示基板的方法，包括：
形成导电层；
在所述导电层上形成第一光刻胶图形和第二光刻胶图形，其中，所述第一光刻胶图形与所述导电层的黏附性小于所述第二光刻胶图形与所述导电层的黏附性；以及
以所述第一光刻胶图形和所述第二光刻胶图形为掩膜对所述导电层进行刻蚀，分别形成第一导电图形和第二导电图形，其中，所述第一导电图形与所述第一光刻胶图形的线宽差值大于所述第二导电图形与所述第二光刻胶图形的线宽差值。
各图形的线宽是指图形在垂直于其延伸方向的方向上的宽度，两个图形的线宽差值为其中一个图形的线宽与另外一个图形的线宽的差值。例如，结合图8并且如图2和6所示的，所述栅极走线72的线宽是指该栅极走线在A-A直线方向(该方向垂直于栅极走线72的长度延伸方向)上的宽度，所述栅极71的线宽是指该栅极71在B-B直线方向(该方向垂直于栅极71的长度延伸方向)上的宽度。
本公开的实施例可以产生如下有益的技术效果：
在上述实施例中，由于第一光刻胶图形与导电层的黏附性小于所述第二光刻胶图形与所述导电层的黏附性，使得金属层刻蚀工艺中的刻蚀液比较容易进入第一光刻胶图形与金属层之间的夹角处进行横向刻蚀，使刻蚀后形成的第一导电图形与第一光刻胶图形的线宽差值较大。相比之下，由于第二光刻胶图形与导电层的黏附性较好，使得金属层刻蚀工艺中的刻蚀液不易进入第二光刻胶图形与金属层之间的夹角处进行横向刻蚀，使刻蚀后形成的第二导电图形与第二光刻胶图形的线宽差值较小。因此，所述第一导电图形与所述第一光刻胶图形的线宽差值大于所述第二导电图形与所述第二光刻胶图形的线宽差值。当第一导电图形为栅极，第二导电图形为栅极走线时，可以使得栅极与栅极上的第一光刻胶图形的线宽差值较大，栅极走线与栅极走线上的第二光刻胶图形的线宽差值较小，从而同时满足薄膜晶体管的性能要求和金属的布线密度要求。
可选地，所述第一导电图形在所述显示基板的衬底基板上的正投影落入所述第一光刻胶图形在所述衬底基板上的正投影内，并且所述第二导电图形在所述显示基板的衬底基板上的正投影落入所述第二光刻胶图形在所述衬底 基板上的正投影内。
可选地，所述第一导电图形在其延伸方向上的中轴线在所述衬底基板上的正投影与所述第一光刻胶图形在其延伸方向上的中轴线在所述衬底基板上的正投影重合；
可选地，所述第二导电图形在其延伸方向上的中轴线在所述衬底基板上的正投影与所述第二光刻胶图形在其延伸方向上的中轴线在所述衬底基板上的正投影重合。
可选地，第一光刻胶图形和第二光刻胶图形均采用正性光刻胶。所述正性光刻胶可以包括：①基体材料，例如，酚醛树脂等，所述基体材料是正性光刻胶的骨骼，可以增强正性光刻胶的强度；②感光材料，例如，邻叠氮醌等，所述感光材料是光化学反应的主体，光化学反应后变得溶于显影液；③溶剂材料，例如，二甲苯和各种醋酸盐(例如PGMEA：丙二醇单甲醚醋酸脂)等，所述溶剂材料可以调节光刻胶的粘度。
可选地，第一光刻胶图形和第二光刻胶图形的感光材料和溶剂材料可以相同，但基体材料不同。使用的基体材料中所含的极性基团越多，例如，羟基(-OH)、羧基(-COOH)等含量越高，光刻胶与金属的黏附性越差；相反地，使用的基体材料所含的极性基团越少，其与金属的黏附性越好。因此，所述第一光刻胶图形与所述导电层接触部分的基体材料中所含的极性基团密度大于所述第二光刻胶图形与所述导电层接触部分的基体材料中所含的极性基团的密度。
可选地，在所述导电层上形成第一光刻胶图形和第二光刻胶图形的步骤具体包括：
在所述导电层上涂覆第一光刻胶层，对所述第一光刻胶层进行曝光显影，以形成第二光刻胶过渡图形；
在所述导电层以及所述第二光刻胶过渡图形上涂覆第二光刻胶层，其中，所述第一光刻胶层与所述导电层的黏附性大于所述第二光刻胶层与所述导电层的黏附性；以及
对所述第二光刻胶层进行曝光显影，以形成所述第一光刻胶图形，其中，所述第二光刻胶过渡图形及所述第二光刻胶过渡图形上残留的第二光刻胶层 组成所述第二光刻胶图形。
在本公开的实施例中，利用第一光刻胶层和第二光刻胶层形成第二光刻胶图形，利用第二光刻胶层形成第一光刻胶图形。由于第二光刻胶图形中是第一光刻胶层与导电层接触，第一光刻胶图形中是第二光刻胶层与导电层接触，第一光刻胶层与所述导电层的黏附性大于所述第二光刻胶层与所述导电层的黏附性。因此，可以使得所述第一光刻胶图形与所述导电层的黏附性小于所述第二光刻胶图形与所述导电层的黏附性。
在本公开的实施例中，所述导电层为栅金属层，所述第一导电图形为薄膜晶体管的栅极，所述第二导电图形为栅极走线。
在本公开的该实施例中，在对栅金属层进行刻蚀后，形成的栅极与上方残留的第一光刻胶图形之间的线宽差值比较大，能够满足薄膜晶体管的性能要求；形成的栅极走线与上方残留的第二光刻胶图形之间的线宽差值比较小，能够满足栅极走线布线的要求，提高栅极走线的布线密度。因此，根据本公开的实施例的方法提高了显示基板的产品质量。
可选地，所述显示基板采用3T1C结构，在3T1C结构中，栅极走线包括与G1和G2连接的走线、以及充当VDD(电源电压漏极)和Sense(补偿)线的部分走线。
可选地，所述制备方法具体包括：
形成所述薄膜晶体管的有源层；
形成栅绝缘层，其中，所述栅绝缘层覆盖所述有源层；
在所述栅绝缘层上形成所述栅金属层；
在所述栅金属层上形成所述第一光刻胶图形和所述第二光刻胶图形；
以所述第一光刻胶图形和所述第二光刻胶图形为掩膜对所述栅金属层进行刻蚀，分别形成所述栅极和所述栅极走线；
以所述第一光刻胶图形和所述第二光刻胶图形为掩膜对所述栅绝缘层进行刻蚀，以形成栅绝缘层的图形，其中，由于栅极与上方残留的第一光刻胶图形之间的线宽差值比较大，所以第一光刻胶图形能够更好地保护栅极下方的栅绝缘层免于刻蚀，使得栅极与下方的栅绝缘层之间的线宽差值也会比较大；
以所述第一光刻胶图形为掩膜，对所述有源层进行导体化处理，其中，由于栅极与下方的栅绝缘层之间的线宽差值会比较大，所以栅绝缘层可以对下方的有源层的导体化工艺起到一定的保护限制作用，可以有效避免有源层导体化过程中He等离子体在沟道内的横向扩散和上方栅极的金属原子通过有源层两端向沟道内扩散，确保薄膜晶体管性能的稳定性；以及
去除所述第一光刻胶图形和所述第二光刻胶图形。
在本公开的实施例中，所述第一导电图形与所述第一光刻胶图形的线宽差值可以为1.5～2.5微米，能够满足薄膜晶体管的性能要求；所述第二导电图形与所述第二光刻胶图形的线宽差值可以为0.5～1.2微米，能够满足金属的布线密度要求。
下面结合附图以及具体的实施例对本公开的制备显示基板的方法进行进一步详细地介绍。
在根据本公开实施例的制备显示基板的方法中，如图3-5所示的，首先提供基底1。所述基底1可以是刚性基底，也可以是柔性基底，刚性基底可以采用玻璃基底或石英基底，柔性基底可以采用聚酰亚胺。
在基底1上形成遮光金属层3。具体地，可以采用溅射或热蒸发的方法在基底1上沉积遮光金属层3，遮光金属层3可以是Cu、Al、Ag、Mo、Cr、Nd、Ni、Mn、Ti、Ta、W等金属以及这些金属的合金。遮光金属层3可以为单层结构或者多层结构，多层结构例如为Cu\Mo、Ti\Cu\Ti、Mo\Al\Mo等。在遮光金属层3上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域。光刻胶保留区域对应于遮光金属层3的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域。然后进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变。通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的遮光金属层3，剥离剩余的光刻胶，由此形成遮光金属层3的图形。
形成缓冲层2。具体地，可以采用等离子体增强化学气相沉积(PECVD)方法沉积厚度为
Figure PCTCN2019113588-appb-000001
的缓冲层2。缓冲层2可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体是SiH 4、NH 3和N 2或SiH 2Cl 2、NH 3和N 2。
形成有源层5。具体地，沉积一层半导体材料。半导体材料可以采用氧化物半导体材料，例如IGZO、IZO等。在半导体材料上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域。光刻胶保留区域对应于有源层的图形所在区域，光刻胶未保留区域对应于有源层的图形以外的区域。然后进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变。通过刻蚀工艺刻蚀掉光刻胶未保留区域的半导体材料，由此形成有源层5的图形。
形成栅绝缘层6。具体地，可以采用等离子体增强化学气相沉积(PECVD)方法沉积厚度为
Figure PCTCN2019113588-appb-000002
的栅绝缘层6。栅绝缘层6可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体是SiH 4、NH 3和N 2或SiH 2Cl 2、NH 3和N 2。
形成栅金属层7。具体地，可以采用溅射或热蒸发的方法沉积厚度约为
Figure PCTCN2019113588-appb-000003
的栅金属层。栅金属层可以是Cu、Al、Ag、Mo、Cr、Nd、Ni、Mn、Ti、Ta、W等金属以及这些金属的合金。栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo、Ti\Cu\Ti、Mo\Al\Mo等。
如图3所示的，首先在栅金属层上涂覆一层较薄的与栅金属层黏附性好的第一光刻胶层，对第一光刻胶层进行曝光显影，形成第二光刻胶过渡图形81。第二光刻胶过渡图形81仅在对应栅极走线的位置存在。然后如图4和图5所示，在栅金属层7上涂覆一层较厚的与栅金属层黏附性差的第二光刻胶层82。由于第二光刻胶82与栅金属层的黏附性较差，如果第二光刻胶层82的厚度较小，第二光刻胶层82会比较容易从栅金属层上脱落，所以第二光刻胶层82的厚度可以稍大于第一光刻胶层81的厚度。对第二光刻胶层82进行曝光显影，保留位于第二光刻胶过渡图形81上的第二光刻胶层82(如图4所示)以及对应栅极71的第二光刻胶层82(如图5所示)。图4中的第二光刻胶过渡图形81和第二光刻胶层82组成第二光刻胶图形。图5中的第二光刻胶层82组成第一光刻胶图形。由于在第二光刻胶图形中，与栅金属层7接触的是第二光刻胶过渡图形81，所以第二光刻胶图形与栅金属层7的黏附性大于第一光刻胶图形与栅金属层7的黏附性。
在本公开的实施例中，栅金属层可以采用Cu等导电性能较好的金属，第 一光刻胶层和第二光刻胶层均采用正性光刻胶。所述正性光刻胶可以包括：①基体材料，例如，酚醛树脂等，所述基体材料是正性光刻胶的骨骼，可以增强正性光刻胶的强度；②感光材料，例如，邻叠氮醌等，所述感光材料是光化学反应的主体，光化学反应后变得溶于显影液；③溶剂材料，例如，二甲苯和各种醋酸盐(例如，PGMEA：丙二醇单甲醚醋酸脂)等，可以调节光刻胶的粘度。
可选地，第一光刻胶层和第二光刻胶层的感光材料和溶剂材料可以相同，但使用的基体材料可以不同。使用的基体材料中所含的极性基团越多，例如羟基(-OH)、羧基(-COOH)等含量越高，光刻胶与金属的黏附性越差。相反，使用的基体材料所含的极性基团越少，其与金属的黏附性越好。因此，第二光刻胶层相比第一光刻胶层，基体材料中含有的极性基团更多。
然后，以所述第一光刻胶图形和所述第二光刻胶图形为掩膜对栅金属层7进行刻蚀。由于第一光刻胶图形与栅金属层的黏附性较差，使得刻蚀工艺中的刻蚀液比较容易进入第一光刻胶图形与栅金属层之间的夹角处进行横向刻蚀。如图7所示，使刻蚀后形成的栅极71与第一光刻胶图形之间的d2较大，d2为栅极71与第一光刻胶图形的线宽差值的一半。由于第二光刻胶图形与栅金属层的黏附性较好，使得刻蚀工艺中的刻蚀液不易进入第二光刻胶图形与栅金属层之间的夹角处进行横向刻蚀。如图6所示，使刻蚀后形成的栅极走线72与第二光刻胶图形之间的d1较小。d1为栅极走线与第二光刻胶图形的线宽差值的一半。由于刻蚀后形成的栅极走线72与第二光刻胶图形的线宽差值较小，所以可以满足栅极走线的布线要求，提高栅极走线的布线密度。
然后，以第二光刻胶图形和第一光刻胶图形为掩膜，对栅绝缘层6进行干法刻蚀，形成栅绝缘层6的图形。由于栅极71与上方残留的第一光刻胶图形之间的线宽差值比较大，所以第一光刻胶图形能够更好地保护栅极71下方的栅绝缘层6免于刻蚀，栅极71与下方的栅绝缘层6的图形之间的线宽差值也会比较大。
在形成栅绝缘层6的图形后，不剥离第二光刻胶图形和第一光刻胶图形，对有源层5进行导体化工艺。具体地，可以对有源层5进行等离子体处理， 如图7所示，在有源层的两端形成导体化的有源层4。由于栅极71与下方的栅绝缘层6之间的线宽差值比较大，所以栅绝缘层6可以对下方的有源层的导体化工艺起到一定的保护限制作用，可以有效避免有源层导体化过程中He等离子体在沟道内的横向扩散和上方栅极的金属原子通过有源层两端向沟道内扩散，确保薄膜晶体管性能的稳定性。
然后，可以剥离第二光刻胶图形和第一光刻胶图形，形成如图8所示的栅极走线72和栅极71。图6和图4所示为图8中AA位置在制备过程中的截面示意图，图7和图5所示为图8中BB位置在制备过程中的截面示意图。
另一方面，本公开实施例还提供了一种显示基板，采用如上所述的制备方法制备得到。
同样地，由于本公开的显示基板是采用根据本公开实施例的方法来制备的，所以上述显示基板同时满足薄膜晶体管的性能要求和金属的布线密度要求。
可选地，所述导电层为栅金属层，所述第一导电图形为薄膜晶体管的栅极，所述第二导电图形为栅极走线。在对栅金属层进行刻蚀后，形成的栅极与上方残留的第一光刻胶图形之间的线宽差值较大，能够满足薄膜晶体管的性能要求；形成的栅极走线与上方残留的第二光刻胶图形之间的线宽差值比较小，能够满足栅极走线布线的要求，由此提高了显示基板的产品质量。
可选地，所述薄膜晶体管的栅极在所述显示基板的衬底基板上的正投影落入所述薄膜晶体管的栅绝缘层在所述衬底基板上的正投影内。在对有源层进行导体化时，栅绝缘层可以对下方的有源层的导体化工艺起到一定的保护限制作用，可以有效避免有源层导体化过程中He等离子体在沟道内的横向扩散和上方栅极的金属原子通过有源层两端向沟道内扩散，确保薄膜晶体管性能的稳定性。
再一方面，本公开的实施例还提供了一种显示装置，包括如上所述的显示基板。所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。可选地，所述显示装置还包括柔性电路板、印刷电路板和背板。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属 领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。而且，可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
以上所述是本公开的可选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本公开所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。

Claims (15)

  1. 一种制备显示基板的方法，包括：
    形成导电层；
    在所述导电层上形成第一光刻胶图形和第二光刻胶图形，其中，所述第一光刻胶图形与所述导电层的黏附性小于所述第二光刻胶图形与所述导电层的黏附性；以及
    以所述第一光刻胶图形和所述第二光刻胶图形为掩膜对所述导电层进行刻蚀，分别形成第一导电图形和第二导电图形，其中，所述第一导电图形与所述第一光刻胶图形的线宽差值大于所述第二导电图形与所述第二光刻胶图形的线宽差值。
  2. 根据权利要求1所述的方法，其中，所述第一导电图形在所述显示基板的衬底基板上的正投影落入所述第一光刻胶图形在所述衬底基板上的正投影内，并且所述第二导电图形在所述显示基板的衬底基板上的正投影落入所述第二光刻胶图形在所述衬底基板上的正投影内。
  3. 根据权利要求2所述的方法，其中，所述第一导电图形在其延伸方向上的中轴线在所述衬底基板上的正投影与所述第一光刻胶图形在其延伸方向上的中轴线在所述衬底基板上的正投影重合。
  4. 根据权利要求2或3所述的方法，其中，所述第二导电图形在其延伸方向上的中轴线在所述衬底基板上的正投影与所述第二光刻胶图形在其延伸方向上的中轴线在所述衬底基板上的正投影重合。
  5. 根据权利要求1所述的方法，其中，所述第一光刻胶图形和所述第二光刻胶图形的组分包括基体材料、感光材料和溶剂材料，所述第一光刻胶图形的、与所述导电层接触的部分的基体材料中所含的极性基团密度大于所述第二光刻胶图形的、与所述导电层接触的部分的基体材料中所含的极性基团的密度。
  6. 根据权利要求5所述的方法，其中，所述极性基团是羟基(-OH)和/或羧基(-COOH)。
  7. 根据权利要求5或6所述的方法，其中，所述第一光刻胶图形和所述 第二光刻胶图形中的所述基体材料是含有不同量的极性基团的酚醛树脂。
  8. 根据权利要求1所述的方法，其中，在所述导电层上形成第一光刻胶图形和第二光刻胶图形的步骤包括：
    在所述导电层上涂覆第一光刻胶层，对所述第一光刻胶层进行曝光显影，以形成第二光刻胶过渡图形；
    在所述导电层以及所述第二光刻胶过渡图形上涂覆第二光刻胶层，其中，所述第一光刻胶层与所述导电层的黏附性大于所述第二光刻胶层与所述导电层的黏附性；以及
    对所述第二光刻胶层进行曝光显影，以形成所述第一光刻胶图形，其中，所述第二光刻胶过渡图形及所述第二光刻胶过渡图形上残留的第二光刻胶层组成所述第二光刻胶图形。
  9. 根据权利要求1所述的方法，其中，所述导电层为栅金属层，所述第一导电图形为薄膜晶体管的栅极，并且所述第二导电图形为栅极走线。
  10. 根据权利要求9所述的方法，其中，所述方法包括：
    形成所述薄膜晶体管的有源层；
    形成栅绝缘层，其中，所述栅绝缘层覆盖所述有源层；
    在所述栅绝缘层上形成所述栅金属层；
    在所述栅金属层上形成所述第一光刻胶图形和所述第二光刻胶图形；
    以所述第一光刻胶图形和所述第二光刻胶图形为掩膜对所述栅金属层进行刻蚀，分别形成所述栅极和所述栅极走线；
    以所述第一光刻胶图形和所述第二光刻胶图形为掩膜对所述栅绝缘层进行刻蚀，以形成栅绝缘层的图形；
    以所述第一光刻胶图形为掩膜，对所述有源层进行导体化处理；以及
    去除所述第一光刻胶图形和所述第二光刻胶图形。
  11. 根据权利要求1所述的方法，其中，所述第一导电图形与所述第一光刻胶图形的线宽差值为1.5～2.5微米，所述第二导电图形与所述第二光刻胶图形的线宽差值为0.5～1.2微米。
  12. 一种显示基板，其采用如权利要求1-11中任一项所述的方法制备得到。
  13. 根据权利要求12所述的显示基板，其中，所述第一导电图形为薄膜晶体管的栅极，所述第二导电图形为栅极走线。
  14. 根据权利要求12所述的显示基板，其中，所述薄膜晶体管的栅极在所述显示基板的衬底基板上的正投影落入所述薄膜晶体管的栅绝缘层在所述衬底基板上的正投影内。
  15. 一种显示装置，包括如权利要求12-14中任一项所述的显示基板。
PCT/CN2019/113588 2018-11-27 2019-10-28 显示基板及其制作方法、显示装置 WO2020108196A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/761,231 US11469260B2 (en) 2018-11-27 2019-10-28 Display substrate, method for preparing the same, and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811424979.XA CN109712930B (zh) 2018-11-27 2018-11-27 显示基板及其制作方法、显示装置
CN201811424979.X 2018-11-27

Publications (1)

Publication Number Publication Date
WO2020108196A1 true WO2020108196A1 (zh) 2020-06-04

Family

ID=66254430

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/113588 WO2020108196A1 (zh) 2018-11-27 2019-10-28 显示基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US11469260B2 (zh)
CN (1) CN109712930B (zh)
WO (1) WO2020108196A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712930B (zh) 2018-11-27 2020-10-30 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置
CN110828520B (zh) * 2019-11-15 2022-09-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN113424302A (zh) * 2020-01-02 2021-09-21 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示面板和显示装置
CN111312725B (zh) * 2020-02-24 2023-02-03 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026332A (ja) * 2000-07-10 2002-01-25 Fujitsu Ltd 薄膜トランジスタの製造方法
TW493095B (en) * 1994-07-08 2002-07-01 Sanyo Electric Co Liquid-crystal display with inter-line short-circuit preventive function and process for producing same
CN101136376A (zh) * 2007-09-26 2008-03-05 友达光电股份有限公司 像素结构及其制造方法
CN104716092A (zh) * 2015-04-02 2015-06-17 京东方科技集团股份有限公司 阵列基板的制造方法及制造装置
CN106057667A (zh) * 2016-07-06 2016-10-26 京东方科技集团股份有限公司 膜层图案的制作方法、基板的制作方法及基板、显示装置
CN107895726A (zh) * 2017-11-30 2018-04-10 武汉天马微电子有限公司 一种阵列基板及其制作方法和显示装置
CN109712930A (zh) * 2018-11-27 2019-05-03 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005722B2 (en) * 2001-01-26 2006-02-28 The Board Of Trustees Of The University Of Arkansas RC terminator and production method therefor
US7247938B2 (en) 2002-04-11 2007-07-24 Nxp B.V. Carrier, method of manufacturing a carrier and an electronic device
DE10222609B4 (de) 2002-04-15 2008-07-10 Schott Ag Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat
KR101084962B1 (ko) * 2003-04-25 2011-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 하전 빔을 사용한 액적 토출장치 및 상기 장치를 사용한패턴의 제작 방법
JP6402017B2 (ja) * 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
CN108231797A (zh) * 2018-01-03 2018-06-29 京东方科技集团股份有限公司 一种导电结构图案及其制备方法、阵列基板、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW493095B (en) * 1994-07-08 2002-07-01 Sanyo Electric Co Liquid-crystal display with inter-line short-circuit preventive function and process for producing same
JP2002026332A (ja) * 2000-07-10 2002-01-25 Fujitsu Ltd 薄膜トランジスタの製造方法
CN101136376A (zh) * 2007-09-26 2008-03-05 友达光电股份有限公司 像素结构及其制造方法
CN104716092A (zh) * 2015-04-02 2015-06-17 京东方科技集团股份有限公司 阵列基板的制造方法及制造装置
CN106057667A (zh) * 2016-07-06 2016-10-26 京东方科技集团股份有限公司 膜层图案的制作方法、基板的制作方法及基板、显示装置
CN107895726A (zh) * 2017-11-30 2018-04-10 武汉天马微电子有限公司 一种阵列基板及其制作方法和显示装置
CN109712930A (zh) * 2018-11-27 2019-05-03 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN109712930B (zh) 2020-10-30
US20210313356A1 (en) 2021-10-07
US11469260B2 (en) 2022-10-11
CN109712930A (zh) 2019-05-03

Similar Documents

Publication Publication Date Title
WO2020108196A1 (zh) 显示基板及其制作方法、显示装置
US20210135144A1 (en) Display substrate, manufacturing method thereof, and display device having the same
US10115832B2 (en) Thin film transistor, method for manufacturing the same, array substrate and display device
US9613986B2 (en) Array substrate and its manufacturing method, display device
WO2017185838A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
WO2019007228A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
WO2016065797A1 (zh) 一种coa基板及其制作方法和显示装置
US11087985B2 (en) Manufacturing method of TFT array substrate
TWI477869B (zh) 顯示面板之陣列基板及其製作方法
WO2016065852A1 (zh) 一种coa基板及其制作方法和显示装置
US10050151B2 (en) Dual-gate TFT array substrate and manufacturing method thereof, and display device
US20140054702A1 (en) Tft, mask for manufacturing the tft, array substrate and display device
TW201428979A (zh) 背通道蝕刻氧化物薄膜電晶體製程架構
WO2017020480A1 (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
WO2016011727A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
US20160011457A1 (en) Fabrication method of substrate
WO2016090886A1 (zh) 阵列基板及其制作方法和显示面板
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
TW201319698A (zh) 陣列基板及其製造方法
US9653578B2 (en) Thin film transistor, its manufacturing method and display device
CN106684038B (zh) 用于4m制程制备tft的光罩及4m制程tft阵列制备方法
WO2019015317A1 (zh) 构图方法和阵列基板的制备方法
WO2023226688A1 (zh) 阵列基板及其制造方法、显示装置
US20200203391A1 (en) Array Substrate, Display Device, Thin Film Transistor, and Method for Manufacturing Array Substrate
WO2021097995A1 (zh) 一种阵列基板及其制备方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19888478

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19888478

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 19888478

Country of ref document: EP

Kind code of ref document: A1