TW201428979A - 背通道蝕刻氧化物薄膜電晶體製程架構 - Google Patents

背通道蝕刻氧化物薄膜電晶體製程架構 Download PDF

Info

Publication number
TW201428979A
TW201428979A TW102137821A TW102137821A TW201428979A TW 201428979 A TW201428979 A TW 201428979A TW 102137821 A TW102137821 A TW 102137821A TW 102137821 A TW102137821 A TW 102137821A TW 201428979 A TW201428979 A TW 201428979A
Authority
TW
Taiwan
Prior art keywords
layer
oxide
metal layer
over
passivation layer
Prior art date
Application number
TW102137821A
Other languages
English (en)
Inventor
Ming-Chin Hung
Kyung-Wook Kim
Chun-Yao Huang
Young-Bae Park
Shih-Chang Chang
John Z Zhong
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of TW201428979A publication Critical patent/TW201428979A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明提供一種用於製造用於一液晶顯示器之一背通道蝕刻(BCE)氧化物薄膜電晶體(TFT)之方法。該方法包括：在一基板之上形成一第一金屬層，該第一金屬層具有一第一部分及一第二部分；將一閘極絕緣體沈積於該第一金屬層之上；及將一半導體層安置於該閘極絕緣體之上。該方法亦包括沈積一半色調光阻以覆蓋該半導體層之一第一部分及該第一金屬層之該第一部分。該半色調光阻具有一第一部分及比該第一部分厚之一第二部分。該第一部分在該第一金屬層之該第二部分上方具有一介層孔。該半色調光阻之該第二部分覆蓋該第一金屬層之該第一部分。該方法進一步包括：經由該介層孔蝕刻該閘極絕緣體之一部分，以便曝露該第一金屬層之該第二部分；移除該半色調光阻之該第一部分，同時保留該半色調光阻之該第二部分；及進行蝕刻以移除該半導體層之未由該半色調光阻覆蓋的一第二部分。

Description

背通道蝕刻氧化物薄膜電晶體製程架構 對相關申請案之交叉參考
本專利合作條約專利申請案主張2012年10月30日申請且題為「背通道蝕刻氧化物薄膜電晶體製程架構(Back Channel Etching Oxide Thin Film Transistor Process Architecture)」之美國非臨時申請案第13/664,240號的優先權，該申請案之內容以其全文引用之方式併入本文中。
本文中所描述之實施例大體上係關於用於主動式矩陣液晶顯示器(AMLCD)中之氧化物薄膜電晶體(TFT)的製程架構。更具體而言，某些實施例係關於用於背通道蝕刻(BCE)氧化物TFT之製程。
液晶顯示器(LCD)大體上藉由經由液晶之動作使光透射或阻斷光來顯示影像。LCD已用於包括筆記型電腦、桌上型電腦、平板計算器件、行動電話(包括智慧型電話)、汽車艙內顯示器之多種計算顯示器及器件中，用於器具上，用作電視等等。LCD常常使用主動式矩陣來驅動像素區中之液晶。在一些LCD中，薄膜電晶體(TFT)用作主動式矩陣中之切換元件。
氧化物TFT之背通道蝕刻(BCE)在主動式矩陣液晶顯示器(AMLCD)之新近開發中已變得日益重要，此係因為可經由BCE達成的 此等顯示器之小尺寸及小寄生電容(與習知介層孔氧化物TFT相比較)。
BCE氧化物TFT大體上包括閘極絕緣體上之鈍化層，且可能需要蝕刻穿過鈍化層與閘極絕緣體兩者以形成介層孔。鈍化層通常由氧化矽(SiO2)形成，而閘極絕緣體通常由氮化矽(SiNx)形成，在使用某些蝕刻劑時，氮化矽比SiO2蝕刻得快。大體而言，鈍化層與閘極絕緣體之間的非常不同之蝕刻速率可在介層孔中產生底切，該底切可導致用以塗佈介層孔之導電材料中的斷裂，藉此干擾TFT之操作。
BCE氧化物TFT之習知製造方法將專用遮罩分別用於蝕刻SiO2及SiNx，該情形可增加生產時間且降低產品產量。另外，所使用之每一遮罩添加所生產之TFT將無法操作之機會。因此，可能需要使用更有效率之製造程序，諸如具有減少之數目個遮罩操作的製造程序。
本文中所描述之實施例可提供用於主動式矩陣液晶顯示器(AMLCD)中之氧化物TFT的製程架構。該氧化物TFT可使用一半導體，諸如氧化銦鎵鋅(IGZO)以及其他半導體。所揭示之製程架構減少處理所需之遮罩的數目且提供氧化物TFT而無如上文所論述之底切問題。
在一實施例中，提供一種用於製造用於一液晶顯示器之一背通道蝕刻(BCE)氧化物薄膜電晶體(TFT)之方法。該方法包括：在一基板之上形成一第一金屬層，該第一金屬層具有一第一部分及一第二部分；將一閘極絕緣體沈積於該第一金屬層之上；及將一半導體層安置於該閘極絕緣體之上。該方法亦包括沈積一半色調光阻，以覆蓋該半導體層之一第一部分及該第一金屬層之該第一部分。該半色調光阻具有一第一部分及比該第一部分厚之一第二部分。該第一部分在該第一金屬層之該第二部分上方具有一介層孔。該半色調光阻之該第二部分 覆蓋該第一金屬層之該第一部分。該方法進一步包括：經由該介層孔蝕刻該閘極絕緣體之一部分，以便曝露該第一金屬層之該第二部分；移除該半色調光阻之該第一部分，同時保留該半色調光阻之該第二部分；及進行蝕刻以移除該半導體層之未由該半色調光阻覆蓋的一第二部分。
在另一實施例中，提供一種用於製造用於一液晶顯示器之一背通道蝕刻(BCE)氧化物薄膜電晶體(TFT)之方法。該方法包括：在一基板之上形成一第一金屬層，該第一金屬層具有一第一部分及一第二部分；將一閘極絕緣體沈積於該第一金屬層之上；及將一半導體層安置於該閘極絕緣體之上。該方法亦包括沈積一第二金屬層，以在該半導體層之上形成一源電極及一汲電極，該源電極及該汲電極在該第一金屬層之該第一部分上方。該方法進一步包括將一第一鈍化層安置於該源電極及該汲電極之上，該第一鈍化層具有在該源電極及該汲電極之上之一第一部分，及超出該源電極及該汲電極之一第二部分。該方法亦包括藉由一光阻層覆蓋該第一鈍化層之該第一部分，及進行蝕刻以移除該第一鈍化層之該第二部分。該方法進一步包括進行蝕刻以移除該半導體層之一第一部分，使得該半導體層之一剩餘第二部分具有與該第一鈍化層之該第一部分實質上相同的尺寸。
在又一實施例中，提供一種用於製造用於一液晶顯示器之一背通道蝕刻(BCE)氧化物薄膜電晶體(TFT)之方法。該方法包括：在一基板之上形成一第一金屬層，該第一金屬層具有一第一部分及一第二部分；將一閘極絕緣體沈積於該第一金屬層之上；及在該第一金屬層之該第一部分上方在該閘極絕緣體之上形成一圖案化半導體層。該方法亦包括沈積一第二金屬層，以在該圖案化半導體層之上形成一源電極及一汲電極。該方法進一步包括將一有機鈍化層沈積於該源電極及該汲電極之上。
在再一實施例中，提供一種用於製造用於一液晶顯示器之一背通道蝕刻(BCE)氧化物薄膜電晶體(TFT)之方法。該方法包括：在一基板之上形成一第一金屬層，該第一金屬層具有一第一部分及一第二部分；及在該第一金屬層之上形成複數個層。該複數個層包括該第一金屬層之上之一閘極絕緣體、該閘極絕緣體之上之一半導體層、該半導體層之上之一第二金屬層，及該第二金屬層之上之一第一鈍化層。該半導體層、該第二金屬層及該第一鈍化層中之每一者包括在該第一金屬層之該第一部分上方的一第一部分。該方法亦包括在該第一鈍化層之該第一部分之上形成一半色調光阻，該半色調光阻具有比一第二剩餘部分薄之一第一中間部分。該方法進一步包括進行蝕刻以移除該第一鈍化層之一第二部分、該第二金屬層之一第二部分，及該半導體層之一第二部分，該等第二部分未由該半色調光阻覆蓋。該方法亦包括：移除該半色調光阻之該第一中間部分；及進行蝕刻以移除該第一鈍化層之一部分及該第二金屬層之一部分，以形成藉由該半導體層上方之一背通道分離的一源電極及一汲電極。
額外實施例及特徵部分地在以下描述中加以闡述，且對於熟習此項技術者而言，在審閱說明書之後部分地將變得顯而易見，或可藉由實踐本文中所論述之實施例而獲悉。可藉由參看說明書之剩餘部分及形成本發明之一部分的圖式認識到對某些實施例之本質及優點的進一步理解。
200‧‧‧氧化物薄膜電晶體(TFT)
202‧‧‧基板
204A‧‧‧閘電極
204B‧‧‧金屬共同電極
206‧‧‧閘極絕緣體
208‧‧‧氧化銦鎵鋅(IGZO)層
208A‧‧‧氧化銦鎵鋅(IGZO)
220A‧‧‧源電極
220B‧‧‧汲電極
222‧‧‧第一鈍化層
224‧‧‧有機鈍化層
226‧‧‧氧化銦錫(ITO)共同電極
228A‧‧‧像素電極
228B‧‧‧橋接器
230‧‧‧第二鈍化層
232‧‧‧底切
234A‧‧‧第一介層孔
234B‧‧‧第二介層孔
234C‧‧‧介層孔
236‧‧‧背通道
238A‧‧‧第一光阻
238B‧‧‧第二光阻
238C‧‧‧第三光阻
400‧‧‧製程架構
402‧‧‧基板
404‧‧‧閘電極
404A‧‧‧閘電極
404B‧‧‧金屬共同電極
406‧‧‧閘極絕緣體
408‧‧‧圖案化半導體層
408A‧‧‧半導體層
420‧‧‧源極/汲極層
420A‧‧‧源電極/汲電極
420B‧‧‧源電極/汲電極
422‧‧‧第一鈍化層
424‧‧‧有機鈍化層
426‧‧‧圖案化氧化銦錫(ITO)共同電極
428A‧‧‧像素電極
428B‧‧‧導電橋接器
430‧‧‧第二鈍化層
434A‧‧‧第一介層孔
434B‧‧‧第二介層孔
436‧‧‧背通道
436A‧‧‧介層孔
438A‧‧‧第一半色調光阻
438B‧‧‧光阻之剩餘較厚部分
438C‧‧‧第二光阻
500‧‧‧製程架構
502‧‧‧基板
504‧‧‧閘電極
504A‧‧‧閘電極
504B‧‧‧金屬共同電極
506‧‧‧閘極絕緣體層
508‧‧‧氧化銦鎵鋅(IGZO)
508A‧‧‧氧化銦鎵鋅(IGZO)層
520‧‧‧第二金屬層
520A‧‧‧源電極/汲電極
520B‧‧‧源電極/汲電極
522‧‧‧第一鈍化層
522A‧‧‧第一鈍化層
524‧‧‧有機鈍化層
526‧‧‧氧化銦錫(ITO)共同電極
528A‧‧‧氧化銦錫(ITO)像素電極
528B‧‧‧橋接器
530‧‧‧第二鈍化層
534A‧‧‧介層孔
534B‧‧‧介層孔
536‧‧‧背通道
538A‧‧‧第一光阻
538B‧‧‧第二光阻
600‧‧‧製程架構
602‧‧‧基板
604‧‧‧閘電極
604A‧‧‧閘電極
604B‧‧‧金屬共同電極
606‧‧‧閘極絕緣體
608‧‧‧氧化銦鎵鋅(IGZO)
620A‧‧‧源電極/汲電極
620B‧‧‧源電極/汲電極
624‧‧‧有機鈍化層
626‧‧‧共同電極
628A‧‧‧像素電極
628B‧‧‧橋接器
630‧‧‧第二鈍化層
634A‧‧‧介層孔
634B‧‧‧介層孔
636A‧‧‧介層孔
638A‧‧‧光阻
638B‧‧‧第二光阻
700‧‧‧架構
702‧‧‧基板
704A‧‧‧閘電極
704B‧‧‧金屬共同電極
720‧‧‧第二金屬層
720A‧‧‧源電極/汲電極
720B‧‧‧源電極/汲電極
720C‧‧‧源極/汲極層
722‧‧‧第一鈍化層
722A‧‧‧第一鈍化層
736‧‧‧背通道
738A‧‧‧半色調光阻
738B‧‧‧光阻
圖1說明樣本電子器件之透視圖。
圖2A展示根據本發明之實施例的AMLCD之氧化物TFT的截面圖。圖2B展示圖2A之圓圈區域(參見虛線區域)的放大圖。
圖3A展示用於AMLCD之氧化物TFT的包括閘極光圖案化及氧化銦鎵鋅(IGZO)光圖案化之製程架構的截面圖。
圖3B展示用於AMLCD之氧化物TFT的在圖3A之操作之後的包括介層孔光圖案化之製程架構的截面圖。
圖3C展示用於AMLCD之氧化物TFT的在圖3B之操作之後的包括源極/汲極光圖案化之製程架構的截面圖。
圖3D展示用於AMLCD之氧化物TFT的在圖3C之操作之後的包括有機鈍化光圖案化及共同電極光圖案化之製程架構的截面圖。
圖3E展示用於AMLCD之氧化物TFT的在圖3D之操作之後的包括第二鈍化/第一鈍化光圖案化及像素電極光圖案化之製程的截面圖。
圖4A展示第一實施例中的用於AMLCD之氧化物TFT的包括閘極光圖案化之製程架構的截面圖。
圖4B展示用於AMLCD之氧化物TFT的在圖4A之操作之後的包括半色調IGZO/介層孔光圖案化之製程架構的截面圖。
圖4C展示用於AMLCD之氧化物TFT的在圖4B之操作之後的包括源極/汲極光圖案化之製程架構的截面圖。
圖4D展示用於AMLCD之氧化物TFT的在圖4C之操作之後的包括有機鈍化光圖案化及共同電極光圖案化之製程架構的截面圖。
圖4E展示用於AMLCD之氧化物TFT的在圖4D之操作之後的包括第二鈍化/第一鈍化光圖案化及像素電極光圖案化之製程架構的截面圖。
圖5A展示第二實施例中的用於AMLCD之氧化物TFT的包括閘極光圖案化之製程架構的截面圖。
圖5B展示用於AMLCD之氧化物TFT的在圖5A之操作之後的包括源極/汲極光圖案化之製程架構的截面圖。
圖5C展示用於AMLCD之氧化物TFT的在圖5B之操作之後的包括第一鈍化/IGZO光圖案化之製程架構的截面圖。
圖5D展示用於AMLCD之氧化物TFT的在圖5C之操作之後的包括 有機鈍化光圖案化及共同電極光圖案化之製程架構的截面圖。
圖5E展示用於AMLCD之氧化物TFT的在圖5D之操作之後的包括第二鈍化光圖案化及像素電極光圖案化之製程架構的截面圖。
圖6A展示第三實施例中的用於AMLCD之氧化物TFT的包括閘極光圖案化及IGZO光圖案化之製程架構的截面圖。
圖6B展示用於AMLCD之氧化物TFT的在圖6A之操作之後的源極/汲極光圖案化的截面圖。
圖6C展示用於AMLCD之氧化物TFT的在圖6B之操作之後的包括有機鈍化光圖案化及共同電極光圖案化之製程架構的截面圖。
圖6D展示用於AMLCD之氧化物TFT的在圖6C之操作之後的包括第二鈍化光圖案化及像素電極光圖案化之製程架構的截面圖。
圖7A展示第四實施例中的用於AMLCD之氧化物TFT的包括閘極光圖案化之製程架構的截面圖。
圖7B展示用於AMLCD之氧化物TFT的在圖7A之操作之後的包括半色調第一鈍化/源極/汲極/IGZO光圖案化之製程架構的截面圖。
圖7C展示用於AMLCD之氧化物TFT的在圖7B之操作之後的包括背通道形成之製程架構的截面圖。
圖7D展示用於AMLCD之氧化物TFT的在圖7C之操作之後的有機鈍化光圖案化及共同電極光圖案化的截面圖。
圖7E展示用於AMLCD之氧化物TFT的在圖7D之操作之後的包括第二鈍化光圖案化及像素電極光圖案化之製程架構的截面圖。
可結合如下文所描述之圖式參看以下詳細描述來理解本發明。請注意，為了說明清晰之目的，各種圖式中之某些元件可能未按比例繪製。
圖2A展示根據本發明之實施例的AMLCD之氧化物TFT的截面 圖。氧化物TFT 200包括基板202、安置於基板202之上的包括閘電極204A及金屬共同電極204B之第一金屬層。氧化物TFT 200亦包括安置於閘電極204A及金屬共同電極204B之上的閘極絕緣體206。氧化物TFT 200亦包括半導體，諸如安置於閘電極204上方在閘極絕緣體206之上的IGZO層208。氧化物TFT 200進一步具有安置於IGZO 208之上之第二金屬層，該第二金屬層包括源電極220A及汲電極220B。源電極與汲電極藉由IGZO上方之背通道236而分離。熟習此項技術者將瞭解，源電極及汲電極可為可互換的。
氧化物TFT 200進一步包括源電極/汲電極之上之第一鈍化層222。第一鈍化層222覆蓋IGZO上方之背通道236。氧化物TFT 200進一步包括：有機鈍化層224，其安置於第一鈍化層222之上；第一導電層，諸如安置於有機鈍化層224之上之氧化銦錫(ITO)或ITO共同電極226；及第二鈍化層，其安置於ITO共同電極226及有機鈍化層224之上。有機鈍化層亦提供用於形成更多層(諸如，共同電極及像素電極以及其他層)之平坦表面。
第一鈍化層222有助於防止IGZO 208吸收來自有機鈍化層或光敏性化合物(PAC)之濕氣。第一鈍化層222可使用SiO2而非SiNx來減少來自SiNx沈積製程之氫滲透。大體上，IGZO亦對濕氣敏感，而諸如PAC之有機鈍化層吸收濕氣。第一鈍化層222覆蓋IGZO上方之背通道，且因此保護IGZO使其免於濕氣吸收。
第一鈍化層222亦有助於防止至PAC 224中之銅擴散，且有助於減少銅或源電極/汲電極之腐蝕。第一鈍化層222分離源電極/汲電極220A至220B與PAC 224。
源電極/汲電極可由諸如銅之金屬形成。銅之傳導性比鋁好，但比鋁更易擴散。此外，與源電極/汲電極220A至220B至PAC 224之黏著力相比較，第一鈍化層222亦提供至PAC 224之更好黏著力。
氧化物TFT 200進一步包括第二導電層或ITO層，其包括安置於第二鈍化層230之上之像素電極228A且亦包括一橋接器，該橋接器經由第一介層孔234A將ITO共同電極226連接至金屬共同電極204B。像素電極228A經由第二介層孔234B連接至汲電極220B。第一介層孔及第二介層孔兩者穿過第一鈍化層及第二鈍化層以及有機鈍化層224。
第一鈍化層222常常由氧化矽(SiO2)形成，而閘極絕緣體206可由氮化矽(SiNx)或SiO2形成。
IGZO 208可用其他半導體來替換。熟習此項技術者應瞭解，半導體層可包括其他材料，例如，氧化鋅(ZnO)、氧化銦(InO)、氧化鎵(GaO)、氧化錫(SnO2)、氧化銦鎵(IGO)、氧化銦鋅(IZO)、氧化鋅錫(ZTO)或氧化銦鋅錫(IZTO)以及其他材料。
有機鈍化層224可由諸如光敏性化合物(PAC)、丙烯酸酯之有機材料或類似於矽氧烷之有機-無機混合物形成，以提供用於形成包括共同電極及像素電極之多個層的平坦表面。此外，光敏性化合物(PAC)可為正色調或負色調材料。聚合物基底可為丙烯酸酯、環烯烴聚合物或矽氧烷以及其他聚合物。PAC具有顯著低於第一鈍化層及第二鈍化層之介電常數的相對較低之介電常數。
第一導電層或共同電極226及第二導電層(像素電極228A及橋接器228B)可由諸如氧化銦錫(ITO)、氧化銦鋅(IZO)以及其他導體之透明導體形成。
閘極絕緣體206可由以下各者形成：包括氧化矽(SiO2)、氮化矽(SiNx)之無機絕緣膜；諸如氧化鋁(Al2O3)之介電氧化物膜；或有機材料，及其類似者。
閘極絕緣體206亦可包括上述材料之多個層。在特定實施例中，閘極絕緣體可具有兩層結構。氮化矽層可形成為第一絕緣層，且氧化矽層可形成為第二絕緣層。
為了製造此氧化物TFT 200，若同時蝕刻第一鈍化層及閘極絕緣體，則可歸因於SiO2及SiNx之不同蝕刻速率而在第一介層孔234A之底部附近形成底切232，如圖2B中所展示。在圖2B中展示在第一介層孔234A上方的虛線中的底切區域之放大圖。第一鈍化層222之下的SiNx 206之底切可造成橋接器228B與金屬共同電極204B之間的不良連接。
圖3A至圖3E說明解決底切問題之習知製程中的各種光圖案化操作下之氧化物TFT之截面圖。然而，此製程可能需要用於光圖案化之額外遮罩，亦即，光圖案化中總共八個遮罩。
對於光圖案化或微影，首先將光阻沈積於表面上，且接著使光選擇性地通過在某些區域中可阻斷光之圖案化遮罩。經由圖案化遮罩使曝露之光阻膜顯影以形成如所展示之光阻圖案。曝露之光阻膜在蝕刻製程期間保護底下之層，使得可藉由諸如濕式蝕刻之蝕刻製程完全移除由光阻曝露之部分。大體上不移除或以其他方式蝕刻受光阻保護的下伏層之部分。在藉由使用光阻進行蝕刻以形成所沈積層之圖案之後，在下一沈積操作之前移除不可溶光阻。可提供不同遮罩以形成具有不同圖案之各種膜。在替代性實施例中，可使用不同光阻。
光阻膜可由感光性材料製成；至光(或特定波長之光)之曝露可使光阻顯影。經顯影之光阻可對於顯影劑不可溶或可溶。可存在兩種類型之光阻：正型光阻及負型光阻。正型光阻對於光阻顯影劑可溶。正型光阻之未曝露之部分保持對於光阻顯影劑不可溶。負型抗蝕劑為如下類型之光阻：其中光阻之曝露至光的部分變得對於光阻顯影劑不可溶。光阻之未曝露之部分藉由光阻顯影劑來溶解。
圖3A展示用於AMLCD之氧化物TFT的包括閘極光圖案化及氧化銦鎵鋅(IGZO)光圖案化之習知製程的截面圖。在閘極光圖案化期間在沈積第一金屬層之後使用第一光罩形成閘電極204A及金屬共同電極 204B。在IGZO光圖案化期間使用第二光罩形成安置於IGZO 208A之上之第一光阻238A。藉由使用第一光阻238A來保護底下之IGZO且蝕刻掉IGZO 208A之曝露之部分，形成IGZO 208。
圖3B展示用於習知AMLCD之氧化物TFT的在圖3A之操作之後的包括介層孔光圖案化之習知製程的截面圖。在介層孔光圖案化期間，第二光阻238B覆蓋IGZO及閘極絕緣體206，但曝露閘電極204A上方之一部分，以形成介層孔234A。介層孔234A允許蝕刻掉在金屬共同電極204B上方的閘極絕緣體206之曝露之部分。
圖3C展示用於習知AMLCD之氧化物TFT的在圖3B之操作之後的包括源極/汲極光圖案化之習知製程的截面圖。將第二金屬層220安置於IGZO之上以形成源電極/汲電極。使用第四遮罩形成第三光阻238C，其形成於源電極/汲電極層220上方且在閘電極204上方具有介層孔234C。此介層孔234C允許移除源極/汲極層220之曝露之部分以在IGZO上方形成背通道。光阻238C亦覆蓋在金屬共同電極204B上方的第二金屬層220之一部分。此情形允許保留在金屬共同電極204B上方的第二金屬層之一部分。
圖3D展示用於習知AMLCD之氧化物TFT的在圖3C之操作之後的包括有機鈍化光圖案化及共同電極光圖案化之習知製程的截面圖。使用第五遮罩分別在汲電極220B及金屬共同電極204B上方形成介層孔234B及234A。使用第六遮罩在有機鈍化層224之上形成ITO共同電極226。
圖3E展示用於習知AMLCD之氧化物TFT的在圖3D之操作之後的包括第二鈍化/第一鈍化光圖案化及像素電極光圖案化之習知製程的截面圖。使用第七遮罩形成穿過第二鈍化層230及第一鈍化層222之介層孔234B及234A。使用第八遮罩形成像素電極228A及橋接器228B，從而將金屬共同電極204B自第二導電層或ITO層連接至ITO共同電極 226。包括金屬共同電極204B及ITO共同電極226之此組合之共同電極歸因於金屬比ITO低之電阻率而具有比ITO共同電極226低之電阻率，此情形有助於減小共同電極電阻。
為了減少遮罩之數目，下文提供製程架構之若干實施例。圖4A至圖4E說明使用總共七個遮罩來製造氧化物TFT之製程架構400。圖4A展示第一實施例中的用於AMLCD之氧化物TFT的包括閘極光圖案化之製程架構400的截面圖。使用第一遮罩自第一金屬層圖案化閘電極404A及金屬共同電極404B，該第一金屬層安置於基板402之上。藉由第二遮罩形成第一半色調光阻438A。半色調光阻438A在閘電極404上方包括較厚部分，而在金屬共同電極404B上方具有介層孔434A。
圖4B展示用於AMLCD之氧化物TFT的在圖4A之操作之後的包括半色調IGZO/介層孔光圖案化之製程架構的截面圖。介層孔434A允許蝕刻掉半導體層408A的曝露之部分及閘極絕緣體406的曝露之部分。光阻438A之剩餘較厚部分438B在閘電極404上方，此情形允許移除半導體層408A之曝露之部分以形成圖案化半導體層408。
圖4C展示用於AMLCD之氧化物TFT的在圖4B之操作之後的包括源極/汲極光圖案化之製程架構的截面圖。將源極/汲極層420安置於圖案化半導體層408之上。在源極/汲極光圖案化期間使用第三光罩形成具有介層孔436A之第二光阻438C。第二光阻438C覆蓋源極/汲極層420之一部分。可藉由蝕刻移除源極/汲極層420之曝露之部分以形成源電極/汲電極420A至420B。源電極/汲電極之間為背通道436。
圖4D展示用於AMLCD之氧化物TFT的在圖4C之操作之後的包括有機鈍化光圖案化及共同電極光圖案化之製程架構的截面圖。將第一鈍化層422沈積於源電極/汲電極420A至420B及閘極絕緣體406以及背通道436中之半導體層408之上。將有機鈍化層沈積於第一鈍化層422 之上。使用第四遮罩形成穿過有機鈍化層之第一介層孔434A及第二介層孔434B。將諸如ITO層之導電層沈積於有機鈍化層之上。藉由第五遮罩形成圖案化ITO共同電極426。
圖4E展示用於AMLCD之氧化物TFT的在圖4D之操作之後的包括第二鈍化/第一鈍化光圖案化及像素電極光圖案化之製程架構的截面圖。將第二鈍化層430沈積於ITO共同電極426及有機鈍化層424之上。第二鈍化層及第一鈍化層分別具有在金屬共同電極404B及汲電極420B上方的第一介層孔434A及第二介層孔434B。藉由使用第六遮罩形成穿過第一鈍化層及第二鈍化層之介層孔。經由介層孔434A及第二鈍化層430將諸如氧化銦錫(ITO)之第二導電層沈積於金屬共同電極404B之上。藉由使用第七遮罩形成像素電極428A以移除第二導電層之曝露之部分。另外，亦由呈矩形形狀之虛線內的第二導電層形成導電橋接器428B。導電橋接器428B未連接至像素電極428A。
如圖4E中所展示之完成氧化物TFT與圖3E中所展示之氧化物TFT相同，但製程架構400需要總共七個遮罩。閘極絕緣體406可包括一SiNx或SiO2層。
視需要，閘極絕緣體406可包括兩層，如藉由虛線展示之底部SiNx層及頂部SiO2層。SiO2接觸對氫非常敏感之半導體層408。使用頂部SiO2層之原因係因為SiO2含有比SiNx少之氫。使用底部SiNx來覆蓋閘電極之原因在於：SiNx具有比SiO2高之介電常數，且因此比SiO2更好地阻擋銅。此閘極絕緣體可防止諸如濕氣或鹼性金屬或銅污染物之雜質擴散至TFT元件及顯示器件中，且亦可改良形成於元件形成層中之半導體元件或其類似者的可靠性。
由製程架構400形成之氧化物TFT包括半導體層408與有機鈍化424或背通道436中的PAC之間的第一鈍化層422。
第二鈍化層430可使用SiNx，此係因為SiNx具有比SiO2高之介電 常數，且比SiO2更好地匹配儲存電容器。儲存電容器係用以在框架改變(frame change)期間保持電荷或電壓。
圖5A至圖5E說明亦使用總共七個遮罩之製程架構500。圖5A展示第二實施例中的用於AMLCD之氧化物TFT的包括閘極光圖案化之製程架構的截面圖。類似於製程架構400，使用第一遮罩自第一金屬層在基板502之上形成閘電極504A及金屬共同電極504B。沈積閘極絕緣體層506以覆蓋閘電極504及基板502。在閘極絕緣體506之上形成IGZO層508A。
圖5B展示用於AMLCD之氧化物TFT的在圖5A之操作之後的包括源極/汲極光圖案化之製程架構的截面圖。在IGZO層508A之上形成第二金屬層520。接著，藉由使用第二遮罩形成第一光阻538A以覆蓋第二金屬層520之一部分。藉由使用第一光阻538A自第二金屬層520形成源電極/汲電極520A至520B。源電極/汲電極520A與520B之間為曝露IGZO之背通道536。
圖5C展示用於AMLCD之氧化物TFT的在圖5B之操作之後的包括第一鈍化/IGZO光圖案化之製程架構的截面圖。在源電極/汲電極520A至520B之上形成第一鈍化層522。藉由使用第三遮罩形成之第二光阻538B覆蓋在源電極/汲電極上方的第一鈍化層522之一部分。第二光阻538B允許藉由蝕刻移除第一鈍化層522A及IGZO層508A之曝露之部分以形成IGZO 508及第一鈍化522。
圖5D展示用於AMLCD之氧化物TFT的在圖5C之操作之後的包括有機鈍化光圖案化及共同電極光圖案化之製程架構的截面圖。在第一鈍化522及閘極絕緣體506的曝露之部分之上形成有機鈍化層524。藉由使用第四遮罩形成有機鈍化層524中之介層孔534A至534B。IGZO 508及第一鈍化522具有與源電極/汲電極大約相同之寬度，以便將源電極/汲電極520A至520B之兩個對置末端曝露至有機鈍化層524。
圖5E展示用於AMLCD之氧化物TFT的在圖5D之操作之後的包括第二鈍化光圖案化及像素電極光圖案化之製程架構的截面圖。藉由使用第五遮罩在有機鈍化層524之上自第一導電層或ITO層形成ITO共同電極526。在ITO共同電極526及有機鈍化層524之上形成第二鈍化層530。藉由使用第六遮罩在第二鈍化層530中形成介層孔534A至534B。在第二鈍化層530之上形成第二導電層或ITO層，後續接著使用第七遮罩進行光圖案化以形成ITO像素電極528A及橋接器528B，橋接器528B將金屬共同電極504B連接至ITO共同電極526。如圖5E中所展示，藉由第一鈍化層522及源電極/汲電極圖案來界定IGZO尺寸。
圖6A至圖6E說明使用總共七個遮罩用於製造氧化物TFT之製程架構600。此製程結構600移除第一鈍化層(如架構400中所展示)。圖6A展示第三實施例中的用於AMLCD之氧化物TFT的包括閘極光圖案化及IGZO光圖案化之製程架構的截面圖。藉由使用第一光罩在基板602之上自第一金屬層形成閘電極604A及金屬共同電極604B。在覆蓋閘電極604之閘極絕緣體606之上藉由由第二遮罩形成之光阻638A形成IGZO 608。
圖6B展示用於AMLCD之氧化物TFT的在圖6A之操作之後的源極/汲極光圖案化之截面圖。將金屬導電層沈積於IGZO 608及閘極絕緣體606之上。第二光阻638B具有藉由第三遮罩形成之介層孔636A。藉由第二光阻638B形成圖6C中所展示之源電極/汲電極620A至620B。
圖6C展示用於AMLCD之氧化物TFT的在圖6B之操作之後的包括有機鈍化光圖案化及共同電極光圖案化之製程架構的截面圖。在源電極/汲電極620A至620B及閘極絕緣體606之上形成有機鈍化層624。藉由使用第四遮罩在有機鈍化層624中形成介層孔634A至634B。藉由使用第五遮罩自第一導電層或ITO層形成共同電極626。
圖6D展示用於AMLCD之氧化物TFT的在圖6C之操作之後的包括 第二鈍化光圖案化及像素電極光圖案化之製程架構的截面圖。將第二鈍化層630沈積於ITO共同電極626及有機鈍化層624之上。藉由第六遮罩形成第二鈍化層630中之介層孔634A至634B。最後，藉由第七遮罩自第二ITO層形成像素電極628A。又，自第二ITO層形成穿過介層孔634A之橋接器628B以將ITO共同電極626連接至金屬共同電極604B。
圖7A至圖7E說明使用總共六個遮罩之製程架構。圖7A展示第四實施例中的用於AMLCD之氧化物TFT的包括閘極光圖案化之製程架構的截面圖。在基板702之上藉由使用第一光罩自第一金屬層形成閘電極704A及金屬共同電極704B。半色調光阻738A在第一鈍化層722A之上。半色調光阻在閘電極704上方的中間具有較薄部分。
圖7B展示用於AMLCD之氧化物TFT的在圖7A之操作之後的包括半色調第一鈍化/源極/汲極/IGZO光圖案化之製程架構的截面圖。藉由第二遮罩形成半色調光阻738A。藉由使用半色調光阻，首先藉由蝕刻第一鈍化層之曝露之部分形成第一鈍化層722，且接著藉由蝕刻第二金屬層720之曝露之部分形成源極/汲極層720C，後續接著經由蝕刻曝露之部分形成IGZO。
圖7C展示用於AMLCD之氧化物TFT的在圖7B之操作之後的包括背通道形成之製程架構的截面圖。藉由移除光阻738A之較薄部分以形成光阻738B(如圖7B中所展示)，可蝕刻第一鈍化層722之中間部分及源極/汲極720C以曝露IGZO，此情形形成藉由IGZO上方之背通道736分離的源電極/汲電極720A至720B，如圖7C中所展示。
類似於製程架構400，架構700使用四個額外遮罩用於有機鈍化光圖案化、共同電極光圖案化、第二鈍化光圖案化及像素電極光圖案化。圖7D展示用於AMLCD之氧化物TFT的在圖7C之操作之後的有機鈍化光圖案化及共同電極光圖案化之截面圖。圖7E展示用於AMLCD 之氧化物TFT的在圖7D之操作之後的包括第二鈍化光圖案化及像素電極光圖案化之製程架構的截面圖。
對於形成氧化物TFT，可藉由使用半色調光阻來進一步減少遮罩之數目。舉例而言，在根據第一實施例及第二實施例形成氧化物TFT之狀況下，可藉由使用半色調光阻組合有機鈍化光與共同電極光而將遮罩之數目自七減少至六。
在根據第三實施例形成TFT之狀況下，可藉由使用半色調光阻組合IGZO光與源極/汲極光且使用另一半色調光阻組合有機鈍化光與共同電極光而將遮罩之數目自七減少至五。
在根據第四實施例形成TFT之狀況下，可藉由使用半色調光阻組合有機鈍化光與共同電極光而將遮罩之數目自六減少至五。
本發明之製程架構提供優於習知氧化物TFT技術之若干益處。該等益處包括減少遮罩數目，且以較低生產成本增加產品產量。
已描述了若干實施例，熟習此項技術者應認識到，可在不偏離本發明之精神的情況下使用各種修改、替代性構造及等效物。另外，未描述若干熟知製程及元件以便避免不必要地混淆本文中所揭示之實施例。因此，上述描述不應被視為限制文件之範疇。
熟習此項技術者應瞭解，目前揭示之實施例藉由實例且並非限制地進行教示。因此，上述描述中所含有的或隨附圖式中所展示之內容應被解釋為說明性的而非限制性意義。以下申請專利範圍意欲涵蓋本文中所描述之所有一般及特定特徵，以及本發明方法及系統之範疇之所有敍述(就語言方面而言，可能被視為屬於申請專利範圍)。
400‧‧‧製程架構
402‧‧‧基板
404A‧‧‧閘電極
404B‧‧‧金屬共同電極
406‧‧‧閘極絕緣體
408A‧‧‧半導體層
434A‧‧‧第一介層孔
438A‧‧‧第一半色調光阻

Claims (34)

  1. 一種製造用於一液晶顯示器之一背通道蝕刻(BCE)氧化物薄膜電晶體(TFT)之方法，該方法包含：在一基板之上形成一第一金屬層，該第一金屬層具有一第一部分及一第二部分；將一閘極絕緣體沈積於該第一金屬層之上；將一半導體層安置於該閘極絕緣體之上；沈積一半色調光阻以覆蓋該半導體層之一第一部分及該第一金屬層之該第一部分，該半色調光阻具有一第一部分及比該第一部分厚之一第二部分，該第一部分在該第一金屬層之該第二部分上方具有一介層孔，該半色調光阻之該第二部分覆蓋該第一金屬層之該第一部分；經由該介層孔蝕刻該閘極絕緣體之一部分，以便曝露該第一金屬層之該第二部分；移除該半色調光阻之該第一部分，同時保留該半色調光阻之該第二部分；及進行蝕刻以移除該半導體層之未由該半色調光阻覆蓋的一第二部分。
  2. 如請求項1之方法，其進一步包含：將一第二金屬層沈積於該半導體層及該第一金屬層之該第二部分之上；進行蝕刻以在該半導體之上形成一源電極及一汲電極且保留在該第一金屬層之該第二部分上方的該第二金屬層之一部分，該源電極與該汲電極藉由該半導體層上方的一背通道分離；將一第一鈍化層沈積於該源電極及該汲電極之上； 將一有機鈍化層沈積於該第一鈍化層之上，該有機鈍化層具有曝露該汲電極之一部分的一第一介層孔及至少部分地曝露該第二金屬層之該部分的一第二介層孔；在該有機鈍化層之上形成一第一導電層；將一第二鈍化層沈積於該第一導電層之上；及在該第二鈍化層之上形成一第二導電層，該導電層具有經由該第一介層孔連接至該汲電極之一第一部分及將該第二金屬層連接至該第一導電層之一第二部分。
  3. 如請求項2之方法，其中該第一鈍化層包含氧化矽，且該第二鈍化層包含氮化矽。
  4. 如請求項2之方法，其中該第一金屬層及該第二金屬層中之每一者包含選自由以下各者組成之群的一導電材料之一或多個層：銅、銅合金、鋁、鋁合金、鈦及鉬。
  5. 如請求項2之方法，其中該第一導電層及該第二導電層中之每一者包含氧化銦錫(ITO)。
  6. 如請求項1之方法，其中該半導體層包含選自由以下各者組成之群的一氧化物半導體：氧化銦鎵鋅(IGZO)、氧化鋅(ZnO)、氧化銦(InO)、氧化鎵(GaO)、氧化錫(SnO2)、氧化銦鎵(IGO)、氧化銦鋅(IZO)、氧化鋅錫(ZTO)及氧化銦鋅錫(IZTO)。
  7. 如請求項1之方法，其中該閘極絕緣體包含一或多種介電材料之一或多個層，每一材料選自由以下各者組成之群：氧化矽(SiO2)、氮化矽(SiNx)、氧化鋁(Al2O3)及有機材料。
  8. 如請求項1之方法，其中該基板包含一玻璃。
  9. 一種製造用於一液晶顯示器之一背通道蝕刻(BCE)氧化物薄膜電晶體(TFT)之方法，該方法包含：在一基板之上形成一第一金屬層，該第一金屬層具有一第一 部分及一第二部分；將一閘極絕緣體沈積於該第一金屬層之上；將一半導體層安置於該閘極絕緣體之上；沈積一第二金屬層以在該半導體層之上形成一源電極及一汲電極，該源電極及該汲電極在該第一金屬層之該第一部分上方；將一第一鈍化層安置於該源電極及該汲電極之上，該第一鈍化層具有在該源電極及該汲電極之上之一第一部分及超出該源電極及該汲電極的一第二部分；藉由一光阻層覆蓋該第一鈍化層之該第一部分；進行蝕刻以移除該第一鈍化層之該第二部分；及進行蝕刻以移除該半導體層之一第一部分，使得該半導體層之一剩餘第二部分具有與該第一鈍化層之該第一部分實質上相同的尺寸。
  10. 如請求項9之方法，其進一步包含：將一有機鈍化層沈積於該第一鈍化層之上，圖案化該有機鈍化層以在該汲電極上方形成一第一介層孔且在該第一金屬層之該第二部分上方形成一第二介層孔；在該有機鈍化層之上形成一第一導電層；將一第二鈍化層沈積於該第一導電層之上；及經由該第一介層孔蝕刻該第二鈍化層及該第一鈍化層以部分地曝露該汲電極，且經由該第二介層孔蝕刻該閘極絕緣體以部分地曝露該第一金屬層之該第二部分；在該第二鈍化層之上形成一第二導電層，該第二導電層具有經由該第一介層孔連接至該汲電極之一第一部分及將該第一導電層連接至該第一金屬層之該第二部分的一第二部分，該第二 導電層之該第一部分與該第二導電層之該第二部分斷開。
  11. 如請求項9之方法，其中該源電極及該汲電極藉由該半導體上方之一背通道分離。
  12. 如請求項10之方法，其中該第一鈍化層包含氧化矽，且該第二鈍化層包含氮化矽。
  13. 如請求項10之方法，其中該有機絕緣體層包含一光敏性化合物(PAC)。
  14. 如請求項10之方法，其中該第一導電層及該第二導電層中之每一者包含氧化銦錫(ITO)。
  15. 如請求項10之方法，其中該半導體層包含選自由以下各者組成之群的一氧化物半導體：氧化銦鎵鋅(IGZO)、氧化鋅(ZnO)、氧化銦(InO)、氧化鎵(GaO)、氧化錫(SnO2)、氧化銦鎵(IGO)、氧化銦鋅(IZO)、氧化鋅錫(ZTO)及氧化銦鋅錫(IZTO)。
  16. 如請求項10之方法，其中該閘極絕緣體包含一或多種介電材料之一或多個層，每一材料選自由以下各者組成之群：氧化矽(SiO2)、氮化矽(SiNx)、氧化鋁(Al2O3)及有機材料。
  17. 如請求項10之方法，其中該基板包含一玻璃。
  18. 一種製造用於一液晶顯示器之一背通道蝕刻(BCE)氧化物薄膜電晶體(TFT)之方法，該方法包含：在一基板之上形成一第一金屬層，該第一金屬層具有一第一部分及一第二部分；將一閘極絕緣體沈積於該第一金屬層之上；在該第一金屬層之該第一部分上方在該閘極絕緣體之上形成一圖案化半導體層；沈積一第二金屬層以在該圖案化半導體層之上形成一源電極及一汲電極；及 將一有機鈍化層沈積於該源電極及該汲電極之上。
  19. 如請求項18之方法，其進一步包含：圖案化該有機鈍化層以在該汲電極上方形成一第一介層孔且在該第一金屬層之該第二部分上方形成一第二介層孔；將一第一導電層沈積於該有機鈍化層之上；將一鈍化層沈積於該第一導電層之上；及經由該第二介層孔蝕刻該鈍化層及該閘極絕緣體以部分地曝露該第一金屬層之該第二部分；在該鈍化層之上形成一第二導電層，該第二導電層具有經由該第一介層孔連接至該汲電極之一第一部分及將該第一金屬層之該第二部分連接至該第一導電層的一第二部分，該第二導電層之該第一部分與該第二導電層之該第二部分斷開。
  20. 如請求項19之方法，其中該源電極及該汲電極藉由該半導體上方之一背通道分離。
  21. 如請求項19之方法，其中該鈍化層包含選自由以下各者組成之群的一材料：氧化矽、氮化矽及氧化鋁。
  22. 如請求項19之方法，其中該第一金屬層及該第二金屬層中之每一者包含選自由以下各者組成之群的一導電材料之一或多個層：銅、銅合金、鋁、鋁合金、鈦及鉬。
  23. 如請求項19之方法，其中該有機絕緣體層包含一光敏性化合物(PAC)。
  24. 如請求項19之方法，其中該第一導電層及該第二導電層中之每一者包含氧化銦錫(ITO)。
  25. 如請求項19之方法，其中該半導體層包含選自由以下各者組成之群的一氧化物半導體：氧化銦鎵鋅(IGZO)、氧化鋅(ZnO)、氧化銦(InO)、氧化鎵(GaO)、氧化錫(SnO2)、氧化銦鎵(IGO)、氧 化銦鋅(IZO)、氧化鋅錫(ZTO)及氧化銦鋅錫(IZTO)。
  26. 如請求項19之方法，其中該閘極絕緣體包含一或多種介電材料之一或多個層，每一材料選自由以下各者組成之群：氧化矽(SiO2)、氮化矽(SiNx)、氧化鋁(Al2O3)及有機材料。
  27. 一種製造用於一液晶顯示器之一背通道蝕刻(BCE)氧化物薄膜電晶體(TFT)之方法，該方法包含：在一基板之上形成一第一金屬層，該第一金屬層具有一第一部分及一第二部分；在該第一金屬層之上形成複數個層，該複數個層包含該第一金屬層之上之一閘極絕緣體、該閘極絕緣體之上之一半導體層、該半導體層之上的一第二金屬層及該第二金屬層之上的一第一鈍化層，其中該半導體層、該第二金屬層及該第一鈍化層中之每一者包含在該第一金屬層之該第一部分上方的一第一部分；在該第一鈍化層之該第一部分之上形成一半色調光阻，該半色調光阻具有比一第二剩餘部分薄之一第一中間部分；進行蝕刻以移除該第一鈍化層之一第二部分、該第二金屬層之一第二部分及該半導體層之一第二部分，該等第二部分未由該半色調光阻覆蓋；移除該半色調光阻之該第一中間部分；及進行蝕刻以移除該第一鈍化層之一部分及該第二金屬層之一部分，以形成藉由該半導體層上方之一背通道分離的一源電極與一汲電極。
  28. 如請求項27之方法，其進一步包含：將一有機鈍化層沈積於該第一鈍化層之上；圖案化該有機鈍化層以在該汲電極上方形成一第一介層孔且 在該第一金屬層之該第二部分上方形成一第二介層孔；在該有機鈍化層之上形成一第一導電層；將一第二鈍化層沈積於該第一導電層之上；及經由該第一介層孔蝕刻該第二鈍化層及該第一鈍化層以部分地曝露該汲電極，且經由該第二介層孔蝕刻該第二鈍化層及該閘極絕緣體以部分地曝露該第一金屬層之該第二部分；在該第二鈍化層之上形成一第二導電層，該第二導電層具有經由該第一介層孔連接至該汲電極之一第一部分及經由該第二介層孔將該第一金屬層之該第二部分連接至該第一導電層的一第二部分，該第二導電層之該第一部分與該第二導電層之該第二部分斷開。
  29. 如請求項28之方法，其中該第一鈍化層及該第二鈍化層中之每一者包含選自由以下各者組成之群的一材料：氧化矽、氮化矽及氧化鋁。
  30. 如請求項28之方法，其中該第一金屬層及該第二金屬層中之每一者包含選自由以下各者組成之群的一導電材料之一或多個層：銅、銅合金、鋁、鋁合金、鈦及鉬。
  31. 如請求項28之方法，其中該有機絕緣體層包含一光敏性化合物(PAC)。
  32. 如請求項28之方法，其中該第一導電層及該第二導電層中之每一者包含氧化銦錫(ITO)。
  33. 如請求項28之方法，其中該半導體層包含選自由以下各者組成之群的一氧化物半導體：氧化銦鎵鋅(IGZO)、氧化鋅(ZnO)、氧化銦(InO)、氧化鎵(GaO)、氧化錫(SnO2)、氧化銦鎵(IGO)、氧化銦鋅(IZO)、氧化鋅錫(ZTO)及氧化銦鋅錫(IZTO)。
  34. 如請求項28之方法，其中該閘極絕緣體包含一或多種介電材料 之一或多個層，每一材料選自由以下各者組成之群：氧化矽(SiO2)、氮化矽(SiNx)、氧化鋁(Al2O3)及有機材料。
TW102137821A 2012-10-30 2013-10-18 背通道蝕刻氧化物薄膜電晶體製程架構 TW201428979A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/664,240 US20140120657A1 (en) 2012-10-30 2012-10-30 Back Channel Etching Oxide Thin Film Transistor Process Architecture

Publications (1)

Publication Number Publication Date
TW201428979A true TW201428979A (zh) 2014-07-16

Family

ID=50547615

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102137821A TW201428979A (zh) 2012-10-30 2013-10-18 背通道蝕刻氧化物薄膜電晶體製程架構

Country Status (4)

Country Link
US (1) US20140120657A1 (zh)
KR (1) KR20140056091A (zh)
CN (1) CN103794510A (zh)
TW (1) TW201428979A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643148B2 (en) * 2011-11-30 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-Wafer structures and methods for forming the same
US9065077B2 (en) 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
US8987027B2 (en) 2012-08-31 2015-03-24 Apple Inc. Two doping regions in lightly doped drain for thin film transistors and associated doping processes
US9685557B2 (en) 2012-08-31 2017-06-20 Apple Inc. Different lightly doped drain length control for self-align light drain doping process
US8999771B2 (en) 2012-09-28 2015-04-07 Apple Inc. Protection layer for halftone process of third metal
US9201276B2 (en) 2012-10-17 2015-12-01 Apple Inc. Process architecture for color filter array in active matrix liquid crystal display
US9001297B2 (en) 2013-01-29 2015-04-07 Apple Inc. Third metal layer for thin film transistor with reduced defects in liquid crystal display
US9088003B2 (en) 2013-03-06 2015-07-21 Apple Inc. Reducing sheet resistance for common electrode in top emission organic light emitting diode display
CN104617152A (zh) * 2015-01-27 2015-05-13 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
KR102500662B1 (ko) 2015-06-25 2023-02-17 삼성디스플레이 주식회사 박막 트랜지스터 기판
CN105552024B (zh) * 2016-03-14 2018-07-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107204344B (zh) * 2017-05-23 2020-05-29 深圳市华星光电技术有限公司 Tft阵列基板结构
CN111092088B (zh) * 2019-12-24 2022-02-22 Tcl华星光电技术有限公司 液晶显示面板和液晶显示装置
CN111435210A (zh) * 2020-02-20 2020-07-21 合肥鑫晟光电科技有限公司 薄膜晶体管液晶显示面板及其制备方法
US20220208996A1 (en) * 2020-12-31 2022-06-30 Applied Materials, Inc. Methods and apparatus for processing a substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022556B1 (en) * 1998-11-11 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Exposure device, exposure method and method of manufacturing semiconductor device
JP2007310334A (ja) * 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
KR101517034B1 (ko) * 2008-12-04 2015-05-04 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판
CN102034750B (zh) * 2009-09-25 2015-03-11 北京京东方光电科技有限公司 阵列基板及其制造方法
KR101250319B1 (ko) * 2009-10-06 2013-04-03 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102156369B (zh) * 2011-01-18 2013-09-04 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法

Also Published As

Publication number Publication date
US20140120657A1 (en) 2014-05-01
KR20140056091A (ko) 2014-05-09
CN103794510A (zh) 2014-05-14

Similar Documents

Publication Publication Date Title
TW201428979A (zh) 背通道蝕刻氧化物薄膜電晶體製程架構
US8624238B2 (en) Thin-film transistor substrate and method of fabricating the same
US8563980B2 (en) Array substrate and manufacturing method
US11257849B2 (en) Display panel and method for fabricating the same
US8674365B2 (en) Array substrate and manufacturing method thereof
US11087985B2 (en) Manufacturing method of TFT array substrate
CN108231671B (zh) 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置
US9685557B2 (en) Different lightly doped drain length control for self-align light drain doping process
US20120043544A1 (en) Semiconductor device and manufacturing method thereof
WO2016119324A1 (zh) 阵列基板及其制作方法、显示装置
US8987027B2 (en) Two doping regions in lightly doped drain for thin film transistors and associated doping processes
US8987049B2 (en) Gate insulator loss free etch-stop oxide thin film transistor
WO2017008497A1 (zh) 氧化物薄膜晶体管的制备方法
WO2017020480A1 (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
WO2015149482A1 (zh) 阵列基板及其制作方法、显示装置
WO2018077065A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示面板
US20190252414A1 (en) Method for manufacturing thin film transistor
US9741861B2 (en) Display device and method for manufacturing the same
WO2019179128A1 (zh) 阵列基板的制造方法、阵列基板、显示面板和显示装置
CN107735853B (zh) 薄膜晶体管制造方法及阵列基板
KR20090011704A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US10763283B2 (en) Array substrate, manufacturing method thereof, display panel and manufacturing method thereof
US9035364B2 (en) Active device and fabricating method thereof
TWI540737B (zh) 主動元件及其製造方法
TWI569456B (zh) 薄膜電晶體及其製造方法