CN104617152A - 氧化物薄膜晶体管及其制作方法 - Google Patents

氧化物薄膜晶体管及其制作方法 Download PDF

Info

Publication number
CN104617152A
CN104617152A CN201510042064.2A CN201510042064A CN104617152A CN 104617152 A CN104617152 A CN 104617152A CN 201510042064 A CN201510042064 A CN 201510042064A CN 104617152 A CN104617152 A CN 104617152A
Authority
CN
China
Prior art keywords
layer
metal
raceway groove
oxide
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510042064.2A
Other languages
English (en)
Inventor
迟世鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510042064.2A priority Critical patent/CN104617152A/zh
Priority to PCT/CN2015/073406 priority patent/WO2016119280A1/zh
Priority to US14/433,858 priority patent/US20160343863A1/en
Publication of CN104617152A publication Critical patent/CN104617152A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种氧化物薄膜晶体管及其制作方法，所述制作方法包括在第一基板上依次形成栅极、栅极绝缘层以及氧化物半导体膜层；在所述氧化物半导体膜层上依次形成第一金属层以及第二金属层，并在所述第二金属层上形成一漏极以及一源极，其中，所述源极和漏极被一沟道分隔开，且所述沟道暴露出部分所述第一金属层；对暴露的所述部分第一金属层进行氧化；形成绝缘钝化层并设置接触电极。通过上述方式，本发明能够在保护氧化物薄膜晶体管背沟道的同时简化制造工艺，节省成本。

Description

氧化物薄膜晶体管及其制作方法
技术领域
本发明涉及领域显示领域，特别是涉及一种氧化物薄膜晶体管及其制作方法。
背景技术
伴随着液晶LCD以及有机发光二极管OLED为代表的平板显示器向着大尺寸、高分辨率的方向发展，薄膜晶体管TFT作为平板显示行业的核心部件，也得到广泛的关注。
现有技术中常用的薄膜晶体管包括非晶硅薄膜晶体管以及氧化物薄膜晶体管，由于氧化物薄膜晶体管具有载流子迁移率高的优势，在导入时无需大幅改变现有的液晶面板生产线等优势，而得到了广泛应用。
氧化物薄膜晶体管包括顶栅以及底栅两种结构，底栅结构主要采用刻蚀阻挡型ES和背沟道刻蚀型BCE两种结构。在ES结构中，刻蚀阻挡层位于背沟道之上，在刻蚀形成源/漏电极时可以起到保护作用，避免背沟道损伤。但是，在形成刻蚀保护层时相较于BCE结构需要增加一道光罩，总共需要六道光罩才能完成薄膜晶体管的制作，因此，ES结构增加了工艺复杂度，制作成本增加，并且刻蚀保护层使薄膜晶体管的寄生电容增大，器件尺寸不易缩小。BCE结构薄膜晶体管虽然制作仅需五道光罩，相较于ES结构简化了制作工艺，降低了制作成本。但是，在刻蚀源/漏电极或沉积钝化层时容易造成背沟道损伤，如，若采用干法刻蚀，则在干法刻蚀形成源漏电极时，刻蚀气体形成的等离子体会对背沟道轰击，而等离子体轰击会造成背沟道产生更多缺陷，影响薄膜晶体管的正常使用；若采用湿法刻蚀，在湿法刻蚀形成源漏电极时，腐蚀液会对有源层氧化物产生腐蚀，损伤背沟道，氧化物薄膜晶体管的特性会受到影响。
发明内容
本发明主要解决的技术问题是提供一种氧化物薄膜晶体管及其制作方法，能够在保护氧化物薄膜晶体管背沟道的同时简化制造工艺，节省成本。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种氧化物薄膜晶体管的制作方法，包括：
在第一基板上依次形成栅极、栅极绝缘层以及氧化物半导体膜层；
在所述氧化物半导体膜层上依次形成第一金属层以及第二金属层，并在所述第二金属层上形成一漏极以及一源极，其中，所述源极和漏极被一沟道分隔开，且所述沟道暴露出部分所述第一金属层；
对暴露的所述部分第一金属层进行氧化；
形成绝缘钝化层并设置接触电极。
其中，所述在所述氧化物半导体膜层上依次形成第一金属层以及第二金属层，并在所述第二金属层上形成一漏极以及一源极，其中，所述源极和漏极被一沟道分隔开，且所述沟道暴露出部分所述第一金属层的步骤具体包括：
通过半色调掩膜工艺，或灰色调掩模工艺，或单狭缝掩膜工艺对所述第二金属层进行刻蚀，形成所述沟道以及被所述沟道分隔开的所述漏极和所述源极的有源区的图形；
刻蚀掉所述有源区的图形之外的部分所述第二金属层；
刻蚀掉所述第二金属层对应所述沟道的部分，使部分所述第一金属层暴露。
其中，所述对暴露的所述部分第一金属层进行氧化的步骤具体包括：
采用氧气等离子体对暴露的所述部分第一金属层进行氧化，以形成一金属氧化物层对所述沟道进行保护。
其中，所述在第一基板上依次形成栅极、栅极绝缘层以及氧化物半导体膜层的步骤具体包括：
在所述第一基板上沉积金属膜层，经过曝光，刻蚀形成所述栅极；
依次沉积所述栅极绝缘层以及氧化物半导体膜层。
其中，所述栅极绝缘层包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种，所述氧化物半导体膜层为透明氧化物，包括氧化锌ZnO基，二氧化锡SnO2基以及氧化铟In2O3基中的至少一种。
其中，所述第一基板包括玻璃基板以及石英基板，所述金属膜层包括铝Al、钼Mo、铜Cu以及银Ag中的至少一种。
其中，所述第一金属层的厚度为5-10纳米。
其中，所述形成绝缘钝化层并设置接触电极的步骤具体包括：
沉积所述绝缘钝化层，并在所述绝缘钝化层上刻蚀形成接触通孔，并刻蚀所述接触通孔形成所述接触电极。
其中，所述绝缘钝化层为包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种；所述触控电极为铟锡氧化物ITO电极。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种氧化物薄膜晶体管，包括：第一基板，设置在所述第一基板上的栅极，设置在所述栅极上的栅极绝缘层以及设置在所述栅极绝缘层上的氧化物半导体膜层；设置在所述氧化物半导体膜层上的第一金属层以及位于所述第一金属层上方，以一沟道分隔开的源极和漏极，其中，所述沟道暴露出经过氧化的部分所述第一金属层而形成的金属氧化物层；
所述氧化物薄膜晶体管还包括绝缘钝化层，其中，所述绝缘钝化层覆盖在所述漏极、所述金属氧化物层以及所述源极上，且所述绝缘钝化层还设置有接触电极。
本发明的有益效果是：区别于现有技术的情况，本实施方式的氧化物薄膜晶体管的制作方法包括在第一基板上形成栅极、栅极绝缘层以及氧化物半导体膜层以后，依次在氧化物半导体磨成上形成第一金属层和第二金属层，其中，通过一道特殊的光罩对第二金属进行刻蚀，能够同时形成沟道以及被上述沟道分隔开的源极和漏极的有源区的图形化，在此工艺处，相较于现有技术，能够减少一道光罩工艺，简化了氧化物薄膜晶体管制作工艺，节省了制作时间和制作成本。对沟道去暴露的部分第一金属层进行氧化，以形成刻蚀保护层，对背沟道进行保护，在对第一金属层的氧化过程中，无需光罩就可实现，相较于现有技术不仅再次节省一道光罩，而且，刻蚀保护层能够保护在刻蚀源极以及漏极或沉积绝缘钝化层时对背沟道的损害，有效提高氧化物薄膜晶体管的特性。
附图说明
图1是本发明氧化物薄膜晶体管的制作方法一实施方式的流程示意图；
图2是本发明氧化物薄膜晶体管一实施方式的剖面结构示意图。
具体实施方式
参阅图1，图1是本发明氧化物薄膜晶体管的制作方法一实施方式的流程示意图。本实施方式的制造方法包括如下步骤：
101：在第一基板上依次形成栅极、栅极绝缘层以及氧化物半导体膜层。
具体地，先在第一基板上通过沉积的方式形成金属膜层，经过第一道光罩对金属膜层进行曝光，将金属膜层刻蚀成栅极。其中，第一道光罩为只能刻蚀一层的普通光罩。
其中，第一基板包括玻璃基板以及石英基板，在其他实施方式中还可以为其他基板，在此不做限定。
金属膜层包括铝Al、钼Mo、铜Cu以及银Ag中的至少一种，在其他实施方式中也可以为其他金属，在此也不做限定。
沉积工艺一般是指外来物质淀积于基底表面形成薄膜，又称为气相沉积。本实施方式是通过金属物质在第一基板的表面形成金属膜层。在其他实施方式中，也可以通过其他沉积方式来实现金属膜层，在此不作限定。
刻蚀工艺一般是指把薄膜上未被抗蚀剂掩蔽的部分薄膜层除去，从而在薄膜层上形成与抗蚀剂膜完全相同图形的工艺。刻蚀工艺一般包括干法刻蚀和湿法刻蚀，本实施方式中不作限定，只要能够在金属膜层上刻蚀出栅极即可。
在栅极形成后，在栅极的表面沉积栅极绝缘层以及氧化物半导体膜层。
其中，所述栅极绝缘层包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种，在其他实施方式中，也可以为其他绝缘物质，在此不做限定。
所述氧化物半导体膜层为透明氧化物，包括氧化锌ZnO基，二氧化锡SnO2基以及氧化铟In2O3基中的至少一种，在其他实施方式中，也可以为其他透明氧化物，只要能够实现本实施方式中的氧化物半导体膜层的功能即可，在此不做限定。
102：在所述氧化物半导体膜层上依次形成第一金属层以及第二金属层，并在所述第二金属层上形成一漏极以及一源极，其中，所述源极和漏极被一沟道分隔开，且所述沟道暴露出部分所述第一金属层。
在第一基板上形成栅极、栅极绝缘层以及氧化物半导体膜层之后，在氧化物半导体膜层上依次沉积形成第一金属层以及第二金属层。
其中，第一金属层较薄，一般包括铝Al、钛Ti等金属中的至少一种，在其他实施方式中，也可以为其他相同性质的金属，在此不做限定。其厚度为5-10纳米。
通过第二道光罩对第二金属层进行刻蚀，形成沟道以及被上述沟道分隔开的漏极和源极的有源区的图形化，其中漏极和源极被沟道隔开分别位于栅极的两侧。
其中，第二金属层包括钼Mo以及银Ag中的至少一种，在其他实施方式中，也可以为其他相同性质的金属，在此不做限定。
其中，第二道光罩包括半色调掩膜工艺，或灰色调掩模工艺，或单狭缝掩膜工艺中的一种，在其他实施方式中也可以为其他工艺，只要能够通过一次光罩能够实现漏极和源极的有源区的图形化的工艺都属于本发明保护的范围，在此不做限定。
在漏极和源极的有源区图形化以后，刻蚀掉漏极和源极的有源区的图形之外的部分第二金属层，并刻蚀掉第二金属层对应沟道的部分，使沟道处对应的部分第一金属层暴露出来。
在另一个实施方式中，在第二金属层的表面还覆盖有光阻，在对第二金属层进行刻蚀，形成沟道时，也对光阻进行刻蚀，以使沟道处的部分第一金属层暴露出来。
103：对暴露的所述部分第一金属层进行氧化。
在本实施方式中采用氧气等离子体对暴露的部分第一金属层进行氧化，优选地，对沟道区的暴露出来的所有第一金属层进行氧化，以形成刻蚀保护层，对背沟道被进行保护。
在另一个实施方式中也可以使用含有氧气等离子体的气氛对暴露的部分第一金属层进行氧化，在此不做限定。
104：形成绝缘钝化层并设置接触电极。
在氧化层薄膜晶体管的栅极、源极、漏极形成以后，在氧化层薄膜晶体管的表面沉积绝缘钝化层，并通过第三道光罩在绝缘钝化层上刻蚀形成接触通孔。
使用第四道光罩在上述接触通孔中形成接触电极。
其中，第三道光罩和第四道光罩均为只能刻蚀一层的普通光罩。
其中，绝缘钝化层包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种，在其他实施方式中，也可以为其他相同性质的绝缘钝化物质，在此不做限定。触控电极为铟锡氧化物ITO电极，在其他实施方式中，也可以根据需要将ITO电极替换成其他电极，在此不做限定。
区别于现有技术，本实施方式的氧化物薄膜晶体管的制作方法包括在第一基板上形成栅极、栅极绝缘层以及氧化物半导体膜层以后，依次在氧化物半导体磨成上形成第一金属层和第二金属层，其中，通过一道特殊的光罩对第二金属进行刻蚀，能够同时形成沟道以及被上述沟道分隔开的源极和漏极的有源区的图形化，在此工艺处，相较于现有技术，能够减少一道光罩工艺，简化了氧化物薄膜晶体管制作工艺，节省了制作时间和制作成本。对沟道处暴露的部分第一金属层进行氧化，以形成刻蚀保护层，对背沟道进行保护，在对第一金属层的氧化过程中，无需光罩就可实现，相较于现有技术不仅再次节省一道光罩，简化了氧化物薄膜晶体管制作工艺，节省了制作时间和制作成本，而且能够避免现有技术中形成刻蚀保护层所产生的寄生电容，有效提高氧化物薄膜晶体管的性能。另外，刻蚀保护层能够保护在刻蚀源极以及漏极或沉积绝缘钝化层时对背沟道的损害，能够进一步地有效提高氧化物薄膜晶体管的特性。
参阅图2，图2是本发明氧化物薄膜晶体管一实施方式的剖面结构示意图。
如图2所示，本实施方式的薄膜晶体管包括第一基板201、设置在第一基板上的栅极202、设置在栅极202上的栅极绝缘层203以及设置在所述栅极绝缘层203上的氧化物半导体膜层204。
其中，栅极202是在第一基板上通过沉积的方式形成金属膜层，经过第一到光罩对金属膜层进行曝光刻蚀二形成的。其中，刻蚀工艺一般是指把薄膜上未被抗蚀剂掩蔽的部分薄膜层除去，从而在薄膜层上形成与抗蚀剂膜完全相同图形的工艺。刻蚀工艺一般包括干法刻蚀和湿法刻蚀，本实施方式中不作限定，只要能够在金属膜层上刻蚀出栅极即可。
上述第一道光罩为只能刻蚀一层的普通光罩。
上述栅极绝缘层203以及氧化物半导体膜层204也是通过沉积工艺而形成的。沉积工艺一般是指外来物质淀积于基底表面形成薄膜，又称为气相沉积。本实施方式是通过金属物质在第一基板的表面形成金属膜层。在其他实施方式中，也可以通过其他沉积方式来实现金属膜层，在此不作限定。
其中，第一基板包括玻璃基板以及石英基板，在其他实施方式中还可以为其他基板，在此不做限定。金属膜层包括铝Al、钼Mo、铜Cu以及银Ag中的至少一种，在此也不做限定。
栅极绝缘层包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种，在其他实施方式中，也可以为其他绝缘物质，在此不做限定。
所述氧化物半导体膜层为透明氧化物，包括氧化锌ZnO基，二氧化锡SnO2基以及氧化铟In2O3基中的至少一种，在其他实施方式中，也可以为其他透明氧化物，只要能够实现本实施方式中的氧化物半导体膜层的功能即可，在此不做限定。
氧化物半导体膜层204上设置有第一金属层205，还有设置位于第一金属层205上方，以一沟道分隔开的源极206和漏极207，其中，所述沟道(图中未示出)暴露出经过氧化的部分第一金属层205而形成的金属氧化物层208。
其中，第一金属层205是通过沉积形成在氧化物半导体膜层204上的。第一金属层较薄，包括铝Al、钛Ti等金属中的至少一种，在其他实施方式中，也可以为其他相同性质的金属，在此不做限定，其厚度为5-10纳米。
以一沟道分隔开的源极206和漏极207是通过第二道光罩对设置在第一金属层上的第二金属层(图中未示出)进行刻蚀，形成沟道以及被上述沟道分隔开的漏极和源极的有源区的图形化后得到的，其中漏极和源极被沟道隔开分别位于栅极的两侧。
其中，第二金属层一般包括钼Mo以及银Ag中的至少一种，在其他实施方式中，也可以为其他相同性质的金属，在此不做限定。
其中，第二道光罩包括半色调掩膜工艺，或灰色调掩模工艺，或单狭缝掩膜工艺中的一种，在其他实施方式中也可以为其他工艺，只要能够通过一次光罩能够实现漏极和源极的有源区的图形化的工艺都属于本发明保护的范围，在此不做限定。
金属氧化物层208是通过氧气等离子体对暴露的部分第一金属层205进行氧化而得到的，以形成刻蚀保护层，对背沟道被进行保护。在其他实施方式中可以使用含有氧气等离子体的气氛对暴露的部分第一金属层进行氧化，在此不做限定。
在另一个实施方式中，源极206和漏极207的表面还覆盖有光阻。
另外，氧化物薄膜晶体管的表面还覆盖有绝缘钝化层209，其中，绝缘钝化层209上覆盖在漏极207、金属氧化物层208以及源极206上，且，绝缘钝化层209上设置有接触通孔210，接触通孔210中设置有接触电极211。
其中，接触通孔210是通过第三道光罩在绝缘钝化层209上刻蚀而形成的，接触电极211是通过第四道光罩在接触通孔210中形成的。
其中，第三道光罩和第四道光罩均为只能刻蚀一层的普通光罩。
其中，绝缘钝化层209包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种，在其他实施方式中，也可以为其他相同性质的绝缘钝化物质，在此不做限定。触控电极211为铟锡氧化物ITO电极，在其他实施方式中，也可以根据需要将ITO电极替换成其他电极，在此不做限定。
区别于现有技术，本实施方式的氧化物薄膜晶体管包括第一基板、设置在第一基板上的栅极、栅极绝缘层以及氧化物半导体膜层，以及位于所述第一金属层上方，以一沟道分隔开的源极和漏极，其中，所述沟道暴露出经过氧化的部分所述第一金属层而形成的金属氧化物层，其中，源极和漏极是通过一道特殊的光罩刻蚀而形成的，能够同时形成沟道以及被上述沟道分隔开的源极和漏极的有源区的图形化，相较于现有技术，能够减少一道光罩工艺，简化了氧化物薄膜晶体管制作工艺，节省了制作时间和制作成本。沟道暴露出经过氧化的部分所述第一金属层而形成的金属氧化物层，以形成刻蚀保护层，对背沟道进行保护，在对第一金属层的氧化过程中，无需光罩就可实现，相较于现有技术不仅再次节省一道光罩，简化了氧化物薄膜晶体管制作工艺，节省了制作时间和制作成本。而且，刻蚀保护层能够保护在刻蚀源极以及漏极或沉积绝缘钝化层时对背沟道的损害，有效提高氧化物薄膜晶体管的特性。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种氧化物薄膜晶体管的制作方法，其特征在于，包括：
在第一基板上依次形成栅极、栅极绝缘层以及氧化物半导体膜层；
在所述氧化物半导体膜层上依次形成第一金属层以及第二金属层，并在所述第二金属层上形成一漏极以及一源极，其中，所述源极和漏极被一沟道分隔开，且所述沟道暴露出部分所述第一金属层；
对暴露的所述部分第一金属层进行氧化；
形成绝缘钝化层并设置接触电极。
2.根据权利要求1所述的方法，其特征在于，所述在所述氧化物半导体膜层上依次形成第一金属层以及第二金属层，并在所述第二金属层上形成一漏极以及一源极，其中，所述源极和漏极被一沟道分隔开，且所述沟道暴露出部分所述第一金属层的步骤具体包括：
通过半色调掩膜工艺，或灰色调掩模工艺，或单狭缝掩膜工艺对所述第二金属层进行刻蚀，形成所述沟道以及被所述沟道分隔开的所述漏极和所述源极的有源区的图形；
刻蚀掉所述有源区的图形之外的部分所述第二金属层；
刻蚀掉所述第二金属层对应所述沟道的部分，使部分所述第一金属层暴露。
3.根据权利要求1所述的方法，其特征在于，所述对暴露的所述部分第一金属层进行氧化的步骤具体包括：
采用氧气等离子体对暴露的所述部分第一金属层进行氧化，以形成一金属氧化物层对所述沟道进行保护。
4.根据权利要求1所述的方法，其特征在于，所述在第一基板上依次形成栅极、栅极绝缘层以及氧化物半导体膜层的步骤具体包括：
在所述第一基板上沉积金属膜层，经过曝光，刻蚀形成所述栅极；
依次沉积所述栅极绝缘层以及氧化物半导体膜层。
5.根据权利要求1或4所述的方法，其特征在于，所述栅极绝缘层包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种，所述氧化物半导体膜层为透明氧化物，包括氧化锌ZnO基，二氧化锡SnO2基以及氧化铟In2O3基中的至少一种。
6.根据权利要求4所述的方法，其特征在于，所述第一基板包括玻璃基板以及石英基板，所述金属膜层包括铝Al、钼Mo、铜Cu以及银Ag中的至少一种。
7.根据权利要求1所述的方法，其特征在于，所述第一金属层的厚度为5-10纳米。
8.根据权利要求1所述的方法，其特征在于，所述形成绝缘钝化层并设置接触电极的步骤具体包括：
沉积所述绝缘钝化层，并在所述绝缘钝化层上刻蚀形成接触通孔，并刻蚀所述接触通孔形成所述接触电极。
9.根据权利要求1或8所述的方法，其特征在于，所述绝缘钝化层包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种；所述触控电极为铟锡氧化物ITO电极。
10.一种氧化物薄膜晶体管，其特征在于，包括：第一基板，设置在所述第一基板上的栅极，设置在所述栅极上的栅极绝缘层以及设置在所述栅极绝缘层上的氧化物半导体膜层；设置在所述氧化物半导体膜层上的第一金属层以及位于所述第一金属层上方，以一沟道分隔开的源极和漏极，其中，所述沟道暴露出经过氧化的部分所述第一金属层而形成的金属氧化物层；
所述氧化物薄膜晶体管还包括绝缘钝化层，其中，所述绝缘钝化层覆盖在所述漏极、所述金属氧化物层以及所述源极上，且所述绝缘钝化层还设置有接触电极。
CN201510042064.2A 2015-01-27 2015-01-27 氧化物薄膜晶体管及其制作方法 Pending CN104617152A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510042064.2A CN104617152A (zh) 2015-01-27 2015-01-27 氧化物薄膜晶体管及其制作方法
PCT/CN2015/073406 WO2016119280A1 (zh) 2015-01-27 2015-02-28 氧化物薄膜晶体管及其制作方法
US14/433,858 US20160343863A1 (en) 2015-01-27 2015-02-28 Oxide thin film transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510042064.2A CN104617152A (zh) 2015-01-27 2015-01-27 氧化物薄膜晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN104617152A true CN104617152A (zh) 2015-05-13

Family

ID=53151509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510042064.2A Pending CN104617152A (zh) 2015-01-27 2015-01-27 氧化物薄膜晶体管及其制作方法

Country Status (3)

Country Link
US (1) US20160343863A1 (zh)
CN (1) CN104617152A (zh)
WO (1) WO2016119280A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789117A (zh) * 2016-03-23 2016-07-20 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN106200132A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 一种改善套切面板光配向性的装置
CN107658345A (zh) * 2017-09-22 2018-02-02 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
WO2018205794A1 (zh) * 2017-05-11 2018-11-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN109103113A (zh) * 2018-08-17 2018-12-28 京东方科技集团股份有限公司 薄膜晶体管制造方法、薄膜晶体管、显示基板及显示面板
CN109192739A (zh) * 2018-09-17 2019-01-11 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
WO2019029008A1 (zh) * 2017-08-07 2019-02-14 武汉华星光电半导体显示技术有限公司 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板
CN110085520A (zh) * 2019-05-09 2019-08-02 深圳市华星光电技术有限公司 薄膜电晶体及其制作方法
CN110299322A (zh) * 2019-07-03 2019-10-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN114122143A (zh) * 2021-11-08 2022-03-01 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
WO2023236375A1 (zh) * 2022-06-10 2023-12-14 中国科学院微电子研究所 薄膜晶体管及其制备方法、存储器和显示器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908537A (zh) * 2009-06-03 2010-12-08 乐金显示有限公司 用于显示设备的阵列基板及其制造方法
CN102646699A (zh) * 2012-01-13 2012-08-22 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
US20130140562A1 (en) * 2010-04-19 2013-06-06 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
CN103222061A (zh) * 2010-11-12 2013-07-24 株式会社神户制钢所 布线构造
CN103247531A (zh) * 2012-02-14 2013-08-14 群康科技(深圳)有限公司 薄膜晶体管及其制作方法及显示器
CN103765597A (zh) * 2012-11-02 2014-04-30 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080000788A (ko) * 2006-06-28 2008-01-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102668097B (zh) * 2009-11-13 2015-08-12 株式会社半导体能源研究所 半导体器件及其制造方法
KR101281463B1 (ko) * 2010-07-06 2013-07-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
TWI474487B (zh) * 2010-11-30 2015-02-21 Au Optronics Corp 氧化物半導體薄膜電晶體結構與其製作方法
CN102723279A (zh) * 2012-06-12 2012-10-10 华南理工大学 一种金属氧化物薄膜晶体管的制作方法
KR20140021118A (ko) * 2012-08-07 2014-02-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US20140120657A1 (en) * 2012-10-30 2014-05-01 Apple Inc. Back Channel Etching Oxide Thin Film Transistor Process Architecture
WO2014067463A1 (zh) * 2012-11-02 2014-05-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
CN103178021B (zh) * 2013-02-28 2015-02-11 京东方科技集团股份有限公司 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908537A (zh) * 2009-06-03 2010-12-08 乐金显示有限公司 用于显示设备的阵列基板及其制造方法
US20130140562A1 (en) * 2010-04-19 2013-06-06 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
CN103222061A (zh) * 2010-11-12 2013-07-24 株式会社神户制钢所 布线构造
CN102646699A (zh) * 2012-01-13 2012-08-22 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
CN103247531A (zh) * 2012-02-14 2013-08-14 群康科技(深圳)有限公司 薄膜晶体管及其制作方法及显示器
CN103765597A (zh) * 2012-11-02 2014-04-30 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789117B (zh) * 2016-03-23 2019-02-01 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN105789117A (zh) * 2016-03-23 2016-07-20 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN106200132A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 一种改善套切面板光配向性的装置
WO2018205794A1 (zh) * 2017-05-11 2018-11-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
WO2019029008A1 (zh) * 2017-08-07 2019-02-14 武汉华星光电半导体显示技术有限公司 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板
CN107658345A (zh) * 2017-09-22 2018-02-02 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
US10559698B2 (en) 2017-09-22 2020-02-11 Boe Technology Group Co., Ltd. Oxide thin film transistor, manufacturing method thereof, array substrate and display device
CN107658345B (zh) * 2017-09-22 2020-12-01 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN109103113A (zh) * 2018-08-17 2018-12-28 京东方科技集团股份有限公司 薄膜晶体管制造方法、薄膜晶体管、显示基板及显示面板
CN109103113B (zh) * 2018-08-17 2022-05-31 京东方科技集团股份有限公司 薄膜晶体管制造方法、薄膜晶体管、显示基板及显示面板
US11081501B2 (en) 2018-09-17 2021-08-03 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, display device
CN109192739A (zh) * 2018-09-17 2019-01-11 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN110085520A (zh) * 2019-05-09 2019-08-02 深圳市华星光电技术有限公司 薄膜电晶体及其制作方法
CN110085520B (zh) * 2019-05-09 2020-12-08 深圳市华星光电技术有限公司 薄膜电晶体及其制作方法
US11233138B2 (en) 2019-05-09 2022-01-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor and method of manufacturing same
CN110299322A (zh) * 2019-07-03 2019-10-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN114122143A (zh) * 2021-11-08 2022-03-01 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
WO2023236375A1 (zh) * 2022-06-10 2023-12-14 中国科学院微电子研究所 薄膜晶体管及其制备方法、存储器和显示器

Also Published As

Publication number Publication date
WO2016119280A1 (zh) 2016-08-04
US20160343863A1 (en) 2016-11-24

Similar Documents

Publication Publication Date Title
CN104617152A (zh) 氧化物薄膜晶体管及其制作方法
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN101630098B (zh) Tft-lcd阵列基板及其制造方法
CN105914183B (zh) Tft基板的制造方法
CN102768992B (zh) 一种薄膜晶体管驱动背板的制作方法
CN103915379B (zh) 一种氧化物薄膜晶体管阵列基板的制造方法
CN103441100B (zh) 显示基板及其制造方法、显示装置
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN102403365A (zh) 薄膜晶体管及其制造方法
CN102723279A (zh) 一种金属氧化物薄膜晶体管的制作方法
KR101630103B1 (ko) 어레이 기판, 그 제조 방법 및 어레이 기판을 포함하는 디스플레이 장치
CN104091784A (zh) 一种阵列基板制备方法
CN102651343A (zh) 一种阵列基板的制作方法、阵列基板及显示装置
WO2015165174A1 (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
CN105068335A (zh) 一种ffs阵列基板的制造方法
CN105390443A (zh) Tft基板的制作方法
CN105336746A (zh) 一种双栅极薄膜晶体管及其制作方法、以及阵列基板
CN104505372A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
US10529750B2 (en) LTPS array substrate and method for producing the same
US9269637B2 (en) Thin film transistor substrate
CN103337462A (zh) 一种薄膜晶体管的制备方法
KR20140064040A (ko) 표시 기판 및 이의 제조 방법
CN102723365B (zh) 一种薄膜晶体管及其制造方法、阵列基板和显示装置
JP2017535961A (ja) 薄膜トランジスタ基板の製造方法及び製造装置
CN102629576A (zh) 阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150513

RJ01 Rejection of invention patent application after publication