CN105336746A - 一种双栅极薄膜晶体管及其制作方法、以及阵列基板 - Google Patents

一种双栅极薄膜晶体管及其制作方法、以及阵列基板 Download PDF

Info

Publication number
CN105336746A
CN105336746A CN201510695462.4A CN201510695462A CN105336746A CN 105336746 A CN105336746 A CN 105336746A CN 201510695462 A CN201510695462 A CN 201510695462A CN 105336746 A CN105336746 A CN 105336746A
Authority
CN
China
Prior art keywords
raceway groove
double
film transistor
electrode
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510695462.4A
Other languages
English (en)
Other versions
CN105336746B (zh
Inventor
张合静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510695462.4A priority Critical patent/CN105336746B/zh
Priority to US14/907,666 priority patent/US10153377B2/en
Priority to PCT/CN2015/098965 priority patent/WO2017067062A1/zh
Publication of CN105336746A publication Critical patent/CN105336746A/zh
Application granted granted Critical
Publication of CN105336746B publication Critical patent/CN105336746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种双栅极薄膜晶体管及其的制作方法、阵列基板。其中，所述制作方法包括在第一基板上依次形成第一栅极、栅极绝缘层、半导体层以及刻蚀阻挡层；在对应暴露的所述半导体层上依次形成一漏极、一独立电极以及一源极；在暴露的所述刻蚀阻挡层以及所述漏电极、所述源电极、所述独立电极的表面形成绝缘保护层；以及在所述绝缘保护层上相对所述第一栅极的区域形成第二栅极。通过上述方式，本发明能够在不增加光罩的前提下，有效改善由于源极和漏极之间的有效沟道长度所引起的漏电问题，提高双栅极薄膜晶体管的电性能，增加其稳定性，简化制造工艺，节省成本。

Description

一种双栅极薄膜晶体管及其制作方法、以及阵列基板
技术领域
本发明涉及领域显示领域，特别是涉及一种双栅极薄膜晶体管及其制作方法、以及阵列基板。
背景技术
伴随着液晶LCD以及有机发光二极管OLED为代表的平板显示器向着大尺寸、高分辨率的方向发展，薄膜晶体管TFT作为平板显示行业的核心部件，也得到广泛的关注。
双栅极薄膜晶体管因具有单栅极薄膜晶体管无法比拟的有点，而倍受青睐。例如，双栅极薄膜晶体管较容易控制阈值电压Vth、照光稳定性高等。
然而，由于双栅极晶体管结构设计或制程中的差异，双栅极薄膜晶体管容易产生较高的漏电(即关断电流Ioff较高)，从而影响双栅极晶体管的基本电性及应用。
发明内容
本发明主要解决的技术问题是提供一种双栅极薄膜晶体管及其制作方法、以及阵列基板，能够有效减小由于源极和漏极之间的有效沟道长度所引起的漏电问题，提高双栅极晶体薄膜管的电性能。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种双栅极薄膜晶体管的制作方法，所述方法包括：在第一基板上依次形成第一栅极、栅极绝缘层、半导体层以及刻蚀阻挡层；其中，在所述刻蚀阻挡层覆盖所述半导体层的区域开设有三个开口区域，使对应所述三个开口区域的半导体层暴露；在对应暴露的所述半导体层上依次形成一漏极、一独立电极以及一源极；其中，在所述漏极和所述独立电极之间形成第一沟道，在所述独立电极和所述源极之间形成第二沟道，使对应所述第一沟道和所述第二沟道的所述刻蚀阻挡层暴露；在暴露的所述刻蚀阻挡层以及所述漏电极、所述源电极、所述独立电极的表面形成绝缘保护层；以及在所述绝缘保护层上相对所述第一栅极的区域形成第二栅极。
其中，所述第二栅极至少覆盖所述第一沟道以及所述第二沟道。
其中，所述第二栅极被刻蚀第一区域，所述被刻蚀的第一区域相对于所述半导体层的截面积小于或等于所述独立电极的截面积。
其中，在暴露的所述刻蚀阻挡层以及所述漏电极、所述源电极、所述独立电极的表面形成绝缘保护层的步骤具体为：
在所述刻蚀阻挡层以及所述漏极、所述源极以及所述独立电极的表面溅镀氧化硅SiO或/和氮化硅SiN形成所述绝缘保护。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种双栅极薄膜晶体管，所述双栅极薄膜晶体管包括：第一基板、依次层叠设置于所述第一基板上的第一金属层、栅极绝缘层、半导体层、刻蚀阻挡层、第二金属层、绝缘保护层以及第三金属层；所述第一金属层为第一栅极，所述第三金属层为第二栅极，且所述第一栅极连接所述第二栅极；其中，在所述刻蚀阻挡层覆盖在所述半导体层的区域开设有三个开口区域，使对应所述三个开口区域的半导体层未被所述刻蚀阻挡层覆盖；所述第二金属层对应未被所述刻蚀阻挡层覆盖的所述半导体层，被依次分割为一漏极、一独立电极以及一源极，在所述漏极和所述独立电极之间形成第一沟道，在所述独立电极和所述源极之间形成第二沟道，使对应所述第一沟道和所述第二沟道的所述刻蚀阻挡层暴露。
其中，所述第二栅极至少覆盖所述第一沟道以及所述第二沟道。
其中，所述第二栅极被刻蚀第一区域，所述被刻蚀的第一区域相对于所述半导体层的截面积小于或等于所述独立电极的截面积。
其中，所述绝缘保护层包括氧化硅SiO或/和氮化硅SiN。
其中，当所述双栅极薄膜晶体管导通时，所述源极与所述漏极之间的有效沟道长度为所述第一沟道和所述第二沟道所对应的长度之和；当所述双栅极薄膜晶体管截止时，所述源极与所述漏极之间的有效沟道长度为所述第一沟道和所述第二沟道各自所对应的长度、第一沟道与所述第二沟道之间的距离之和。
为解决上述技术问题，本发明采用的再一个技术方案是：提供一种阵列基板，所述阵列基板包括上述任一项所述的双栅极薄膜晶体管。
本发明的有益效果是：区别于现有技术的情况，在源极和漏极之间增加一独立电极，使得双栅极薄膜晶体管在导通时源极和漏极之间的有效沟道长度小于截止时源极和漏极之间的有效沟道长度。由于沟道长度越长，双栅极薄膜晶体管的电流越小，上述方式使得双栅极薄膜晶体管的导通(开态)电流与截止(关态)电流的比值变大，从而解决现有技术中由于源极和漏极之间的有效沟道长度所引起的漏电问题，提高双栅极薄膜晶体管的电性能，增加其稳定性。
附图说明
图1是本发明双栅极薄膜晶体管的制作方法一实施例的流程示意图；
图2是本发明双栅极薄膜晶体管一实施例的剖面结构示意图；
图3是本发明双栅极薄膜晶体管另一实施例的剖面结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透彻理解本申请。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施方式中也可以实现本申请。在其它情况中，省略对众所周知的装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
参阅图1，图1是本发明双栅极薄膜晶体管的制作方法一实施例的流程示意图。本实施例的制造方法包括如下步骤：
S101：在第一基板上依次形成第一栅极、栅极绝缘层、半导体层以及刻蚀阻挡层。
具体地，先在第一基板上通过沉积的方式形成金属膜层，经过第一道光罩对金属膜层进行曝光，将金属膜层刻蚀成第一栅极。
其中，第一基板包括玻璃基板以及石英基板，在其他实施方式中还可以为其他基板，在此不做限定。
金属膜层包括铝Al、钼Mo、铜Cu以及银Ag中的至少一种，在其他实施方式中也可以为其他金属，在此也不做限定。
沉积工艺一般是指外来物质淀积于基底表面形成薄膜，又称为气相沉积。本实施方式是通过金属物质在第一基板的表面形成金属膜层。在其他实施方式中，也可以通过其他沉积方式来实现金属膜层，在此不作限定。
刻蚀工艺一般是指把薄膜上未被抗蚀剂掩蔽的部分薄膜层除去，从而在薄膜层上形成与抗蚀剂膜完全相同图形的工艺。刻蚀工艺一般包括干法刻蚀和湿法刻蚀，本实施方式中不作限定，只要能够在金属膜层上刻蚀出第一栅极即可。
在第一栅极形成后，在第一栅极的表面沉积栅极绝缘层。
其中，栅极绝缘层包括氮化硅SiNx，非晶氧化硅SiOx中的至少一种，在其他实施方式中，也可以为其他绝缘物质，在此不做限定。
在栅极绝缘层形成后，在栅极绝缘层的表面，且相对第一栅极的区域沉积半导体层(有源层)。其中，半导体层未完全覆盖栅极绝缘层，半导体层的截面积大于或等于第一栅极的截面积。
在半导体形成后，在半导体层以及暴露的栅极绝缘层的表面沉积刻蚀阻挡层。其中，在刻蚀阻挡层覆盖半导体层的区域开设有三个开口区域，使对应三个开口区域的半导体层暴露。此处对三个开口区域的尺寸不作限定，可根据实际需要进行设置。
第一开口区域、第二开口区域以及第三开口区域用于分别沉积漏极、独立电极以及源极。
S102：在对应暴露的所述半导体层上依次形成一漏极、一独立电极以及一源极。
在在第一基板上依次形成第一栅极、栅极绝缘层、半导体层以及刻蚀阻挡层后，在对应暴露的半导体层上依次形成一漏极、一独立电极以及一源极。即，在上述的三个开口区域依次分别形成一漏极、一独立电极以及一源极。漏极、独立电极以及源极可以部分覆盖刻蚀阻挡层。
其中，在半导体层上，漏极和独立电极之间形成第一沟道，在独立电极和源极之间形成第二沟道，使对应第一沟道和第二沟道的刻蚀阻挡层暴露。
漏极、独立电极以及源极的形成方法可以为：在对应暴露的半导体层和刻蚀阻挡层上通过沉积的方式形成金属膜层，经过光罩对金属膜层进行曝光，将金属膜层刻蚀成漏极、独立电极以及源极。
其中，独立电极用于在双栅极薄膜晶体管导通时，减小源极和漏极之间的有效沟道长度。即在双栅极薄膜晶体管导通，源极和漏极之间的有效沟道长度为第一沟道长度与第二沟道长度之和。在双栅极薄膜晶体管截止，源极和漏极之间的有效沟道长度为第一沟道长度、第二沟道长度、第一沟道与第二沟道之间的距离三者的总和。
由于源极、独立电极、漏极同时进行光刻，不需要增加光罩数量，能够简化制作流程，节省成本。
S103：在暴露的所述刻蚀阻挡层以及所述漏电极、所述源电极、所述独立电极的表面形成绝缘保护层。
在形成漏极、独立电极以及源极之后，在暴露的刻蚀阻挡层以及漏电极、源电极、独立电极的表面形成绝缘保护层。
具体可以为：在刻蚀阻挡层以及漏极、源极以及独立电极的表面溅镀氧化硅SiO或/和氮化硅SiN形成绝缘保护。
S104：在所述绝缘保护层上相对所述第一栅极的区域形成第二栅极。
在形成绝缘保护层后，在绝缘保护层上相对第一栅极的区域形成第二栅极。第一栅极与第二栅极通过过孔进行连接。
具体地，先在绝缘保护层上通过沉积的方式形成金属膜层，经过光罩对该金属膜层进行曝光，将该金属膜层刻蚀成第二栅极。
进一步地，第二栅极覆盖第一沟道以及第二沟道。即，第二栅极覆盖在绝缘保护层上相对半导体层的区域，至少能够覆盖源极与独立电极之间形成的第一沟道，以及独立电极与漏极之间形成的第二沟道。
进一步地，第二栅极被刻蚀掉第一区域，被刻蚀的第一区域相对于半导体层的截面积小于或等于独立电极覆盖在半导体层上的截面积，以使第二栅极能够完全覆盖第一沟道以及第二沟道。
具体为：先在绝缘保护层上通过沉积的方式形成金属膜层，经过光罩对该金属膜层进行曝光，将该金属膜层刻蚀成第二栅极，并且将该第二栅极的第一区域刻蚀掉，以使第二栅极被第一区域分隔成两部分。第二栅极被第一区域分隔成的两部分至少能够分别覆盖第一沟道、第二沟道。
其中，被刻蚀掉的第一区域使得第二栅极与独立电极相互无重叠区域，有效减少第二栅极与独立电极之间形成的寄生电容。
上述方案，区别于现有技术，在源极和漏极之间增加一独立电极，使得双栅极薄膜晶体管在导通时源极和漏极之间的有效沟道长度小于截止时源极和漏极之间的有效沟道长度。由于沟道长度越长，双栅极薄膜晶体管的电流越小，上述方式使得双栅极薄膜晶体管的导通(开态)电流与截止(关态)电流的比值变大，从而解决现有技术中由于源极和漏极之间的有效沟道长度所引起的漏电问题，提高双栅极薄膜晶体管的电性能，增加其稳定性。
参阅图2，图2是本发明双栅极薄膜晶体管一实施例的剖面结构示意图。
本实施例的双栅极薄膜晶体管包括：第一基板110、依次层叠设置于第一基板110上的第一金属层120、栅极绝缘层130、半导体层140、刻蚀阻挡层150、第二金属层160、绝缘保护层170以及第三金属层180。第一金属层120为第一栅极，第三金属层180为第二栅极，且第一栅极在内部通过过孔连接第二栅极。第二金属层160包括漏极161、独立电极162以及源极163。当然，在其他实施例中，也可以将161定义为源极，将163定义为漏极。
如图2所示，第一栅极120部分覆盖第一基板110。其中，第一基板110可以为玻璃基板或石英基板，在其他实施方式中还可以为其他基板，在此不做限定。
栅极绝缘层130完全覆盖第一栅极120以及第一基板110。半导体层140设置于栅极绝缘层130与第一栅极120重合的区域。半导体层140与栅极绝缘层130重合的区域大于或等于栅极绝缘层130与第一栅极120重合的区域。
刻蚀阻挡层150覆盖栅极绝缘层130以及半导体层140，且在刻蚀阻挡层150覆盖在半导体层140的区域开设有三个开口区域，使对应三个开口区域的半导体层140未被刻蚀阻挡层150覆盖。其中，三个开口区域被第二金属层160覆盖。
第二金属层160对应未被刻蚀阻挡层150覆盖的半导体层140，被依次分割为一漏极161、一独立电极162以及一源极163，在漏极160和独立电极162之间形成第一沟道，在独立电极162和源极163之间形成第二沟道，使对应第一沟道和第二沟道的刻蚀阻挡层暴露。
其中，第二金属层160在半导体层140的三个开口区域形成一漏极161、一独立电极162以及一源极163。在漏极160和独立电极162之间形成的第一沟道的长度为L1，在独立电极162和源极163之间形成的第二沟道的长度为L2，第一沟道和第二沟道之间的长度为L3(独立电极对应的截面长度为L3)。
第三金属层(第二栅极)180设置于绝缘保护层170与第一金属层(第一栅极)120重合的区域。第三金属层180的截面积可以小于第一金属层120的截面积。
进一步地，绝缘保护层170的材料可以包括氧化硅SiO或/和氮化硅SiN，此处不作限制。
进一步地，第三金属层(第二栅极)180至少覆盖第一沟道以及第二沟道。即，第三金属层(第二栅极)180至少能够完全覆盖第一沟道和第二沟道。
当双栅极薄膜晶体管导通时，源极163与漏极161通过半导体层140建立连接，源极163与漏极161之间的有效沟道长度为第一沟道和第二沟道所对应的长度之和。即，当双栅极薄膜晶体管导通时，由于独立电极162也导电，源极163与漏极161之间的有效沟道长度为L1和L2之和。
当双栅极薄膜晶体管截止时，源极163与漏极161断开连接，源极163与漏极161之间的有效沟道长度为第一沟道和第二沟道各自所对应的长度、第一沟道与第二沟道之间的距离三者的总和。即，当双栅极薄膜晶体管截止时，源极163与漏极161之间的有效沟道长度为L1、L2、L3三者的总和。
由于沟道长度越长，通过双栅极薄膜晶体管的电流越小，通过在源极和漏极之间增加一个独立电极使得双栅极薄膜晶体管的导通(开态)电流与截止(关态)电流的比值变大。
可以理解的是，第一沟道的长度L1、第二沟道的长度L2以及第一沟道与第二沟道之间的距离L3可根据实际需要进行设置，此处不作限制。
上述方案，区别于现有技术，在源极和漏极之间增加一独立电极，使得双栅极薄膜晶体管在导通时源极和漏极之间的有效沟道长度小于截止时源极和漏极之间的有效沟道长度。由于沟道长度越长，双栅极薄膜晶体管的电流越小，上述方式使得双栅极薄膜晶体管的导通(开态)电流与截止(关态)电流的比值变大，从而解决现有技术中由于源极和漏极之间的有效沟道长度所引起的漏电问题，提高双栅极薄膜晶体管的电性能，增加其稳定性。
请参阅图3，图3是本发明双栅极薄膜晶体管另一实施例的剖面结构示意图。本实施例与上一实施例的不同之处在于第三金属层(第二栅极)280。
本实施例的第三金属层(第二栅极)280被刻蚀掉第一区域，被刻蚀的第一区域相对于半导体层140的截面积小于或等于独立电极162覆盖在半导体层140上的截面积，以使第二栅极280能够完全覆盖第一沟道和第二沟道。
具体的，第三金属层(第二栅极)280被刻蚀掉第一区域，第一区域将第三金属层(第二栅极)280分隔成两部分。第二栅极280被第一区域分割形成的两部分至少能够分别覆盖第一沟道以及第二沟道。
其中，第一区域能够使得第二栅极280与独立电极162相互无重叠区域或较小的重叠区域，有效减少第二栅极280与独立电极162之间形成的寄生电容。
上述方案，区别于现有技术，在源极和漏极之间增加一独立电极，使得双栅极薄膜晶体管在导通时源极和漏极之间的有效沟道长度小于截止时源极和漏极之间的有效沟道长度。由于沟道长度越长，双栅极薄膜晶体管的电流越小，上述方式使得双栅极薄膜晶体管的导通(开态)电流与截止(关态)电流的比值变大，从而解决现有技术中由于源极和漏极之间的有效沟道长度所引起的漏电问题，提高双栅极薄膜晶体管的电性能，增加其稳定性。
并且，第二栅极的设置方式能够减少第二栅极280与独立电极162之间形成的寄生电容，进一步提高双栅极薄膜晶体管的性能。
进一步地，本发明还提供一种阵列基板(图未示)，该阵列基板包括上述任一所述的双栅极薄膜晶体管。
进一步地，本发明还提供一种液晶显示装置(图未示)，该液晶显示装置包括上基板、下基板以及夹持在上基板与下基板之间的液晶层。其中，下基板包括上述任一所述的双栅极薄膜晶体管。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种双栅极薄膜晶体管的制作方法，其特征在于，所述方法包括：
在第一基板上依次形成第一栅极、栅极绝缘层、半导体层以及刻蚀阻挡层；其中，在所述刻蚀阻挡层覆盖所述半导体层的区域开设有三个开口区域，使对应所述三个开口区域的半导体层暴露；
在对应暴露的所述半导体层上依次形成一漏极、一独立电极以及一源极；其中，在所述漏极和所述独立电极之间形成第一沟道，在所述独立电极和所述源极之间形成第二沟道，使对应所述第一沟道和所述第二沟道的所述刻蚀阻挡层暴露；
在暴露的所述刻蚀阻挡层以及所述漏电极、所述源电极、所述独立电极的表面形成绝缘保护层；以及
在所述绝缘保护层上相对所述第一栅极的区域形成第二栅极。
2.根据权利要求1所述的方法，其特征在于，所述第二栅极至少覆盖所述第一沟道以及所述第二沟道。
3.根据权利要求1或2所述的方法，其特征在于，所述第二栅极被刻蚀第一区域，所述被刻蚀的第一区域相对于所述半导体层的截面积小于或等于所述独立电极的截面积。
4.根据权利要求1所述的方法，其特征在于，在暴露的所述刻蚀阻挡层以及所述漏电极、所述源电极、所述独立电极的表面形成绝缘保护层的步骤具体为：
在所述刻蚀阻挡层以及所述漏极、所述源极以及所述独立电极的表面溅镀氧化硅SiO或/和氮化硅SiN形成所述绝缘保护。
5.一种双栅极薄膜晶体管，其特征在于，所述双栅极薄膜晶体管包括：第一基板、依次层叠设置于所述第一基板上的第一金属层、栅极绝缘层、半导体层、刻蚀阻挡层、第二金属层、绝缘保护层以及第三金属层；所述第一金属层为第一栅极，所述第三金属层为第二栅极，且所述第一栅极连接所述第二栅极；
其中，在所述刻蚀阻挡层覆盖在所述半导体层的区域开设有三个开口区域，使对应所述三个开口区域的半导体层未被所述刻蚀阻挡层覆盖；
所述第二金属层对应未被所述刻蚀阻挡层覆盖的所述半导体层，被依次分割为一漏极、一独立电极以及一源极，在所述漏极和所述独立电极之间形成第一沟道，在所述独立电极和所述源极之间形成第二沟道，使对应所述第一沟道和所述第二沟道的所述刻蚀阻挡层暴露。
6.根据权利要求5所述的双栅极薄膜晶体管，其特征在于，所述第二栅极至少覆盖所述第一沟道以及所述第二沟道。
7.根据权利要求5或6所述的双栅极薄膜晶体管，其特征在于，所述第二栅极被刻蚀第一区域，所述被刻蚀的第一区域相对于所述半导体层的截面积小于或等于所述独立电极的截面积。
8.根据权利要求5所述的双栅极薄膜晶体管，其特征在于，所述绝缘保护层包括氧化硅SiO或/和氮化硅SiN。
9.根据权利要求5所述的双栅极薄膜晶体管，其特征在于，当所述双栅极薄膜晶体管导通时，所述源极与所述漏极之间的有效沟道长度为所述第一沟道和所述第二沟道所对应的长度之和；
当所述双栅极薄膜晶体管截止时，所述源极与所述漏极之间的有效沟道长度为所述第一沟道和所述第二沟道各自所对应的长度、第一沟道与所述第二沟道之间的距离之和。
10.一种阵列基板，其特征在于，所述阵列基板包括权利要求5-9任一项所述的双栅极薄膜晶体管。
CN201510695462.4A 2015-10-22 2015-10-22 一种双栅极薄膜晶体管及其制作方法、以及阵列基板 Active CN105336746B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510695462.4A CN105336746B (zh) 2015-10-22 2015-10-22 一种双栅极薄膜晶体管及其制作方法、以及阵列基板
US14/907,666 US10153377B2 (en) 2015-10-22 2015-12-25 Dual-gate thin film transistor and manufacturing method thereof and array substrate
PCT/CN2015/098965 WO2017067062A1 (zh) 2015-10-22 2015-12-25 一种双栅极薄膜晶体管及其制作方法、以及阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510695462.4A CN105336746B (zh) 2015-10-22 2015-10-22 一种双栅极薄膜晶体管及其制作方法、以及阵列基板

Publications (2)

Publication Number Publication Date
CN105336746A true CN105336746A (zh) 2016-02-17
CN105336746B CN105336746B (zh) 2018-07-17

Family

ID=55287171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510695462.4A Active CN105336746B (zh) 2015-10-22 2015-10-22 一种双栅极薄膜晶体管及其制作方法、以及阵列基板

Country Status (3)

Country Link
US (1) US10153377B2 (zh)
CN (1) CN105336746B (zh)
WO (1) WO2017067062A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018040489A1 (zh) * 2016-08-31 2018-03-08 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN110047940A (zh) * 2019-04-03 2019-07-23 福建华佳彩有限公司 一种双沟道的tft结构
CN110993695A (zh) * 2019-11-11 2020-04-10 深圳市华星光电半导体显示技术有限公司 Gsd tft器件及其制作方法
WO2022148260A1 (zh) * 2021-01-08 2022-07-14 华为技术有限公司 薄膜晶体管阵列基板及其制备方法、显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109616510B (zh) * 2018-12-03 2020-04-14 惠科股份有限公司 薄膜晶体管结构及其制作方法、显示装置
US20230082769A1 (en) * 2020-03-30 2023-03-16 Sharp Kabushiki Kaisha Display device and method for manufacturing display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140118232A1 (en) * 2012-10-26 2014-05-01 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same
CN104952880A (zh) * 2015-05-06 2015-09-30 深圳市华星光电技术有限公司 双栅极tft基板的制作方法及其结构
CN104966696A (zh) * 2015-05-06 2015-10-07 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436353B2 (en) * 2008-09-16 2013-05-07 Sharp Kabushiki Kaisha Thin film transistor with recess
KR102469154B1 (ko) * 2008-10-24 2022-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101275710B1 (ko) 2010-12-22 2013-06-14 경희대학교 산학협력단 듀얼 게이트 박막 트랜지스터의 디플리션 모드를 이용한 산화물 반도체 인버터
CN202423298U (zh) * 2011-12-31 2012-09-05 京东方科技集团股份有限公司 一种tft、阵列基板以及显示器件
KR101483026B1 (ko) 2012-08-31 2015-01-15 엘지디스플레이 주식회사 산화물 박막트랜지스터를 포함하는 기판 및 이의 제조방법, 이를 이용한 액정표시장치용 구동회로
KR102023949B1 (ko) * 2013-05-23 2019-09-23 엘지디스플레이 주식회사 액정 표시장치 및 그 구동방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140118232A1 (en) * 2012-10-26 2014-05-01 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same
CN104952880A (zh) * 2015-05-06 2015-09-30 深圳市华星光电技术有限公司 双栅极tft基板的制作方法及其结构
CN104966696A (zh) * 2015-05-06 2015-10-07 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018040489A1 (zh) * 2016-08-31 2018-03-08 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN110047940A (zh) * 2019-04-03 2019-07-23 福建华佳彩有限公司 一种双沟道的tft结构
CN110047940B (zh) * 2019-04-03 2024-04-12 福建华佳彩有限公司 一种双沟道的tft结构
CN110993695A (zh) * 2019-11-11 2020-04-10 深圳市华星光电半导体显示技术有限公司 Gsd tft器件及其制作方法
CN110993695B (zh) * 2019-11-11 2023-01-24 深圳市华星光电半导体显示技术有限公司 Gsd tft器件及其制作方法
WO2022148260A1 (zh) * 2021-01-08 2022-07-14 华为技术有限公司 薄膜晶体管阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
US20170236947A1 (en) 2017-08-17
WO2017067062A1 (zh) 2017-04-27
US10153377B2 (en) 2018-12-11
CN105336746B (zh) 2018-07-17

Similar Documents

Publication Publication Date Title
CN105336746A (zh) 一种双栅极薄膜晶体管及其制作方法、以及阵列基板
CN103149760B (zh) 薄膜晶体管阵列基板、制造方法及显示装置
CN104040693B (zh) 一种金属氧化物tft器件及制造方法
CN107204309B (zh) 双栅极金属氧化物半导体tft基板的制作方法及其结构
CN109346482B (zh) 薄膜晶体管阵列基板及其制造方法、显示面板
CN104752343A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN105448823A (zh) 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板
CN104617152A (zh) 氧化物薄膜晶体管及其制作方法
CN104681627A (zh) 阵列基板、薄膜晶体管及制作方法、显示装置
CN103325792A (zh) 一种阵列基板及制备方法、显示装置
CN107871753A (zh) 阵列基板及其制备方法
CN105655359A (zh) Tft基板的制作方法
CN109065551A (zh) Tft阵列基板的制造方法及tft阵列基板
CN105932032A (zh) 一种阵列基板及其制备方法
CN110233156A (zh) 薄膜晶体管基板的制作方法及薄膜晶体管基板
CN103413834B (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN104867877A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
US20190051713A1 (en) Manufacturing method of tft substrate, tft substrate, and oled display panel
CN102723365B (zh) 一种薄膜晶体管及其制造方法、阵列基板和显示装置
US9269637B2 (en) Thin film transistor substrate
CN102629589B (zh) 一种阵列基板及其制作方法和显示装置
CN104362127A (zh) 薄膜晶体管基板的制作方法及制造设备
CN104882415B (zh) Ltps阵列基板及其制造方法
CN103730474B (zh) 一种阵列基板及其制造方法、显示装置
CN104916649A (zh) 阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant