CN109616510B - 薄膜晶体管结构及其制作方法、显示装置 - Google Patents

薄膜晶体管结构及其制作方法、显示装置 Download PDF

Info

Publication number
CN109616510B
CN109616510B CN201811466314.5A CN201811466314A CN109616510B CN 109616510 B CN109616510 B CN 109616510B CN 201811466314 A CN201811466314 A CN 201811466314A CN 109616510 B CN109616510 B CN 109616510B
Authority
CN
China
Prior art keywords
layer
channel region
thin film
film transistor
angstroms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811466314.5A
Other languages
English (en)
Other versions
CN109616510A (zh
Inventor
莫琼花
卓恩宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN201811466314.5A priority Critical patent/CN109616510B/zh
Priority to US17/043,497 priority patent/US11227938B2/en
Priority to PCT/CN2018/120171 priority patent/WO2020113613A1/zh
Publication of CN109616510A publication Critical patent/CN109616510A/zh
Application granted granted Critical
Publication of CN109616510B publication Critical patent/CN109616510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请涉及一种薄膜晶体管结构及其制作方法、显示装置，该薄膜晶体管结构的制作方法包括：提供一基板，并在基板上形成栅极；在基板上形成覆盖栅极的栅极绝缘层；在栅极绝缘层上依次沉积有源层、掺杂层，并进行光刻处理；在掺杂层上沉积第二金属层，并进行光刻、湿法刻蚀处理得到第一凹槽，第二金属层被第一凹槽间隔成源极、漏极；对有源层、掺杂层进行干法刻蚀处理，得到与第一凹槽对应的第二凹槽，第一凹槽与第二凹槽形成沟道区；将沟道区置于预设的气体氛围中进行加热处理；其中，将所述沟道区置于氮气的气氛中加热第一预设时间，在氮气和氨气的混合气氛中加热第二预设时间，在氨气的气氛中加热第三预设时间。本申请可减小TFT的阈值电压偏移。

Description

薄膜晶体管结构及其制作方法、显示装置
技术领域
本申请涉及显示技术领域，特别是涉及一种薄膜晶体管结构及其制作方法、显示装置。
背景技术
GOA(Gate Driven on Array，阵列基板上栅驱动集成)技术，能实现显示面板的逐行扫描驱动功能，利用GOA技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。
相比集成电路驱动，采用GOA驱动技术存在一定的品质和可靠性风险，主要是由于用于控制逐行扫描开关的开关元件，例如TFT(Thin Film Transistor，薄膜晶体管)中掺氢非晶硅半导体偏移特性所引起的阈值电压偏移。如何减小TFT器件中的阈值电压偏移，进而提高显示器的显示效果是本领域技术人员亟待解决的问题。
发明内容
基于此，有必要针对如何减小TFT器件中的阈值电压偏移的问题，提供一种薄膜晶体管结构及其制作方法、显示装置。
一种薄膜晶体管结构的制作方法，包括：
提供一基板，并在所述基板上沉积第一金属层，并对所述第一金属层进行图案化处理，形成栅极；
在所述基板上沉积栅极绝缘层，所述栅极绝缘层覆盖所述栅极；
在所述栅极绝缘层上依次沉积有源层、掺杂层；
对所述有源层、掺杂层进行光刻处理；
在所述掺杂层上沉积第二金属层，对所述第二金属层进行光刻、湿法刻蚀处理，得到一位于所述第二金属层中部、并贯穿所述第二金属层的第一凹槽，所述第二金属层被所述第一凹槽间隔成源极、漏极；
以所述源极、漏极为刻蚀阻挡层，对所述有源层、掺杂层进行干法刻蚀处理，得到与所述第一凹槽对应的第二凹槽，所述第二凹槽贯穿所述掺杂层、并部分贯穿至所述有源层，所述第一凹槽与所述第二凹槽形成沟道区；
将所述沟道区置于预设的气体氛围中进行加热处理；其中，先对所述沟道区加热第一预设时间，然后置于氮气的气氛中加热第二预设时间，最后置于氨气的气氛中加热第三预设时间；或
先对所述沟道区加热第四预设时间，最后置于氨气的气氛中加热第五预设时间。
在其中一个实施例中，沉积所述掺杂层时，采用增加沉积气体总体积的方式进行沉积，其中，总体积的基准范围为41200sccm-43200sccm；当总体积增加100％时，沉积气体中PH3和SiH4的气体流量比为1.8-4.5；当总体积增加150％时，沉积气体中PH3和SiH4的气体流量比为2-6。
在其中一个实施例中，所述第一预设时间为0s-50s，所述第二预设时间为0s-20s，所述第三预设时间为0s-20s，所述第四预设时间为0s-50s，所述第五预设时间为0s-20s。
在其中一个实施例中，所述沉积栅极绝缘层分为第一速率沉积、第二速率沉积和第三速率沉积；其中，所述第一速率、第二速率及第三速率的数值依次递减。
一种薄膜晶体管结构，使用前述所述的薄膜晶体管结构的制作方法进行制造，所述薄膜晶体管结构包括：
基板；
栅极，形成于所述基板上；
栅极绝缘层，形成所述基板上，其中，所述栅极绝缘层覆盖所述栅极；
有源层，形成于所述栅极绝缘层上；
掺杂层，形成于所述有源层上；及
形成于所述掺杂层上的源极与漏极；
其中，一沟道区位于所述掺杂层的中部，所述沟道区贯穿所述掺杂层、并部分贯穿至所述有源层，所述源极与漏极位于所述沟道区的两侧。
在其中一个实施例中，所述栅极的厚度范围为3000埃-5000埃。
在其中一个实施例中，所述有源层的厚度范围为550埃-700埃。
在其中一个实施例中，所述源极的厚度范围为3500埃-5000埃；所述漏极的厚度范围为3500埃-5000埃。
在其中一个实施例中，所述栅极绝缘层的厚度范围为3500埃-4000埃。
一种显示装置，包括前述所述的薄膜晶体管结构。
上述薄膜晶体管的制作方法，通过将沟道区加热第一预设时间，然后置于氮气的气氛中加热第二预设时间，最后置于氨气的气氛中加热第三预设时间。或者将沟道区加热第四预设时间，最后置于氨气的气氛中加热第五预设时间可修复沟道区的损伤，减少非晶硅中的弱键，增强薄膜晶体管的照光以及照光稳定性，减少阈值电压的漂移，进而可提高显示装置的最终显示效果。
附图说明
图1为一实施例中的薄膜晶体管结构的制作方法流程图；
图2为图1中步骤S100形成的结构示意图；
图3为图1中根据步骤S200形成的结构示意图；
图4为图1中根据步骤S300和S400形成的结构示意图；
图5为图1中根据步骤S500形成的结构示意图；
图6为图1中根据步骤S600形成的结构示意图；
图7为一实施例中的薄膜晶体管结构的结构示意图；
图8为另一实施例中的薄膜晶体管结构的结构示意图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
请参阅图1，为一实施例中的复合型薄膜晶体管的制作方法流程示意图。该复合型薄膜晶体管的制作方法可以包括步骤：S100-S700。
步骤S100，提供一基板，并在所述基板上沉积第一金属层，并对所述第一金属层进行图案化处理，形成栅极。
具体地，请辅助参阅图2，基板10可以是玻璃基板或塑料基板，其中，玻璃基板可以为无碱硼硅酸盐超薄玻璃，无碱硼硅酸盐玻璃具有较高的物理特性、较好的耐腐蚀性能、较高的热稳定性以及较低的密度和较高的弹性模量。在基板10上沉积第一金属层(图2未标示)可以是射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。第一金属层(图2未标示)可以是钼、钛、铝和铜中的一种或者多种的堆栈组合。图案化处理可以是通过光刻处理形成所需的图案，也就是栅极20。栅极20的厚度范围可以为3000埃-5000埃，可选地，栅极20的厚度可以为3000埃-4000埃，进一步地，栅极20的厚度可以为4000埃-5000埃。可以理解，栅极20的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。
步骤S200，在所述基板上沉积栅极绝缘层，所述栅极绝缘层覆盖所述栅极。
具体地，请辅助参阅图3，在基板10上沉积栅极绝缘层30，同时，栅极绝缘层30将栅极20覆盖住。沉积工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。栅极绝缘层30的厚度可以为3500埃-4000埃，可选地，栅极绝缘层30的厚度可以为3500埃-3700埃，进一步地，栅极绝缘层30的厚度可以为3700埃-4000埃。可以理解，栅极绝缘层30的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。栅极绝缘层30的材料可以是氧化硅、氮化硅中的一种或者二者的组合，即栅极绝缘层30可以是氧化硅，也可以是氮化硅，还可以是氧化硅和氮化硅的混合物。
更进一步地，以等离子增强化学气相沉积工艺为例，采用等离子增强化学气相沉积栅极绝缘层30可以分为第一速率沉积、第二速率沉积和第三速率沉积；其中，第一速率、第二速率及第三速率的数值依次递减，换句话说，第一速率的数值大于第二速率的数值，第二速率的数值大于第三速率的数值，可以这样理解，以第一速率为高速为例，第二速率相应为中速，第三速率相应为低速。当然，对于具体的数值本申请没有特殊限制，本领域人员可以实际生产情况和产品性能进行调整和选择。进一步地，第一速率沉积形成的栅极绝缘层的厚度为500埃-1000埃，第二速率沉积形成的栅极绝缘层的厚度为1000埃，第三速率沉积形成的栅极绝缘层的厚度为2000埃。将栅极绝缘层30的沉积形成分为三个沉积阶段，先使用第一速率沉积可以增加沉积速率，提高产能，然后使用第二速率沉积进行速率的过渡，过渡到第三沉积速率进行沉积可以使得后续形成的沟道区有良好的界面特性，同时还可减少非晶硅和栅极绝缘层界面的凹凸特性，提高电子迁移率。
步骤S300，在所述栅极绝缘层上依次沉积有源层、掺杂层。
具体地，可以通过射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺来沉积有源层40、掺杂层50。示例性地，以等离子增强化学气相沉积为例。可采用SiH4气体来沉积有源层40，采用PH3和SiH4气体来沉积掺杂层50。同时，沉积掺杂层50的温度可以为300℃-400℃，可选地，沉积掺杂层50的温度可以为300℃-360℃，沉积掺杂层50的温度可以为340℃-360℃。更进一步地，沉积掺杂层50时，采用增加沉积气体总体积的方式进行沉积，其中，总体积的基准范围为41200sccm-43200sccm；sccm的含义为标准毫升/分钟。当总体积增加100％时，沉积气体中PH3和SiH4的气体流量比为1.8-4.5；此处的总体积增加100％是在本领域技术人员熟悉的沉积气体总体积的基准范围上增加的100％。例如，可在总体积为41200sccm的基础上增加100％，在总体积增加100％后，沉积气体中PH3和SiH4的气体流量比可以为1.8-4.5，可选地，PH3和SiH4的气体流量比还可以为1.8-3；可选地，PH3和SiH4的气体流量比还可以为3-4.5。可以理解，沉积气体中还可包括H2、NH3、N2和Ar，对于这几种气体的流量比不作进一步限定，本领域技术人员可根据产品的性能和实际情况进行选择和调整。进一步地，当总体积增加150％时，沉积气体中PH3和SiH4的气体流量比为2-6；此处的总体积增加150％是在本领域技术人员熟悉的沉积气体总体积的基准范围上增加的150％。例如，可在总体积为43200sccm的基础上增加150％，在总体积增加150％后，PH3和SiH4的气体流量比可以为2-6，可选地，PH3和SiH4的气体流量比还可以为2-4；可选地，PH3和SiH4的气体流量比还可以为4-6。采用增加PH3和SiH4的总体积进而增加PH3和SiH4的气体流量比的方式可以减小阈值电压漂移，同时获得较好的IS(Image Sticking，残影)效果。
步骤S400，对所述有源层、掺杂层进行光刻处理。
具体地，请辅助参阅图4，对有源层40、掺杂层50进行光刻处理得到如图4所示的立体图案。光刻是指使用带有某一层设计图形的掩模版，经过曝光和显影，使光敏的光刻胶在衬底上形成三维浮雕图形。
步骤S500，在所述掺杂层上沉积第二金属层，对所述第二金属层进行光刻、湿法刻蚀处理，得到一位于所述第二金属层中部、并贯穿所述第二金属层的第一凹槽，所述第二金属层通过所述第一凹槽间隔成源极、漏极。
具体地，请辅助参阅图5，在掺杂层50上沉积第二金属层(图5未标示)，对第二金属层进行光刻、湿法刻蚀处理，得到一位于第二金属层中部、并贯穿所述第二金属层的第一凹槽72，第二金属层被第一凹槽72间隔成源极610、漏极620。进一步地，可以通过在第二金属层上涂布一层光阻层，然后采用一道光罩对光阻层进行曝光、显影。更进一步地，然后以光阻层为遮挡，对第二金属层进行湿法刻蚀，得到一位于第二金属层中部、并贯穿第一金属层的第一凹槽72，得到如图5所示的立体图案。在第一凹槽72的左右两侧分别为源极610和漏极620。
步骤S600，以所述源极、漏极为刻蚀阻挡层，对所述有源层、掺杂层进行干法刻蚀处理，得到与所述第一凹槽对应的第二凹槽，所述第二凹槽贯穿所述掺杂层、并部分贯穿至所述有源层，所述第一凹槽与所述第二凹槽形成沟道区。
具体地，请辅助参阅图6，在形成源极610和漏极620之后，以源极610和漏极620为刻蚀阻挡层，对有源层40、掺杂层50进行干法刻蚀处理，得到与第一凹槽72对应的第二凹槽(图6未标示)。第二凹槽贯穿掺杂层50、并部分贯穿至有源层40。“部分贯穿”即没有全部刻蚀掉位于第二凹槽中的有源层部分，因为有源层作为导电的介质，所以不能被全部刻蚀掉。可以理解，对于“部分”的具体厚度，可以根据实际生产情况和产品性能作出选择和调整。第一凹槽72与第二凹槽形成沟道区70。
步骤S700，将所述沟道区置于预设的气体氛围中进行加热处理；其中，将所述沟道区置于氮气的气氛中加热第一预设时间，在氮气和氨气的混合气氛中加热第二预设时间，在氨气的气氛中加热第三预设时间。或先对所述沟道区加热第四预设时间，最后置于氨气的气氛中加热第五预设时间。
具体地，在对有源层40、掺杂层50进行蚀刻形成沟道区70的时候，会造成沟道区70的损伤，因此，为了修复沟道区的损伤，可以对沟道区70进行气体加热处理。具体的加热环境和加热时间可以为：在加热温度275℃-285℃之下，先对沟道区加热0s-50s，可选地，先加热25s；然后置于氮气的气氛中加热0s-20s，可选地，可将沟道区置于氮气的气氛中加热15s；最后置于氨气的气氛中加热0s-20s，可选地，在氨气的气氛中加热7s。最后置于氨气的气氛中加热0s-20s，可选地，在氨气的气氛中加热7s。或者，在加热温度275℃-285℃之下，先对沟道区加热0s-50s，可选地，先加热25s；最后置于氨气的气氛中加热0s-20s，可选地，在氨气的气氛中加热10s。
上述薄膜晶体管结构的制作方法，通过将沟道区加热第一预设时间，然后置于氮气的气氛中加热第二预设时间，最后置于氨气的气氛中加热第三预设时间。或者将沟道区加热第四预设时间，最后置于氨气的气氛中加热第五预设时间可修复沟道区的损伤，减少非晶硅中的弱键，增强薄膜晶体管的照光以及照光稳定性，减少阈值电压的漂移，进而可提高显示装置的最终显示效果。进一步地，采用增加PH3和SiH4的总体积进而增加PH3和SiH4的气体流量比的方式可以减小阈值电压漂移，同时获得较好的IS(Image Sticking，残影)效果，也可以提高显示装置的最终显示效果。
请参阅图7为一实施例中的薄膜晶体管结构的结构示意图，该薄膜晶体管结构使用前述薄膜晶体管结构的制作方法实施例进行制造。该薄膜晶体管结构可以包括：基板10，栅极20，栅极绝缘层30，有源层40，掺杂层50及源极610、漏极620。其中，栅极20形成于基板10上；栅极绝缘层30形成于基板10上，同时栅极绝缘层30覆盖栅极20；有源层40形成于栅极绝缘层30上；掺杂层50形成于有源层40上；源极610、漏极620形成于掺杂层50上。一沟道区70位于掺杂层50的中部，沟道区70贯穿掺杂层50、并部分贯穿至有源层40，源极610与漏极620位于沟道区70的两侧。
上述薄膜晶体管结构通过使用前述薄膜晶体管结构的制作方法实施例进行制造，而前述薄膜晶体管结构的制作方法实施例通过将沟道区加热第一预设时间，然后置于氮气的气氛中加热第二预设时间，最后置于氨气的气氛中加热第三预设时间。或者将沟道区加热第四预设时间，最后置于氨气的气氛中加热第五预设时间可修复沟道区的损伤，减少非晶硅中的弱键，增强薄膜晶体管的照光以及照光稳定性，减少阈值电压的漂移，进而可使得制造出来的薄膜晶体管可提高显示装置的最终显示效果。进一步地，采用增加PH3和SiH4的总体积进而增加PH3和SiH4的气体流量比的方式可以减小阈值电压漂移，同时获得较好的IS(Image Sticking，残影)效果，也可以使得制造出来的薄膜晶体管提高显示装置的最终显示效果。
基板10可以是玻璃基板或塑料基板，其中，玻璃基板可以为无碱硼硅酸盐超薄玻璃，无碱硼硅酸盐玻璃具有较高的物理特性、较好的耐腐蚀性能、较高的热稳定性以及较低的密度和较高的弹性模量。
栅极20形成于基板10上，其中，栅极20的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，栅极20的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。栅极20的材料可以为钼、钛、铝和铜中的一种或者多种的堆栈组合；选用钼、钛、铝和铜作为栅极20材料可以保证良好的导电性能。可以理解，栅极20的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。栅极20的厚度范围可以为3000埃-5000埃，可选地，栅极20的厚度可以为3000埃-4000埃，进一步地，栅极20的厚度可以为4000埃-5000埃。可以理解，栅极20的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。
栅极绝缘层30，形成于基板10上，栅极绝缘层30的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，栅极绝缘层30的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。栅极绝缘层30的材料可以是氧化硅、氮化硅中的一种或者二者的组合，即栅极绝缘层30可以是氧化硅，也可以是氮化硅，还可以是氧化硅和氮化硅的混合物。可以理解，栅极绝缘层30的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。栅极绝缘层30的厚度可以为3500埃-4000埃，可选地，栅极绝缘层30的厚度可以为3500埃-3700埃，进一步地，栅极绝缘层30的厚度可以为3700埃-4000埃。可以理解，栅极绝缘层30的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。
有源层40形成于栅极绝缘层30上，有源层40的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，有源层40的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。有源层40的材料可以为非晶硅，有源层40通常作为导电的介质。有源层40的厚度可以为550埃-700埃，可选地，有源层40的厚度为550埃-600埃，进一步地，有源层40的厚度可以为600埃-700埃。可以理解，有源层40的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。
掺杂层50，形成于有源层40上，掺杂层50的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，掺杂层50的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。掺杂层50的厚度可以为400埃，可以理解，掺杂层50的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。掺杂层50可以是在非晶硅层中进行N型掺杂，也可以是非晶硅层中进行P型掺杂，可选地，掺杂层50为在非晶硅层中进行N型掺杂，同时，为N型重掺杂，其中，掺杂方式可以包括高温扩散和离子注入。高温扩散是将杂质原子通过气相源或掺杂过的氧化物扩散或淀积到硅晶片的表面，这些杂质浓度将从表面到体内单调下降，在高温扩散中，杂质的分布主要是由高温与扩散时间来决定。离子注入即将掺杂离子以离子束的形式注入半导体内，杂质浓度在半导体内有峰值分布，在离子注入中，杂质分布主要由离子质量和注入能量决定。N型掺杂主要是在半导体内掺入五价杂质元素，例如：磷、砷。离子注入相对于高温扩散的优点是：1、注入的离子是通过质量分析器选取出来的，被选取的粒子纯度高，能量单一，从而保证了掺杂浓度不受杂质源纯度的影响。另外，注入过程在清洁、干燥的真空条件下进行，各种污染降到最低水平；2、可以精确控制注入到晶片中的掺杂原子数目，注入剂量从用于调整阈值电压的1011/cm2到形成绝缘埋层的1017/cm2，范围较宽。3、离子注入时，衬底一般保持在室温或低于400℃的温度环境下。因此，像二氧化硅、氮化硅、铝和光刻胶等都可以用来作为选择掺杂的掩蔽膜，使器件制造中的自对准掩蔽技术更加灵活。
源极610、漏极620形成于掺杂层50上，源极610、漏极620的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，源极610、漏极620的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。源极610、漏极620的材料可以为钼、钛、铝和铜中的一种或者多种的堆栈组合；选用钼、钛、铝和铜作为源极610、漏极620材料可以保证良好的导电性能。可以理解，源极610、漏极620的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。源极610、漏极620的厚度可以为3500埃-5000埃，可选地，源极610、漏极620的厚度可以为3500埃-4000埃，更进一步地，源极610、漏极620的厚度可以为4000埃-5000埃。可以理解，源极610、漏极620的材料和厚度可以相同也可以不相同，源极610、漏极620的材料和厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。
沟道区70位于掺杂层50的中部，沟道区70贯穿掺杂层50、并部分贯穿有源层40。源极610与漏极620就位于沟道区70的两侧。“贯穿”可以通过光刻或者刻蚀方法实现，具体的，光刻是指使用带有某一层设计图形的掩模版，经过曝光和显影，使光敏的光刻胶在衬底上形成三维浮雕图形。刻蚀是指在光刻胶掩蔽下，根据需要形成微图形的膜层不同，采用不同的刻蚀物质和方法在膜层上进行选择性刻蚀。这样，去掉光刻胶以后，三维设计图形就转移到了衬底的相关膜层上。
请参阅图8，为另一实施例中薄膜晶体管结构的结构示意图。该薄膜晶体管结构可以包括基板10，栅极20，栅极绝缘层30，有源层40，掺杂层50，源极610、漏极620及保护层80。其中，栅极20形成于基板10上；栅极绝缘层30形成于基板10上，同时栅极绝缘层30覆盖栅极20；有源层40形成于栅极绝缘层30上；掺杂层50形成于有源层40上；源极610、漏极620形成于掺杂层50上，保护层80形成于源极610、漏极620上；一沟道区70位于掺杂层50的中部，沟道区70贯穿掺杂层50、并部分贯穿至有源层40，源极610与漏极620位于沟道区70的两侧，同时保护层80覆盖沟道区70。
可以理解，对于基板10、栅极20、栅极绝缘层30、有源层40、掺杂层50、源极610、漏极620的材料、形成工艺、组成、厚度等，可以参照前述薄膜晶体管结构实施例的描述，在此不再进一步进行赘述。
保护层80主要用于保护薄膜晶体管器件免受污染和损伤，具体的，保护层80也称为PV(Passivation,钝化)层，保护层80的材料可以是氮化硅、氧化硅或者二者的结合。可以理解，对于保护层80的厚度没有特殊限制，本领域技术人员可根据实际生产情况和产品性能进行选择和调整。
上述薄膜晶体管结构通过使用前述薄膜晶体管结构的制作方法实施例进行制造，而前述薄膜晶体管结构的制作方法实施例通过将沟道区加热第一预设时间，然后置于氮气的气氛中加热第二预设时间，最后置于氨气的气氛中加热第三预设时间。或者将沟道区加热第四预设时间，最后置于氨气的气氛中加热第五预设时间可修复沟道区的损伤，减少非晶硅中的弱键，增强薄膜晶体管的照光以及照光稳定性，减少阈值电压的漂移，进而可使得制造出来的薄膜晶体管可提高显示装置的最终显示效果。进一步地，采用增加PH3和SiH4的总体积进而增加PH3和SiH4的气体流量比的方式可以减小阈值电压漂移，同时获得较好的IS(Image Sticking，残影)效果，也可以使得制造出来的薄膜晶体管提高显示装置的最终显示效果。进一步地，通过设置保护层，可保护薄膜晶体管免受损伤。
一种显示装置，可以包括前述所述的薄膜晶体管结构实施例，上述显示装置，由于薄膜晶体管结构采用使用前述薄膜晶体管结构的制作方法实施例进行制造，而前述薄膜晶体管结构的制作方法实施例通过将沟道区加热第一预设时间，然后置于氮气的气氛中加热第二预设时间，最后置于氨气的气氛中加热第三预设时间。或者将沟道区加热第四预设时间，最后置于氨气的气氛中加热第五预设时间可修复沟道区的损伤，减少非晶硅中的弱键，增强薄膜晶体管的照光以及照光稳定性，减少阈值电压的漂移，进而可使得采用上述制作方法制造出来的薄膜晶体管的显示装置的最终显示效果得以提高。进一步地，采用增加PH3和SiH4的总体积进而增加PH3和SiH4的气体流量比的方式可以减小阈值电压漂移，同时获得较好的IS(Image Sticking，残影)效果，也可以使得采用上述制作方法制造出来的薄膜晶体管的显示装置的最终显示效果得以提高。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种薄膜晶体管结构的制作方法，其特征在于，包括：
提供一基板，并在所述基板上沉积第一金属层，并对所述第一金属层进行图案化处理，形成栅极；
在所述基板上沉积栅极绝缘层，所述栅极绝缘层覆盖所述栅极；
在所述栅极绝缘层上依次沉积有源层、掺杂层；
对所述有源层、掺杂层进行光刻处理；
在所述掺杂层上沉积第二金属层，对所述第二金属层进行光刻、湿法刻蚀处理，得到一位于所述第二金属层中部、并贯穿所述第二金属层的第一凹槽，所述第二金属层被所述第一凹槽间隔成源极、漏极；
以所述源极、漏极为刻蚀阻挡层，对所述有源层、掺杂层进行干法刻蚀处理，得到与所述第一凹槽对应的第二凹槽，所述第二凹槽贯穿所述掺杂层、并部分贯穿至所述有源层，所述第一凹槽与所述第二凹槽形成沟道区；
将所述沟道区置于预设的气体氛围中进行加热处理；其中，先对所述沟道区加热第一预设时间，然后置于氮气的气氛中加热第二预设时间，最后置于氨气的气氛中加热第三预设时间；或
先对所述沟道区加热第四预设时间，最后置于氨气的气氛中加热第五预设时间。
2.根据权利要求1所述的薄膜晶体管结构的制作方法，其特征在于，沉积所述掺杂层时，采用增加沉积气体总体积的方式进行沉积，其中，总体积的基准范围为41200sccm-43200sccm；当总体积增加100％时，沉积气体中PH3和SiH4的气体流量比为1.8-4.5；当总体积增加150％时，沉积气体中PH3和SiH4的气体流量比为2-6。
3.根据权利要求1所述的薄膜晶体管结构的制作方法，其特征在于，在加热温度275℃-285℃之下,所述第一预设时间为0s-50s，所述第二预设时间为0s-20s，所述第三预设时间为0s-20s，所述第四预设时间为0s-50s，所述第五预设时间为0s-20s。
4.根据权利要求1所述的薄膜晶体管结构的制作方法，其特征在于，所述沉积栅极绝缘层分为第一速率沉积、第二速率沉积和第三速率沉积；其中，所述第一速率、第二速率及第三速率的数值依次递减。
5.一种薄膜晶体管结构，其特征在于，使用如权利要求1-4任一项所述的薄膜晶体管结构的制作方法进行制造，所述薄膜晶体管结构包括：
基板；
栅极，形成于所述基板上；
栅极绝缘层，形成所述基板上，其中，所述栅极绝缘层覆盖所述栅极；
有源层，形成于所述栅极绝缘层上；
掺杂层，形成于所述有源层上；及
形成于所述掺杂层上的源极与漏极；
其中，一沟道区位于所述掺杂层的中部，所述沟道区贯穿所述掺杂层、并部分贯穿至所述有源层，所述源极与漏极位于所述沟道区的两侧。
6.根据权利要求5所述的薄膜晶体管结构，其特征在于，所述栅极的厚度范围为3000埃-5000埃。
7.根据权利要求5所述的薄膜晶体管结构，其特征在于，所述有源层的厚度范围为550埃-700埃。
8.根据权利要求5所述的薄膜晶体管结构，其特征在于，所述源极的厚度范围为3500埃-5000埃；所述漏极的厚度范围为3500埃-5000埃。
9.根据权利要求5所述的薄膜晶体管结构，其特征在于，所述栅极绝缘层的厚度范围为3500埃-4000埃。
10.一种显示装置，其特征在于，包括如权利要求5-9任一项所述的薄膜晶体管结构。
CN201811466314.5A 2018-12-03 2018-12-03 薄膜晶体管结构及其制作方法、显示装置 Active CN109616510B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811466314.5A CN109616510B (zh) 2018-12-03 2018-12-03 薄膜晶体管结构及其制作方法、显示装置
US17/043,497 US11227938B2 (en) 2018-12-03 2018-12-11 Thin film transistor structure, manufacturing method thereof, and display device
PCT/CN2018/120171 WO2020113613A1 (zh) 2018-12-03 2018-12-11 薄膜晶体管结构及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811466314.5A CN109616510B (zh) 2018-12-03 2018-12-03 薄膜晶体管结构及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN109616510A CN109616510A (zh) 2019-04-12
CN109616510B true CN109616510B (zh) 2020-04-14

Family

ID=66005732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811466314.5A Active CN109616510B (zh) 2018-12-03 2018-12-03 薄膜晶体管结构及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US11227938B2 (zh)
CN (1) CN109616510B (zh)
WO (1) WO2020113613A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817576A (zh) * 2018-12-25 2019-05-28 惠科股份有限公司 阵列基板的制备方法、阵列基板和显示面板
CN112331722B (zh) * 2020-11-05 2024-05-28 北海惠科光电技术有限公司 薄膜晶体管及其阈值电压的调整方法、显示装置及介质

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369410B1 (en) 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
KR101061850B1 (ko) 2004-09-08 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법
KR100683760B1 (ko) * 2005-02-18 2007-02-15 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
US8110829B2 (en) 2007-05-31 2012-02-07 Lg Display Co., Ltd. Array substrate of liquid crystal display and method for fabricating the same
TW200924033A (en) * 2007-11-16 2009-06-01 Tpo Displays Corp Method for forming a polysilicon thin film layer
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
CN102598281B (zh) 2009-11-03 2015-06-10 应用材料公司 具有多个掺杂硅层的薄膜晶体管
WO2011078169A1 (ja) * 2009-12-25 2011-06-30 シャープ株式会社 薄膜トランジスタ、表示装置、ならびに薄膜トランジスタ及び表示装置の製造方法
KR101132119B1 (ko) * 2010-03-10 2012-04-05 삼성모바일디스플레이주식회사 액정표시장치 어레이 기판 및 그 제조방법
US8405085B2 (en) 2010-12-01 2013-03-26 Au Optronics Corporation Thin film transistor capable of reducing photo current leakage
CN102768989A (zh) 2011-05-06 2012-11-07 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板结构及制造方法
CN103988288B (zh) 2011-12-05 2016-10-12 夏普株式会社 半导体装置
CN102629588B (zh) * 2011-12-13 2014-04-16 京东方科技集团股份有限公司 阵列基板的制造方法
CN103779362B (zh) * 2012-10-17 2016-04-27 上海天马微电子有限公司 X射线平板探测装置的制造方法
CN103762178A (zh) 2013-12-25 2014-04-30 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
CN104766859B (zh) 2015-04-28 2017-09-01 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN104966720B (zh) 2015-07-14 2018-06-01 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
CN105161503B (zh) 2015-09-15 2018-07-10 深圳市华星光电技术有限公司 非晶硅半导体tft背板结构
CN105336746B (zh) * 2015-10-22 2018-07-17 深圳市华星光电技术有限公司 一种双栅极薄膜晶体管及其制作方法、以及阵列基板
CN107591411A (zh) 2017-07-06 2018-01-16 惠科股份有限公司 一种显示面板和显示装置
KR102608959B1 (ko) * 2017-09-04 2023-12-01 삼성전자주식회사 2차원 물질을 포함하는 소자
CN108335969B (zh) 2018-02-05 2020-08-18 信利（惠州）智能显示有限公司 改善tft器件阈值电压的处理方法

Also Published As

Publication number Publication date
US20210057549A1 (en) 2021-02-25
CN109616510A (zh) 2019-04-12
WO2020113613A1 (zh) 2020-06-11
US11227938B2 (en) 2022-01-18

Similar Documents

Publication Publication Date Title
US5512494A (en) Method for manufacturing a thin film transistor having a forward staggered structure
US6190978B1 (en) Method for fabricating lateral RF MOS devices with enhanced RF properties
US6063678A (en) Fabrication of lateral RF MOS devices with enhanced RF properties
US9059215B2 (en) Method for adjusting the threshold voltage of LTPS TFT
CN1672262A (zh) 部分耗尽硅基绝缘体器件结构的自对准主体结
WO2018000478A1 (zh) 薄膜晶体管的制造方法及阵列基板的制造方法
CN109616510B (zh) 薄膜晶体管结构及其制作方法、显示装置
CN109545689B (zh) 主动开关及其制作方法、显示装置
US5723352A (en) Process to optimize performance and reliability of MOSFET devices
TW200304706A (en) Thin film transistor, circuit device and liquid crystal display
WO2020113598A1 (zh) 薄膜晶体管结构及其制作方法、显示装置
CN109616417A (zh) 主动开关及其制作方法、显示装置
CN109830539A (zh) 薄膜晶体管及其制作方法
US7192815B2 (en) Method of manufacturing a thin film transistor
KR19990075412A (ko) 박막 트랜지스터 및 그 제조 방법
JP2002518827A (ja) Ｍｏｓトランジスタを含む半導体デバイスの製造方法
CN100447964C (zh) 薄膜晶体管的制作方法
CN109727874A (zh) 主动开关及其制作方法、显示装置
CN109616416A (zh) 主动开关及其制作方法、显示装置
JPH01115162A (ja) 薄膜トランジスタ及びその製造方法
CN111696854B (zh) 半导体器件的制造方法
JP3953605B2 (ja) 薄膜トランジスタの製造方法
CN109616476A (zh) 主动开关及其制作方法、显示装置
US20070004112A1 (en) Method of forming thin film transistor and method of repairing defects in polysilicon layer
JPH04346476A (ja) Ｍｏｓ型ｆｅｔの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant