CN103988288B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103988288B
CN103988288B CN201280058807.XA CN201280058807A CN103988288B CN 103988288 B CN103988288 B CN 103988288B CN 201280058807 A CN201280058807 A CN 201280058807A CN 103988288 B CN103988288 B CN 103988288B
Authority
CN
China
Prior art keywords
layer
electrode
oxide semiconductor
semiconductor device
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280058807.XA
Other languages
English (en)
Other versions
CN103988288A (zh
Inventor
松木园广志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103988288A publication Critical patent/CN103988288A/zh
Application granted granted Critical
Publication of CN103988288B publication Critical patent/CN103988288B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

具备薄膜晶体管(10a)的半导体装置(100a)具备：在基板(60)上形成的栅极电极(62)；在栅极电极上形成的栅极绝缘层(66)；在栅极绝缘层上形成的氧化物半导体层(68)；分别与氧化物半导体层电连接的源极电极(70s)和漏极电极(70d)；在氧化物半导体层、源极电极和漏极电极上形成的保护层(72)；在保护层上形成的氧供给层(74)；在氧供给层上形成的扩散防止层(78)；和在扩散防止层上形成的由非晶透明氧化物形成的透明电极(81)。

Description

半导体装置
技术领域
本发明涉及具备薄膜晶体管的半导体装置及其制造方法和液晶显示装置。
背景技术
有源矩阵型的液晶显示装置一般具备：按每个像素形成有薄膜晶体管(Thin Film Transistor，以下也称为“TFT”)作为开关元件的基板(以下称为“TFT基板”)；形成有对置电极和彩色滤光片等的对置基板；设置在TFT基板与对置基板之间的液晶层；和用于对液晶层施加电压的一对电极。
有源矩阵型的液晶显示装置，根据其用途提出并采用了各种动作模式。作为动作模式，可以列举TN(Twisted Nematic：扭转向列)模式、VA(Vertical Alignment：垂直取向)、IPS(In-Plane-Switching：面内开关)模式、FFS(Fringe Field Switching：边缘场开关)模式等。
其中，TN模式和VA模式是利用夹着液晶层配置的一对电极向液晶分子施加电场的纵向电场方式的模式。IPS模式和FFS模式是在一个基板设置一对电极，在与基板面平行的方向(横向)对液晶分子施加电场的横向电场方式的模式。在横向电场方式中，液晶分子不从基板立起，因此，与纵向电场方式相比，具有能够实现广视野角的优点。
在横向电场方式的动作模式中的IPS模式的液晶显示装置中，通过金属膜的图案化在TFT基板上形成一对梳齿电极。因此，有透射率和开口率降低的问题。而在FFS模式的液晶显示装置中，通过使在TFT基板上形成的电极透明化，能够改善开口率和透射率。
FFS模式的液晶显示装置例如在专利文献1和2等中公开。
在这些显示装置的TFT基板中，在TFT的上方隔着绝缘膜设置有共用电极和像素电极。这些电极中的位于液晶层侧的电极(例如像素电极)形成有狭缝状的开口。由此，生成由从像素电极出来、通过液晶层并进一步通过狭缝状的开口到达共用电极的电力线表示的电场。该电场相对于液晶层具有横向的成分。其结果，能够对液晶层施加横向的电场。
另一方面，近年来，提出了使用氧化物半导体代替硅半导体形成TFT的有源层。将这样的TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT能够以比非晶硅TFT高的速度进行动作。例如在专利文献1公开了使用氧化物半导体TFT作为开关元件的有源矩阵型的液晶显示装置。
在专利文献1记载的液晶显示装置中，作为以覆盖TFT的氧化物半导体层的方式形成的层间膜，形成具有使透射的可见光的光强度衰减的功能的膜，防止TFT的电特性发生变动，并且作为彩色滤光片发挥作用使液晶显示装置的制造成本降低。
现有技术文献
专利文献
专利文献1：日本特开2010-156960号公报
专利文献2：日本特开2008-32899号公报
发明内容
发明要解决的技术问题
但是，氧化物半导体TFT，会发生在TFT的制造过程中、例如在热处理工序等中产生氧缺损，载流子浓度上升，阈值电压和漏极电流的上升电压向负侧偏移等问题。另外，还会发生在源极/漏极电极的蚀刻工序和其上部的绝缘层的形成工序中，位于下方的氧化物半导体层受到还原作用等的损伤的问题。
发明人进行了研究，结果发现，在氧化物半导体层与其下部的栅极绝缘层或其上部的保护层等接触的结构的氧化物半导体TFT中，在氧化物半导体层内部或氧化物半导体层与绝缘层、保护层等的界面附近容易产生由氧缺损等引起的缺陷能级，由此产生TFT的特性下降、可靠性下降、品质的偏差增加等问题(例如国际公开第2012/086513号)。为了参考，在本说明书中援用国际公开第2012/086513号的全部公开内容。
在专利文献1中，没有考虑热处理工序时的由绝缘层和有机树脂层中含有的氢和水等的扩散引起的对TFT特性的影响，可以认为由于它们的扩散，TFT的电特性产生偏差。另外，在专利文献1公开的液晶显示装置中，按每个像素形成有使FFS模式的液晶显示装置的上层和下层像素电极与对应的配线/电极电连接的接触部，因此，不利于像素的高精细化。
本发明鉴于上述情况而做出，其目的是提供使氧化物半导体TFT的氧化物半导体层中产生的缺陷减少、并且适合于像素的高精细化的半导体装置。
用于解决技术问题的手段
本发明的实施方式的半导体装置是具备薄膜晶体管的半导体装置，其特征在于，具备：在基板上形成的栅极电极；在上述栅极电极上形成的栅极绝缘层；在上述栅极绝缘层上形成的氧化物半导体层；分别与上述氧化物半导体层电连接的源极电极和漏极电极；在上述氧化物半导体层、上述源极电极和上述漏极电极上形成的保护层；在上述保护层上形成的氧供给层；在上述氧供给层上形成的扩散防止层；和在上述扩散防止层上形成的由非晶透明氧化物形成的透明电极。
在一个实施方式中，上述扩散防止层是由结晶性透明氧化物形成的其它透明电极。
在一个实施方式中，上述扩散防止层以隔着上述保护层和上述氧供给层覆盖上述薄膜晶体管的方式形成。
在一个实施方式中，上述氧供给层是包含含有水(H2O)、OR基或OH基的材料的层。
在一个实施方式中，上述氧供给层包含丙烯酸树脂、SOG材料、有机硅树脂、聚酯树脂、或含有硅烷醇基、CO-OR基或Si-OH基的树脂。
在一个实施方式中，上述氧供给层的厚度在500nm以上3500nm以下的范围。
在一个实施方式中，上述扩散防止层的厚度在50nm以上500nm以下的范围。
在一个实施方式中，上述保护层包含氧化硅或氮化硅。
在一个实施方式中，以覆盖上述氧化物半导体层的沟道区域的方式形成有蚀刻阻挡层。
在一个实施方式中，上述源极电极和上述漏极电极形成在上述氧化物半导体层下。
本发明的实施方式的液晶显示装置是具备具有上述结构的半导体装置的液晶显示装置，其特征在于，上述透明电极是像素电极，上述其它透明电极是共用电极。
本发明的实施方式的半导体装置的制造方法是具备薄膜晶体管的半导体装置的制造方法，其特征在于，包括：(A)在基板上形成薄膜晶体管的工序，该薄膜晶体管具有栅极电极、在上述栅极电极上形成的栅极绝缘层、在上述栅极绝缘层上形成的氧化物半导体层、和分别以与上述氧化物半导体层电连接的方式形成的源极电极和漏极电极；(B)在上述氧化物半导体层、上述源极电极和上述漏极电极上形成保护层的工序；(C)在上述保护层上形成氧供给层的工序；(D)在上述氧供给层上形成扩散防止层的工序；和(E)在上述扩散防止层上形成包含非晶透明氧化物的透明电极的工序，在上述工序(E)中，不进行形成上述透明电极的非晶透明氧化物膜成膜后的退火处理。
在一个实施方式中，上述工序(D)包括：形成包含结晶性透明氧化物的其它透明电极作为上述扩散防止层的工序。
在一个实施方式中，上述工序(D)包括：以隔着上述保护层和上述氧供给层覆盖上述薄膜晶体管的方式形成上述扩散防止层的工序。
在一个实施方式中，上述工序(A)包括：以覆盖上述氧化物半导体层的成为沟道区域的部分的方式形成蚀刻阻挡层的工序。
在一个实施方式中，上述工序(A)包括：在上述源极电极和上述漏极电极上形成上述氧化物半导体层的工序。
发明效果
根据本发明的实施方式，能够提供使氧化物半导体TFT的氧化物半导体层中产生的缺陷减少、并且适合于像素的高精细化的半导体装置。
附图说明
图1(a)是本发明的实施方式的半导体装置100a的示意性的截面图，(b)是具有半导体装置100a的液晶显示装置1000的示意性的截面图。
图2(a)和(b)是对由形成透明电极81的导电膜的成膜后的退火处理的有无引起的TFT的电特性的变动进行说明的图表。
图3(a)和(b)是对由形成透明电极81的导电膜的成膜后的退火处理的有无引起的TFT的电特性的变动进行说明的图表。
图4(a)和(b)是对由形成透明电极81的导电膜的成膜后的退火处理的有无引起的TFT的电特性的变动进行说明的图表。
图5(a)和(b)是对由来自氧供给层74的氧供给产生的氧化物半导体TFT10a的电特性的改善进行说明的图表。
图6(a)～(f)是对半导体装置100a的制造方法进行说明的示意性的截面图。
图7(a)和(b)是对半导体装置100a的制造方法进行说明的示意性的截面图。
图8是本发明的另一个实施方式的半导体装置100b的示意性的截面图。
图9是本发明的又一个实施方式的半导体装置100c的示意性的截面图。
图10(a)～(i)是对半导体装置100b的制造方法进行说明的示意性的截面图。
图11(a)～(e)是对半导体装置100c的制造方法进行说明的示意性的截面图。
图12(a)～(c)是对半导体装置100c的制造方法进行说明的示意性的截面图。
图13是半导体装置100a的示意性的平面图。
图14(a)～(d)是接触部108的示意性的截面图。
具体实施方式
以下，参照附图对本发明的实施方式的显示装置、半导体装置进行说明。但是，本发明的范围并不限于以下的实施方式。本发明的半导体装置是形成有氧化物半导体TFT的TFT基板，广泛地包括各种显示装置和电子设备等的TFT基板。在本实施方式的说明中，将半导体装置作为显示装置的TFT基板进行说明，该显示装置具备氧化物半导体TFT作为开关元件。
图1(a)是本发明的实施方式的半导体装置(TFT基板)100a的示意性的截面图。
如图1(a)所示，TFT10a具备：在玻璃基板等基板60上形成的栅极电极62；在基板60上以覆盖栅极电极62的方式形成的栅极绝缘层66；在栅极绝缘层66上形成的氧化物半导体层68；在栅极绝缘层66和氧化物半导体层68上形成的源极电极70s和漏极电极70d；在源极电极70s和漏极电极70d上形成的保护层72；在保护层72上形成的氧供给层74；在氧供给层74上形成的扩散防止层78；和在扩散防止层78上由非晶透明氧化物(例如，非晶ITO(Indium Tin Oxide：氧化铟锡或非晶IZO(Indium Zinc Oxide：氧化铟锌))形成的透明电极(透明像素电极)81。在TFT10a中，在扩散防止层78与透明电极81之间形成有电介质层(绝缘层)79。透明电极81在形成于电介质层79、氧供给层74和保护层72中的接触孔内与漏极电极70d电连接。
当这样由非晶透明氧化物形成透明电极81时，即使不进行非晶透明氧化物层形成后的退火处理，透明电极81的加工(图案化)也稳定，线宽的偏差也小。另外，能够防止电介质层79中含有的氢扩散，防止由于氢的扩散，具有氧化物半导体层68的TFT10a的电特性发生变动。
根据本申请的发明人的研究，发现了以下问题：当由结晶性的透明氧化物(例如，多晶性的ITO)形成透明电极81时，由于用于结晶性的透明氧化物膜的成膜后的加工稳定化的退火处理，电介质层79中含有的氢扩散至氧化物半导体层68的沟道区域，将氧化物半导体还原，使氧缺陷增大，TFT的阈值电压向负侧偏移。但是，当如上述那样由非晶透明氧化物形成透明电极81时，即使不进行非晶透明氧化物膜的成膜后退火处理，加工稳定性也优异，氧化物半导体中的氧缺陷也难以增大。此外，优选按每个像素形成使由电阻大的非晶透明氧化物形成的透明电极81与漏极电极70d连接的接触部。
扩散防止层78例如由结晶性透明氧化物(例如，多晶性的ITO或多晶性的IZO)形成。在本实施方式中，扩散防止层78作为共用电极发挥作用。有时将扩散防止层78称为其它透明电极(或共用电极)78。当使用电阻小的结晶性透明氧化物层作为共用电极78时，例如，能够减少使与源极配线或栅极配线由同一导电膜形成的共用配线和共用电极78电连接的接触部的数量，有利于对显示没有贡献的边框区域的狭小化，详细情况将在后面说明。另外，在对共用电极78总是施加共用电位的情况下，显示区域的共用电位的均匀性提高，显示品质提高。
扩散防止层78以隔着保护层72和氧供给层74覆盖TFT10a的方式形成。当这样形成扩散防止层78时，能够抑制由于在扩散防止层78的图案化后进行的退火处理，来自氧供给层74中含有的水分或者OH基或OR基的氧向外界扩散而被放出，向氧化物半导体层68侧扩散以修复氧化物半导体层68的沟道区域的氧缺损，实现晶体管特性的提高、特性偏差的降低和可靠性的提高。
栅极电极62能够具有在例如包含钛(Ti)的下层栅极电极上形成有例如包含铜(Cu)的上层栅极电极的2层结构。也可以将栅极电极62形成为Ti/Al(铝)/Ti等的3层结构。栅极绝缘层66由氮化硅形成。栅极绝缘层66也可以由氧化硅形成，也可以将栅极绝缘层66形成为氮化硅层与氧化硅层的2层结构。
氧化物半导体层68是包含In-Ga-Zn-O类半导体(IGZO)的层。在氧化物半导体层68上形成的源极电极70s和漏极电极70d，是由Ti/Al/Ti的3层结构构成的导电层。也可以将源极电极70s和漏极电极70d形成为Al/Ti、Cu/Ti、Cu/Mo(钼)等的2层结构。保护层72由氧化硅(SiO2)或氮化硅(SiNx)形成。也能够为不设置保护层72的结构。
氧供给层74是包含含有水(H2O)、OR基或OH基的材料的层。在本实施方式中，氧供给层74例如通过利用旋涂法涂敷丙烯酸树脂而形成。作为SOG(spin on glass：玻璃上旋涂)材料，例如能够使用包含有机硅(silicone)树脂、硅烷醇(例如，四羟基硅烷(Si(OH)4))、烷氧基硅烷或/和硅氧烷树脂的材料。氧供给层74也可以由含有硅烷醇基或Si-OH基的其它树脂材料形成。另外，氧供给层74也可以由聚酯树脂或含有CO-OR基的树脂材料形成。
电介质层79由氧化硅、氮化硅或氧氮化硅形成。其中，氮化硅和氧氮化硅在量产性方面优异。电介质层79是在扩散防止层78与透明电极81之间形成的层间绝缘层。
在本实施方式中，透明电极81由非晶ITO形成。非晶ITO和多晶性的ITO能够利用以下那样的方法区别。例如在浸渍在含有磷酸、硝酸和醋酸的酸类蚀刻液或含有草酸的酸性蚀刻液中时，在ITO被蚀刻的情况下，该ITO是非晶ITO，在ITO不被蚀刻或蚀刻速度非常小(例如，0.2nm/sec以下)的情况下，该ITO是多晶性的ITO。透明电极81形成有狭缝，共用电极78遍及像素的大致整个面形成。
接着，参照图1(b)对使用本实施方式的半导体装置100a的液晶显示装置的结构进行说明。图1(b)是例示本实施方式的液晶显示装置1000的示意性的截面图。液晶显示装置1000是FFS模式的液晶显示装置。
如图1(b)所示，液晶显示装置1000具备：夹着液晶层930相互相对的TFT基板100a(与半导体装置100a对应)和对置基板900；配置在TFT基板100a和对置基板900各自的外侧的偏光板910和920；和向TFT基板100射出显示用的光的背光源单元940。在TFT基板100a中，透明电极81按每个像素分离，并设置有狭缝(未图示)。扩散防止层(共用电极)78至少在透明电极81的狭缝的下方隔着电介质层79存在，作为共用电极发挥作用。
虽然未图示，但是在TFT基板100a的周边区域配置有驱动多个扫描线(栅极总线)的扫描线驱动电路和驱动多个信号线(数据总线)的信号线驱动电路。扫描线驱动电路和信号线驱动电路，与配置在TFT基板100a的外部的控制电路连接。根据控制电路的控制，从扫描线驱动电路向多个扫描线供给对TFT的导通-断开进行切换的扫描信号，从信号线驱动电路向多个信号线供给显示信号(对透明电极81的施加电压)。
对置基板900具备彩色滤光片950。彩色滤光片950在3原色显示的情况下包括分别与像素对应地配置的R(红色)滤光片、G(绿色)滤光片和B(蓝色)滤光片。
在液晶显示装置1000中，根据在TFT基板100a的作为共用电极的扩散防止层78与作为像素电极的透明电极81之间被提供的电位差，液晶层930的液晶分子进行取向，从而进行显示。
接着，参照图2～图4，对由形成透明电极81的导电膜的成膜后的退火处理的有无引起的TFT的电特性的变动进行说明。
图2(a)、图3(a)和图4(a)是表示不进行形成透明电极81的导电膜的成膜后的退火处理的情况下的、多个氧化物半导体TFT的电压-电流(Vg-Id)特性的图表。图2(b)、图3(b)和图4(b)是表示进行了形成透明电极81的导电膜的成膜后的退火处理的情况下的、多个氧化物半导体TFT的电压-电流特性的图表。在任一个图表中，横轴均表示栅极电压值，纵轴均表示源极-漏极电流值。此外，在图2(a)和图2(b)中，测定的氧化物半导体TFT的沟道长度L为6μm(L＝6μm)，沟道宽度W为5μm(W＝5μm)。在图3(a)和图3(b)中，测定的氧化物半导体TFT的沟道长度L为8μm(L＝8μm)，沟道宽度W为5μm(W＝5μm)。在图4(a)和图4(b)中，测定的氧化物半导体TFT的沟道长度L为10μm(L＝10μm)，沟道宽度W为5μm(W＝5μm)。
由图2～图4可知，当进行形成透明电极81的导电膜的成膜后的退火处理时，电介质层79中含有的氢扩散至氧化物半导体层68的沟道区域，将氧化物半导体还原，使氧缺陷增大，由此，产生TFT的Vg-Id特性的上升电压和阈值电压向负侧变动的特性异常。另外，在源极/漏极电极70s和70d包含例如Ti(钛)等具有吸纳氢的性质的金属的情况下，从电介质层79扩散出的氢在被源极/漏极电极70s和70d吸纳之后被向氧化物半导体层68放出。因此，沟道长度L越短的晶体管，越容易遍及沟道区域被还原，因此TFT特性异常变得显著。这在通过TFT的小型化来实现像素的高开口率化或高精细化方面特别成为问题。
接着，参照图5，对由来自氧供给层74的氧供给产生的氧化物半导体TFT10a的电特性的改善进行说明。
图5(a)是表示未形成氧供给层74的情况下的多个氧化物半导体TFT的电压-电流(Vg-Id)特性的图表。图5(b)是表示在形成氧供给层(在本实施方式中为有机绝缘层)74后进行了退火处理的情况下的多个氧化物半导体TFT的电压-电流(Vg-Id)特性的图表。
从图5可知，当在形成氧供给层74后进行退火处理时，来自氧供给层74中含有的水、OR基或OH基的氧扩散至氧化物半导体层68的沟道区域，对氧缺陷进行修复，氧化物半导体TFT的Vg-Id特性改善。因此，退火处理是能够高效率地使氧扩散至氧化物半导体层68的沟道区域的工序，优选进行。在本实施方式中，共用电极78作为防止氧向外界散逸的扩散防止层发挥作用，因此，在形成共用电极78之后进行了退火处理。
接着，参照图6和图7对半导体装置100a的制造方法进行说明。
图6(a)～(f)、图7(a)和(b)是对TFT基板100a的制造工序进行说明的示意性的截面图。
首先，利用溅射法等，在基板60上依次叠层Ti(钛)层、Al(铝)层和Ti层。各个Ti层的厚度为30nm以上150nm以下，Al层的厚度为200nm以上500nm以下。接着，使用公知的光刻法和湿蚀刻法对叠层的3层进行图案化，得到图6(a)所示的栅极电极62。此时，也同时形成在此未图示的扫描线、辅助电容线、辅助电容电极等。然后，进行残留的抗蚀剂的剥离和基板60的清洗。栅极电极62也可以由例如Ti、Mo(钼)、Ta(钽)、W(钨)、Cu(铜)等的单层膜、叠层膜或合金膜等形成。
接着，如图6(b)所示，在基板60上以覆盖栅极电极62的方式叠层栅极绝缘层66。栅极绝缘层66是厚度为100nm以上700nm以下的、利用等离子体CVD法依次叠层氮化硅层和氧化硅层而得到的层。栅极绝缘层66也可以为单层的氮化硅层或氧化硅层。
接着，如图6(c)所示，在栅极绝缘层66上叠层氧化物半导体层68。氧化物半导体层68例如是In-Ga-Zn-O(IGZO，In:Ga:Zn＝1:1:1)层，利用溅射法叠层为厚度10nm以上100nm以下。也可以利用涂敷法或喷墨法来叠层氧化物半导体层68。氧化物半导体层68也可以不是IGZO层而是由其它种类的氧化物半导体膜形成。
接着，利用溅射法，在栅极绝缘层66上以覆盖氧化物半导体层68的方式形成Ti膜。接着，利用光刻法和湿蚀刻法对这些Ti膜进行图案化，如图6(d)所示得到源极电极70s和漏极电极70d。然后，进行残留的抗蚀剂的除去和基板清洗。也能够使用干蚀刻代替湿蚀刻。也可以使用包含Ti、Ta、Cu和Mo的单层膜、叠层膜和合金膜代替Ti膜。在该工序中，也同时形成在此未图示的信号线和辅助电容对置电极等。
接着，如图6(e)所示，利用CVD法在整个基板60上叠层氧化硅，形成保护层72。在保护层72形成使漏极电极70d的一部分露出的开口部。也可以代替氧化硅，叠层氮化硅或氧氮化硅，另外，也可以叠层氧化硅和氮化硅两者。保护层72的厚度为25nm以上350nm以下。在保护层72的厚度比该厚度薄的情况下，作为保护层的功能下降，TFT10a的可靠性降低。在保护层72的厚度比该厚度厚的情况下，有可能由膜应力等导致膜剥离。另外，在该情况下，保护层72的成膜和蚀刻耗费时间，生产率变差。然后，在大气气氛下，在约200℃以上约400℃以下的温度进行退火处理。
接着，如图6(f)所示，利用旋涂法，在保护层72上形成包含丙烯酸树脂的氧供给层74。在氧供给层74，以与保护层72的开口部匹配的方式形成开口部。也可以利用旋涂法涂敷有机硅树脂等SOG材料代替丙烯酸树脂来形成氧供给层74。作为氧供给层74，能够使用包含硅烷醇、烷氧基硅烷、硅氧烷树脂等的层。也可以由含有硅烷醇基或Si-OH基的其它树脂材料形成氧供给层74。另外，也可以利用聚酯树脂或含有CO-OR基的树脂材料形成氧供给层74。氧供给层74的厚度为500nm以上3500nm以下。在氧供给层74的厚度小于500nm的情况下，有可能不能充分地得到通过氧供给产生的电特性的改善的效果，另外，在氧供给层74的厚度超过3500nm的情况下，有可能导致膜剥离和生产率的降低。
接着，如图7(a)所示，在氧供给层74上形成扩散防止层78。扩散防止层78包含ITO或IZO，作为共用电极发挥作用。优选扩散防止层78由多晶性的ITO或IZO形成。扩散防止层78以至少覆盖氧化物半导体层68中的成为沟道区域的部分的方式形成。扩散防止层78具有开口部，以保护层72的开口部和氧供给层74的开口部位于扩散防止层78的开口部的内侧的方式形成扩散防止层78。在对扩散防止层78进行图案化的工序中的湿蚀刻工序时，氧供给层74吸收水分而膨润，因此，在湿蚀刻工序后在约200℃的温度进行退火处理。在该退火处理时，氧从氧供给层74被供给至氧化物半导体层68，对氧化物半导体层68的氧缺陷进行修复，因此，能够改善氧化物半导体TFT的特性的偏差。此时，扩散防止层78作为防止氧的扩散的扩散阻挡层发挥作用。另外，当由多晶性的ITO形成扩散防止层78时，为了加工线宽稳定化，在ITO膜成膜后在约200℃的温度进行退火处理，在该退火处理时，来自氧供给层74的氧也被供给至氧化物半导体层68，修复氧缺陷，改善氧化物半导体TFT的特性的偏差。多晶性的ITO或IZO与非晶的ITO或IZO相比电阻小，因此，能够使用于输入共用电位的接触部的配置数量减少，另外，能够使对生产率和显示没有贡献的边框区域的宽度减小。
接着，如图7(b)所示，在扩散防止层78上，利用CVD法，在约200℃的基板温度以下形成包含氮化硅或氧氮化硅的电介质层79。电介质层79的厚度为100nm以上500nm以下。当基板温度超过220℃时，有可能氧供给层74分解而产生气体。另外，当基板温度小于170℃时，有可能电介质层79中的氢浓度变高，氧化物半导体TFT的电特性的偏差变大。
接着，如图1所示，利用溅射法在电介质层79上形成包含非晶透明氧化物(例如，非晶的ITO或IZO)的透明电极81。特别是在使用ITO的情况下，在溅射成膜的处理气体中添加H2O，在基板温度120℃以下进行成膜。透明电极81与漏极电极70d电连接。当由非晶的ITO或IZO形成透明电极81时，即使不进行退火处理也难以产生线宽的偏差，因此，不进行非晶透明氧化物膜的成膜后的退火处理。由此，不会产生与退火处理相伴的电介质层79中含有的氢的扩散，因此，能够防止由氧化物半导体层68的还原导致的载流子浓度的增大，得到TFT特性良好的氧化物半导体TFT。
通过以上的工序，具有TFT10a的半导体装置100a完成。
接着，参照图8对本发明的另一个实施方式的半导体装置100b进行说明。对于与半导体装置100a相同的构成要素，赋予相同的参照符号，并省略重复说明。图8是半导体装置100b的示意性的截面图。
半导体装置100b与半导体装置100a的不同点在于，具有在TFT10b具有的氧化物半导体层68上以覆盖沟道区域的方式形成的蚀刻阻挡层82。在蚀刻阻挡层82上形成有源极电极70s和漏极电极70d的一部分。蚀刻阻挡层82例如由氧化硅(SiO2)或氮化硅(SiNx)形成。
接着，参照图9对本发明的又一个实施方式的半导体装置100c进行说明。对于与半导体装置100a相同的构成要素，赋予相同的参照符号，并省略重复说明。图9是半导体装置100c的示意性的截面图。
半导体装置100c与半导体装置100a的不同点在于，源极电极70s和漏极电极70d形成在TFT10c具有的氧化物半导体层68下。
接着，参照图10对半导体装置100b的制造方法进行说明，参照图11和图12对半导体装置100c的制造方法进行说明。图10是对半导体装置100b的制造方法进行说明的示意性的截面图。图11和图12是对半导体装置100c的制造方法进行说明的示意性的截面图。
首先，参照图10对半导体装置100b的制造方法进行说明。
如图10(a)～图10(c)所示，利用上述的方法在基板60上形成栅极电极62、栅极绝缘层66和氧化物半导体层68。
接着，如图10(d)所示，利用CVD法在氧化物半导体层68上形成蚀刻阻挡层82。蚀刻阻挡层82以至少覆盖氧化物半导体层68的成为沟道区域的部分的方式形成。蚀刻阻挡层82例如由氧化硅形成。蚀刻阻挡层82可以由氮化硅或氧氮化硅形成。蚀刻阻挡层82的厚度例如为50nm以上300nm以下。通过形成蚀刻阻挡层82，能够防止在后面的工序中由于蚀刻等而对氧化物半导体层68造成损伤。
接着，如图10(e)所示，在蚀刻阻挡层82上利用上述的方法形成源极电极70s和漏极电极70d。
接着，如图10(f)～图10(i)和图8所示，利用上述的方法形成保护层72、氧供给层74、扩散防止层78、电介质层79和透明电极81，图8所示的具有TFT10b的半导体装置100b完成。
接着，参照图11和图12对半导体装置100c的制造方法进行说明。
如图11(a)和图11(b)所示，利用上述的方法在基板60上形成栅极电极62和栅极绝缘层66。
接着，如图11(c)所示，在栅极绝缘层66上，利用上述的方法形成源极电极70s和漏极电极70d。
接着，如图11(d)所示，在源极电极70s和漏极电极70d上，利用上述的方法形成氧化物半导体层68。氧化物半导体层68中的位于源极电极70s与漏极电极70d之间、且隔着栅极绝缘层66与栅极电极62重叠的部分成为沟道区域。
接着，如图11(e)所示，在氧化物半导体层68上，利用上述的方法形成保护层72。
接着，如图12(a)～图12(c)和图9所示，利用上述的方法形成氧供给层74、扩散防止层78、电介质层79和透明电极81，图9所示的具有TFT10c的半导体装置100c完成。
接着，参照图13对在FFS模式的液晶显示装置中使共用电极78与施加共用电位的共用配线接触的接触部108进行说明。图13是半导体装置100a的示意性的平面图。
半导体装置100a具有：形成有像素用的TFT10a的显示区域101；和位于显示区域的周边的对显示没有贡献的边框区域。在边框区域形成有栅极输入端子103和源极输入端子105。另外，在边框区域形成有使共用电极78与共用配线(未图示)接触的接触部108。例如在栅极输入端子103侧和源极输入端子105侧分别形成有接触部108。在半导体装置100a中，共用电极78由电阻小的结晶性氧化物形成，因此，与专利文献1中记载的液晶显示装置不同，可以不按每个像素形成接触部108，因此，像素的开口率不降低。另外，可以不形成很多接触部108，因此，有利于边框区域的狭小化。另外，通过用于形成共用电极78的导电膜的成膜后的加工配线宽度稳定化用的退火处理，也能够同时进行由来自氧供给层74的氧供给产生的氧化物半导体层的氧缺陷减少处理，因此，半导体装置100a的生产效率提高，并且TFT10a的电特性的偏差变小并且可靠性提高。对于上述的半导体装置100b和100c也是同样。
接着，参照图14对接触部108的结构进行说明。图14是接触部108的示意性的截面图。
图14(a)所示的接触部108具有：在基板60上形成的、与TFT10a的栅极电极62由同一导电膜形成的栅极部62a；在基板60上形成的栅极绝缘层66；在栅极绝缘层66上形成的保护层72；在保护层72上形成的氧供给层74；在氧供给层74上形成的共用电极78；和在共用电极78上形成的电介质层79。共用电极78在形成于保护层72和氧供给层74中的接触孔内与栅极部62a电连接。将共用电极78与栅极部62a电连接的接触孔形成在栅极部62a上。电介质层79以覆盖共用电极78的方式形成。
图14(b)所示的接触部108具有：在基板60上形成的栅极绝缘层66；在栅极绝缘层66上形成的、与TFT10a的源极电极70s或/和漏极电极70d由同一导电膜形成的源极部70c；在栅极绝缘层66上形成的保护层72；在保护层72上形成的氧供给层74；在氧供给层74上形成的共用电极78；和在共用电极78上形成的电介质层79。共用电极78在形成于保护层72和氧供给层74中的接触孔内与源极部70c电连接。将共用电极78与源极部70c电连接的接触孔形成在源极部70c上。电介质层79以覆盖共用电极78的方式形成。
图14(c)所示的接触部108具有：在基板60上形成的、与TFT10a的栅极电极62由同一导电膜形成的栅极部62a；在基板60上形成的栅极绝缘层66；在栅极部62a上形成的、与TFT10a的源极电极70s或/和漏极电极70d由同一导电膜形成的源极部70c；在栅极绝缘层66上形成的保护层72；在保护层72上形成的氧供给层74；在氧供给层74上形成的共用电极78；和在共用电极78上形成的电介质层79。源极部70c在形成于栅极绝缘层66中的开口部内与栅极部62a电连接。共用电极78在形成于保护层72和氧供给层74中的接触孔内与源极部70c电连接。将共用电极78与源极部70c电连接的接触孔形成在源极部70c上。电介质层79以覆盖共用电极78的方式形成。
图14(d)所示的接触部108具有：在基板60上形成的、与TFT10a的栅极电极62由同一导电膜形成的栅极部62a；在基板60上形成的栅极绝缘层66；在栅极部62a上形成的、与TFT10a的源极电极70s或/和漏极电极70d由同一导电膜形成的源极部70c；在栅极绝缘层66和源极部70c上形成的保护层72；在保护层72上形成的氧供给层74；在氧供给层74上形成的共用电极78；和在共用电极78上形成的电介质层79。源极部70c在形成于栅极绝缘层66中的开口部内与栅极部62a电连接。共用电极78在形成于保护层72和氧供给层74中的接触孔内与源极部70c电连接。将共用电极78与源极部70c电连接的接触孔形成在栅极部62a上。电介质层79以覆盖共用电极78的方式形成。
接触部108中的位于栅极输入端子部103侧的接触部108能够使用图14(a)、(c)和(d)所示的结构。接触部108中的位于源极输入端子部105侧的接触部108能够使用图14(b)、(c)和(d)所示的结构。
如以上所述，半导体装置100a～100c是使氧化物半导体TFT的氧化物半导体层中产生的缺陷减少、并且适合于像素的高精细化的半导体装置。
产业上的可利用性
本发明的实施方式适合用于具有薄膜晶体管的半导体装置和在TFT基板中具备薄膜晶体管的液晶显示装置、有机EL显示装置等显示装置。
符号说明
10a TFT(薄膜晶体管)
60 基板
62 栅极电极
66 栅极绝缘层
68 氧化物半导体层
70d 漏极电极
70s 源极电极
72 保护层
74 氧供给层
78 扩散防止层
79 电介质层
81 透明电极
100a TFT基板(半导体装置)

Claims (14)

1.一种半导体装置，其为具备薄膜晶体管的半导体装置，其特征在于，具备：
在基板上形成的栅极电极；
在所述栅极电极上形成的栅极绝缘层；
在所述栅极绝缘层上形成的氧化物半导体层；
分别与所述氧化物半导体层电连接的源极电极和漏极电极；
在所述氧化物半导体层、所述源极电极和所述漏极电极上形成的保护层；
在所述保护层上形成的氧供给层；
在所述氧供给层上形成的扩散防止层；和
在所述扩散防止层上形成的由非晶透明氧化物形成的透明电极，
所述扩散防止层是由结晶性透明氧化物形成的其它透明电极。
2.如权利要求1所述的半导体装置，其特征在于：
所述扩散防止层以隔着所述保护层和所述氧供给层覆盖所述薄膜晶体管的方式形成。
3.如权利要求1或2所述的半导体装置，其特征在于：
所述氧供给层的厚度在500nm以上3500nm以下的范围。
4.如权利要求1或2所述的半导体装置，其特征在于：
所述扩散防止层的厚度在50nm以上500nm以下的范围。
5.如权利要求1或2所述的半导体装置，其特征在于：
所述保护层包含氧化硅或氮化硅。
6.如权利要求1或2所述的半导体装置，其特征在于：
以覆盖所述氧化物半导体层的沟道区域的方式形成有蚀刻阻挡层。
7.如权利要求1或2所述的半导体装置，其特征在于：
所述源极电极和所述漏极电极形成在所述氧化物半导体层下。
8.如权利要求1或2所述的半导体装置，其特征在于：
所述氧化物半导体层是包含In-Ga-Zn-O类半导体的层。
9.一种液晶显示装置，其特征在于：
具有权利要求1～8中任一项所述的半导体装置，
所述透明电极是像素电极，
所述其它透明电极是共用电极。
10.一种半导体装置的制造方法，其为具备薄膜晶体管的半导体装置的制造方法，其特征在于，包括：
(A)在基板上形成薄膜晶体管的工序，该薄膜晶体管具有栅极电极、在所述栅极电极上形成的栅极绝缘层、在所述栅极绝缘层上形成的氧化物半导体层、和分别以与所述氧化物半导体层电连接的方式形成的源极电极和漏极电极；
(B)在所述氧化物半导体层、所述源极电极和所述漏极电极上形成保护层的工序；
(C)在所述保护层上形成氧供给层的工序；
(D)在所述氧供给层上形成扩散防止层的工序；和
(E)在所述扩散防止层上形成包含非晶透明氧化物的透明电极的工序，
在所述工序(E)中，不进行形成所述透明电极的非晶透明氧化物膜成膜后的退火处理，
所述工序(D)包括：形成包含结晶性透明氧化物的其它透明电极作为所述扩散防止层的工序。
11.如权利要求10所述的半导体装置的制造方法，其特征在于：
所述工序(D)包括：以隔着所述保护层和所述氧供给层覆盖所述薄膜晶体管的方式形成所述扩散防止层的工序。
12.如权利要求10或11所述的半导体装置的制造方法，其特征在于：
所述工序(A)包括：以覆盖所述氧化物半导体层的成为沟道区域的部分的方式形成蚀刻阻挡层的工序。
13.如权利要求10或11所述的半导体装置的制造方法，其特征在于：
所述工序(A)包括：在所述源极电极和所述漏极电极上形成所述氧化物半导体层的工序。
14.如权利要求10或11所述的半导体装置的制造方法，其特征在于：
所述氧化物半导体层是包含In-Ga-Zn-O类半导体的层。
CN201280058807.XA 2011-12-05 2012-12-03 半导体装置 Active CN103988288B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011265875 2011-12-05
JP2011-265875 2011-12-05
PCT/JP2012/081290 WO2013084846A1 (ja) 2011-12-05 2012-12-03 半導体装置

Publications (2)

Publication Number Publication Date
CN103988288A CN103988288A (zh) 2014-08-13
CN103988288B true CN103988288B (zh) 2016-10-12

Family

ID=48574213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280058807.XA Active CN103988288B (zh) 2011-12-05 2012-12-03 半导体装置

Country Status (4)

Country Link
US (1) US9343580B2 (zh)
CN (1) CN103988288B (zh)
TW (1) TWI546975B (zh)
WO (1) WO2013084846A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795323B (zh) * 2009-12-04 2017-12-29 株式会社半导体能源研究所 半导体装置及其制造方法
TWI636309B (zh) * 2013-07-25 2018-09-21 日商半導體能源研究所股份有限公司 液晶顯示裝置及電子裝置
US10012883B2 (en) 2014-02-10 2018-07-03 Sharp Kabushiki Kaisha Semiconductor device including a silicon nitride dielectric layer and method for producing same
TW201603249A (zh) 2014-07-14 2016-01-16 元太科技工業股份有限公司 電路保護結構與具有電路保護結構的顯示裝置
TWI569423B (zh) * 2014-10-15 2017-02-01 群創光電股份有限公司 薄膜電晶體基板與顯示器
CN104600123B (zh) * 2015-01-05 2018-06-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN104777930B (zh) * 2015-02-09 2017-12-08 合肥鑫晟光电科技有限公司 Ogs触摸屏及其制造方法、ogs触摸装置
CN106887488B (zh) * 2015-12-15 2019-06-11 群创光电股份有限公司 发光二极管及使用此发光二极管所制得的显示装置
US10690551B2 (en) * 2016-02-12 2020-06-23 Rhode Island Council On Postsecondary Education Temperature and thermal gradient sensor for ceramic matrix composites and methods of preparation thereof
WO2018006075A1 (en) 2016-07-01 2018-01-04 Rhode Island Council On Postsecondary Education High resolution strain gages for ceramic matrix composites and methods of manufacture thereof
CN106847757B (zh) 2017-03-09 2019-11-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
US10782190B1 (en) 2017-12-14 2020-09-22 University Of Rhode Island Board Of Trustees Resistance temperature detector (RTD) for ceramic matrix composites
CN109148477B (zh) * 2018-07-20 2020-10-30 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及显示面板
JP7153497B2 (ja) * 2018-08-08 2022-10-14 株式会社ジャパンディスプレイ 電子回路
CN109616510B (zh) * 2018-12-03 2020-04-14 惠科股份有限公司 薄膜晶体管结构及其制作方法、显示装置
US11316134B2 (en) * 2019-11-12 2022-04-26 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel, method for manufacturing the same, and method for detecting the same
JP2024076261A (ja) * 2022-11-24 2024-06-05 株式会社ジャパンディスプレイ 表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567390A (zh) * 2009-06-04 2009-10-28 上海广电（集团）有限公司中央研究院 一种透明氧化物半导体薄膜晶体管及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3687452B2 (ja) * 1999-12-27 2005-08-24 株式会社日立製作所 液晶表示装置
US7688272B2 (en) 2005-05-30 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2007013120A (ja) 2005-05-30 2007-01-18 Semiconductor Energy Lab Co Ltd 半導体装置
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
JP5408914B2 (ja) * 2008-07-03 2014-02-05 株式会社ジャパンディスプレイ 液晶表示パネル
TWI613489B (zh) 2008-12-03 2018-02-01 半導體能源研究所股份有限公司 液晶顯示裝置
KR101511076B1 (ko) * 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101630503B1 (ko) 2010-12-20 2016-06-14 샤프 가부시키가이샤 반도체 장치 및 표시 장치
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567390A (zh) * 2009-06-04 2009-10-28 上海广电（集团）有限公司中央研究院 一种透明氧化物半导体薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
US20140346502A1 (en) 2014-11-27
WO2013084846A1 (ja) 2013-06-13
CN103988288A (zh) 2014-08-13
US9343580B2 (en) 2016-05-17
TWI546975B (zh) 2016-08-21
TW201332118A (zh) 2013-08-01

Similar Documents

Publication Publication Date Title
CN103988288B (zh) 半导体装置
EP2657974B1 (en) Semiconductor device and display device
CN104040416B (zh) 半导体装置、显示装置和半导体装置的制造方法
CN103201843B (zh) 半导体装置、显示装置以及半导体装置和显示装置的制造方法
TWI538210B (zh) 半導體裝置及其製造方法
TWI532190B (zh) 半導體裝置、顯示面板、及半導體裝置之製造方法
KR101486180B1 (ko) 액티브 매트릭스 기판의 제조 방법, 표시 패널 및 표시 장치
CN104102059A (zh) Tft阵列基板及其制造方法
CN105247408B (zh) 液晶面板和绝缘膜的槽部形成方法
JP2012118531A (ja) 表示装置及び表示装置の製造方法
KR102050401B1 (ko) 디스플레이 장치 및 그 제조방법
CN107078165A (zh) 半导体装置、液晶显示装置和半导体装置的制造方法
JP2013055080A (ja) 表示装置および表示装置の製造方法
TW201401523A (zh) 半導體裝置及其製造方法
CN107104153A (zh) 非线性元件、阵列基板以及阵列基板的制造方法
CN103250255B (zh) Tft基板和tft基板的制造方法
US10797086B2 (en) Liquid crystal display panel and method of manufacturing the same
CN109698205A (zh) 有源矩阵基板及其制造方法
WO2016021320A1 (ja) アクティブマトリクス基板およびその製造方法
US20110279766A1 (en) Connecting terminal and display apparatus including same
US9576989B2 (en) Array substrate and the method for making the same, and display device
CN106292100A (zh) 阵列基板及具有该阵列基板的液晶显示面板
CN103076701B (zh) 液晶显示装置及其制造方法
JP2014032998A (ja) 薄膜トランジスタの製造方法
CN101924064B (zh) 薄膜晶体管数组基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant