CN101567390A - 一种透明氧化物半导体薄膜晶体管及其制备方法 - Google Patents
一种透明氧化物半导体薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN101567390A CN101567390A CNA2009100525526A CN200910052552A CN101567390A CN 101567390 A CN101567390 A CN 101567390A CN A2009100525526 A CNA2009100525526 A CN A2009100525526A CN 200910052552 A CN200910052552 A CN 200910052552A CN 101567390 A CN101567390 A CN 101567390A
- Authority
- CN
- China
- Prior art keywords
- transparent
- thin film
- film transistor
- oxide
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明涉及透明氧化物半导体薄膜晶体管及其制备方法,所述薄膜晶体管的栅极、源极和漏极采用高迁移率掺杂氧化铟IMeO透明导电氧化物薄膜制作,并以透明氧化物半导体TOS为沟道层,构成TOS-IMeO全透明氧化物薄膜晶体管。所述制备方法以普通玻璃为基板,在300~350℃温度下进行磁控溅射2~30分钟,根据顶栅结构和底栅结构按各自不同的顺序形成透明氧化物半导体薄膜晶体管。所制作的薄膜晶体管具有良好的电导率、载流子迁移率以及光学透明性,本发明获得的全透明氧化物半导体薄膜晶体管在平板显示领域具有良好的应用前景。
Description
技术领域
本发明涉及薄膜晶体管(Thin Film Transistor,简称TFT)及其制备方法,具体涉及一种透明氧化物半导体(Transparent Oxide Semiconductor,简称TOS)薄膜晶体管及其制备方法。
背景技术
薄膜晶体管(TFT)是一种有源器件,因其低开启电压和高开/关电流比的特性而被用作液晶显示器(LCD)中的半导体开关器件。由于TFT-LCD中的像素点由相应的TFT控制,因而每个像素点都相对独立,并可以进行连续控制。这样的设计方法不仅提高了显示屏的反应速度,同时也可以精确控制显示灰度,使得TFT-LCD的色彩更为逼真。
TFT的性能与制作TFT所采用的材料的载流子迁移率及电阻率有关,若要提高TFT的性能,则需要提高材料的载流子迁移率,降低电阻率。此外,应用于液晶显示器中的TFT还需具备良好的透光率,以提升显示效果。
目前,在有源矩阵液晶显示器(AMLCD)中使用的TFT主要有两种,一种是非晶硅(a-Si)TFT,另一种是多晶硅(p-Si)TFT。由于a-Si TFT易于在低温下大面积制备,技术成熟,因此是目前使用最为广泛的技术。但a-Si TFT的载流子迁移率低,一般小于1cm2/V·s,电流供给能力较弱,不能适应快速、大面积和更高清晰度显示的需求。而且a-Si薄膜是不透明的,它将占用像素中的一定面积,使有效显示面积减小,像素开口率达不到100%,背光源的光不能全部通过像素。为了获得足够的亮度,就需要增加光源强度,从而增加功率消耗。另外,a-Si材料的能带间隙为1.7eV,在可见光范围内是光敏材料,在可见光照射下将产生额外的光生载流子,使TFT性能恶化,因此每一像素单元TFT必须对光屏蔽,即增加不透明金属掩膜板(黑矩阵)来阻挡光线对TFT的照射,这将增加TFT-LCD的工艺复杂性,提高成本,降低可靠性。因此,a-Si TFT局限于逻辑开关和低分辨率面板的应用。
而p-Si TFT,例如低温多晶硅(LTPS)TFT,凭借其较高的载流子迁移率(比非晶硅高两个数量级),具有反应速度快、高亮度、高清晰度等优点,基本上能够满足制备简单逻辑电路并在视频应用下的要求,也因此具有a-Si TFT无法比拟的其它优越性:可以适当集成驱动电路于面板中,减小了面板整体重量与体积,开口率较大,整体的透光效率较佳,满足省电与高画质的显示效果。基于上述优势,p-Si TFT成为一种继a-Si TFT之后的主流技术。但是,p-Si TFT技术同时具有工艺复杂、设备昂贵、成本高等缺点,其工艺温度对有机基板而言仍然太高,不能适应柔性显示的需求,而且LTPS TFT也不透明,严重阻碍了它在柔性显示和透明显示领域的应用。
透明氧化物半导体(TOS)如氧化铟In2O3和氧化锌ZnO,其载流子迁移率较高,工艺温度低,因此在AMLCD中采用低温TOS TFT将是一个有效的解决途径。若用全透明氧化物TFT代替a-Si TFT作为像素开关,将大大提高有源矩阵的开口率,从而提高亮度,降低功耗。世界各地的研究者开始对TOS TFT进行研究。有研究小组报道成功开发了InGaO3(ZnO)5透明氧化物半导体单晶薄膜的技术,利用其制作的TFT是全透明晶体管,实现了比传统的透明晶体管性能高出1-2个数量级的结果。但是该工艺需要1000℃的高温,只能说是首次证实了采用透明氧化物半导体制作全透明晶体管的潜在可能性,但还没能解决在塑料基板上制作高性能TFT的实际应用性课题。
有鉴于此,需要开发一种适用于平板显示、透明电子器件和柔性显示等领域的具有实际应用意义的高性能全透明TFT。
发明内容
本发明的目的在于提供一种光学透明性好、载流子迁移率高、电阻率低的透明氧化物半导体薄膜晶体管及其制备方法,在提高TFT性能的同时,实现全透明晶体管的实际工业生产。
为了实现上述目的,本发明采用了如下技术方案:一种透明氧化物半导体薄膜晶体管(TOS TFT),包括:基板,分别形成于基板上方的栅、源和漏电极,用于隔离栅电极和源、漏电极的栅极绝缘层,以及用于连接源电极和漏电极的沟道层,其中,所述的栅、源和漏电极均为掺杂氧化铟透明导电氧化物薄膜;所述的沟道层为透明氧化物半导体;所述的栅极绝缘层为透明绝缘介质。
在上述的TOS TFT中,所述掺杂氧化铟中的掺杂物为钨W、钛Ti或锆Zr,且掺杂物的含量为铟的质量的1%~5%。
在上述的TOS TFT中,所述的掺杂氧化铟透明导电氧化物薄膜厚度为30~100nm;所述的源和漏电极的长度为10~100μm,宽度为50~500μm;所述的沟道层的厚度为30~200nm,栅极绝缘层的厚度为20~100nm。
在上述的TOS TFT中,所述的透明氧化物半导体为铟锌氧化物IZO或铟镓锌氧化物IGZO;所述的透明绝缘介质为氮化硅SiNx、氧化铪HfO2、氧化铝Al2O3、氧化钇Y2O3或五氧化二钽Ta2O5中的任一种。
本发明还提供了一种顶栅结构的TOS TFT的制备方法,其包括如下步骤:提供一玻璃基板;在所述基板上生长透明氧化物半导体作为沟道层;在所述沟道层上制作源、漏电极;在源、漏电极之间以及源、漏电极的部分表面上形成透明绝缘介质作为栅极绝缘层;在所述栅极绝缘层上制作栅电极;其中,所述栅电极、源电极和漏电极均为掺杂氧化铟透明导电氧化物薄膜,所述掺杂氧化铟透明导电氧化物薄膜通过磁控溅射的方法,在基板温度为300~350℃的条件下,溅射2~30分钟而形成。
相应的,本发明也提供了一种底栅结构的TOS TFT的制备方法,其包括如下步骤:提供一玻璃基板;利用真空方法在所述基板上生长栅电极;在所述栅电极表面以及未被栅电极覆盖的基板上方生长透明绝缘介质作为栅极绝缘层;在所述栅极绝缘层上生长透明氧化物半导体作为沟道层;在所述沟道层上制作源、漏电极;其中,所述的栅电极、源电极和漏电极均为掺杂氧化铟透明导电氧化物薄膜,所述掺杂氧化铟透明导电氧化物薄膜通过磁控溅射的方法,在基板温度为300~350℃的条件下,溅射2~30分钟而形成。
在上述的制备方法中,所述的掺杂氧化铟中的掺杂物为钨W、钛Ti或锆Zr,且掺杂物的含量为铟的质量的1%~5%。
在上述的制备方法中,所述掺杂氧化铟透明导电氧化物薄膜的具体形成条件为:采用铟金属镶嵌钨、钛或锆靶,或相应的氧化物靶作为靶材;将氧气和氩气通入反应室,使反应室内的工作压强为0.3~1.0Pa;采用氩离子束照射靶材将靶材溅射;溅射电流为50~250mA;溅射电压为300~500V。
进一步的,将氧气反应气体的分压控制在1.0×10-2~7.0×10-2Pa的范围内。
由于上述透明氧化物薄膜晶体管及其制备方法采用掺杂氧化铟IMeO透明导电氧化物薄膜制作电极,所形成的电极具有表面平整、载流子迁移率高、电阻率低、可见光范围透明性好的特性,加上采用透明氧化物半导体作为沟道层,使得该透明氧化物薄膜晶体管也具有载流子迁移率高、电阻率低、可见光范围透明性好的有益效果,而且制备工艺简单、工艺温度相对于背景技术的1000多度要低得多,使得全透明薄膜晶体管的制作在实际工业生产中得以实现。
附图说明
本发明的一种透明氧化物半导体薄膜晶体管及其制备方法由以下的实施例及附图详细给出。
图1a为本发明实施例的顶栅结构的薄膜晶体管示意图。
图1b为本发明实施例的底栅结构的薄膜晶体管示意图。
图2是本发明实施例的掺钨氧化铟IWO薄膜的电阻率、载流子浓度和载流子迁移率与氧气含量的关系图。
图3是在不同的氧分压下制备的IWO薄膜的光学透射率曲线图。
具体实施方式
以下将对本发明的透明氧化物半导体薄膜晶体管(TOS TFT)及其制备方法作进一步的详细描述。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。此外,还应当了解,当提到某一器件结构在另一器件结构“上”时,该器件结构可以直接在另一器件结构上,也可以有中间结构;当提到某一器件结构在另一器件结构“下”时,该器件结构可以直接在另一器件结构下面,或可以有一个或多个中间结构;当提到某一器件结构在别的器件结构“之间”时,它可以只是在两个器件结构之间,或也可以有一个或多个中间结构。
本发明针对现有技术中提到的难以制作全透明、高性能TFT的问题,提出了采用掺杂氧化铟IMeO透明导电氧化物薄膜作为电极,配合TOS和透明绝缘介质,制作出具有高载流子迁移率、低电阻率及高透光性的TOS TFT,其适用于各类薄膜晶体管的制作,为了举例说明,本发明的实施例仅给出了如图1a和图1b所示的顶栅结构和底栅结构的TFT,然而本领域的技术人员应当很容易将本发明应用于其它TFT结构,故不应以此为限。
请参阅图1a和图1b,本发明的TOS TFT包括:基板10,分别形成于基板10上方的栅、源和漏电极20、30、40,用于隔离栅电极20和源、漏电极30、40的栅极绝缘层50,以及用于连接源电极30和漏电极40的沟道层60。所述的栅、源和漏电极20、30、40均为掺杂氧化铟IMeO透明导电氧化物薄膜,其中的掺杂物Me为钨W、钛Ti或锆Zr,掺杂物Me的掺杂含量为铟质量的1~5%;所述的沟道层60为透明氧化物半导体;所述的栅极绝缘层50为高绝缘性的透明介质。整个薄膜晶体管的电极、沟道层和栅极绝缘层均为透明物质,构成全透明的薄膜晶体管。所述的掺杂氧化铟IMeO透明导电氧化物薄膜厚度为30~100nm;所述的源、漏电极的长度为10~100μm,宽度为50~500μm;所述的沟道层的厚度为30~200nm;栅极绝缘层的厚度为20~100nm。所述的透明氧化物半导体可选用铟锌氧化物IZO或铟镓锌氧化物IGZO;所述的透明介质可采用二氧化硅SiO2、氧化铪HfO2、氧化铝Al2O3、氧化钇Y2O3或五氧化二钽Ta2O5中的任一种。
参见图1a,本发明提出的透明氧化物半导体TFT的制备方法一,即顶栅结构的TOS TFT的制备方法,以普通玻璃为基板10,首先在基板10上生长沟道层60,然后在沟道层60上形成源、漏电极30、40,再在源、漏电极30、40之间以及源、漏电极的部分表面上形成栅极绝缘层50,最后在栅极绝缘层50上制作栅电极20。所述的栅、源和漏电极均为掺杂氧化铟IMeO透明导电氧化物薄膜,采用磁控溅射的方法形成,其中,磁控溅射的基板温度为300~350℃,溅射时间为2~30分钟,溅射电流为50~250mA,溅射电压为300~500V,反应室内的工作压强为0.3~1.0Pa,O2反应气体的分压为1.0×10-2~7.0×10-2Pa。
具体的,在一实施例中,磁控溅射的工艺条件如下:以普通玻璃为基板,基板温度为320℃,采用嵌钨W金属铟In作为靶材,靶材与基板的间距固定为100mm,薄膜沉积前先将反应室抽真空到低于2×10-3Pa,然后通过可变气导阀将O2和Ar气体通入反应室,使反应室内的工作压强为0.3Pa,O2反应气体的分压为2.0×10-2Pa;使Ar离子束照射靶材,将靶材溅射,溅射电流为100mA,溅射电压为400V,溅射时间为10分钟。采用上述条件制得的IWO薄膜厚度为102nm,电阻率为3.1×10-4Ω·cm,载流子迁移率为67cm2/V·s,可见光范围的平均透射率为83%。
参见图1b,本发明提出的透明氧化物半导体TFT的制备方法二,即底栅结构的TOS TFT的制备方法,以普通玻璃为基板10,首先利用真空方法在基板10上生长IMeO栅电极20,其次生长高绝缘性的透明介质层50,再在介质层50上生长TOS沟道层60,最后生长IMeO源电极和漏电极30、40,栅电极和源、漏电极之间通过透明介质层形成的栅极绝缘层50绝缘,所述的栅、源和漏电极均为掺杂氧化铟IMeO透明导电氧化物薄膜,采用磁控溅射的方法形成,其中,磁控溅射的基板温度为300~350℃,溅射时间为2~30分钟,溅射电流为50~250mA,溅射电压为300~500V,反应室内的工作压强为0.3~1.0Pa,O2反应气体的分压为1.0×10-2~7.0×10-2Pa。
具体的,在一实施例中,磁控溅射的工艺条件如下:以普通玻璃为基板,基板温度为320℃,采用嵌钨W金属铟In作为靶材,靶材与基板的间距固定为100mm,薄膜沉积前先将反应室抽真空到低于2×10-3Pa,然后通过可变气导阀将O2和Ar气体通入反应室。反应室内的工作压强为0.3Pa,O2反应气体的分压为1.5×10-2Pa;使Ar离子束照射靶材,将靶材溅射,溅射电流为100mA,溅射电压为400V,溅射时间为10分钟。采用上述条件制得的IWO薄膜厚度为95nm,电阻率为3.7×10-4Ω·cm,载流子迁移率为58cm2/V·s,可见光范围的平均透射率为82%。
于其它实施例中,可根据所需的电阻率、载流子迁移率及载流子浓度来调整反应气体中O2的含量,可将氧分压的范围控制在1.0×10-2~7.0×10-2Pa内。以掺钨氧化铟IWO薄膜为例,其电阻率(Resistivity)、载流子迁移率(Carriermobility)和载流子浓度(Carrier Concentration)与氧气含量(Oxygen content)的关系如图2所示,其中,电阻率随着氧气含量的增加先减小后增加,载流子迁移率随着氧气含量的增加先增大后减小,载流子浓度随着氧气含量的增加而降低。根据上述关系,可以合理寻找平衡点,以兼顾各项参数的性能指标。
除了采用铟金属镶嵌钨作为靶材来制作IWO薄膜外,还可采用钛、锆或相应的氧化物靶作为靶材制作相应的IMeO薄膜,其制备方法与IWO类似,故在此不复赘述。
采用上述磁控溅射方法制作的掺杂氧化铟IMeO透明导电氧化物薄膜,其薄膜电阻率为3.1×10-4Ω·cm,载流子迁移率高(67cm2/V·s)、可见光范围透明性好(可见光范围的平均透射率大于85%)通过控制溅射时间、氧分压和溅射功率等可以调整IMeO薄膜的厚度;通过金属掩膜或光刻方法可以改变源、漏电极的长宽比。
下面通过具体实验数据来说明本发明的有益效果。
于本实施例中,采用掺钨氧化铟IWO透明导电氧化物薄膜制作栅、源和漏电极,其中钨W的含量为铟的质量的3.5%,所述的沟道层为透明的铟锌氧化物半导体;所述的栅极绝缘层为高绝缘性的透明氮化硅SiNx。在溅射电流100mA,溅射电压400V,溅射气压为0.3Pa的条件下磁控溅射10分钟,形成的IWO透明导电氧化物薄膜的厚度为90~110nm,源极和漏极的长度为40μm,宽度为400μm,沟道层的厚度是100nm;栅极绝缘层的厚度为400nm。
图3是在不同的氧分压下制备的IWO薄膜的光学透射率曲线图,从图中可以看出在氧分压为1.5×10-2~2.5×10-2Pa范围内,所制备的薄膜具有良好的光学透明性,包括普通玻璃基板在内的可见光范围的平均透射率(Transmittance)均大于80%,电阻率在3~5×10-4Ω·cm范围内,载流子迁移率大于50cm2/V·s,可见,所制备的薄膜具有优良的光学和电学性能。
在本发明第二实施例中,采用掺钛氧化铟ITiO透明导电氧化物薄膜制作栅、源和漏电极,其中钛的含量为铟的质量的5%,所述的沟道层为透明的铟锌氧化物半导体;所述的栅极绝缘层为高绝缘性的透明氮化硅SiNx。在溅射电流100mA,溅射电压400V,溅射气压0.6Pa的条件下磁控溅射10分钟,形成的ITiO透明导电氧化物薄膜的厚度约为98nm,源极和漏极的长度为40μm,宽度为400μm,沟道层的厚度是100nm;栅极绝缘层的厚度为400nm。
在本发明第三实施例中,采用掺锆氧化铟IZrO透明导电氧化物薄膜制作栅、源和漏电极,其中锆的含量为铟的质量的4%,所述的沟道层为透明的铟锌氧化物半导体;所述的栅极绝缘层为高绝缘性的透明氮化硅SiNx。在溅射电流100mA,溅射电压400V,溅射气压0.8Pa的条件下磁控溅射10分钟,形成的IZrO透明导电氧化物薄膜的厚度约为92nm,源极和漏极的长度为40μm,宽度为400μm,沟道层的厚度是100nm;栅极绝缘层的厚度为400nm。
实验结果表明,采用磁控溅射方法在玻璃基板表面制备的IMeO透明导电氧化物薄膜具有表面平整、电阻率低(3×10-4~8×10-4Ω·cm),载流子迁移率为40~60cm2/V·s,可见光范围的平均透射率大于80%。而采用该薄膜作为栅源漏电极的氧化物薄膜晶体管也具有较高的载流子迁移率,而且制备工艺简单、工艺温度低,利于实际工业生产。
Claims (14)
1、一种透明氧化物半导体薄膜晶体管,包括:基板,分别形成于基板上方的栅、源和漏电极,用于隔离栅电极和源、漏电极的栅极绝缘层,以及用于连接源电极和漏电极的沟道层,其特征在于:
所述的栅、源和漏电极均为掺杂氧化铟透明导电氧化物薄膜;
所述的沟道层为透明氧化物半导体;
所述的栅极绝缘层为透明绝缘介质。
2、如权利要求1所述的透明氧化物半导体薄膜晶体管,其特征在于:所述的掺杂氧化铟中的掺杂物为钨W、钛Ti或锆Zr。
3、如权利要求2所述的透明氧化物半导体薄膜晶体管,其特征在于:所述的掺杂氧化铟中掺杂物的含量为铟的质量的1%~5%。
4、如权利要求1所述的透明氧化物半导体薄膜晶体管,其特征在于:所述的掺杂氧化铟透明导电氧化物薄膜厚度为30~100nm。
5、如权利要求1所述的透明氧化物半导体薄膜晶体管,其特征在于:所述的源和漏电极的长度为10~100μm,宽度为50~500μm。
6、如权利要求1所述的透明氧化物半导体薄膜晶体管,其特征在于:所述的沟道层的厚度为30~200nm,栅极绝缘层的厚度为20~100nm。
7、如权利要求1所述的透明氧化物半导体薄膜晶体管,其特征在于:所述的透明氧化物半导体为铟锌氧化物IZO或铟镓锌氧化物IGZO。
8、如权利要求1所述的透明氧化物半导体薄膜晶体管,其特征在于:所述的透明绝缘介质为氮化硅SiNx、氧化铪HfO2、氧化铝Al2O3、氧化钇Y2O3或五氧化二钽Ta2O5中的任一种。
9、一种透明氧化物半导体薄膜晶体管的制备方法,其特征在于,包括如下步骤:
提供一玻璃基板;
在所述基板上生长透明氧化物半导体作为沟道层;
在所述沟道层上制作源、漏电极;
在源、漏电极之间以及源、漏电极的部分表面上形成透明绝缘介质作为栅极绝缘层;
在所述栅极绝缘层上制作栅电极;
其中,所述栅电极、源电极和漏电极均为掺杂氧化铟透明导电氧化物薄膜,所述掺杂氧化铟透明导电氧化物薄膜通过磁控溅射的方法,在基板温度为300~350℃的条件下,溅射2~30分钟而形成。
10、一种透明氧化物半导体薄膜晶体管的制备方法,其特征在于,包括如下步骤:
提供一玻璃基板;
利用真空方法在所述基板上生长栅电极;
在所述栅电极表面以及未被栅电极覆盖的基板上方生长透明绝缘介质作为栅极绝缘层;
在所述栅极绝缘层上生长透明氧化物半导体作为沟道层;
在所述沟道层上制作源、漏电极;
其中,所述的栅电极、源电极和漏电极均为掺杂氧化铟透明导电氧化物薄膜,所述掺杂氧化铟透明导电氧化物薄膜通过磁控溅射的方法,在基板温度为300~350℃的条件下,溅射2~30分钟而形成。
11、如权利要求9或10所述的制备方法,其特征在于:所述的掺杂氧化铟中的掺杂物为钨W、钛Ti或锆Zr。
12、如权利要求11所述的制备方法,其特征在于:所述的掺杂氧化铟中掺杂物的含量为铟的质量的1%~5%。
13、如权利要求9或10所述的制备方法,其特征在于:所述掺杂氧化铟透明导电氧化物薄膜的具体形成条件如下:
采用铟金属镶嵌钨、钛或锆靶,或相应的氧化物靶作为靶材;
将氧气和氩气通入反应室,使反应室内的工作压强为0.3~1.0Pa;
采用氩离子束照射靶材将靶材溅射;
溅射电流为50~250mA;
溅射电压为300~500V。
14、如权利要求13所述的制备方法,其特征在于:将氧气反应气体的分压控制在1.0×10-2~7.0×10-2Pa的范围内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2009100525526A CN101567390A (zh) | 2009-06-04 | 2009-06-04 | 一种透明氧化物半导体薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2009100525526A CN101567390A (zh) | 2009-06-04 | 2009-06-04 | 一种透明氧化物半导体薄膜晶体管及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101567390A true CN101567390A (zh) | 2009-10-28 |
Family
ID=41283464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2009100525526A Pending CN101567390A (zh) | 2009-06-04 | 2009-06-04 | 一种透明氧化物半导体薄膜晶体管及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101567390A (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102201451A (zh) * | 2011-06-02 | 2011-09-28 | 上海大学 | 具有缓冲层的顶栅结构氧化物薄膜晶体管 |
CN102332430A (zh) * | 2011-09-23 | 2012-01-25 | 复旦大学 | 一种基于全低温工艺的柔性透明1t1r的制造方法 |
CN102939659A (zh) * | 2010-06-11 | 2013-02-20 | 株式会社半导体能源研究所 | 半导体器件及半导体器件的制造方法 |
CN103594498A (zh) * | 2013-12-03 | 2014-02-19 | 北京理工大学 | 一种透明导电薄膜 |
CN103988288A (zh) * | 2011-12-05 | 2014-08-13 | 夏普株式会社 | 半导体装置 |
CN104218070A (zh) * | 2014-08-28 | 2014-12-17 | 合肥鑫晟光电科技有限公司 | 阵列基板及显示装置 |
CN107359206A (zh) * | 2017-08-11 | 2017-11-17 | 东台市超品光电材料有限公司 | 柔性透明氧化物双柵薄膜晶体管及其制备方法 |
CN109659436A (zh) * | 2018-12-19 | 2019-04-19 | 福州大学 | 一种全透明异质结光晶体管及其制备方法 |
CN110416225A (zh) * | 2019-07-24 | 2019-11-05 | 深圳市华星光电半导体显示技术有限公司 | 一种TFT驱动背板及Micro-LED显示器 |
WO2019223261A1 (zh) * | 2018-05-25 | 2019-11-28 | 中智(泰兴)电力科技有限公司 | 一种用于晶体硅异质结太阳电池的透明导电氧化物薄膜的制备方法 |
-
2009
- 2009-06-04 CN CNA2009100525526A patent/CN101567390A/zh active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9276129B2 (en) | 2010-06-11 | 2016-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device in which oxygen deficiency in semiconductor is reduced and method for manufacturing the same |
CN102939659A (zh) * | 2010-06-11 | 2013-02-20 | 株式会社半导体能源研究所 | 半导体器件及半导体器件的制造方法 |
CN102201451A (zh) * | 2011-06-02 | 2011-09-28 | 上海大学 | 具有缓冲层的顶栅结构氧化物薄膜晶体管 |
CN102332430A (zh) * | 2011-09-23 | 2012-01-25 | 复旦大学 | 一种基于全低温工艺的柔性透明1t1r的制造方法 |
CN103988288A (zh) * | 2011-12-05 | 2014-08-13 | 夏普株式会社 | 半导体装置 |
CN103988288B (zh) * | 2011-12-05 | 2016-10-12 | 夏普株式会社 | 半导体装置 |
CN103594498A (zh) * | 2013-12-03 | 2014-02-19 | 北京理工大学 | 一种透明导电薄膜 |
WO2016029542A1 (zh) * | 2014-08-28 | 2016-03-03 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
CN104218070A (zh) * | 2014-08-28 | 2014-12-17 | 合肥鑫晟光电科技有限公司 | 阵列基板及显示装置 |
CN107359206A (zh) * | 2017-08-11 | 2017-11-17 | 东台市超品光电材料有限公司 | 柔性透明氧化物双柵薄膜晶体管及其制备方法 |
CN107359206B (zh) * | 2017-08-11 | 2020-11-17 | 东台市超品光电材料有限公司 | 柔性透明氧化物双栅薄膜晶体管的制备方法 |
WO2019223261A1 (zh) * | 2018-05-25 | 2019-11-28 | 中智(泰兴)电力科技有限公司 | 一种用于晶体硅异质结太阳电池的透明导电氧化物薄膜的制备方法 |
CN109659436A (zh) * | 2018-12-19 | 2019-04-19 | 福州大学 | 一种全透明异质结光晶体管及其制备方法 |
CN110416225A (zh) * | 2019-07-24 | 2019-11-05 | 深圳市华星光电半导体显示技术有限公司 | 一种TFT驱动背板及Micro-LED显示器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101567390A (zh) | 一种透明氧化物半导体薄膜晶体管及其制备方法 | |
JP2024072846A (ja) | 表示装置 | |
CN102569189B (zh) | 半导体装置的制造方法 | |
CN106057735B (zh) | Tft背板的制作方法及tft背板 | |
CN105390451A (zh) | 低温多晶硅tft基板的制作方法 | |
CN102244005A (zh) | 氧化物薄膜晶体管及其制造方法 | |
CN102651343A (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
CN102522429A (zh) | 一种基于金属氧化物的薄膜晶体管及其制备方法和应用 | |
CN103700665A (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置 | |
CN103346089A (zh) | 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法 | |
CN101599437B (zh) | 薄膜晶体管的制备方法 | |
CN103311128A (zh) | 一种自对准金属氧化物薄膜晶体管及其制作方法 | |
CN102332404A (zh) | 基于阳极氧化绝缘层的薄膜晶体管的制备方法 | |
US9397221B2 (en) | Thin film transistor, manufacturing method thereof and thin film transistor array substrate | |
CN104600028A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
CN104599959A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
CN102222698A (zh) | 一种以氧化物半导体为沟道层的混合结构薄膜晶体管 | |
CN103022083B (zh) | 一种阵列基板、显示装置及阵列基板的制备方法 | |
CN105514172A (zh) | 一种低电压透明氧化物薄膜晶体管及其制备方法 | |
US20140204305A1 (en) | Tft structure, lcd device, and method for manufacturing tft | |
CN110137182A (zh) | 一种阵列基板及其制造方法和显示面板 | |
CN105449000A (zh) | 一种双有源层Cu2O/SnO p 沟道薄膜晶体管及其制备方法 | |
CN103022146A (zh) | 一种氧化物半导体材料及薄膜晶体管 | |
CN102522337B (zh) | 一种顶栅氧化锌薄膜晶体管的制备方法 | |
WO2019100487A1 (zh) | 背沟道蚀刻型tft基板及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20091028 |