CN104218074A - 一种非晶半导体薄膜及其制备方法和应用 - Google Patents

一种非晶半导体薄膜及其制备方法和应用 Download PDF

Info

Publication number
CN104218074A
CN104218074A CN201410471771.9A CN201410471771A CN104218074A CN 104218074 A CN104218074 A CN 104218074A CN 201410471771 A CN201410471771 A CN 201410471771A CN 104218074 A CN104218074 A CN 104218074A
Authority
CN
China
Prior art keywords
gate
electrode
film
thin
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410471771.9A
Other languages
English (en)
Inventor
王漪
韩德栋
董俊辰
赵飞龙
丛瑛瑛
张翼
张盛东
刘力锋
刘晓彦
康晋锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201410471771.9A priority Critical patent/CN104218074A/zh
Publication of CN104218074A publication Critical patent/CN104218074A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种掺杂稀土元素的氧化锌铝非晶半导体薄膜材料及其制备方法和应用,属于半导体集成电路及其制造技术领域。该非晶半导体薄膜中的锌元素、铝元素和稀土元素的摩尔百分比含量为:锌元素85%-98%,铝元素1%-10%,稀土元素1%-14%,稀土元素为Gd、Lu、Y和Sc中的至少一种。本发明采用射频磁控溅射方法制备掺杂稀土元素的氧化锌铝薄膜材料,在溅射过程中调节氧气氛的分压比形成具有非晶特性的高迁移率的沟道材料。本发明制备方法和传统CMOS工艺相兼容,可制备出高迁移率的稀土掺杂氧化物半导体薄膜晶体管,具有较高的实用价值,有望在未来的TFT集成电路中得到应用。

Description

一种非晶半导体薄膜及其制备方法和应用
技术领域
本发明属于集成电路制造和平板显示领域,具体涉及一种掺杂稀土元素的氧化物薄膜材料及其制备方法。
背景技术
随着集成电路制造和平板显示技术的发展,提高薄膜晶体管(TFT)的性能和降低其制作成本对促进平板显示的发展极为重要。近年来,氧化物半导体TFT特别是氧化铟镓锡(IGZO)-TFT的技术发展迅速,并且已经具备了大规模生产的能力,以IGZO-TFT为基本单元的显示产品指日可待。但是,由于世界上铟(In)的储量极其有限,IGZO也只是暂时的选择,必须研发其它氧化物半导体材料,来取代IGZO。
氧化锌铝AlZnO(AZO)作为新型透明导电薄膜,在可见光范围具有较高的透射率,化学稳定性高,并且材料的来源丰富、价格便宜。具有可同透明导电膜氧化铟锡(ITO)薄膜相比拟的光电特性,逐渐成为ITO导电薄膜的替代材料,受到广泛的关注和研究。
发明内容
本发明目的在于提供一种具有非晶特性的掺杂稀土元素的氧化锌铝半导体薄膜材料及采用该薄膜制备的薄膜晶体管。
本发明的技术方案是,提供一种掺杂稀土元素的氧化锌铝半导体薄膜,其中锌元素、铝元素和稀土元素的摩尔百分比含量为:锌元素85%-98%,铝元素1%-10%,稀土元素1%-14%,稀土元素为Gd、Lu、Y和Sc中的至少一种。本发明采用溅射方法在半导体或玻璃衬底表面形成掺杂稀土元素的氧化锌铝非晶半导体薄膜材料,通过对溅射过程中氧气氛的分压比调节形成具有非晶特性的高迁移率的半导体沟道材料。
本发明还提供一种薄膜晶体管,包括通常在薄膜晶体管制造中使用的顶栅和底栅TFT器件。顶栅器件结构为源电极和漏电极、有源区(沟道区)、栅介质以及栅电极,首先制备的源、漏电极位于衬底之上,所述有源区位于衬底和源、漏电极之上,栅介质层位于有源区之上,栅电极位于栅介质之上,具体结构如图1所示。
底栅器件结构为源电极和漏电极、有源区(沟道区)、栅介质以及栅电极,首先制备的栅电极位于衬底之上,所述的栅介质层位于栅电极之上,有源区位于栅介质层之上,源、漏电极位于有源区之上,具体结构如图2所示。
所述有源区为掺杂稀土元素的氧化锌铝非晶半导体薄膜。
源、漏电极为非透明的导电薄膜,如Al、Cr、Mo等非透明的导电金属中的一种;或透明导电薄膜,如ITO、AZO、InO等透明的氧化物导电薄膜中的一种。
栅介质材料为二氧化硅、氮化硅以及高介电常数绝缘材料中的一种或者多种的组合。
栅电极为Al、Ti和Cr等非透明金属中的一种或透明导电薄膜ITO、AZO、InO等透明的氧化物导电薄膜中的一种。
一种顶栅结构的薄膜晶体管的制备方法,其步骤包括:
1)在半导体或玻璃衬底上生长二氧化硅缓冲保护层;溅射制备非透明导电薄膜或透明导电薄膜,然后光刻和刻蚀形成源电极和漏电极;
2)溅射形成掺杂稀土元素的非晶氧化锌铝半导体有源区层;
3)生长形成一层绝缘栅介质层;
4)溅射生长一层导电栅电极;
5)定义栅电极,然后光刻和刻蚀形成栅电极,同时形成源漏电极接触孔,实现源、漏电极引出;采用传统集成电路工艺技术刻蚀或剥离工艺形成源电极、漏电极和栅电极。
一种底栅结构的薄膜晶体管的制备方法,其步骤包括:
1)在半导体或玻璃衬底上生长二氧化硅缓冲保护层;溅射制备非透明导电薄膜或透明导电薄膜,然后光刻和刻蚀形成栅电极;
2)生长形成一层绝缘栅介质层;
3)溅射形成掺杂稀土元素的非晶氧化锌铝半导体有源区层;
4)溅射生长一层非透明导电薄膜或透明导电薄膜;
5)定义源漏电极,然后光刻和刻蚀形成源电极和漏电极;同时形成栅电极接触孔,实现栅电极引出;采用传统集成电路工艺技术刻蚀或剥离工艺形成源电极、漏电极和栅电极。
本发明的优点:
本发明采用溅射技术生长,非晶特性和迁移率特性与掺杂元素、掺杂浓度和溅射时制备工艺的氧气与氩气比等条件均有关系,一般情况下氧气与氩气比可在3~90%:97~10%之间调整。在AZO材料中掺入稀土元素使其电学特性发生改变成为半导体、结晶特性变为非晶晶体。因而,稀土掺杂AZO非晶半导体薄膜在微电子、液晶显示、太阳能电池等领域中,具有更加广泛的应用前景。
采用本发明提供的掺杂稀土元素的氧化锌铝半导体薄膜可以制备传统的TFT顶栅或底栅结构。以顶栅TFT结构为例,首先生长光刻刻蚀出源、漏电极,然后生长有源层,以及栅介质层及栅电极层,最后光刻刻蚀出栅电极、源漏电极接触区。由于本发明的有源区是掺杂稀土元素的非晶氧化物半导体、且栅介质层和栅电极层是连续生长,该制备方法能够极大地减有源层与栅介质的界面缺陷态,因而能极大的提高TFT驱动能力。且制备工艺和制备条件具有与集成电路工艺兼容,可选择的范围较大,使用本方法制备的薄膜晶体管具有较高开关比、较小的亚阈值摆幅等优良特性。因此,本发明可替代IGZO材料,具有较高的实用价值,有望广泛用于微电子和平板显示产业。
附图说明
图1为本发明掺杂稀土元素的非晶氧化锌铝薄膜晶体管顶栅结构的剖面示意图;
图2为本发明掺杂稀土元素的非晶氧化锌铝薄膜晶体管底栅结构的剖面示意图;
图3(a)~(d)依次示出了本发明掺杂稀土元素的非晶氧化锌铝薄膜晶体管顶栅结构制备方法的实施例的主要工艺步骤。
上述图中1—衬底;2—缓冲保护层;3—源、漏电极;4—有源区;5—栅介质;6—栅电极。
具体实施方式
下面结合说明书附图,通过实例对本发明做进一步说明。
本发明提供的掺杂稀土元素非晶氧化锌铝薄膜采用溅射方法在半导体或玻璃衬底表面形成,该半导体薄膜的锌元素、铝元素和稀土元素的摩尔百分比含量为:锌元素85%-98%,铝元素1%-10%,稀土元素1%-14%,稀土元素为Gd、Lu、Y和Sc中的至少一种。
图1所示的薄膜晶体管包括源电极和漏电极、有源区、栅介质层以及栅电极。源、漏电极位于衬底之上,所述有源区位于衬底和源、漏电极之上,栅介质层位于有源区之上,栅电极位于栅介质层之上,此结构为顶栅TFT结构。
图2所示的薄膜晶体管包括源电极和漏电极、有源区(沟道区)、栅介质以及栅电极。首先制备的栅电极位于衬底之上,所述的栅介质层位于栅电极之上,有源区位于栅介质层之上,源、漏电极位于有源区之上,此结构为底栅TFT结构。
本发明的掺杂稀土元素非晶氧化锌铝薄膜晶体管的制备方法以顶栅结构为例,具体步骤由图3(a)至图3(d)所示,包括以下步骤:
(1)在玻璃或其他衬底上生长二氧化硅或氮化硅缓冲保护层,薄膜厚度为150-300nm;在其保护层2上磁控溅射生长一层约150nm厚的透明导电金属氧化物ITO薄膜,然后光刻和刻蚀形成源电极和漏电极3,如图3(a)所示;
(2)使用射频磁控溅射淀积一层30-100nm厚的掺杂稀土元素的AZO有源层4,氧气与氩气的比为10%:90%,如图3(b)所示;
(3)使用溅射或化学气相淀积等技术生长一层100-150nm厚的二氧化硅栅介质层5,如图3(c)所示;
(4)在二氧化硅栅介质层上溅射一层50-200nm厚的透明氧化物金属导电薄膜ITO6,如图3(d)所示;
(5)定义栅电极,然后光刻和刻蚀形成栅电极,同时形成源、漏电极接触孔实现源、漏电极引出。
最后需要注意的是,公布实施方式的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附的权利要求的精神和范围内,各种替换和修改都是可能的。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。

Claims (11)

1.一种非晶半导体薄膜,其特征在于,所述薄膜为掺杂稀土元素的氧化锌铝薄膜,所述稀土元素为Gd、Lu、Y和Sc中的至少一种,且该薄膜中的锌元素、铝元素和稀土元素的摩尔百分比含量为:锌元素85%-98%,铝元素1%-10%,稀土元素1%-14%。
2.一种制备如权利要求1所述非晶半导体薄膜的方法,其特征在于,采用射频磁控溅射方法,该方法所使用的靶材为掺杂稀土元素的氧化锌铝陶瓷靶材,制备过程中氧气与氩气的比例范围为3~90%:97~10%。
3.如权利要求1所述非晶半导体薄膜在半导体器件中作为有源区材料的应用。
4.一种顶栅结构的薄膜晶体管,该薄膜晶体管包括衬底、源电极、漏电极、有源区、栅介质以及栅电极,所述源电极和漏电极位于衬底之上,所述有源区位于衬底和源、漏电极之上,栅介质层位于有源区之上,栅电极位于栅介质之上,其特征在于,所述有源区采用如权利要求1所述的非晶半导体薄膜。
5.一种底栅结构的薄膜晶体管,该薄膜晶体管包括衬底、源电极、漏电极、有源区、栅介质以及栅电极,所述栅电极位于衬底之上,所述的栅介质层位于栅电极之上,有源区位于栅介质层之上,源、漏电极位于有源区之上,其特征在于,所述有源区采用如权利要求1所述的非晶半导体薄膜。
6.如权利要求4或5所述的薄膜晶体管,其特征在于,所述有源区的厚度为30-100nm。
7.如权利要求4或5所述的薄膜晶体管,其特征在于,源、漏电极为Al、Cr、Mo非透明的导电薄膜;或ITO、AZO、InO透明导电薄膜。
8.如权利要求4或5所述的薄膜晶体管,其特征在于,栅介质材料为二氧化硅、氮化硅以及高介电常数绝缘材料中的一种或者多种的组合。
9.如权利要求4或5所述的薄膜晶体管,其特征在于,栅电极为Al、Ti、Cr非透明金属中的一种或ITO、AZO、InO透明导电薄膜。
10.一种顶栅结构薄膜晶体管的制备方法,其步骤包括:
1)在半导体或玻璃衬底上生长二氧化硅或氮化硅缓冲保护层,在保护层上生长一层非透明导电薄膜或透明导电薄膜,然后光刻和刻蚀形成源电极和漏电极;
2)采用权利要求2的方法溅射一层掺杂稀土元素的氧化锌铝薄膜作为有源层;
3)生长一层绝缘栅介质层;
4)溅射生长一层导电栅电极;
5)定义栅电极和源、漏电极引出,形成源电极、漏电极和栅电极。
11.一种底栅结构薄膜晶体管的制备方法,其步骤包括:
1)在半导体或玻璃衬底上生长二氧化硅缓冲保护层;溅射制备非透明导电薄膜或透明导电薄膜,然后光刻和刻蚀形成栅电极;
2)生长形成一层绝缘栅介质层;
3)采用权利要求2的方法溅射一层掺杂稀土元素的氧化锌铝薄膜作为有源层;
4)溅射生长一层非透明导电薄膜或透明导电薄膜;
5)定义源漏电极,然后光刻和刻蚀形成源电极和漏电极;同时形成栅电极接触孔,实现栅电极引出。
CN201410471771.9A 2014-09-16 2014-09-16 一种非晶半导体薄膜及其制备方法和应用 Pending CN104218074A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410471771.9A CN104218074A (zh) 2014-09-16 2014-09-16 一种非晶半导体薄膜及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410471771.9A CN104218074A (zh) 2014-09-16 2014-09-16 一种非晶半导体薄膜及其制备方法和应用

Publications (1)

Publication Number Publication Date
CN104218074A true CN104218074A (zh) 2014-12-17

Family

ID=52099398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410471771.9A Pending CN104218074A (zh) 2014-09-16 2014-09-16 一种非晶半导体薄膜及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN104218074A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935660A (zh) * 2017-05-12 2017-07-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN107146816A (zh) * 2017-04-10 2017-09-08 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
CN107916398A (zh) * 2017-11-10 2018-04-17 北京大学 一种c轴对称结晶氧化物半导体薄膜的制备方法和应用
CN108735821A (zh) * 2018-05-29 2018-11-02 华南理工大学 一种镨铟锌氧化物薄膜晶体管及其制备方法
CN109801875A (zh) * 2018-12-26 2019-05-24 惠科股份有限公司 阵列基板的制作方法、阵列基板和显示面板
CN110164878A (zh) * 2019-06-10 2019-08-23 惠科股份有限公司 阵列基板及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YEN-SHUO LIU,等: "Optical and electrical characterization of transparent conductive Gd-doped AZO thin films", 《固态物理应用和材料科学》 *
陈建林: "Al掺杂与Al-Sc共掺杂ZnO薄膜的制备、微观组织及光电性能", 《中国博士学位论文全文数据库工程科技I辑》 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
CN107146816A (zh) * 2017-04-10 2017-09-08 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
US11677031B2 (en) 2017-04-10 2023-06-13 South China University Of Technology Oxide semiconductor thin-film and thin-film transistor consisted thereof
CN106935660A (zh) * 2017-05-12 2017-07-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
WO2018205886A1 (zh) * 2017-05-12 2018-11-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
US10833107B2 (en) 2017-05-12 2020-11-10 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method therefor, array substrate and display device
CN106935660B (zh) * 2017-05-12 2019-10-18 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN107916398A (zh) * 2017-11-10 2018-04-17 北京大学 一种c轴对称结晶氧化物半导体薄膜的制备方法和应用
CN107916398B (zh) * 2017-11-10 2020-02-11 北京大学 一种c轴对称结晶氧化物半导体薄膜的制备方法和应用
CN108735821A (zh) * 2018-05-29 2018-11-02 华南理工大学 一种镨铟锌氧化物薄膜晶体管及其制备方法
CN108735821B (zh) * 2018-05-29 2021-06-08 华南理工大学 一种镨铟锌氧化物薄膜晶体管及其制备方法
CN109801875B (zh) * 2018-12-26 2021-06-04 惠科股份有限公司 阵列基板的制作方法、阵列基板和显示面板
CN109801875A (zh) * 2018-12-26 2019-05-24 惠科股份有限公司 阵列基板的制作方法、阵列基板和显示面板
CN110164878A (zh) * 2019-06-10 2019-08-23 惠科股份有限公司 阵列基板及其制备方法

Similar Documents

Publication Publication Date Title
CN104218074A (zh) 一种非晶半导体薄膜及其制备方法和应用
Oh et al. Improving the gate stability of ZnO thin-film transistors with aluminum oxide dielectric layers
CN102157564B (zh) 顶栅金属氧化物薄膜晶体管的制备方法
US9378981B2 (en) Thin film device and manufacturing method thereof
CN103730414B (zh) 薄膜晶体管基板的制造方法
CN102623459B (zh) 一种薄膜晶体管存储器及其制备方法
CN102157562B (zh) 底栅金属氧化物薄膜晶体管的制备方法
CN104681622A (zh) 一种非晶氧化锌基薄膜晶体管及其制备方法
CN102646683B (zh) 一种阵列基板及其制造方法
CN102332404A (zh) 基于阳极氧化绝缘层的薄膜晶体管的制备方法
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN102110718B (zh) 用于薄膜晶体管的氧化物半导体薄膜及其制备方法
CN102709316B (zh) 一种3d氧化物半导体薄膜晶体管及其制备方法
CN105047607A (zh) 氧化物半导体tft基板的制作方法及其结构
CN104241299A (zh) 氧化物半导体tft基板的制作方法及结构
Li et al. Impact of active layer thickness of nitrogen-doped In–Sn–Zn–O films on materials and thin film transistor performances
CN108336135B (zh) 一种钕铟锌氧化物薄膜晶体管及其制备方法
Su et al. Preparation and electrical characteristics of N-doped In-Zn-Sn-O thin film transistors by radio frequency magnetron sputtering
JP2012099661A (ja) 酸化物半導体の製造方法
CN102637742A (zh) 一种氧化物半导体薄膜晶体管及其制备方法
CN105449000A (zh) 一种双有源层Cu2O/SnO p 沟道薄膜晶体管及其制备方法
CN103000692A (zh) 薄膜晶体管结构及其制造方法
CN105304468A (zh) 一种n2处理的非晶igzo透明氧化物薄膜及其制备方法
Li et al. High-performance transparent Li-doped indium-tin-zinc-oxide thin film transistor fabricated by radio frequency magnetron sputtering method
CN104934444A (zh) 共平面型氧化物半导体tft基板结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141217

WD01 Invention patent application deemed withdrawn after publication