CN104900707A - 双有源层结构氧化锌基薄膜晶体管及其制备方法 - Google Patents

双有源层结构氧化锌基薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN104900707A
CN104900707A CN201510280134.8A CN201510280134A CN104900707A CN 104900707 A CN104900707 A CN 104900707A CN 201510280134 A CN201510280134 A CN 201510280134A CN 104900707 A CN104900707 A CN 104900707A
Authority
CN
China
Prior art keywords
active layer
zinc oxide
oxide based
based semiconductor
semiconductor active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510280134.8A
Other languages
English (en)
Inventor
刘玉荣
姚若河
耿魁伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201510280134.8A priority Critical patent/CN104900707A/zh
Publication of CN104900707A publication Critical patent/CN104900707A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了双有源层结构氧化锌基薄膜晶体管,由下至上依次包括衬底、栅极、栅绝缘介质层、第一氧化锌基半导体有源层、第二氧化锌基半导体有源层、源极和漏极;栅极于衬底上形成,栅绝缘介质层覆盖栅极和衬底,有源层于栅绝缘介质层上形成;第二氧化锌基半导体有源层上设有源电极和漏电极;第一氧化锌基半导体有源层的掺杂元素为Ga、Al、Hf、In、Sn中的一种或两种;第二氧化锌基半导体有源层为掺硅氧化锌薄膜,且电阻值高于第一氧化锌基半导体有源层。本发明可以有效降低氧化锌基薄膜晶体管的关态电流,提高开关电流比,提高可见光范围内的透光性,改善器件的稳定性。

Description

双有源层结构氧化锌基薄膜晶体管及其制备方法
技术领域
本发明涉及平板显示驱动技术领域,特别涉及一种双有源层结构氧化锌基薄膜晶体管及其制备方法。
背景技术
薄膜晶体管(TFT)是平板显示技术领域的关键部件,上世纪硅基薄膜晶体管一直是平板显示有源驱动的主流核心技术。本世纪以来,随着平板显示技术的快速发展,非晶硅TFT由于低迁移率(0.5-1.0cm2/Vs)在高分辨率显示方面受到限制。多晶硅TFT虽具有较高的迁移率,但具有工艺复杂、制作成本昂贵、大面积难以实现等缺点而制约其市场空间。更重要的是,硅为窄能隙半导体,硅基TFT对可见光敏感,光照条件下器件性能发生明显的变化,因此,在平板显示中需要引入黑矩阵,这不仅增加了制备工艺的复杂度,而且降低了显示器件的开口率。
为了进一步提高薄膜晶体管的性能,解决黑矩阵、开口率、亮度等问题,采用宽能隙透明半导体材料作为薄膜晶体管的有源层是一种最有可能的解决方案。氧化锌材料具有很多优点:氧化锌薄膜易于制备,利用磁控溅射法、分子束外延(MBE)法、脉冲激光沉积法、溶液成膜法等方法都可以制备出性能良好的氧化锌薄膜;制备温度低,可以玻璃和塑料衬底上沉积;透明度高,氧化锌的能隙宽度约为3.37eV,因此在可见光范围内是透明的,适应制备透明电子器件;氧化锌的电学性能好,载流子迁移率远高于非晶硅;无毒、环保材料,氧化锌材料是一种无毒无害的环保材料;材料价格低,锌材料在地球上资源丰富,价格低廉,可以有效地降低产品的制造成本。氧化锌基薄膜晶体管具有相对高的迁移率、低功耗、环境友好、可见光透明、低温工艺等诸多优势,在透明电子器件、液晶显示、太阳能电池、触摸屏、薄膜晶体管、有机发光二极管、柔性显示、电子纸等诸多领域具有广阔的应用前景。因此,近年来以氧化锌为代表的氧化物薄膜晶体管已成为半导体技术领域研究的新热点,氧化锌基薄膜晶体管被认为是最有希望的下一代薄膜晶体管技术。目前,氧化锌薄膜晶体管的一个主要问题是生成的半导体沟道层往往具有较高的载流子浓度,使得器件的关态电流偏高,开关电流比较低。
发明内容
为了克服现有技术的上述缺点与不足,本发明的目的在于提供一种双有源层结构氧化锌基薄膜晶体管,可有效地降低氧化锌基薄膜晶体管的关态电流,提高开关电流比,改善其稳定性。
本发明的另一目的在于提供上述双有源层结构氧化锌基薄膜晶体管的制备方法。
本发明的目的通过以下技术方案实现:
双有源层结构氧化锌基薄膜晶体管,由下至上依次包括衬底、栅极、栅绝缘介质层、第一氧化锌基半导体有源层、第二氧化锌基半导体有源层,所述第二氧化锌基半导体有源层上设有源极和漏极;所述第二氧化锌基半导体有源层的电阻值高于第一氧化锌基半导体有源层。
所述第一氧化锌基半导体有源层为未掺杂氧化锌薄膜或掺杂氧化锌薄膜;所述掺杂氧化锌薄膜的掺杂元素为Ga、Al、Hf、In、Sn中的一种或两种。
所述掺杂氧化锌薄膜的掺杂浓度为0.1~1mol%。
所述第一氧化锌基半导体有源层的厚度为10~30纳米。
第二氧化锌基半导体有源层为掺硅氧化锌薄膜。
所述掺硅氧化锌薄膜中硅的掺杂浓度为0.1~5mol%。
第二氧化锌基半导体有源层的厚度为20~50纳米。
所述衬底为玻璃衬底或者塑料衬底。
所述栅绝缘介质层为50~200纳米厚的氧化铝或氧化钽材料;所述栅极、源极或漏极为透明导电薄膜、金属Al薄膜、金属Cr薄膜、金属Mo薄膜中的一种。
所述的双有源层结构氧化锌基薄膜晶体管的制备方法,包括以下步骤:
(1)在衬底上生长金属导电薄膜,然后刻蚀形成栅极;
(2)在经步骤(1)处理后的衬底上生长绝缘介质材料,形成栅介质层;
(3)在栅极的栅介质层上生长第一氧化锌基半导体有源层;
(4)在第一氧化锌基半导体有源层上生长第二氧化锌基半导体有源层;
(5)对第一氧化锌基半导体有源层、第二氧化锌基半导体有源层进行刻蚀,形成有源层沟道区;
(6)在第二氧化锌基半导体有源层上生长一层金属导电薄膜,刻蚀形成源极和漏极;
(7)在氮气气氛中于150~250℃进行退火处理;
(8)在源极和漏极之上生长一层钝化介质层,刻蚀形成栅极、源极和漏极的引出孔。
与现有技术相比,本发明具有以下优点和有益效果:
本发明的第一氧化锌基半导体有源层的电阻值低于第二氧化锌基半导体有源层,通过两有源层之间建立导电沟道的电子势垒,有效降低了薄膜晶体管的关态电流,提高开关电流比,从而有效改善氧化锌薄膜晶体管器件的性能,且提高了可见光范围内的透光性。
附图说明
图1为本发明的实施例的双有源层结构氧化锌基薄膜晶体管的剖面结构示意图。
图2为本发明的实施例的双有源层结构氧化锌基薄膜晶体管的俯视结构示意图。
图3(a)~(e)依次示出了本发明的薄膜晶体管的一个制作方法的主要工艺步骤,其中:
图3(a)示意了栅极形成的工艺步骤;
图3(b)示意了栅绝缘介质层生长的工艺步骤;
图3(c)示意了第一氧化锌基半导体有源层生长的工艺步骤;
图3(d)示意了第二氧化锌基半导体有源层生长的工艺步骤;
图3(e)示意了源端和漏端电极区淀积和图形化的工艺步骤。
具体实施方式
下面结合实施例,对本发明作进一步地详细说明,但本发明的实施方式不限于此。
实施例
本实施例的双有源层结构氧化锌基薄膜晶体管,由下至上依次包括衬底1、栅极2、栅绝缘介质层3、第一氧化锌基半导体有源层4、第二氧化锌基半导体有源层5;所述第二氧化锌基半导体有源层上设有源极6和漏极7,源电极6和漏电极7位于第二层半导体有源层5的两端;所述第二氧化锌基半导体有源层的电阻值高于第一氧化锌基半导体有源层,两层有源层的面积相等。
本实施例的衬底可为玻璃衬底或者塑料衬底。
本实施例的第一氧化锌基半导体有源层可为厚度为10~30纳米的未掺杂氧化锌薄膜或掺杂氧化锌薄膜,掺杂氧化锌薄膜的掺杂元素可为Ga、Al、Hf、In、Sn中的一种或两种。
本实施例的第二氧化锌基半导体有源层为厚度为20~50纳米的掺硅氧化锌薄膜。
本实施例的双有源层结构氧化锌基薄膜晶体管的制备方法,包括以下步骤:
(1)在玻璃或者塑料基板上磁控溅射生长一层50~100纳米厚的导电薄膜(可为ITO等透明导电薄膜或者金属Al,Cr,Mo),然后刻蚀形成栅极,如图3(a)所示。
(2)采用PECVD技术在衬底和栅极上生长50~200纳米厚的二氧化硅等绝缘栅介质薄膜,形成栅绝缘介质层,如图3(b)所示。绝缘栅介质层还可以选用氮化硅、氧化铪、氧化铝、氧化钽等绝缘薄膜。
(3)采用磁控溅射法在栅绝缘介质层上淀积一层10~30纳米厚的未掺杂氧化锌薄膜或掺杂氧化锌薄膜。靶材为氧化锌靶,溅射过程中通过通入氧气和氩气的流量比调整薄膜的电阻值,或者采用多靶共溅沉积掺杂氧化锌薄膜,掺入杂质可以是Ga、Al、Hf、In、Sn中的一种或两种,掺杂浓度为0.1~1mol%,形成第一氧化锌基半导体有源层,如图3(c)所示。
(4)采用磁控溅射法在第一氧化锌基半导体有源层上沉积一层20~50纳米厚的掺硅氧化锌薄膜,形成第二氧化锌基半导体有源层,然后刻蚀形成双层有源层结构导电沟道层,如图3(d)所示。
(5)采用真空镀膜在第二氧化锌基半导体有源层上生长一层100~300纳米厚的Al膜,然后刻蚀形成源电极和漏电极,如图3(e)所示。
(6)在氮气气氛中于150~250℃进行退火处理。
(7)随后按照标准工艺生长一层钝化介质层,刻蚀形成栅、源和漏极的引出孔,再生长一层Al或者透明的导电薄膜材料,刻蚀形成电极。
本发明的第一氧化锌基半导体有源层的电阻值低于第二氧化锌基半导体有源层,通过两有源层之间建立导电沟道的电子势垒,有效降低了薄膜晶体管的关态电流,提高开关电流比,从而有效改善氧化锌薄膜晶体管器件的性能,且提高了可见光范围内的透光性。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受所述实施例的限制,其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。

Claims (10)

1.双有源层结构氧化锌基薄膜晶体管,其特征在于,由下至上依次包括衬底、栅极、栅绝缘介质层、第一氧化锌基半导体有源层、第二氧化锌基半导体有源层,所述第二氧化锌基半导体有源层上设有源极和漏极;所述第二氧化锌基半导体有源层的电阻值高于第一氧化锌基半导体有源层。
2.根据权利要求1所述的双有源层结构氧化锌基薄膜晶体管,其特征在于,所述第一氧化锌基半导体有源层为未掺杂氧化锌薄膜或掺杂氧化锌薄膜;所述掺杂氧化锌薄膜的掺杂元素为Ga、Al、Hf、In、Sn中的一种或两种。
3.根据权利要求1所述的双有源层结构氧化锌基薄膜晶体管,其特征在于,所述掺杂氧化锌薄膜的掺杂浓度为0.1~1mol%。
4.根据权利要求1~3任一项所述的双有源层结构氧化锌基薄膜晶体管,其特征在于,所述第一氧化锌基半导体有源层的厚度为10~30纳米。
5.根据权利要求4所述的双有源层结构氧化锌基薄膜晶体管,其特征在于,第二氧化锌基半导体有源层为掺硅氧化锌薄膜。
6.根据权利要求5所述的双有源层结构氧化锌基薄膜晶体管,其特征在于,所述掺硅氧化锌薄膜中硅的掺杂浓度为0.1~5mol%。
7.根据权利要求6所述的双有源层结构氧化锌基薄膜晶体管,其特征在于,第二氧化锌基半导体有源层的厚度为20~50纳米。
8.根据权利要求7所述的双有源层结构氧化锌基薄膜晶体管,其特征在于,所述第二氧化锌基半导体有源层的面积与第一氧化锌基半导体有源层的面积相等。
9.根据权利要求1所述的双有源层结构氧化锌基薄膜晶体管,其特征在于,所述栅绝缘介质层为50~200纳米厚的氧化铝或氧化钽材料;所述栅极、源极或漏极为透明导电薄膜、金属Al薄膜、金属Cr薄膜、金属Mo薄膜中的一种。
10.权利要求1~9任一项所述的双有源层结构氧化锌基薄膜晶体管的制备方法,其特征在于,包括以下步骤:
(1)在衬底上生长导电薄膜,然后刻蚀形成栅极;
(2)在经步骤(1)处理后的衬底上生长绝缘介质材料,形成栅介质层;
(3)在栅介质层上生长第一氧化锌基半导体有源层;
(4)在第一氧化锌基半导体有源层上生长第二氧化锌基半导体有源层;
(5)对第一氧化锌基半导体有源层、第二氧化锌基半导体有源层进行刻蚀,形成有源层沟道区;
(6)在第二氧化锌基半导体有源层上生长一层导电薄膜,刻蚀形成源极和漏极;
(7)在氮气气氛中于150~250℃进行退火处理;
(8)在源极和漏极之上生长一层钝化介质层,刻蚀形成栅极、源极和漏极的引出孔。
CN201510280134.8A 2015-05-27 2015-05-27 双有源层结构氧化锌基薄膜晶体管及其制备方法 Pending CN104900707A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510280134.8A CN104900707A (zh) 2015-05-27 2015-05-27 双有源层结构氧化锌基薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510280134.8A CN104900707A (zh) 2015-05-27 2015-05-27 双有源层结构氧化锌基薄膜晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN104900707A true CN104900707A (zh) 2015-09-09

Family

ID=54033250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510280134.8A Pending CN104900707A (zh) 2015-05-27 2015-05-27 双有源层结构氧化锌基薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN104900707A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876334A (zh) * 2017-03-10 2017-06-20 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板
CN107316872A (zh) * 2017-07-12 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、液晶显示面板
CN109816075A (zh) * 2019-02-19 2019-05-28 浙江大学 一种基于氧化锌薄膜晶体管的防冲突低功耗rfid标签

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017302A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Transistor including a deposited channel region having a doped portion
CN101304046A (zh) * 2007-02-09 2008-11-12 三星电子株式会社 薄膜晶体管及其制造方法
CN101872787A (zh) * 2010-05-19 2010-10-27 华南理工大学 金属氧化物薄膜晶体管及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017302A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Transistor including a deposited channel region having a doped portion
CN101304046A (zh) * 2007-02-09 2008-11-12 三星电子株式会社 薄膜晶体管及其制造方法
CN101872787A (zh) * 2010-05-19 2010-10-27 华南理工大学 金属氧化物薄膜晶体管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
莫淑芬等: "双有源层结构掺硅氧化锌薄膜晶体管的电特性", 《发光学报》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876334A (zh) * 2017-03-10 2017-06-20 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板
CN106876334B (zh) * 2017-03-10 2019-11-29 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板
CN107316872A (zh) * 2017-07-12 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、液晶显示面板
CN109816075A (zh) * 2019-02-19 2019-05-28 浙江大学 一种基于氧化锌薄膜晶体管的防冲突低功耗rfid标签
CN109816075B (zh) * 2019-02-19 2020-04-10 浙江大学 一种基于氧化锌薄膜晶体管的防冲突低功耗rfid标签

Similar Documents

Publication Publication Date Title
Park et al. 42.3: Transparent ZnO thin film transistor for the application of high aperture ratio bottom emission AM‐OLED display
JP5137146B2 (ja) 半導体素子及びその製造方法
Park et al. Review of recent developments in amorphous oxide semiconductor thin-film transistor devices
US20110141076A1 (en) Semiconductor device, method for manufacturing semiconductor device, transistor substrate, light emitting device and display device
KR101758538B1 (ko) 박막 트랜지스터 및 표시 장치
US20120037897A1 (en) Thin film transistor and method for manufacturing thin film transistor
US9698278B2 (en) Thin film transistor and manufacturing method thereof, array substrate, display device
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN103137641A (zh) 一种阵列基板及其制作方法、x射线平板探测器
CN102646715A (zh) 薄膜晶体管及其制造方法
US8748222B2 (en) Method for forming oxide thin film transistor
CN104362179A (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
CN102709316B (zh) 一种3d氧化物半导体薄膜晶体管及其制备方法
CN104900707A (zh) 双有源层结构氧化锌基薄膜晶体管及其制备方法
CN103022083B (zh) 一种阵列基板、显示装置及阵列基板的制备方法
CN102468338A (zh) 一种氧化锌基肖特基薄膜晶体管
CN102637742A (zh) 一种氧化物半导体薄膜晶体管及其制备方法
CN105449000A (zh) 一种双有源层Cu2O/SnO p 沟道薄膜晶体管及其制备方法
CN101984506B (zh) 二次光刻制备薄膜晶体管的方法
JP2011258804A (ja) 電界効果型トランジスタ及びその製造方法
CN102522337B (zh) 一种顶栅氧化锌薄膜晶体管的制备方法
CN102244038B (zh) 薄膜晶体管的制造方法以及薄膜晶体管
CN101740397B (zh) ZnO基薄膜晶体管的金属有机化学气相沉积制备方法
CN100485892C (zh) 一种氨气掺杂制备增强型ZnO沟道层薄膜晶体管的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150909

WD01 Invention patent application deemed withdrawn after publication