CN102709316B

CN102709316B - 一种3d氧化物半导体薄膜晶体管及其制备方法

Info

Publication number: CN102709316B
Application number: CN201210175109.XA
Authority: CN
Inventors: 王漪; 蔡剑; 韩德栋; 王亮亮; 任奕成; 张盛东; 孙雷; 刘晓彦; 康晋锋
Original assignee: BOE Technology Group Co Ltd
Current assignee: BOE Technology Group Co Ltd
Priority date: 2012-05-30
Filing date: 2012-05-30
Publication date: 2015-02-18
Anticipated expiration: 2032-05-30
Also published as: CN102709316A

Abstract

本发明公开了一种3D氧化物半导体薄膜晶体管及其制备方法。本发明的薄膜晶体管采用下层有源区、下层栅介质、栅电极的连续生长，以及上层栅介质、上层有源区的连续生长，能够极大减少有源层与栅介质的界面缺陷态，因而能极大地提高薄膜晶体管TFT的驱动能力。而且由于同一个栅电极能够同时控制两层有源区，进一步提高了TFT的驱动能力。使用本方法制备的薄膜晶体管具有较高开关比、较高开态电流、较陡的亚阈斜率等优良特性。因此，本发明具有较高的实用价值，有望广泛用于微电子和平板显示产业。进一步，如果控制上层和下层有源区的阈值电压不同，又能将多阈值技术集成到同一个TFT管子中，而这有望在像素驱动单元电路中得到广泛的应用。

Description

一种3D氧化物半导体薄膜晶体管及其制备方法

技术领域

本发明属于平板显示领域，具体涉及一种3D氧化物半导体薄膜晶体管及其制备方法。

背景技术

目前，在有机发光二极管OLED像素驱动单元平板显示领域，氧化物半导体薄膜晶体管OSTFT的应用已经越来越成熟。其相比非晶硅a-Si和低温多晶硅LTPS技术具有明显的优势：一、氧化锌及其掺杂半导体材料薄膜晶体管具有高迁移率以适应OLED显示模式、快速超大屏幕液晶显示模式和3D显示模式等诸多模式；二、氧化锌及其掺杂半导体材料薄膜晶体管是非晶材料，具有良好一致的电学特性；三、氧化锌及其掺杂半导体材料薄膜晶体管兼容于现在的平板显示技术，能够适用大的玻璃衬底(低温工艺)；四、氧化锌及其掺杂半导体材料薄膜晶体管比非晶硅薄膜晶体管和有机薄膜晶体管更加稳定；五、氧化锌及其掺杂半导体材料薄膜晶体管还具有其他优势，比如当尺寸减小时没有短沟道效应，也没有类似与单晶硅的扭结(kink)效应。随着集成电路制造和平板显示技术的发展，提高薄膜晶体管TFT的性能和降低其制作成本对促进平板显示的发展极为重要。氧化锌铝AlZnO(AZO)作为新型透明导电薄膜，在可见光范围具有较高的透射率，化学稳定性高，而且材料的来源丰富、价格便宜；并且具有可同透明导电膜氧化铟锡ITO薄膜相比拟的光电特性，逐渐成为ITO导电薄膜的替代材料，受到广泛的关注和研究。因而AZO导电薄膜在太阳能电池、液晶显示、防静电等领域中，有广泛的应用前景。用AlZnO(AZO)作为薄膜晶体管TFT的沟道层可以获得高迁移率等诸多性能良好的薄膜晶体管。另一方面，如今在业内普遍应用的是铟镓锌氧薄膜晶体IGZO-TFT。但是，由于铟元素是一种存储量十分有限的稀有金属，成本高昂，且有剧毒，所以寻找一种能够替代IGZO的材料是十分有必要的。

发明内容

针对以上现有技术中存在的问题，本发明目提供一种高迁移率、高开态电流、与目前集成电路制备工艺兼容的3D氧化物半导体薄膜晶体管及其制备方法。

本发明的一个目的在于提供一种3D氧化物半导体薄膜晶体管。

本发明的3D氧化物半导体薄膜晶体管包括：下层源电极和下层漏电极、下层有源区、下层栅介质、栅电极、上层栅介质、上层有源区、以及上层源电极和上层漏电极；其中，在衬底上的两端形成下层源电极和下层漏电极，在衬底上并且在部分下层源电极和下层漏电极上形成下层有源区，在下层有源区上形成下层栅介质，在下层栅介质上形成栅电极，在栅电极上形成上层栅介质，上层栅介质和下层栅介质相连形成有源区并包裹住栅电极，在上层栅介质上形成上层有源区，在上层有源区上形成上层源电极和上层漏电极，上层源电极和上层漏电极分别与下层源电极和下层漏电极相连形成源电极和漏电极。

本发明的3D氧化物半导体薄膜晶体管具有两层有源区。

源电极和漏电极为非透明的导电薄膜，如Al、Cr、Mo等非透明的导电金属中的一种；或透明导电薄膜，如ITO、AZO、InO等透明的氧化物导电薄膜中的一种。

有源区采用氧化锌铝或其掺杂物，掺杂物为如Ga、In、Hf、Zr等III或IV族元素中的一种。

上层栅介质和下层栅介质的材料为二氧化硅、氮化硅以及高介电常数绝缘材料中的一种或者多种的组合。标准集成电路工艺可使用溅射、化学气相淀积等技术。

栅电极为Al、Ti和Cr等非透明金属中的一种；或者为ITO、AZO、InO等透明的氧化物导电薄膜中的一种。

本发明的另一个目的在于提供一种3D氧化物半导体薄膜晶体管的制备方法。

本发明的一种3D氧化物半导体薄膜晶体管的制备方法，包括以下步骤：

1)在半导体或玻璃的衬底上生长一层非透明导电薄膜或透明导电薄膜，然后光刻和刻蚀形成下层源电极和下层漏电极；

2)溅射第一层氧化锌铝AZO或其掺杂物薄膜形成下层有源区，在溅射台内退火处理；

3)标准集成电路制备工艺生长一层绝缘材料形成下层栅介质；

4)溅射生长一层导电材料形成栅电极，在溅射台内退火处理；

5)光刻和刻蚀工艺(或者标准剥离工艺)刻蚀出栅电极、绝缘的下层栅介质和下层有源区的三层叠层；

6)标准集成电路制备工艺生长一层绝缘材料形成上层栅介质；

7)溅射形成第二层氧化锌铝AZO或其掺杂物薄膜形成上层有源区，在溅射台内退火处理；

8)光刻和刻蚀工艺(或者标准剥离工艺)刻蚀出绝缘的上层栅介质和上层有源区的两层叠层；

9)生长一层非透明导电薄膜或透明导电薄膜，然后光刻和刻蚀形成上层源电极和上层漏电极，保证上层源电极和上层漏电极分别与下层源电极和下层漏电极相连并形成源电极和漏电极。

其中，在步骤2)和7)中，有源区层采用射频磁控溅射技术生长氧化锌铝AZO或其掺杂物薄膜。制备氧化锌铝薄膜时，通入氧气与氩气比为1～10％：99～90％或3～10％：97～90％。

OLED是电流注入型器件，而本发明的3D氧化物半导体薄膜晶体管可以提供较大的开态电流，在OLED像素驱动单元中可以作为驱动管使用。另一方面，调整该3D氧化物半导体薄膜晶体管上层和下层有源区的阈值电压，可以将多阈值技术集成到同一个3D氧化物半导体薄膜晶体管中，这种技术可以应用到OLED像素驱动单元中，在阈值补偿电路中将会有巨大的作用；另一方面没有增加器件个数，没有增加面积，从而有助于提高开口率。采用AZO材料作为有源区能够有效地提高器件的场效应迁移率，而且相比于IGZO材料其成本也显著下降。

本发明的优点：

本发明在传统的顶栅TFT结构之上又增加一个底栅TFT结构，形成3D-TFT结构。由于本发明下层有源区、下层栅介质、栅电极的连续生长，以及上层栅介质、上层有源区的连续生长，能够极大减少有源层与栅介质的界面缺陷态，因而能极大地提高TFT的驱动能力。而且由于同一个栅电极能够同时控制上层和下层有源区的两层有源区，进一步极大地提高了TFT的驱动能力。使用本方法制备的薄膜晶体管具有较高开关比、较高开态电流、较陡的亚阈斜率等优良特性。因此，本发明具有较高的实用价值，有望广泛用于微电子和平板显示产业。进一步，如果控制上层和下层有源区的阈值电压不同，又能将多阈值技术集成到同一个TFT管子中，而这有望在像素驱动单元电路中得到广泛的应用。

附图说明

图1为本发明的3D氧化物半导体薄膜晶体管的剖面图；

图2(a)～(d)依次示出了本发明的3D氧化物半导体薄膜晶体管的制备方法的实施例的主要工艺步骤。

具体实施方式

下面结合说明书附图，通过实例对本发明做进一步说明。

本发明的氧化锌铝薄膜晶体管形成于玻璃的衬底上，如图1和图2所示。本发明的3D氧化物半导体薄膜晶体管包括：下层源电极和下层漏电极2、下层有源区3、下层栅介质4、栅电极5、上层栅介质6、上层有源区7、以及上层源电极和上层漏电极8；其中，在衬底1上的两端形成下层源电极和下层漏电极2，在衬底1上并且在部分下层源电极和下层漏电极2上形成下层有源区3，在下层有源区3上形成下层栅介质4，在下层栅介质4上形成栅电极5，在栅电极5上形成上层栅介质6，上层栅介质6和下层栅介质4相连形成有源区并包裹住栅电极5，在上层栅介质7上形成上层有源区7，在上层有源区7上形成上层源电极和上层漏电极8，上层源电极和上层漏电极分别与下层源电极和下层漏电极相连形成源电极和漏电极。

本发明的氧化锌铝薄膜晶体管的制备方法的一个实施例如图2(a)至图2(d)所示，包括以下步骤：

1)在玻璃或生长有二氧化硅薄膜的衬底1上磁控溅射生长一层约150纳米厚的透明导电金属氧化物ITO薄膜，然后光刻和刻蚀形成下层源电极2和下层漏电极2，如图2(a)所示；

2)常温下使用射频磁控溅射淀积一层50～100纳米厚的AZO的下层有源区3，通入氧气与氩气比为3～10％：97～90％；

3)使用溅射或化学气相淀积等技术生长一层100～150纳米厚的二氧化硅形成下层栅介质4；

4)在二氧化硅的下层栅介质的表面溅射一层50～200纳米厚的透明氧化物金属导电薄膜ITO形成栅电极5；

5)光刻和刻蚀工艺(或者标准剥离工艺)刻蚀形成下层有源区3、下层栅介质4和栅电极5的三层叠层，如图2(b)所示；

6)使用溅射或化学气相淀积等技术生长一层100～150纳米厚的二氧化硅的上层栅介质6；

7)在二氧化硅的上层栅介质层的表面常温下使用射频磁控溅射淀积一层50～100纳米厚的采用AZO的上层有源区7，通入氧气与氩气比为3～10％：97～90％；其中，在步骤2)和7)中，制备氧化锌铝薄膜时，通入氧气与氩气比还可为1～10％：99～90％。

8)光刻和刻蚀工艺(或者标准剥离工艺)刻蚀形成上层栅介质6和上层有源区7的两层叠层，如图2(c)所示；

9)在下层源电极2、下层漏电极2和上层有源区7上磁控溅射生长一层约150纳米厚的透明导电金属氧化物ITO薄膜，然后光刻和刻蚀(或者标准剥离工艺)形成上层源电极8和下层漏电极8，下层源电极和下层漏电极2分别与上层源电极和下层漏电极8相连共同形成源电极和漏电极，如图2(d)所示。

最后需要注意的是，公布实施方式的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims

1.一种氧化物半导体薄膜晶体管，其特征在于，所述晶体管包括：下层源电极和下层漏电极（2）、下层有源区（3）、下层栅介质（4）、栅电极（5）、上层栅介质（6）、上层有源区（7）、以及上层源电极和上层漏电极（8）；其中，在衬底（1）上的两端形成下层源电极和下层漏电极（2），在衬底（1）上并且在部分下层源电极和下层漏电极（2）上形成下层有源区（3），在下层有源区（3）上形成下层栅介质（4），在下层栅介质（4）上形成栅电极（5），在栅电极（5）上形成上层栅介质（6），上层栅介质（6）和下层栅介质（4）相连形成有源区并包裹住栅电极（5），在上层栅介质（7）上形成上层有源区（7），在上层有源区（7）上形成上层源电极和上层漏电极（8），上层源电极和上层漏电极分别与下层源电极和下层漏电极相连形成源电极和漏电极。

2.如权利要求1所述的晶体管，其特征在于，所述源电极和漏电极为Al、Cr、Mo等非透明的导电金属中的一种；或者为ITO、AZO、InO等透明的氧化物导电薄膜中的一种。

3.如权利要求2所述的晶体管，其特征在于，所述有源区采用氧化锌铝或其掺杂物，掺杂物为Ga、In、Hf、Zr等III或IV族元素中的一种。

4.如权利要求1所述的晶体管，其特征在于，所述上层栅介质和下层栅介质的材料为二氧化硅、氮化硅以及高介电常数绝缘材料中的一种或者多种的组合。

5.如权利要求1所述的晶体管，其特征在于，所述栅电极为Al、Ti和Cr等非透明金属中的一种；或者为ITO、AZO、InO等透明的氧化物导电薄膜中的一种。

6.一种氧化物半导体薄膜晶体管的制备方法，其特征在于，所述制备方法，包括以下步骤：

1）在半导体或玻璃的衬底上生长一层非透明导电薄膜或透明导电薄膜，然后光刻和刻蚀形成下层源电极和下层漏电极；

2）溅射第一层氧化锌铝薄膜AZO或其掺杂物薄膜形成下层有源区，在溅射台内退火处理；

3）标准集成电路制备工艺生长一层绝缘材料形成下层栅介质；

4）溅射生长一层导电材料形成栅电极，在溅射台内退火处理；

5）光刻和刻蚀工艺或者标准剥离工艺刻蚀出栅电极、绝缘的下层栅介质和下层有源区的三层叠层；

6）标准集成电路制备工艺生长一层绝缘材料形成上层栅介质；

7）溅射形成第二层氧化锌铝薄膜AZO或其掺杂物薄膜形成上层有源区，在溅射台内退火处理；

8）光刻和刻蚀工艺或者标准剥离工艺刻蚀出绝缘的上层栅介质和上层有源区的两层叠层；

9）生长一层非透明导电薄膜或透明导电薄膜，然后光刻和刻蚀形成上层源电极和上层漏电极，保证上层源电极和上层漏电极分别与下层源电极和下层漏电极相连并形成源电极和漏电极。

7.如权利要求6所述的制备方法，其特征在于，其中，在步骤2）和7）中，有源区层采用射频磁控溅射技术生长氧化锌铝或其掺杂物薄膜。

8.如权利要求7所述的制备方法，其特征在于，在制备氧化锌铝或其掺杂物薄膜时，通入氧气与氩气比为1~10%：99~90%。

9.如权利要求7所述的制备方法，其特征在于，在制备氧化锌铝或其掺杂物薄膜时，通入氧气与氩气比为3~10%：97~90%。

10.如权利要求6所述的制备方法，其特征在于，在步骤4）中，栅电极的厚度为50~200纳米。