CN104681622A - 一种非晶氧化锌基薄膜晶体管及其制备方法 - Google Patents

一种非晶氧化锌基薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN104681622A
CN104681622A CN201310613115.3A CN201310613115A CN104681622A CN 104681622 A CN104681622 A CN 104681622A CN 201310613115 A CN201310613115 A CN 201310613115A CN 104681622 A CN104681622 A CN 104681622A
Authority
CN
China
Prior art keywords
zinc oxide
tin
film transistor
oxide
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310613115.3A
Other languages
English (en)
Inventor
韩德栋
丛瑛瑛
黄福青
单东方
张索明
田宇
王漪
张盛东
刘晓彦
康晋锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201310613115.3A priority Critical patent/CN104681622A/zh
Publication of CN104681622A publication Critical patent/CN104681622A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种非晶氧化锌基薄膜晶体管及其制备方法。本发明的非晶氧化锌基薄膜晶体管包括:衬底、栅电极、栅介质层、沟道层、源电极和漏电极;其中,沟道层的材料采用掺铝锡的氧化锌半导体材料,氧化铝含量为3%~9%(质量),氧化锡含量为3%~50%(质量)。本发明制备的ATZO半导体薄膜晶粒尺寸在10nm左右,且分布均匀,属于纳米晶体氧化物半导体。这种工艺方法具有步骤简单,制造成本低廉,均匀性好,用于低温工艺,对提高薄膜晶体管器件的性能具有积极效果,改善了器件包括迁移率、开关比、阈值电压、亚阈摆幅率等方面的性能,适用于透明显示和柔性显示技术等优点。

Description

一种非晶氧化锌基薄膜晶体管及其制备方法
技术领域
本发明属于半导体行业、平板显示领域,尤其涉及一种非晶氧化锌基薄膜晶体管及其制备方法。
背景技术
随着信息化时代的逐步发展,信息显示技术也日趋成熟。在显示技术领域,平板显示技术(如液晶显示器LCD)已经取代传统的体积笨重且耗能高的阴极射线管显示并占据主流地位显示领域。
早期LCD平板显示,一般采用无源被动的形式,但其显示反应速度慢、对比度低,只适用于显示品质要求不高的场合;而对于需要高性能显示要求的主流应用领域,包括手机、电视、计算机等等,其逐步被有源矩阵显示所取代。有源显示的特点是各个像素单元相互独立,可以分别对于特定的像素进行精确的操作,从而实现高品质画面输出。其中,作为开关转换器件的薄膜晶体管则成为精确控制各像素,影响显示器性能的重要因素之一。
传统工艺使用氢化非晶硅和多晶硅薄膜晶体管和技术。但是氢化非晶硅材料的掺杂效率和迁移率较低,不能满足薄膜晶体管逐渐向小尺寸、高充电能力和驱动能力发展的趋势;而多晶硅技术引起制备温度高、工艺复杂、大面积均匀性差等工艺难点,难以实际应用。
除了硅基薄膜晶体管外,基于氧化锌基的新型薄膜晶体管技术在近年来逐步受到关注。相比于硅基材料,氧化锌基薄膜晶体管具有诸多优势:氧化锌材料为宽禁带半导体材料,禁带宽度为3.37eV,因此器件可以避免可见光的照射对其运行性能的影响,器件的结构更为简单,制作成本降低;氧化锌基材料的制备温度低,并可采用多种制备方法,如溅射、ALD、PLD、溶胶~凝胶法等;电学性能好,具有适中的载流子浓度和较高的迁移率,并可通过掺杂改变;透明度高;材料价格低等。
目前,氧化锌基半导体薄膜材料正处于研究热点,采用不同掺杂的氧化锌基薄膜晶体管层出不穷。常见的有氧化锌铟镓(Indium Gallium Zinc Oxide,IGZO),氧化锌铝(ZnO+Al2O3,AZO),氧化锌铟(ZnO+In2O3,IZO),氧化锌镁(ZnO+MgO,MZO),氧化锌镓(ZnO+Ga2O3,GZO)等等。其中,IGZO应用较为广泛,并且已经投入工艺生产中。然而由于材料中的In是稀有元素,地球中含量稀少,且In和Ga元素有毒,制造本高而且不环保。
氧化锌铝锡(ZnO+Al2O3+SnO2,ATZO)还较少有人研究,且Al和Sn常见并无毒害,环保健康,Al元素能稳定晶体结构,Sn元素能提高载流子迁移率,因而将氧化锌铝锡作为透明导电材料研究。
发明内容
针对以上现有技术存在的问题,本发明提出了一种非晶氧化锌基薄膜晶体管及其制备方法,本发明的制备方法工艺步骤简单,制造成本低廉,适用于低温工艺,并能简单有效的提高了薄膜晶体管的各项性能。
本发明的一个目的在于提供一种非晶氧化锌基薄膜晶体管。
本发明的非晶氧化锌基薄膜晶体管包括:衬底、栅电极、栅介质层、沟道层、源电极和漏电极;其中,衬底为透明玻璃或者柔性塑料,在衬底上形成栅电极,在栅电极上形成栅介质层,在栅介质层上形成沟道层,以及在沟道层的两端分别形成源电极和漏电极;沟道层的材料采用掺铝锡的氧化锌半导体材料,其中氧化铝含量为3%~9%(质量),氧化锡含量为3%~50%(质量)。
栅电极的材料为氧化铟锡ITO、氧化锌铝AZO或氧化氧化锌铝锡ATZO等的透明的导电材料。
栅介质层的材料采用二氧化硅、氮化硅、氧化铪、氧化铝或者氧化锆等的绝缘材料。
源电极和漏电极为氧化铟锡ITO、氧化锌铝AZO或氧化氧化锌铝锡ATZO等的透明的导电材料。
本发明的非晶氧化锌基薄膜晶体管的制备方法包括以下步骤:
1)在透明玻璃或者柔性塑料的衬底上淀积一层氧化铟锡ITO、氧化锌铝AZO或氧化氧化锌铝锡ATZO等的透明的导电材料,然后光刻刻蚀形成栅电极;
2)生长一层绝缘材料作为栅介质层,然后光刻刻蚀出栅介质层;
3)溅射生长一层氧化锌铝锡半导体材料,然后光刻刻蚀出半导体沟道层;
4)淀积一层ITO、AZO或ATZO等透明导电薄膜材料,然后光刻刻蚀形成源电极和漏电极;
5)生长一层钝化介质层,光刻和刻蚀形成栅电极、源电极和漏电极的引出孔;
6)生长一层金属薄膜,光刻和刻蚀形成金属电极和互连。
其中,在步骤1)中,采用溅射技术等生长一层ITO、AZO、ATZO等透明导电薄膜材料形成栅电极。
在步骤2)中,采用等离子体增强化学气相沉积法PECVD生长一层二氧化硅或者氮化硅等绝缘材料作为栅介质层;采用原子层沉积(Atomic layer deposition)ALD生长一层氧化铪、氧化铝或者氧化锆等高K绝缘材料作栅介质层。
在步骤3)中,利用溅射工艺生长一层氧化锌半导体材料形成沟道层,溅射使用的靶材为掺铝锡的氧化锌陶瓷靶,其中氧化铝的含量为3%~9%(质量),氧化锡的含量为3%~50%(质量);并且在溅射过程中加入0~30%(气体流量)适量的氧气。
本发明的氧化锌铝锡薄膜晶体管,采用氧化锌铝锡作为透明半导体导电沟道,在制备过程中采用独特工艺使氧化锌铝锡呈现出半导体特性,并且显示出高迁移特性,具有较小的晶粒尺寸且分不均匀,有效的提高了薄膜晶体管的性能,降低了工业制造成本,使制备工艺更加绿色环保。
本发明的有益效果:
本发明提供了一种在玻璃或者塑料的衬底上制备氧化锌铝锡ATZO非晶薄膜晶体管的方法,制备的ATZO半导体薄膜晶粒尺寸在10nm左右,且分布均匀,属于纳米晶体氧化物半导体。这种工艺方法具有步骤简单,制造成本低廉,均匀性好,用于低温工艺,对提高薄膜晶体管器件的性能具有积极效果,改善了器件包括迁移率、开关比、阈值电压、亚阈摆幅率等方面的性能,适用于透明显示和柔性显示技术等优点。
附图说明
图1为采用本发明的非晶氧化锌基薄膜晶体管的制备方法制备的在衬底上的薄膜晶体管的剖面图;
图2为采用本发明的非晶氧化锌基薄膜晶体管的制备方法制备的在衬底上的薄膜晶体管的俯视图;
图3(a)~(e)依次示出了本发明的在衬底上的非晶氧化锌基薄膜晶体管的制备方法的一个实施例的主要工艺步骤,其中,(a)为柔性衬底的结构示意图,(b)为形成栅电极的工艺步骤,(c)为形成栅介质层的工艺步骤,(d)为形成沟道层的光刻图案的工艺步骤,(e)为形成源电极和漏电极的工艺步骤;
图4为采用本发明的非晶氧化锌基薄膜晶体管的制备方法制备的ATZO薄膜晶体管原子力显微镜AFM图;
图5为采用本发明的非晶氧化锌基薄膜晶体管的制备方法制备的ATZO薄膜晶体管与AZO薄膜晶体管的转移特性对比的曲线图。
具体实施方式
下面结合附图,通过实施例对本发明做进一步说明。
如图1和图2所示,本发明的非晶氧化锌基薄膜晶体管包括:衬底1、栅电极2、栅介质层3、沟道层4、源电极和漏电极5,其中,在衬底1上形成栅电极2,在栅电极2上形成栅介质层3,在栅介质层3上形成沟道层4,以及在沟道层4的两端分别形成源电极和漏电极5。
本发明的薄膜晶体管的制备制作方法的一个实施例由图3(a)至(e)所示,包括以下步骤:
1)采用透明玻璃或者塑料作为衬底1,如图3(a)所示,在衬底1上采用磁控溅射技术生长一层50~150纳米厚的ITO的导电薄膜,然后光刻刻蚀出栅电极2,如图3(b)所示;
2)利用等离子体增强化学气相沉积法PECVD生长一层60~180纳米厚的二氧化硅层,然后光刻刻蚀形成栅介质层3,如图3(c)所示;
3)利用溅射工艺生长一层掺铝锡的氧化锌半导体材料,溅射过程中加入0~30%的氧气,光刻刻蚀形成沟道层4,溅射使用的靶材为掺铝锡的氧化锌陶瓷靶,氧化铝的含量为3%~9%,氧化锡的含量为3%~50%,如图3(d)所示;
3)采用磁控溅射技术生长一层50~150纳米厚的ITO的导电薄膜,然后光刻刻蚀形成源电极和漏电极5,如图3(e)所示;
4)按照标准工艺生长一层钝化介质层,光刻和刻蚀形成栅电极、源电极和漏电极的引出孔;
5)生长一层Al或者透明的导电的金属薄膜,光刻和刻蚀形成电极和互连。
图4为按上述方法制备的一个ATZO薄膜的原子力显微镜照片,如图所示,ATZO的晶粒尺寸较小,约10nm,且分布均匀,表面粗糙度RMS为0.932nm。
图5为ATZO TFT和AZO薄膜晶体管的转移特性对比图。图中,符号□■和○●分别代表ATZO和AZO薄膜晶体管。两种晶体管是在相同的条件下制备的。由图可知,ATZO薄膜晶体管开态电流明显高于AZO薄膜晶体管。其中,本发明制备的ATZO薄膜晶体管的迁移率μFE-ATZO=145.33cm2/Vs,而AZO薄膜晶体管的迁移率μFE-AZO=62.84cm2/Vs,可见本发明制备的ATZO薄膜晶体管对比于AZO薄膜晶体管,其特性明显提高。
最后需要注意的是,公布实施方式的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附的权利要求的精神和范围内,各种替换和修改都是可能的。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。

Claims (7)

1.一种非晶氧化锌基薄膜晶体管,其特征在于,所述薄膜晶体管包括:衬底(1)、栅电极(2)、栅介质层(3)、沟道层(4)、源电极和漏电极(5);其中,在衬底(1)上形成栅电极(2),在栅电极(2)上形成栅介质层(3),在栅介质层(3)上形成沟道层(4),以及在沟道层(4)的两端分别形成源电极和漏电极(5);所述沟道层(4)的材料采用掺铝锡的氧化锌半导体材料,其中氧化铝含量为3%~9%(质量),氧化锡含量为3%~50%(质量)。
2.如权利要求1所述的薄膜晶体管,其特征在于,所述栅电极的材料为氧化铟锡ITO、氧化锌铝AZO以及氧化氧化锌铝锡ATZO的透明的导电材料中的一种。
3.如权利要求1所述的薄膜晶体管,其特征在于,所述栅介质层的材料采用二氧化硅、氮化硅、氧化铪、氧化铝以及氧化锆的绝缘材料中的一种。
4.如权利要求1所述的薄膜晶体管,其特征在于,所述源电极和漏电极为氧化铟锡ITO、氧化锌铝AZO以及氧化氧化锌铝锡ATZO的透明的导电材料中的一种。
5.一种权利要求1所述的非晶氧化锌基薄膜晶体管的制备方法,其特征在于,包括以下步骤:
1)在透明玻璃或者柔性塑料的衬底上淀积一层氧化铟锡ITO、氧化锌铝AZO或氧化氧化锌铝锡ATZO等的透明的导电材料,然后光刻刻蚀形成栅电极;
2)生长一层绝缘材料作为栅介质层,然后光刻刻蚀出栅介质层;
3)利用溅射工艺生长一层氧化锌铝锡非晶半导体材料,溅射使用的靶材为掺铝锡的氧化锌陶瓷靶,其中氧化铝的含量为3%~9%(质量),氧化锡的含量为3%~50%(质量);并且在溅射过程中加入0~30%(气体流量)适量的氧气生长一层氧化锌铝锡非晶半导体材料,然后光刻刻蚀出半导体沟道层;
4)淀积一层ITO、AZO或ATZO等透明导电薄膜材料,然后光刻刻蚀形成源电极和漏电极;
5)生长一层钝化介质层,光刻和刻蚀形成栅电极、源电极和漏电极的引出孔;
6)生长一层金属薄膜,光刻和刻蚀形成金属电极和互连。
6.如权利要求5所述的制备方法,其特征在于,在步骤1)中,采用溅射技术等生长一层ITO、AZO或ATZO的透明导电薄膜材料形成栅电极。
7.如权利要求5所述的制备方法,其特征在于,在步骤2)中,采用等离子体增强化学气相沉积法PECVD生长一层二氧化硅或者氮化硅的绝缘材料作为栅介质层;采用原子层沉积(Atomic layer deposition)ALD生长一层氧化铪、氧化铝或者氧化锆的高K绝缘材料作栅介质层。
CN201310613115.3A 2013-11-27 2013-11-27 一种非晶氧化锌基薄膜晶体管及其制备方法 Pending CN104681622A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310613115.3A CN104681622A (zh) 2013-11-27 2013-11-27 一种非晶氧化锌基薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310613115.3A CN104681622A (zh) 2013-11-27 2013-11-27 一种非晶氧化锌基薄膜晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN104681622A true CN104681622A (zh) 2015-06-03

Family

ID=53316437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310613115.3A Pending CN104681622A (zh) 2013-11-27 2013-11-27 一种非晶氧化锌基薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN104681622A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108288651A (zh) * 2018-01-23 2018-07-17 华南理工大学 一种全磁控溅射制备全透明顶栅结构薄膜晶体管的方法
CN108493237A (zh) * 2018-04-19 2018-09-04 华南理工大学 一种azo源漏电极透明薄膜晶体管及其制备方法
CN108649074A (zh) * 2018-04-19 2018-10-12 华南理工大学 一种azo透明栅极薄膜晶体管及其制备方法
CN108682614A (zh) * 2018-04-25 2018-10-19 贵州民族大学 一种以锌锡铝钾氧化物为沟道层的薄膜晶体管及其制备方法
CN109030564A (zh) * 2018-06-04 2018-12-18 深圳大学 一种晶体管型甲醛传感器及其制作方法
CN109742152A (zh) * 2018-12-30 2019-05-10 复旦大学 一种稀土Er掺杂SnO2薄膜晶体管及其制备方法
CN110073207A (zh) * 2016-11-14 2019-07-30 博洛尼亚大学阿尔玛母校研究室 敏感场效应器件及其制造方法
CN110459588A (zh) * 2018-06-26 2019-11-15 浙江大学 一种全透明柔性非晶氧化物半导体薄膜晶体管及其制备方法
CN110767547A (zh) * 2018-07-25 2020-02-07 济南嘉源电子有限公司 一种低成本制备双电层薄膜晶体管的工艺
CN115332290A (zh) * 2022-07-18 2022-11-11 之江实验室 一种集成声流控saw器件与薄膜晶体管器件的传感器及其制备方法、应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157565A (zh) * 2011-01-18 2011-08-17 北京大学深圳研究生院 一种薄膜晶体管的制作方法
CN102403360A (zh) * 2010-09-08 2012-04-04 北京大学 一种氧化锌基薄膜晶体管及其制备方法
CN102655165A (zh) * 2011-03-28 2012-09-05 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403360A (zh) * 2010-09-08 2012-04-04 北京大学 一种氧化锌基薄膜晶体管及其制备方法
CN102157565A (zh) * 2011-01-18 2011-08-17 北京大学深圳研究生院 一种薄膜晶体管的制作方法
CN102655165A (zh) * 2011-03-28 2012-09-05 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
WEI WANG,ETAL: "fully transparent Al-doped ZnO thin-film transistors on flexible plastic substrates", 《JAPANESE JOURNAL OF APPLIED PHYSICS》 *
刘斌,ETAL: "Al-Sn共掺杂ZnO薄膜的结构与光电性能研究", 《真空科学与技术学报》 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110073207A (zh) * 2016-11-14 2019-07-30 博洛尼亚大学阿尔玛母校研究室 敏感场效应器件及其制造方法
CN108288651A (zh) * 2018-01-23 2018-07-17 华南理工大学 一种全磁控溅射制备全透明顶栅结构薄膜晶体管的方法
CN108493237A (zh) * 2018-04-19 2018-09-04 华南理工大学 一种azo源漏电极透明薄膜晶体管及其制备方法
CN108649074A (zh) * 2018-04-19 2018-10-12 华南理工大学 一种azo透明栅极薄膜晶体管及其制备方法
CN108682614A (zh) * 2018-04-25 2018-10-19 贵州民族大学 一种以锌锡铝钾氧化物为沟道层的薄膜晶体管及其制备方法
CN108682614B (zh) * 2018-04-25 2020-10-09 贵州民族大学 一种以锌锡铝钾氧化物为沟道层的薄膜晶体管及其制备方法
CN109030564A (zh) * 2018-06-04 2018-12-18 深圳大学 一种晶体管型甲醛传感器及其制作方法
CN109030564B (zh) * 2018-06-04 2021-05-11 深圳大学 一种晶体管型甲醛传感器及其制作方法
CN110459588A (zh) * 2018-06-26 2019-11-15 浙江大学 一种全透明柔性非晶氧化物半导体薄膜晶体管及其制备方法
CN110767547A (zh) * 2018-07-25 2020-02-07 济南嘉源电子有限公司 一种低成本制备双电层薄膜晶体管的工艺
CN110767547B (zh) * 2018-07-25 2024-02-23 济南嘉源电子有限公司 一种低成本制备双电层薄膜晶体管的工艺
CN109742152A (zh) * 2018-12-30 2019-05-10 复旦大学 一种稀土Er掺杂SnO2薄膜晶体管及其制备方法
CN115332290A (zh) * 2022-07-18 2022-11-11 之江实验室 一种集成声流控saw器件与薄膜晶体管器件的传感器及其制备方法、应用
CN115332290B (zh) * 2022-07-18 2024-05-28 之江实验室 一种集成声流控saw器件与薄膜晶体管器件的传感器及其制备方法、应用

Similar Documents

Publication Publication Date Title
CN104681622A (zh) 一种非晶氧化锌基薄膜晶体管及其制备方法
Lan et al. Low-voltage high-stability indium–zinc oxide thin-film transistor gated by anodized neodymium-doped aluminum
CN100530607C (zh) 一种ZnO基透明薄膜晶体管阵列的制备方法
CN102623459B (zh) 一种薄膜晶体管存储器及其制备方法
CN106128944A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN103489920A (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN102651343A (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN102332404A (zh) 基于阳极氧化绝缘层的薄膜晶体管的制备方法
CN104362179A (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN103943683A (zh) 一种铟锡锌氧化物同质薄膜晶体管及其制备方法
CN104218074A (zh) 一种非晶半导体薄膜及其制备方法和应用
CN102709316B (zh) 一种3d氧化物半导体薄膜晶体管及其制备方法
CN103177970A (zh) 一种氧化物薄膜晶体管制备方法
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
CN103022083A (zh) 一种阵列基板、显示装置及阵列基板的制备方法
CN102637742A (zh) 一种氧化物半导体薄膜晶体管及其制备方法
Zhao et al. High performance Ti-doped ZnO TFTs with AZO/TZO heterojunction S/D contacts
Yang et al. Preparation and electrical properties of Ni-doped InZnO thin film transistors
CN103515236A (zh) 一种在柔性衬底上的薄膜晶体管的制备方法
CN102468338A (zh) 一种氧化锌基肖特基薄膜晶体管
CN101984506B (zh) 二次光刻制备薄膜晶体管的方法
CN104900707A (zh) 双有源层结构氧化锌基薄膜晶体管及其制备方法
CN102522337B (zh) 一种顶栅氧化锌薄膜晶体管的制备方法
Li et al. Effect of oxygen partial pressure on the performance of homojunction amorphous In-Ga-Zn-O thin-film transistors
Li et al. High-performance transparent Li-doped indium-tin-zinc-oxide thin film transistor fabricated by radio frequency magnetron sputtering method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150603