CN110767547A - 一种低成本制备双电层薄膜晶体管的工艺 - Google Patents

一种低成本制备双电层薄膜晶体管的工艺 Download PDF

Info

Publication number
CN110767547A
CN110767547A CN201810825963.3A CN201810825963A CN110767547A CN 110767547 A CN110767547 A CN 110767547A CN 201810825963 A CN201810825963 A CN 201810825963A CN 110767547 A CN110767547 A CN 110767547A
Authority
CN
China
Prior art keywords
gate
electrode
substrate
preparing
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810825963.3A
Other languages
English (en)
Other versions
CN110767547B (zh
Inventor
辛倩
杜路路
宋爱民
杜军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ji'nan Jiayuan Electronics Co Ltd
Original Assignee
Ji'nan Jiayuan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ji'nan Jiayuan Electronics Co Ltd filed Critical Ji'nan Jiayuan Electronics Co Ltd
Priority to CN201810825963.3A priority Critical patent/CN110767547B/zh
Publication of CN110767547A publication Critical patent/CN110767547A/zh
Application granted granted Critical
Publication of CN110767547B publication Critical patent/CN110767547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的低成本制备双电层薄膜晶体管的工艺,包括:a).衬底和电极材料的选取;b).源、漏电极图案化(划线);c).样品清洗;d).制备有源层;e).栅极衬底和电极材料的选取以及栅极图案化(切片);f).制备栅介质层;g).倒装贴片。本发明的制备双电层薄膜晶体管的工艺,提供了一种简单低成本的双电层薄膜晶体管的制备方法,开发了“划线,切片和倒装贴片(Carving,cutting,and flip‑chip bonding,简称为CCFB)”技术,具有成本低、省时、环保、易于大规模生产的优点,可用于多种衬底,如玻璃、硅片、云母等刚性衬底,以及塑料和纸等柔性基材,其优异的工艺优势和器件性能表明,该技术具有极高的应用推广前景。

Description

一种低成本制备双电层薄膜晶体管的工艺
技术领域
本发明涉及一种制备双电层薄膜晶体管的工艺,更具体的说,尤其涉及一种主要通过划线、切片和倒装贴片来制备双电层薄膜晶体管的工艺。
背景技术
双电层薄膜晶体管(Electric Double Layer Transistors, EDLTs),由于其栅介质为具备丰富的可移动离子的电解质,在外加栅压的作用下电解质的离子发生定向漂移,并在栅介质/半导体层界面处诱导产生厚度仅为1 nm左右的双电层,因此,双电层具有极高的电容值,通常> 1 µF/cm2。因此EDLTs能够实现低电压工作以及大电流输出。近几年,国内外对于EDLTs已有很多研究报道。常见的图案化技术,包括光刻、印刷(如丝网印刷、高分辨率喷墨打印)、以及掩膜版。相比而言,光刻可以精确的定义图案,但工艺复杂,产业化实现成本高;印刷工艺中需使用的溶剂多对人体及环境不友好;而掩模版工艺虽简单,但难以用于大面积高精度柔性工艺。
目前对于简单、低成本的EDLTs的研究报道很少。如文献[Lee, K. H., Kang, M.S., Zhang, S., Gu, Y., Lodge, T. P., & Frisbie, C. D.“Cut and stick” rubberyion gels as high capacitance gate dielectrics. Advanced Materials, (2012),24(32), 4457-4462.]中使用“切割和贴片”的技术制备了顶栅有机物EDLTs, 解决了固态电解质图案化的问题。先将配好的离子凝胶旋涂在玻璃衬底上,将其放置在真空管炉中在70oC下烘胶24小时,使其去溶剂固化,然后将固化电解质用剃刀刀片切割成小片,用镊子将独立式离子凝胶转移到器件的有源层上作为介质层材料。通过气溶胶喷射在介质层上制备栅电极PEDOT:PSS。该方法制备的器件性能优良,但是由于定义源、漏电极图案时仍采用光刻剥离技术,工艺相对复杂,耗时且对人体和环境不太友好。文献[Shao, X., Bao, B.,Zhao, J., Tang, W., Wang, S., & Guo, X. (2015). Low-Voltage Large-Current IonGel Gated Polymer Transistors Fabricated by a “Cut and Bond” Process. ACS applied materials & interfaces, 7(8), 4759-4762.]与中国专利文献CN104835835也报道使用了“切割和倒装贴片”工艺,制备了以离子凝胶为介质层的柔性有机物薄膜晶体管。该论文,将栅极和介质层图案化,并且实现了自动对准工艺。先将制备好的离子凝胶旋涂到ITO-PET衬底上,将其放置在管式炉中在70 oC,氮气氛围下,加热24小时,去溶剂固化。然后将制备的离子凝胶/ITO/PET用切纸机切割成需要的小尺寸。最后用商业化的粘片机层压到沟道层上。该工艺与发明主要解决了栅电极和介质层的图案化处理和自动化对准工艺。但器件的源、漏电极仍然采用了掩模版技术来图案化。以上文献和发明专利中EDLTs的源、漏电极间沟道的图案化工艺仍采用了传统技术(光刻、掩模版)。
如前所述,已有报道利用简单的工艺技术将栅极和介质层图案化,得到性能优良的EDLTs,但这些报道中EDLTs的源、漏电极依然需要光刻等传统工艺将其图案化,存在工艺复杂、制备成本高、不利于柔性工业化生产等问题;本专利研发了一种新的“划线,切片和倒装贴片(Carving, cutting, and flip-chip bonding, CCFB)”,可同时实现源、漏电极,介质层,以及栅电极图案化处理。利用CCFB技术,我们在柔性衬底(亦可采用诸如玻璃的刚性衬底)上制备了高性能的EDLTs。
发明内容
本发明为了克服上述技术问题的缺点,提供了一种主要通过划线、切片和倒装贴片来制备双电层薄膜晶体管的工艺。
本发明的低成本制备双电层薄膜晶体管的工艺,其特征在于,通过以下步骤来实现:
a).衬底和电极材料的选取,通过在绝缘材料上形成一层导电膜,或者市购带导电膜的绝缘衬底,作为绝缘衬底材料和形成源、漏电极的导电材料;
b).源、漏电极图案化,利用机械针划线或激光划线工艺在步骤a)中获取的导电膜上划线得到沟槽,沟槽两侧的导电膜分别作为源电极和漏电极;
c).样品清洗,将刻有沟槽的导电膜和绝缘衬底用清洗剂进行清洗,以去除划线过程中产生的碎屑和污物;
d).制备有源层,采用镀膜工艺在沟槽上沉积一层半导体层或者采用溶液法在沟槽上制备一层半导体层,作为有源层;
e).栅极衬底和电极材料的选取,通过在绝缘材料上形成一层导电膜,或者市购带导电膜的绝缘衬底,作为栅极衬底和栅电极;
f).制备栅介质层,首先将作为栅极衬底和栅电极的材料切割成小片,再在小片上制备电解质,或者,采用首先在栅电极上制备电解质再将其切割成小片的方法,来形成电解质构成的栅介质层;
g).倒装贴片,将步骤f)中获取的小片以栅介质层对准有源层的形式将其贴合在一起,以形成双电层薄膜晶体管。
本发明的低成本制备双电层薄膜晶体管的工艺,步骤a)中绝缘衬底的材料为诸如蓝宝石、碳化硅、树胶、树脂、瓷器、大理石、玻璃、硅片、云母、塑料或油纸的绝缘材料,步骤d)中有源层为元素半导体,无机化合物半导体,有机化合物半导体,非晶态半导体,或液态半导体,步骤e)中栅极衬底的材料为玻璃、硅片、碳化硅、蓝宝石、塑料或油纸容易切割的绝缘材料;源电极、漏电极和栅电极的材料为诸如铝、钛、钯、铂、金、镍的导电金属,诸如ITO、FTO的导电无机物,或者诸如PEDOT:PSS的导电有机物;步骤f)中栅介质层的材料为诸如PEO/ Li ClO4、PEO/KClO4、聚苯乙烯磺酸的聚电解质,或者诸如NaClO4、KClO4、Li ClO4的离子溶液或离子凝胶。
本发明的低成本制备双电层薄膜晶体管的工艺,步骤a)中选用市购导电衬底ITO-PET膜作为源、漏电极材料和绝缘衬底材料,步骤b)中的划线工具和步骤f)中的切片工具均为刻字机或者激光划线仪。
本发明的低成本制备双电层薄膜晶体管的工艺,步骤f)中所述的制备栅介质层的方法为:首先将栅极衬底和栅电极切割成小片并进行清洗,然后使用导电铜胶带将栅电极和栅极衬底的外表面连接起来,以方便器件电学性能测试;然后将制备好的电解质溶液旋涂、喷涂或刮涂在切割好的小片上;
或者采用:首先在栅电极上制备电解质构成的栅介质层,然后再切割成小片的制备步骤。
本发明的低成本制备双电层薄膜晶体管的工艺,步骤d)中所制备的有源层通过溅射、蒸镀或者溶液法制备;有源层采用IGZO材料时:采用射频磁控溅射工艺沉积,制备出的有源层厚度为50 ~ 200 nm。
本发明的低成本制备双电层薄膜晶体管的工艺,电解质介质层通过溶液法制备。
本发明的有益效果是:本发明的低成本制备双电层薄膜晶体管的工艺,针对现有技术不足,提供了一种简单低成本的双电层薄膜晶体管的制备方法,开发了CCFB技术,在该技术中,通过机械针划线(或称雕刻)或激光划线将源、漏电极图案化,并且通过切片将栅极图案化以及通过电解质实现倒装贴片,制备出了性能指标满足要求的双电层薄膜晶体管,且具有成本低、省时、环保、易于大规模生产的优点,可用于多种衬底,如玻璃、硅片、云母等刚性衬底,以及塑料和纸等柔性基材,其优异的工艺优势和器件性能表明,该技术具有极高的应用推广前景。
其优点体现在:
1)、通过在导电膜上简单的划线,得到沟槽,沟槽两侧的导电膜分别形成源电极和漏电极,使得源、漏电极图案化。划线工具简单,价格低廉,可根据需求设计任意形状,灵活度高。另外可以通过调整划线参数,如刻刀尖端半径,划线速度,划线力度等来调控划线所得沟槽的质量,如深度,宽度,及表面粗糙度等。工艺灵活,在便携式、可穿戴电子器件有极大潜力。可用市购导电衬底(如ITO/Glass, ITO/PET等),进行划线制备源、漏电极同时得到沟道形状和尺寸。
2) 、首先使用合适的工艺设备来制备栅电极和栅介质层,如真空镀膜设备,包括溅射、蒸发等制备栅电极,以及溶液法,包括旋涂,印刷等来制备栅介质层,然后通过切片可将栅介质层和栅电极图案化。如,先在栅电极上制备电解质介质层,然后利用切割工具将电解质和栅电极连同栅极衬底一起切割成小片。或者先将栅电极和栅极衬底切割成需要的小片,再在小片上制备电解质,来形成电解质构成的栅介质层。工艺简单,成本低。电解质介质层的使用,有效实现了大的栅电容,器件在低电压(~1 V)下工作。使其在电池可驱动的低功耗电子器件等领域有很好的应用前景。
3)、将制备好的介质层/栅电极/栅极衬底进行翻转以栅介质层对准有源层的形式将其贴合在一起,实现倒装贴片。可实现自动化对准,每个器件都是独立的,具有单独的介质层在构建功能电路时具有极大优势。
4)、工艺与成本优点:(1)整个工艺流程可在室温或衬底允许的温度下进行,不仅可使用刚性衬底(如蓝宝石,硅片,碳化硅等),对柔性衬底(如塑料,树脂,油纸)也具有很好的兼容性。(2)源、漏、栅电极材料选材广泛,制备工艺简单,成本低。(3)有源层材料选材广泛,半导体材料等都适用。(4)电解质材料选材广泛,可采用溶液法,如旋涂、喷涂、刮涂等简单工艺制备。
附图说明
图1为本发明的双电层薄膜晶体管的结构示意图;
图2为本发明中刻刀在含有绝缘衬底的导电薄膜上刻画的示意图;
图3为本发明中沟槽在含有绝缘衬底的导电薄膜上的形成示意图;
图4为本发明中半导体材质的有源层在沟槽上的形成示意图;
图5为本发明中在栅极衬底和栅电极上设置导电铜胶带的示意图;
图6为本发明中在栅电极上制备电解质构成的栅介质层的结构示意图;
图7为本发明中以PET作为衬底、ITO作为源/漏电极时所获取的沟槽横截面的电子显微镜图像;
图8为本发明中以PET作为衬底、ITO作为源/漏电极时所获取的沟槽表面的电子显微镜图像;
图9为本发明中以PET作为衬底、ITO作为源/漏/栅电极、聚电解质作为介质层、IGZO为有源层所制备出的双电层薄膜晶体管的转移特性曲线;
图10为本发明中以PET作为衬底、ITO作为源/漏/栅电极、聚电解质作为介质层、IGZO为有源层所制备出的双电层薄膜晶体管的输出特性曲线。
图中:1绝缘衬底,2源电极,3漏电极,4有源层,5栅介质层,6栅电极,7栅极衬底,8铜胶带,9源极测试探针,10栅极测试探针,11漏极测试探针;12导电膜,13刻刀,14沟槽。
具体实施方式
下面结合附图与实施例对本发明作进一步说明。
如图1所示,给出了本发明的双电层薄膜晶体管的结构示意图,其由绝缘衬底1、源电极2、漏电极3、有源层4、栅介质层5、栅电极6、栅极衬底7组成,源电极2、漏电极3和栅电极6均由导电材料构成,源电极2、漏电极3设置于绝缘衬底1上,源电极与2与漏电极3之间为沟槽,沟槽上设置有半导体材料形成的有源层4。栅电极6固定于栅极衬底7上,栅电极6与有源层4之间设置有电解质构成的栅介质层5,在源电极2与漏电极3之间施加定向电压,栅电极6上施加不同方向的电压时,可控制有源层4打开或关断导电通道,实现双电层薄膜晶体管的导通和关断控制。为了便于对器件进行电学性能测试,所示栅极衬底7的上表面通过铜胶带8与栅电极6相连接,以便源极测试探针9、栅极测试探针10和漏极测试探针11从上方分别与源极、栅极和漏极接触。
制备过程中,先在绝缘衬底1上制备电极(源电极2和漏电极3),如图2所示给出了本发明中刻刀在含有绝缘衬底的导电薄膜上刻画的示意图,通过划线使源、漏电极图案化;如图3所示,给出了本发明中沟槽在含有绝缘衬底的导电薄膜上的形成示意图。其次在划线得到的沟槽14上沉积半导体层作为有源层4;如图4所示,给出了本发明中半导体材质的有源层在沟槽上的形成示意图。然后,在栅极衬底7上制备栅电极,在其一端粘贴导电铜胶带8便于器件电学测试过程给栅电极加电压,如图5所示,给出了本发明中在栅极衬底7和栅电极6上设置导电铜胶带的示意图。将栅极衬底7连同栅电极6切成尺寸合适的小片,将栅介质层5转移或者沉积到栅电极6上,或者先将栅介质层5转移或者沉积到栅电极6上,再将介质层/栅电极/栅极衬底一同切割成小片;如图6所示,给出了本发明中在栅电极上制备电解质构成的栅介质层的结构示意图。最后将介质层/栅极电极/栅极衬底翻转对准转移到半导体有源层之上形成倒装贴片,器件制备完成。
所示绝缘衬底1的材料选择具有普适性,比如玻璃、蓝宝石、碳化硅、树胶、树脂、硅片、云母、瓷器、大理石、塑料,油纸等都适用。电极2、漏电极3和栅电极6的材料也具有普适性,如导电金属包括铝(Al)、钛(Ti)、钯(Pd)、铂(Pt)、金(Au)、镍(Ni)等,导电无机物(如ITO、FTO等),导电有机物(如PEDOT:PSS等);电极厚度优选为微纳米量级(如50~200 nm)。其中导电金属和导电无机物可通过蒸发和溅射等方法镀膜,导电有机物可通过溶液法制备。有源层4可选用任何半导体材料,栅介质层5为电解质材料,如聚合物电解质,聚电解质,离子溶液/凝胶的电解质。栅极衬底7可选用玻璃、蓝宝石、碳化硅、树胶、树脂、硅片、塑料、油纸等便于切割的绝缘衬底。
下面给出以聚电解质为介质层的铟镓锌氧(InGaZnO, IGZO)EDLTs的制备方法:
1)、选用市购导电衬底ITO/PET作为电极材料和衬底材料;使用国内刻字机(型号为:Kele,DC240)用于沟槽划线。
2)、沟槽划线:使用国内刻字机(Kele,DC240)进行划线,形成一个倒梯形沟槽,沟槽两侧的导电膜分别作为源电极和漏电极,以使源(ITO)/漏(ITO)电极图案化。该刻字机可得到的沟槽宽度为45~120 μm。
3)、清洗:将图案化的源、漏电极连同绝缘衬底依次用乙醇和去离子水清洗,然后用氮气吹干,去除划线过程产生的碎屑及表面一些污染物。
4)、将步骤4清洗好的样品放置在射频磁控溅射中沉积半导体层IGZO,生长过程中使用刻字机制作的配套掩膜版。IGZO为代表的非晶金属氧化物半导体材料具有高迁移率,低温以及大面积生长,可见光透明,以及杰出的机械柔性等优势。
5)、选用ITO-PET作为栅极电极和栅极衬底,使用国内刻字机(Kele,DC240)将其切割成尺寸合适的小片,在其中一端使用导电铜胶带将ITO和PET上表面能连接,方便后续器件电学特性测试。
6)、用步骤4的方法清洗切割的ITO-PET栅极小片。
7)、配置电解质介质层溶液。
8)、将制备好的电解质溶液刮涂在切割好的ITO-PET栅条上,聚电解质作为介质层。
9)、用镊子将步骤8)制备的样品倒装贴片到步骤4)有源层表面,器件制备完成。
如图7和图8所示,给出了本发明中以PET作为衬底、ITO作为源/漏电极时所获取的沟槽横截面和表面的电子显微镜图像,可见选用PET作为衬底,ITO作为源、漏电极,用国内刻字机(Kele,DC240)进行划线得到的沟槽横截面及表面形貌图,所得沟槽宽度为120 μm,深度大于120μm,并且表面具有较大的粗糙度。
如图9所示,给出了本发明中以PET作为衬底、ITO作为源/漏/栅电极、聚电解质作为介质层、IGZO为有源层所制备出的双电层薄膜晶体管的转移特性曲线,四个具有不同有源层(IGZO)厚度(分别为50nm、100nm、150nm和200 nm)的双电层薄膜晶体管的转移特性曲线表明器件工作良好,基于100-nm IGZO的器件性能最佳。尽管沟槽的深度超过120 µm并且具有较大的表面粗糙度,但是几十到几百nm量级的IGZO层就足以得到高性能双电层薄膜晶体管。以100-nm IGZO的EDLT为代表的栅极漏电流曲线显示,器件栅极漏电流(Ids)在10-8 A量级,是EDLTs器件常见的量级。
如图10所示,给出了本发明中以PET作为衬底、ITO作为源/漏/栅电极、聚电解质作为介质层、100 nm 厚IGZO为有源层所制备出的双电层薄膜晶体管的输出特性曲线,可以看出,当源、漏电压很低时,曲线表现出很好的线性特征,表明ITO/IGZO欧姆接触良好。在<1 V电压下器件即可达到饱和状态,并且有一个高的输出电流(~10-4 A)。总之,器件的电学特性表明,利用本发明方法制备的器件可良好的工作在低电压下,且具有大的输出电流。
如表1所示,给出了以PET作为衬底、ITO作为源/漏/栅电极、聚电解质作为介质层、IGZO为有源层制备的双电层薄膜晶体管中,有源层的厚度为100nm时器件的各项特征参数:
表一、IGZO EDLT在不同厚度条件下的各项特性参数
Figure 74902DEST_PATH_IMAGE002
可见,其工作电压可低至1 V ,电流开关比可以达到107量级,亚阈值摆幅低至76 mV/dec,满足EDLTs器件的参数要求。

Claims (6)

1.一种低成本制备双电层薄膜晶体管的工艺,其特征在于,通过以下步骤来实现:
a).衬底和电极材料的选取,通过在绝缘材料上形成一层导电膜,或者市购带导电膜的绝缘衬底,作为绝缘衬底材料和形成源、漏电极的导电材料;
b).源、漏电极图案化,利用机械针划线或激光划线工艺在步骤a)中获取的导电膜上划线得到沟槽,沟槽两侧的导电膜分别作为源电极和漏电极;
c).样品清洗,将刻有沟槽的导电膜和绝缘衬底用清洗剂进行清洗,以去除划线过程中产生的碎屑和污物;
d).制备有源层,采用镀膜工艺在沟槽上沉积一层半导体层或者采用溶液法在沟槽上制备一层半导体层,作为有源层;
e).栅极衬底和电极材料的选取,通过在绝缘材料上形成一层导电膜,或者市购带导电膜的绝缘衬底,作为栅极衬底和栅电极;
f).制备栅介质层,首先将作为栅极衬底和栅电极的材料切割成小片,再在小片上制备电解质,或者,采用首先在栅电极上制备电解质再将其切割成小片的方法,来形成电解质构成的栅介质层;
g).倒装贴片,将步骤f)中获取的小片以栅介质层对准有源层的形式将其贴合在一起,以形成双电层薄膜晶体管。
2.根据权利要求1所述的低成本制备双电层薄膜晶体管的工艺,其特征在于:步骤a)中绝缘衬底的材料为诸如蓝宝石、碳化硅、树胶、树脂、瓷器、大理石、玻璃、硅片、云母、塑料或油纸的绝缘材料,步骤d)中有源层为元素半导体,无机化合物半导体,有机化合物半导体,非晶态半导体,或液态半导体,步骤e)中栅极衬底的材料为诸如玻璃、硅片、碳化硅、蓝宝石、塑料或油纸容易切割的绝缘材料;源电极、漏电极和栅电极的材料为诸如铝、钛、钯、铂、金、镍的导电金属,诸如ITO、FTO的导电无机物,或者诸如PEDOT:PSS的导电有机物;步骤f)中栅介质层的材料为诸如PEO/ Li ClO4、PEO/KClO4、聚苯乙烯磺酸的聚电解质,或者诸如NaClO4、KClO4、Li ClO4的离子溶液或离子凝胶。
3.根据权利要求1所述的低成本制备双电层薄膜晶体管的工艺,其特征在于:步骤a)中选用市购导电衬底ITO-PET膜作为源、漏电极材料和绝缘衬底材料,步骤b)中的划线工具和步骤f)中的切片工具均为刻字机或者激光划线仪。
4.根据权利要求1所述的低成本制备双电层薄膜晶体管的工艺,其特征在于:步骤f)中所述的制备栅介质层的方法为:首先将栅极衬底和栅电极切割成小片并进行清洗,然后使用导电铜胶带将栅电极和栅极衬底的外表面连接起来,以方便器件电学性能测试;然后将制备好的电解质溶液旋涂、喷涂或刮涂在切割好的小片上;
或者采用:首先在栅电极上制备电解质构成的栅介质层,然后再切割成小片的制备步骤。
5.根据权利要求1或2所述的低成本制备双电层薄膜晶体管的工艺,其特征在于:步骤d)中所制备的有源层通过溅射、蒸镀或者溶液法制备;有源层采用IGZO材料时:采用射频磁控溅射工艺沉积,制备出的有源层厚度为50 ~ 200 nm。
6.根据权利要求4所述的低成本制备双电层薄膜晶体管的工艺,其特征在于:电解质介质层通过溶液法制备。
CN201810825963.3A 2018-07-25 2018-07-25 一种低成本制备双电层薄膜晶体管的工艺 Active CN110767547B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810825963.3A CN110767547B (zh) 2018-07-25 2018-07-25 一种低成本制备双电层薄膜晶体管的工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810825963.3A CN110767547B (zh) 2018-07-25 2018-07-25 一种低成本制备双电层薄膜晶体管的工艺

Publications (2)

Publication Number Publication Date
CN110767547A true CN110767547A (zh) 2020-02-07
CN110767547B CN110767547B (zh) 2024-02-23

Family

ID=69328072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810825963.3A Active CN110767547B (zh) 2018-07-25 2018-07-25 一种低成本制备双电层薄膜晶体管的工艺

Country Status (1)

Country Link
CN (1) CN110767547B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115684654A (zh) * 2022-10-31 2023-02-03 哈尔滨工业大学 一种准确测量双电层电势分布的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285101A1 (en) * 2004-06-08 2005-12-29 Eric Hanson Formation of ordered thin films of organics on metal oxide surfaces
CN102623398A (zh) * 2012-03-21 2012-08-01 中国科学院宁波材料技术与工程研究所 一种无结薄膜晶体管的制作方法
CN103515236A (zh) * 2012-06-25 2014-01-15 北京大学 一种在柔性衬底上的薄膜晶体管的制备方法
CN104681622A (zh) * 2013-11-27 2015-06-03 北京大学 一种非晶氧化锌基薄膜晶体管及其制备方法
CN104835835A (zh) * 2015-03-18 2015-08-12 南京华印半导体有限公司 一种固态电解质薄膜晶体管及其制备方法
CN105136893A (zh) * 2015-06-24 2015-12-09 中国科学院宁波材料技术与工程研究所 一种薄膜晶体管生物传感器及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285101A1 (en) * 2004-06-08 2005-12-29 Eric Hanson Formation of ordered thin films of organics on metal oxide surfaces
CN102623398A (zh) * 2012-03-21 2012-08-01 中国科学院宁波材料技术与工程研究所 一种无结薄膜晶体管的制作方法
CN103515236A (zh) * 2012-06-25 2014-01-15 北京大学 一种在柔性衬底上的薄膜晶体管的制备方法
CN104681622A (zh) * 2013-11-27 2015-06-03 北京大学 一种非晶氧化锌基薄膜晶体管及其制备方法
CN104835835A (zh) * 2015-03-18 2015-08-12 南京华印半导体有限公司 一种固态电解质薄膜晶体管及其制备方法
CN105136893A (zh) * 2015-06-24 2015-12-09 中国科学院宁波材料技术与工程研究所 一种薄膜晶体管生物传感器及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115684654A (zh) * 2022-10-31 2023-02-03 哈尔滨工业大学 一种准确测量双电层电势分布的方法
CN115684654B (zh) * 2022-10-31 2023-10-03 哈尔滨工业大学 一种准确测量双电层电势分布的方法

Also Published As

Publication number Publication date
CN110767547B (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
CN104835835A (zh) 一种固态电解质薄膜晶体管及其制备方法
CN102931057B (zh) 一种基于栅介质结构的石墨烯场效应器件及其制备方法
CN102610756B (zh) 一种溶液法低电压高性能有机薄膜晶体管及其制备方法
CN106129122B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN207925480U (zh) 薄膜晶体管和场效应二极管
CN105021683A (zh) 面向生物分子检测的二硫化钼场效应晶体管的制作方法
TW201234621A (en) Edge isolation by lift-off
TW200814330A (en) A thin film transistor, manufacturing method of a active layer thereof and liquid crystal display
CN105702700B (zh) 一种基于激光刻蚀技术的薄膜晶体管阵列及其制作方法
CN102653392B (zh) 一种负性电子束抗蚀剂曝光工艺制备超导纳米器件的方法
CN103050626A (zh) 一种溶液法电解质薄膜晶体管及其制备方法
CN105185910A (zh) 利用毛笔制备有机半导体单晶微纳线阵列的方法
Khan et al. Flexible FETs using ultrathin Si microwires embedded in solution processed dielectric and metal layers
CN110767547B (zh) 一种低成本制备双电层薄膜晶体管的工艺
CN106057914A (zh) 基于双台阶场板终端的4H‑SiC肖特基二极管及制作方法
CN109273603B (zh) 有机光伏模组的制备方法
CN105470390B (zh) 以胶带为基底构建大面积、柔性、可穿戴的有机纳米线场效应晶体管阵列的方法
Thiburce et al. Wafer-scale microfabrication of flexible organic electrochemical transistors
CN109166913A (zh) 锗纳米膜柔性金属型顶底双栅薄膜晶体管及其制作方法
CN109950321A (zh) 一种基于氧化钨的p型场效应晶体管及其制备方法
US10418490B2 (en) Field effect transistor and manufacturing method thereof
CN110335943B (zh) 一种双栅有机薄膜晶体管及其制备方法
CN111029341B (zh) 钛酸铜钙栅介质层柔性底栅闪存存储器件及其制作方法
CN103950889B (zh) 一种场发射性能优良具有尖端结构的硅纳米线阵列的制备方法
CN113823697B (zh) 基于二维尺寸裁剪的肖特基栅场效应晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant