CN113823697B - 基于二维尺寸裁剪的肖特基栅场效应晶体管及其制备方法 - Google Patents

基于二维尺寸裁剪的肖特基栅场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN113823697B
CN113823697B CN202110883169.6A CN202110883169A CN113823697B CN 113823697 B CN113823697 B CN 113823697B CN 202110883169 A CN202110883169 A CN 202110883169A CN 113823697 B CN113823697 B CN 113823697B
Authority
CN
China
Prior art keywords
film
substrate
nano
electrode
bulk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110883169.6A
Other languages
English (en)
Other versions
CN113823697A (zh
Inventor
刘兴强
廖蕾
段鑫沛
林均
张明亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan University
Original Assignee
Hunan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan University filed Critical Hunan University
Priority to CN202110883169.6A priority Critical patent/CN113823697B/zh
Publication of CN113823697A publication Critical patent/CN113823697A/zh
Application granted granted Critical
Publication of CN113823697B publication Critical patent/CN113823697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于二维尺寸裁剪的肖特基栅场效应晶体管,包括衬底,在所述衬底上形成交叉设置的块状薄膜和纳米带,所述纳米带与所述块状薄膜采用同一种二维材料,在所述纳米带与所述块状薄膜相交处形成由同一材质构成的同质结,在所述纳米带以及所述块状薄膜的两端形成金属电极。本发明通过等离子体刻蚀对二维材料的物理尺寸进行裁剪,利用同质结形成的肖特基结构建了块状二硫化钼薄膜作为栅极、二硫化钼纳米带作为载流子传输层的肖特基栅场效应晶体管,性能优越,操作简单,可控性强。

Description

基于二维尺寸裁剪的肖特基栅场效应晶体管及其制备方法
技术领域
本发明属于微电子技术领域,具体涉及一种基于二维尺寸裁剪的肖特基栅场效应晶体管及其制备方法。
背景技术
近年来,二维材料(例如如氮化硼(BN)、二硫化钼(MoS2)、二硫化钨(WS2)等)因其本身的原子厚度属性为制造超薄高性能的晶体管以及逻辑电子器件提供了一种新的解决方案。然而传统硅基的掺杂工艺并不适用于超薄的二维材料,到目前为止,在器件小型化的进程中,如何消除掺杂过程中带来的随机掺杂剂波动仍然是一个挑战。
现有技术中提出了多种解决方案,例如采用两种不同类型的材料通过掺杂来制备肖特基栅极晶体管,这种方案中不可避免的要引入掺杂工艺与技术,由于不同材料生长过程的生长条件不一样,增加了工艺流程,而且不同材料直接的晶格可能会导致晶格失配问题。
当前通过对二维材料进行物理尺寸裁剪可以对二维材料的能带进行有效调控,从而避免了复杂的随机掺杂过程,而且肖特基栅场效应晶体管的结构简单,不需要额外生长介质层。因为,有必要提出一种制备基于二维尺寸裁剪的肖特基栅场效应晶体管的方法。
发明内容
本发明所要解决的技术问题是,克服现有技术存在的上述缺陷,提供本发明提出了一种基于二维尺寸裁剪的肖特基栅场效应晶体管及其制备方法。
一种基于二维尺寸裁剪的肖特基栅场效应晶体管,包括衬底,在所述衬底上形成交叉设置的块状薄膜和纳米带,所述纳米带与所述块状薄膜采用同一种二维材料,在所述纳米带与所述块状薄膜相交处形成由同一材质构成的同质结,在所述纳米带以及所述块状薄膜的两端形成金属电极。
可选的,所述块状薄膜与所述纳米带十字交叉;所述二维材料为二硫化钼;所述金属电极分别位于所述纳米带和所述块状薄膜两端上表面,各金属电极之间间隔分布;所述金属电极由上下两侧构成,上层电极由金构成,而下层电极由铬构成,下层电极与所述纳米带以及所述块状薄膜相接触。
一种基于二维尺寸裁剪的肖特基栅场效应晶体管的制备方法,包括以下步骤:S1:在第一衬底上形成二维材料薄膜;S2:在第二衬底上形成保护层;S3:在所述保护层的保护下对所述二维材料薄膜进行裁剪,之后去除所述保护层,从而在所述第一衬底上形成纳米带;S4:将块状薄膜转移至所述第一衬底上并与所述纳米带交叉;S5:通过覆胶、曝光在所述块状薄膜以及所述纳米带的两端形成裸露的电极区域;S6:在所述电极区域上形成金属电极。
总体而言,通过本发明所构思的以上技术方案与现有技术相比,能够取得下列有益效果:通过裁剪物理尺寸来改变二硫化钼能带结构从而制备晶体管,晶体管的尺寸具有缩小的趋势,满足摩尔定律的发展趋势。本发明提出的基于二维尺寸裁剪的肖特基栅场效应晶体管仅仅只需要同一种二维材料来制备晶体管,且不需要复杂的介电层沉积技术,工艺及其简单。本发明提出的基于二维尺寸裁剪的肖特基栅场效应晶体管无需硅基掺杂工艺,避免了因掺杂剂随机波动的问题。衬底利用了透明的蓝宝石,有利于使提出的晶体管应用于需要透明显示的领域中。这一结构中,使用同一种材料,不需要引入掺杂技术,只需要对材料的尺寸进行刻蚀剪裁就能够实现。这一方法在保持高可靠性的同时,把尺寸剪裁得更小也在积极朝着晶体管特征尺寸小型化的趋势发展,同时也指明了一种基于同种二维材料衍生材料构建晶体管的方法。
附图说明
图1A、1B为本发明实施例1中晶体管的结构示意图;
图2为本发明实施例2中步骤S1的示意图;
图3为本发明实施例2中步骤S2的示意图;
图4为本发明实施例2中步骤S3的示意图;
图5为本发明实施例2中步骤S4、S5的示意图;
图6为本发明实施例3中晶体管的结构示意图;
图7为本发明实施例4中转移纳米带示意图。
图8为本发明晶体管的特性曲线图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明,使本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图,重点在于示出本发明的主旨。
实施例1
首先对本发明中肖特基栅场效应晶体管的结构做介绍。参阅图1A、1B,其包括衬底,为了便于与后续其它衬底相区分,在此将这一衬底称为第一衬底1,第一衬底1例如可以是蓝宝石衬底,当然对本领域技术人员而言也可应用其它类型的衬底,本发明对衬底的类型不做限定。
在衬底1上形成二维材料纳米带2,块状薄膜3位于纳米带2上方并与纳米带2交叉,例如可以是十字交叉。在图1中纳米带2与衬底1直接接触,而块状薄膜3覆盖部分纳米带2并与纳米带2相互垂直。纳米带2与块状薄膜3之间通过分子间作用力连接。
在纳米带2、块状薄膜3的两端形成金属电极4,在图1中形成有4个金属电极,这些金属电极均与纳米带2以及块状薄膜3相接触。金属电极4分别位于纳米带2和块状薄膜3两端上表面,各金属电极4之间互不导电,间隔分布。纳米带2的两端电极可以分别是晶体管的源极和漏极,而状薄膜3的两端任意一个电极可以当作晶体管的栅极使用,这样块状薄膜3作为栅极、纳米带2作为载流子传输层。
纳米带2与块状薄膜3可以选用同一种二维材料,例如两者可以都选用二硫化钼,这样在纳米带2与块状薄膜3相交处形成了由同一材质构成的同质结。若采用不同二维材料,则在前期的材料生长过程中需要不同的材料生长条件,会增加工艺流程与成本。本发明采用同质材料,这样仅仅只需要同一种二维材料来制备晶体管,且不需要复杂的介电层沉积技术,工艺简单。
本发明中肖特基栅场效应晶体管中第一衬底1的厚度为350微米-550微米;纳米带2的厚度为1-20nm,宽度为60-200nm;块状薄膜3的厚度为30-60nm。纳米带2经过等离子体干法刻蚀技术得到;块状薄膜3是经过机械剥离得到的。
进一步的,金属电极4由上下两侧构成,上层电极由金(Au)构成厚度为50-70nm,而下层电极由铬(Cr)构成厚度为10-15nm,下层电极与纳米带2以及块状薄膜3相接触。这种结构可以确保形成良好的欧姆接触。
实施例2
该实施例重点介绍一种肖特基栅场效应晶体管的制备方法,其中肖特基栅场效应晶体管具有实施例1中的结构。下面将结合图2A至图5对该实施例中的方法做详细说明,其大致包括以下步骤S1-S6。
S1:在第一衬底1上形成二维材料薄膜5。
参阅图2A与图2B,其中图2B为图2A中沿A-A方向剖视图。第一衬底1可以是蓝宝石衬底,二维材料薄膜5可以选用二硫化钼薄膜,例如选取上表面单面抛光的蓝宝石作为蓝宝石衬底,在所述蓝宝石衬底上制备好经机械剥离的1-20nm厚的二硫化钼薄膜,从而得到第一样品。
具体的,在该步骤中,将上表面单面抛光且厚度约为350微米的蓝宝石作为衬底,放置在丙酮溶液中超声清洗5min,以清除其表面的有机杂质及固体颗粒物,然后用纯度为9999%的氮气吹干,接着将之放置于乙醇溶液中,以去除残留的丙酮,最后用上述氮气吹干。
为了获得机械剥离的二硫化钼薄膜,可以将二硫化钼块状晶体粘粘到胶带上(例如可以选用3M公司生产的scotch胶带),反复对折胶带,使得二硫化钼块状晶体在胶带的反复粘粘过程中被撕裂变薄,之后将胶带按压在上述蓝宝石衬底的上表面,静置几分钟后去除胶带即可在蓝宝石衬底上形成二硫化钼薄膜。
S2:在第二衬底6上形成保护层7。
如图3所示,保护层7位于第二衬底6上,保护层7可以在后续裁剪过程中为二维材料薄膜5提供保护。保护层7可以是Ga2O3纳米线,第二衬底6可以采用SiO2/p+-Si衬底。
具体的,采用化学气相沉积法在单区水平管式炉中制备了Ga2O3纳米线。在300nm厚的SiO2/p+-Si衬底上预先蒸发0.8nm Au颗粒作为生长基质,并倒扣在已装有Ga2O3粉末/碳源(重量比10:1)的石英舟上方。O2/Ar混合气体(体积比为1:99)和200sccm的速度清洗20分钟后,将上述管式炉在30分钟内加热到1050℃并保持60min,然后将管式炉自然冷却至室温。最后,在SiO2/p+-Si衬底上获得了长数十微米、直径60-300nm的Ga2O3纳米线。
S3:在保护层7的保护下对二维材料薄膜5进行刻蚀(裁剪),之后去除保护层7,从而在第一衬底1上形成纳米带2。
参阅图4,将在步骤S2中已生长好Ga2O3纳米线的SiO2/p+-Si衬底倒置在上述步骤S1中处理好的第一样品表面即完成物理转移,倒置后取掉第二衬底6,保护层7留在二维材料薄膜5上。之后经过Ar等离子体干法刻蚀后得到第二样品,刻蚀过程中在保护层7的保护下,位于保护层7下方的二维材料薄膜5将不会被刻蚀,而位于保护层7之外的二维材料薄膜5将会被完全刻蚀掉,从而完成了对二维材料薄膜5的裁剪。Ar等离子体干法刻蚀过程中,刻蚀气体为纯度9999%的Ar气体,压强0.6Pa,刻蚀功率为10W,刻蚀时间为300s。
在裁剪完成后,可以通过超声波清洗来去除残留的保护层7(Ga2O3纳米线),从而得到第三样品。具体的,将上述得到的第二样品放置于预先制备好的稀盐酸溶液(浓度不限)中,超声波5min后用去离子水冲洗,然后用纯度为9999%的氮气吹干。
S4:将块状薄膜3转移至第一衬底1上并与纳米带2交叉。
可以利用物理转移方法将机械剥离的块状二硫化钼薄膜转移至第三样品的二硫化钼纳米带上方并呈现“十字”垂直形态,得到第四样品。
具体的,一并参阅图2A、2B、图5,另选一类似步骤S1规格的蓝宝石衬底,重复S1中的机械剥离过程,从而得到另一个块状二硫化钼薄膜。在显微镜下寻找合适厚度的材料后将之用PVA胶膜粘起,之后利用物质转移平台,将其定点转移至上述第三样品中的二硫化钼纳米带上方并与之交叉,例如使其呈现“十字”垂直形态,并以分子间作用力连接。
S5:通过覆胶、曝光在块状薄膜3以及纳米带2的两端形成裸露的电极区域9。
在该步骤中,在第四样品表面进行电子束曝光,显影后,二硫化钼纳米带和块状二硫化钼薄膜的部分区域裸露在外,得到第五样品。
如图5所示,将第四样品放置匀胶机上覆胶,从而在第四样品表面涂覆光刻胶8。具体的,设置转速为1000r/min,持续5s后继续设置转速为4000r/min,持续60s;然后将之放置温度为150℃的热板上加热5min;在该步骤中,采用电子束曝光正胶工艺,光刻胶为495型号的PMMA。将加热好的样品进行曝光后,用MIBK:IPA=1:3的显影液进行显影30S,然后用IPA溶液冲洗干净后用上述的氮气吹干,所得到的第五样品的二硫化钼纳米带和块状二硫化钼薄膜的部分区域裸露在外,裸露的区域代表金属电极的形状,未被裸露的区域即代表未被曝光,从而形成裸露的电极区域9。
S6:在电极区域9上形成金属电极4。
继续参阅图5,在得到的第五样品表面蒸镀上下两层金属,得到金属电极层,利用丙酮去除光刻胶后得到基于二维尺寸裁剪的肖特基栅场效应晶体管。
具体的,使用热蒸发镀膜系统对第五样品进行蒸镀金属,在本实施例中,首先蒸发10nm厚度的Cr,接着蒸发50nm厚度的Au以确保形成良好的欧姆接触。然后将沉积完后的样品放置丙酮溶液中以去除光刻胶后,最后用去离子水冲洗,氮气吹干后即得到了基于二维尺寸裁剪的肖特基栅场效应晶体管。
至此,一种基于二维尺寸裁剪的肖特基栅场效应晶体管制备完成。
实施例3
该实施例重点介绍与其它实施例的不同之处,相同之处不再赘述。参阅图6,与实施例1中的结构不同,在该实施例中在第一衬底1上形成块状薄膜3,二维材料纳米带2位于块状薄膜3上方并与块状薄膜3交叉,例如可以是十字交叉。在图1中块状薄膜3与衬底1直接接触,而纳米带2覆盖部分块状薄膜3并与块状薄膜3相互垂直。纳米带2与块状薄膜3之间通过分子间作用力连接。
与实施例1相同,在纳米带2、块状薄膜3的两端形成金属电极4,纳米带2与块状薄膜3可以选用同一种二维材料,例如两者可以都选用二硫化钼。
实施例4
该实施例重点介绍实施例3中肖特基栅场效应晶体管的制备方法。
S1:在第一衬底1上形成二维材料薄膜5。
S2:在第二衬底6上形成保护层7。
S3:在保护层7的保护下对二维材料薄膜5进行刻蚀(裁剪),之后去除保护层7,从而在第一衬底1上形成纳米带2。
以上步骤S1-S3与实施例2中的步骤S1-S3相同,具体操作可参见实施例2。
S4:在第三衬底10上形成块状薄膜3。
与步骤S1相似,第三衬底10可以是蓝宝石衬底,块状薄膜3可以选用二硫化钼薄膜,在所述蓝宝石衬底上制备好经机械剥离的1-20nm厚的二硫化钼薄膜。
具体的,在该步骤中,将上表面单面抛光且厚度约为350微米的蓝宝石作为衬底,放置在丙酮溶液中超声清洗5min,以清除其表面的有机杂质及固体颗粒物,然后用纯度为9999%的氮气吹干,接着将之放置于乙醇溶液中,以去除残留的丙酮,最后用上述氮气吹干。
为了获得机械剥离的二硫化钼薄膜,可以将二硫化钼块状晶体粘粘到胶带上(例如可以选用3M公司生产的scotch胶带),反复对折胶带,使得二硫化钼块状晶体在胶带的反复粘粘过程中被撕裂变薄,之后将胶带按压在上述蓝宝石衬底的上表面,静置几分钟后去除胶带即可在蓝宝石衬底上形成二硫化钼薄膜。
S5:将纳米带2转移至第三衬底10上并与块状薄膜3交叉。
参阅图7,可以将纳米带2从第一衬底1上机械剥离,再利用物理转移方法将剥离的纳米带2转移至第三衬底10上并与块状薄膜3交叉。可以用PVA胶膜将纳米带2粘起,之后利用物质转移平台,将其定点转移至第三衬底10的块状薄膜3上方并与之交叉,例如使其呈现“十字”垂直形态,并以分子间作用力连接。
S6:通过覆胶、曝光在块状薄膜3以及纳米带2的两端形成裸露的电极区域9。
S7:在电极区域9上形成金属电极4。
步骤S6、S7的具体操作与实施例2相同,在此不再赘述。
下面借助一具体实验来进一步验证本发明所提出的基于二维尺寸裁剪的肖特基栅场效应晶体管制备工艺和方法:
一种基于二维尺寸裁剪的肖特基栅场效应晶体管的制备方法,包括以下步骤:
S1、将上表面单面抛光且厚度为350微米的蓝宝石作为衬底,放置在丙酮溶液中超声清洗5min,以清除其表面的有机杂质及固体颗粒物,然后用纯度为9999%的氮气吹干,接着将之放置于乙醇溶液中,以去除残留的丙酮,最后用上述氮气吹干。接着,用3M公司生产的scotch胶带粘少量二硫化钼块状晶体,反复对折胶带后按压在上述蓝宝石衬底的上表面,静置几分钟后去除胶带即可,然后在光学显微镜下寻找厚度为2-3nm的二硫化钼薄膜,得到第一样品。
S2、采用化学气相沉积法在单区水平管式炉中制备了Ga2O3纳米线。在300nm厚的SiO2/p+-Si衬底上预先蒸发0.8nm Au颗粒作为生长基质,并倒扣在已装有Ga2O3粉末/碳源(重量比10:1)的石英舟上方。O2/Ar混合气体(体积比为1:99)和200sccm的速度清洗20分钟后,将上述管式炉在30分钟内加热到1050℃并保持60min,然后将管式炉自然冷却至室温。最后,在SiO2/p+-Si衬底上获得了长数十微米、直径60-300nm的Ga2O3纳米线。接着,将已生长好Ga2O3纳米线的SiO2/p+-Si衬底倒置在上述处理好的第一样品表面即得到第二样品。Ar等离子体干法刻蚀过程中,刻蚀气体为纯度9999%的Ar气体,压强0.6Pa,刻蚀功率为10W,刻蚀时间为300s。
S3、将上述得到的第二样品放置于预先制备好的稀盐酸溶液(质量分数20%)中,超声波5min后用去离子水冲洗,然后用纯度为9999%的氮气吹干,得到第三样品,第三样品的二硫化钼纳米带的宽度为110nm。
S4、另选一类似规格的蓝宝石衬底,重复步骤1中的机械剥离过程,得到另一个块状二硫化钼薄膜。在显微镜下寻找厚度为50nm的材料后将之用PVA胶膜粘起,此处需利用物质转移平台;然后定点转移至上述第三样品中的二硫化钼纳米带上方使其呈现“十字”垂直形态,并以分子间作用力连接,得到第四样品。
S5、将第四样品放置匀胶机上,设置转速为1000r/min,持续5s后继续设置转速为4000r/min,持续60s;然后将之放置温度为150℃的热板上加热5min;在本实施例中,采用电子束曝光正胶工艺,光刻胶为495型号的PMMA。将加热好的样品进行曝光后,用MIBK:IPA=1:3的显影液进行显影30S,然后用IPA溶液冲洗干净后用上述的氮气吹干,所得到的第五样品的二硫化钼纳米带和块状二硫化钼薄膜的部分区域裸露在外,裸露的区域代表金属电极的形状,未被裸露的区域即代表未被曝光。
S6、使用热蒸发镀膜系统对第五样品进行蒸镀金属,在本实施例中,首先蒸发10nm厚度的Cr,接着蒸发50nm厚度的Au以确保形成良好的欧姆接触。然后将沉积完后的样品放置丙酮溶液中以去除光刻胶后,最后用去离子水冲洗,氮气吹干后即得到了基于二维尺寸裁剪的肖特基栅场效应晶体管。
对该实验例制备的晶体管的特性进行测量,如图8所示,从转移特性可以看出,晶体管的开关比大于5次方,能够适用于后续的数字逻辑器件,且阈值电压在-3V左右,代表晶体管能够在小于5V的小电压范围内工作,从而降低器件的功耗。从输出特性可以看出,晶体管有明显的饱和特性,在施加4V的栅极电压时,晶体管的电流密度达到了40μA/μm,这么大的输出电流可以为之后的逻辑器件提供强大的电流驱动保障。
作为对比,如表1所示,本发明的结构实现了晶体管的高的开态电流。
表1
在表1中展示了采用几种不同结构材料制作的晶体管的饱和电流,其包括例如BP/ZnO(黑鳞/氧化锌薄膜)、GeSe/MOS2(硒化锗薄膜/二硫化钼薄膜)、MOS2/MOS2纳米带(二硫化钼薄膜/二硫化钼薄膜纳米带)等。从表1可以看出,本发明的MOS2/MOS2纳米带结构的饱和电流密度可以达到40,而其它结构的饱和电流密度均较小。
在以上的描述中阐述了很多具体细节以便于充分理解本发明。但是以上描述仅是本发明的较佳实施例而已,本发明能够以很多不同于在此描述的其它方式来实施,因此本发明不受上面公开的具体实施的限制。同时任何熟悉本领域技术人员在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰,或修改为等同变化的等效实施例。凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (7)

1.一种基于二维尺寸裁剪的肖特基栅场效应晶体管,其特征在于,包括衬底,在所述衬底上形成交叉设置的块状薄膜和纳米带,所述纳米带与所述块状薄膜采用同一种二维材料,在所述纳米带与所述块状薄膜相交处形成由同一材质构成的同质结,在所述纳米带的两端以及所述块状薄膜的两端形成金属电极;将所述纳米带作为载流子传输层,其两端分别形成源极和漏极,将所述块状薄膜作为栅极,其上形成肖特基金属栅。
2.根据权利要求1所述的晶体管,其特征在于,所述块状薄膜与所述纳米带十字交叉。
3.根据权利要求1所述的晶体管,其特征在于,所述二维材料为二硫化钼。
4.根据权利要求1所述的晶体管,其特征在于,所述金属电极由上下两层构成,上层电极由金构成,而下层电极由铬构成,下层电极与所述纳米带以及所述块状薄膜相接触。
5.一种基于二维尺寸裁剪的肖特基栅场效应晶体管的制备方法,其特征在于,包括以下步骤:
S1:在第一衬底上形成二维材料薄膜;
S2:在第二衬底上形成保护层;
S3:在所述保护层的保护下对所述二维材料薄膜进行裁剪,之后去除所述保护层,从而在所述第一衬底上形成纳米带;
S4:将块状薄膜转移至所述第一衬底上并与所述纳米带交叉;
S5:通过覆胶、曝光在所述块状薄膜的两端以及所述纳米带的两端形成裸露的电极区域;
S6:在所述电极区域上形成金属电极;
其中,所述纳米带与所述块状薄膜采用同一种二维材料,在所述纳米带与所述块状薄膜相交处形成由同一材质构成的同质结,将所述纳米带作为载流子传输层,其两端分别形成源极和漏极,将所述块状薄膜作为栅极,其上形成肖特基金属栅。
6.根据权利要求5所述的制备方法,其特征在于,所述二维材料为二硫化钼。
7.一种基于二维尺寸裁剪的肖特基栅场效应晶体管的制备方法,其特征在于,包括以下步骤:
S1:在第一衬底上形成二维材料薄膜;
S2:在第二衬底上形成保护层;
S3:在所述保护层的保护下对所述二维材料薄膜进行刻蚀,之后去除所述保护层,从而在所述第一衬底上形成纳米带;
S4:在第三衬底上形成块状薄膜;
S5:将所述纳米带转移至所述第三衬底上并与所述块状薄膜交叉;
S6:通过覆胶、曝光在所述块状薄膜的两端以及所述纳米带的两端形成裸露的电极区域;
S7:在所述电极区域上形成金属电极;
其中,所述纳米带与所述块状薄膜采用同一种二维材料,在所述纳米带与所述块状薄膜相交处形成由同一材质构成的同质结,将所述纳米带作为载流子传输层,其两端分别形成源极和漏极,将所述块状薄膜作为栅极,其上形成肖特基金属栅。
CN202110883169.6A 2021-08-02 2021-08-02 基于二维尺寸裁剪的肖特基栅场效应晶体管及其制备方法 Active CN113823697B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110883169.6A CN113823697B (zh) 2021-08-02 2021-08-02 基于二维尺寸裁剪的肖特基栅场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110883169.6A CN113823697B (zh) 2021-08-02 2021-08-02 基于二维尺寸裁剪的肖特基栅场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN113823697A CN113823697A (zh) 2021-12-21
CN113823697B true CN113823697B (zh) 2024-01-30

Family

ID=78912801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110883169.6A Active CN113823697B (zh) 2021-08-02 2021-08-02 基于二维尺寸裁剪的肖特基栅场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN113823697B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497232B (zh) * 2022-01-25 2022-11-04 湖南大学 一种突变nn型结型场效应晶体管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012244088A (ja) * 2011-05-24 2012-12-10 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタおよびその製造方法
CN103219403A (zh) * 2013-04-19 2013-07-24 苏州大学 基于二维层状原子晶体材料的光探测器
CN108767014A (zh) * 2018-06-06 2018-11-06 中国科学院宁波材料技术与工程研究所 场效应晶体管、存储记忆体及其应用
CN109817757A (zh) * 2019-01-18 2019-05-28 中国空间技术研究院 一种二硒化钨薄片/氧化锌纳米带结型场效应晶体管光电探测器及其制备方法
CN109950393A (zh) * 2019-03-14 2019-06-28 南京大学 一种可堆叠大面积制备的纳米线交叉点阵列阻变存储器件结构的制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890120B2 (en) * 2012-11-16 2014-11-18 Intel Corporation Tunneling field effect transistors (TFETs) for CMOS approaches to fabricating N-type and P-type TFETs

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012244088A (ja) * 2011-05-24 2012-12-10 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタおよびその製造方法
CN103219403A (zh) * 2013-04-19 2013-07-24 苏州大学 基于二维层状原子晶体材料的光探测器
CN108767014A (zh) * 2018-06-06 2018-11-06 中国科学院宁波材料技术与工程研究所 场效应晶体管、存储记忆体及其应用
CN109817757A (zh) * 2019-01-18 2019-05-28 中国空间技术研究院 一种二硒化钨薄片/氧化锌纳米带结型场效应晶体管光电探测器及其制备方法
CN109950393A (zh) * 2019-03-14 2019-06-28 南京大学 一种可堆叠大面积制备的纳米线交叉点阵列阻变存储器件结构的制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Non-Linear Output-Conductance Function for Robust Analysis of Two-Dimensional Transistors;Li Guoli等;IEEE ELECTRON DEVICE LETTERS;全文 *
Tunneling Transistors based on MoS2/MoTe2 Van der Waals Heterostructures;Yashwanth Balaji 等;2017 47th European Solid-State Device Research Conference (ESSDERC);全文 *

Also Published As

Publication number Publication date
CN113823697A (zh) 2021-12-21

Similar Documents

Publication Publication Date Title
CN106206710B (zh) 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件
CN107749433B (zh) 一种二维范德华异质结光电探测器及其制备方法
US8778716B2 (en) Integrated circuits based on aligned nanotubes
CN110648922A (zh) 一种二维过渡金属硫属化合物薄膜大面积转移的方法及其应用
CN107833940A (zh) 一种基于二维二硫化钼‑二硫化铼异质结的光电子器件、制备方法及应用
CN113823697B (zh) 基于二维尺寸裁剪的肖特基栅场效应晶体管及其制备方法
CN111987173B (zh) 一种可集成的二维光电突触器件阵列及其制备方法
CN105470390A (zh) 以胶带为基底构建大面积、柔性、可穿戴的有机纳米线场效应晶体管阵列的方法
US11658232B2 (en) Field effect transistor based on graphene nanoribbon and method for making the same
CN115775848A (zh) 垂直结构GaN紫外光探测器及其制备方法
CN213782022U (zh) 一种二维半导体材料的金属接触结构
CN111540786B (zh) 一种二硫化钼纳米带及其制备方法、场效应晶体管的电极材料
CN101359684B (zh) 围栅控制结构的硅基单电子晶体管及其制作方法
CN109273356B (zh) 一种与金属形成欧姆接触的硅纳米薄膜及其制作方法
CN112447858A (zh) 结型场效应晶体管及其制备方法
CN114497232B (zh) 一种突变nn型结型场效应晶体管及其制备方法
CN116190436B (zh) 一种二维同质结型逻辑反相器及其制备方法
CN1160797C (zh) 点接触平面栅型单电子晶体管及其制备方法(二)
LU500578B1 (en) Field Effect Transistor and Preparation Method Thereof
CN101814435B (zh) 一种制备悬浮ZnO纳米线场效应晶体管的方法
CN114784130A (zh) 一种静电自掺杂二极管及其制备方法
CN115643790A (zh) 改善二维半导体接触电阻的方法和场效应晶体管
CN115148811A (zh) 一种金属硫族磷酸盐介电层晶体管器件及其制备方法
CN114759086A (zh) 范德华间隙场效应晶体管及其制备方法
CN117832317A (zh) 一种表面等离激元增强二维材料光电探测器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant