CN106206710B - 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件 - Google Patents

一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件 Download PDF

Info

Publication number
CN106206710B
CN106206710B CN201610566736.4A CN201610566736A CN106206710B CN 106206710 B CN106206710 B CN 106206710B CN 201610566736 A CN201610566736 A CN 201610566736A CN 106206710 B CN106206710 B CN 106206710B
Authority
CN
China
Prior art keywords
dimensional material
layer
material layer
drain electrode
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610566736.4A
Other languages
English (en)
Other versions
CN106206710A (zh
Inventor
杨亿斌
招瑜
肖也
牟中飞
李京波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kerui Weian (Foshan) New Energy Technology Co.,Ltd.
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN201610566736.4A priority Critical patent/CN106206710B/zh
Publication of CN106206710A publication Critical patent/CN106206710A/zh
Application granted granted Critical
Publication of CN106206710B publication Critical patent/CN106206710B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66242Heterojunction transistors [HBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件,该晶体管包括:导电衬底;设置在所述导电衬底上的绝缘介质层;分别设置在所述绝缘介质层两端的源电极和漏电极,在两者之间为沟道区;设置在所述源电极和与之相连的沟道区上的第一二维材料层;设置在所述漏电极和所述沟道区上部分第一二维材料层上的第二二维材料层;所述第一二维材料层与第二二维材料层的材质不同;所述第一二维材料层、第二二维材料层和源电极及漏电极能形成欧姆接触。本发明提供的这种晶体管具有良好的输出特性等性能,且成本低。本发明提供的这种晶体管的制备方法衬底利用率高、制备效率高,能避免蒸镀金属对二维材料的损伤,还可以制备阵列器件。

Description

一种二维材料异质结场效应晶体管、其制备方法和晶体管阵 列器件
技术领域
本发明涉及微电子技术领域,尤其涉及一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件。
背景技术
作为最早发现的二维纳米材料,石墨烯由于具有独特的物理化学性能,在纳米光电子领域有巨大应用潜力,近年来吸引了人们大量的关注和研究。然而,石墨烯的零带隙特性限制了其在纳米电子领域中广泛的实际应用。尽管人们用各种各样的方法来打开它的带隙,但打开的带隙仍旧很小,起到的效果甚微。最近几年,作为石墨烯的替代选择,二维过渡金属硫族化物(TMDs)正在逐步兴起,它们拥有一定大小的带隙(1~3eV),并且展示了优异的光电性能。例如,基于单层或几层MoS2的场效应晶体管表现出了优良的场效应开关比和较大的室温电子迁移率。另外,基于二维TMDs的光探测器也展现出了非常高的光敏度和快速的光响应性能。
在单层石墨烯和二维TMDs被大量研究的同时,由它们垂直叠加在一起、形成的范德瓦尔斯异质结及其对应的电子器件,也获得了人们大量的关注和研究。这些由二维材料组成的异质结系统表现出了奇特的性能和新的物理现象,并在异质结结构设计和集成光电子应用中引发了新的革命。目前,传统的二维材料异质结场效应晶体管的制备方法主要是:将二维材料转移到衬底上,再利用金线掩膜技术或者光刻技术制作电极,从而得到异质结场效应晶体管。
但是,上述两种技术带来的主要问题是,一块衬底只能制备一个器件,衬底利用率低。更重要的是,虽然光刻可以制作图案规整的电极,但是在蒸镀金属电极的过程中,容易对二维材料造成损伤,导致影响晶体管的性能,成本较高,不利于应用。
发明内容
有鉴于此,本申请提供一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件,本发明提供的二维材料异质结场效应晶体管具有良好的性能,且成本低。
本发明提供一种二维材料异质结场效应晶体管,包括:
导电衬底;
设置在所述导电衬底上的绝缘介质层;
分别设置在所述绝缘介质层两端的源电极和漏电极,在所述源电极和漏电极之间为沟道区;
设置在所述源电极和与之相连的沟道区上的第一二维材料层;
设置在所述漏电极和所述沟道区上部分第一二维材料层上的第二二维材料层;
所述第一二维材料层与第二二维材料层的材质不同;所述第一二维材料层、第二二维材料层和源电极及漏电极能形成欧姆接触。
优选地,所述导电衬底选自硅衬底或铜衬底。
优选地,所述绝缘介质层的材质选自SiO2、SiC、SiN、HfO2或TiO2
优选地,所述第一二维材料层和第二二维材料层的材质均选自石墨烯、黑磷、MoS2、WS2、MoSe2、WSe2、MoTe2、WTe2、h-BN、GaS、GaSe、TiS2、TaS2、TaSe2、NiTe2、NiSe2、ZrS2或ZrSe2
优选地,所述源电极和漏电极所采用的金属均选自Au、Cu、Ni、Ti、Cr和Ag中的一种或两种。
本发明提供一种晶体管阵列器件,其具有由上文所述的二维材料异质结场效应晶体管形成的阵列结构。
本发明还提供一种二维异质结场效应晶体管的制备方法,包括以下步骤:
1)在导电衬底上设置绝缘介质层,再将光刻胶旋涂到所述绝缘介质层上;
2)通过光刻和显影,在所述绝缘介质层上制成电极图案掩膜;
3)在所述电极图案掩膜上蒸镀金属,然后去除掉所述绝缘介质层上的光刻胶,在其两端分别形成源电极和漏电极,在所述源电极和漏电极之间为沟道区;
4)将第一二维材料设置到所述源电极和与之相连的沟道区上,形成第一二维材料层,然后将不同于第一二维材料的第二二维材料设置到所述漏电极和所述沟道区上部分第一二维材料层上,形成第二二维材料层,再进行退火,使所述第一二维材料层、第二二维材料层和源电极及漏电极形成欧姆接触,得到二维材料异质结场效应晶体管。
优选地,所述步骤4)中,利用湿法转移法将第一二维材料转移到所述源电极和与之相连的沟道区上;
并且,利用湿法转移法将不同于第一二维材料的第二二维材料转移到所述漏电极和所述沟道区上部分第一二维材料层上。
优选地,所述步骤4)中,所述退火的温度为100℃~500℃。
优选地,所述步骤4)中,所述退火在氮气或氩气的氛围下进行。
与现有技术相比,本发明提供的二维材料异质结场效应晶体管自下而上依次包括导电衬底、绝缘介质层、金属电极、第一二维材料层和第二二维材料层。本发明先利用光刻和蒸镀金属技术制作源、漏电极和沟道区,然后将第一二维材料和第二二维材料分别设置到电极和沟道之上,形成一种电极在下、二维材料在上的二维材料异质结场效应晶体管。本发明提供的这种二维材料异质结场效应晶体管具有良好的输出特性和转移特性等性能,并且制备简便,成本较低。
此外,本发明这种二维材料异质结场效应晶体管的制备方法的衬底利用率高、制备效率高,能避免蒸镀金属对二维材料的损伤,还可以制备阵列器件,利于应用。
附图说明
图1是本发明实施例1提供的一种二维材料异质结场效应晶体管的截面结构示意图;
图2是本发明实施例1提供的一种二维材料异质结场效应晶体管的俯视结构示意图;
图3是本发明实施例1提供的一种二维材料异质结场效应晶体管的制备方法示意图;
图4是本发明实施例1提供的MoS2及金属电极实物图;
图5是本发明实施例1提供的MoS2/MoSe2异质结场效应晶体管实物图;
图6是本发明实施例1提供的MoS2/MoSe2异质结场效应晶体管的输出曲线;
图7是本发明实施例1提供的MoS2/MoSe2异质结场效应晶体管的转移曲线;
图8是本发明实施例2提供的MoS2/WSe2pn异质结场效应晶体管实物图;
图9是本发明实施例2提供的MoS2/WSe2pn异质结场效应晶体管的I-V特性曲线;
图10是本发明实施例2提供的MoS2/WSe2pn异质结场效应晶体管的转移曲线;
图11是本发明实施例3提供的一种二维材料异质结场效应晶体管阵列结构的截面示意图;
图12是本发明实施例3提供的一种二维材料异质结场效应晶体管阵列结构的俯视示意图。
具体实施方式
下面对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提供了一种二维材料异质结场效应晶体管,包括:
导电衬底;
设置在所述导电衬底上的绝缘介质层;
分别设置在所述绝缘介质层两端的源电极和漏电极,在所述源电极和漏电极之间为沟道区;
设置在所述源电极和与之相连的沟道区上的第一二维材料层;
设置在所述漏电极和所述沟道区上部分第一二维材料层上的第二二维材料层;
所述第一二维材料层与第二二维材料层的材质不同;所述第一二维材料层、第二二维材料层和源电极及漏电极能形成欧姆接触。
本发明提供的二维材料异质结场效应晶体管具有良好的性能如输出特性和转移特性等,且成本低,利于应用。
参见图1和图2,图1是本发明实施例1提供的一种二维材料异质结场效应晶体管的截面结构示意图,图2是本发明实施例1提供的一种二维材料异质结场效应晶体管的俯视结构示意图。其中,1为导电衬底,2为绝缘介质层,3为源电极,4为漏电极,5为第一二维材料层,6为第二二维材料层。
本发明实施例提供的二维材料异质结场效应晶体管包括导电衬底1,所述导电衬底优选自硅衬底或铜衬底,更优选为低阻硅衬底,如n型导电Si衬底。本申请对所述导电衬底的厚度和来源等没有特殊限制,采用本领域常用的市售衬底即可。
所述二维材料异质结场效应晶体管包括绝缘介质层2,其设置在导电衬底1上。所述绝缘介质层的制作材料为绝缘材料,优选自SiO2、SiC、SiN、HfO2或TiO2,更优选为SiO2。所述绝缘介质层的厚度优选为10nm~1000nm,更优选为20nm~500nm。
在绝缘介质层2的两端,本发明实施例分别设置有源电极3和漏电极4,在源电极3和漏电极4之间为沟道区。所述源电极和漏电极为金属电极,所采用的金属均优选自Au、Cu、Ni、Ti、Cr和Ag中的一种或两种,更优选为Au、Ni/Au或Ti/Au。在本发明的一些实施例中,所述源电极和漏电极均为Ni/Au电极;其中,Ni层与绝缘介质层相接触,厚度可为1nm~50nm,如20nm;Au层的厚度可为10nm~100nm,如60nm。本发明对所述沟道区没有特殊限制,其长度可为20微米。
本发明实施例提供的二维材料异质结场效应晶体管包括第一二维材料层5和第二二维材料层6,两者材质不同,且能和源电极3及漏电极4形成欧姆接触。在本发明实施例中,第一二维材料层5设置在源电极3和与之相连的沟道区上,第二二维材料层6设置在漏电极4和沟道区上部分第一二维材料层5上。
在本发明中,所述第一二维材料层和第二二维材料层的材质均优选自石墨烯、黑磷、MoS2、WS2、MoSe2、WSe2、MoTe2、WTe2、h-BN、GaS、GaSe、TiS2、TaS2、TaSe2、NiTe2、NiSe2、ZrS2或ZrSe2。但是,所述第一二维材料层和第二二维材料层的材质不同。在本发明的一些实施例中,所述第一二维材料层的材质为MoS2,所述第二二维材料层的材质为MoSe2。在本发明的另一些实施例中,所述第一二维材料层的材质为MoS2,所述第二二维材料层的材质为WSe2。所述第一二维材料层和第二二维材料层的厚度均优选为0.5nm~10nm,更优选为1nm~9nm。
本发明提供的是一种电极在下、二维材料在上的二维材料异质结场效应晶体管,其自下而上依次包括导电衬底、绝缘介质层、金属电极、第一二维材料层和第二二维材料层。本发明提供的这种二维材料异质结场效应晶体管具有良好的输出特性和转移特性等性能,并且制备简便,成本较低。
相应地,本发明提供了一种二维异质结场效应晶体管的制备方法,包括以下步骤:
1)在导电衬底上设置绝缘介质层,再将光刻胶旋涂到所述绝缘介质层上;
2)通过光刻和显影,在所述绝缘介质层上制成电极图案掩膜;
3)在所述电极图案掩膜上蒸镀金属,然后去除掉所述绝缘介质层上的光刻胶,在其两端分别形成源电极和漏电极,在所述源电极和漏电极之间为沟道区;
4)将第一二维材料设置到所述源电极和与之相连的沟道区上,形成第一二维材料层,然后将不同于第一二维材料的第二二维材料设置到所述漏电极和所述沟道区上部分第一二维材料层上,形成第二二维材料层,再进行退火,使所述第一二维材料层、第二二维材料层和源电极及漏电极形成欧姆接触,得到二维材料异质结场效应晶体管。
参见图3,图3是本发明实施例1提供的一种二维材料异质结场效应晶体管的制备方法示意图。本发明先利用光刻和蒸镀金属技术制作源、漏电极和沟道区,然后将第一二维材料和第二二维材料分别设置到电极和沟道之上,形成一种电极在下、二维材料在上的二维材料异质结场效应晶体管。本发明这种二维材料异质结场效应晶体管的制备方法具有衬底利用率高、制备效率高,能避免蒸镀金属对二维材料的损伤,还可以制备阵列器件等优点。
本发明实施例第一步为:在导电衬底1上设置绝缘介质层2,再将光刻胶7旋涂到绝缘介质层2上。本发明优选在导电衬底1上沉积绝缘介质层2;其中,所述导电衬底优选自硅衬底或铜衬底,更优选为低阻硅衬底,如n型导电Si衬底。本申请对所述导电衬底的厚度和来源等没有特殊限制,可采用本领域常用的市售衬底。
在本发明实施例中,所述沉积绝缘介质层的方法可以为溅射沉积、原子层沉积和热氧化方法等,本发明对此没有特殊限制。所述绝缘介质层的厚度优选为10nm~1000nm,更优选为20nm~500nm。所述绝缘介质层的制作材料为绝缘材料,优选自SiO2、SiC、SiN、HfO2或TiO2,更优选为SiO2。本发明实施例在绝缘介质层2上旋涂光刻胶7,本发明对所述光刻胶没有特殊限制,采用市售产品按照常规方法旋涂即可。
本发明实施例第二步为:通过光刻和显影,在绝缘介质层2上制成电极图案掩膜。所述光刻和显影为本领域技术人员熟知的技术手段,本发明没有特殊限制。
本发明实施例第三步为:在所述电极图案掩膜上蒸镀金属,然后去除掉所述绝缘介质层上的光刻胶,在其两端分别形成源电极3和漏电极4,在源电极3和漏电极4之间为沟道区。
本发明按照本领域常规方法进行蒸镀金属,所采用的金属优选自Au、Cu、Ni、Ti、Cr和Ag中的一种或两种,更优选为Au、Ni/Au或Ti/Au。本发明利用光刻和蒸镀金属技术制作源、漏电极和沟道区;在本发明的一些实施例中,所述源电极和漏电极均为Ni/Au电极;其中,Ni层与绝缘介质层相接触,厚度可为1nm~50nm,如20nm;Au层的厚度可为10nm~100nm,如60nm。本发明对所述沟道区没有特殊限制,其长度可为20微米。
本发明实施例第四步为:将第一二维材料设置到源电极3和与之相连的沟道区上,形成第一二维材料层5,然后将不同于第一二维材料的第二二维材料设置到漏电极4和沟道区上部分第一二维材料层5上,形成第二二维材料层6,再进行退火,使第一二维材料层5、第二二维材料层6和源电极3及漏电极4形成良好的欧姆接触,这样便形成了二维材料异质结场效应晶体管。
本发明优选利用湿法转移法,将第一二维材料转移到所述源电极和与之相连的沟道区上;并且,同样利用湿法转移法,将不同于第一二维材料的第二二维材料转移到所述漏电极和所述沟道区上部分第一二维材料层上。在本发明的实施例中,所述湿法转移法具体操作可为:先用胶带将二维材料如MoS2从块体上剥落下来,然后粘到SiO2/Si衬底上,用聚甲基丙烯酸甲酯(PMMA)丙酮溶液旋涂在该衬底上,待溶液干后,将样品浸泡在NaOH溶液中,以腐蚀SiO2,腐蚀完后,PMMA就会连着MoS2脱离衬底,此时就可以将MoS2进行转移。
在本发明中,所述第一二维材料层和第二二维材料层的材质均优选自石墨烯、黑磷、MoS2、WS2、MoSe2、WSe2、MoTe2、WTe2、h-BN、GaS、GaSe、TiS2、TaS2、TaSe2、NiTe2、NiSe2、ZrS2或ZrSe2。但是,所述第一二维材料层和第二二维材料层的材质不同。在本发明的一些实施例中,所述第一二维材料层的材质为MoS2,所述第二二维材料层的材质为MoSe2。在本发明的另一些实施例中,所述第一二维材料层的材质为MoS2,所述第二二维材料层的材质为WSe2。所述第一二维材料层和第二二维材料层的厚度均优选为0.5nm~10nm,更优选为1nm~9nm。
本发明实施例在高温下退火,使所述第一二维材料层、第二二维材料层和源电极及漏电极形成良好的欧姆接触,得到二维材料异质结场效应晶体管。所述退火的温度优选为100℃~500℃,更优选为200℃~400℃;所述退火优选在氮气(N2)或氩气(Ar)的气体氛围下进行。
本发明还可以制备阵列器件,即本发明还提供了一种晶体管阵列器件,其具有由上文所述的二维材料异质结场效应晶体管形成的阵列结构。其中,所述阵列结构可根据所需应用或性能不同而设计不同。
得到二维材料异质结场效应晶体管后,本发明实施例对其进行输出特性、转移特性和整流特性等测试。结果表明,本发明提供的这种二维材料异质结场效应晶体管具有良好的性能。并且,本发明提供的制备方法的衬底利用率高,制备简便、效率高,能避免蒸镀金属对二维材料的损伤,还可以制备阵列器件,利于应用。
为了进一步理解本申请,下面结合实施例对本申请提供的二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件进行具体地描述。
实施例1
如图3所示,一种二维材料异质结场效应晶体管的制备方法,包括以下步骤:
第一步,在n型导电Si衬底1上采用热氧化方法,得到厚度为300nm的SiO2绝缘介质层2;
将601正性光刻胶7旋涂到绝缘介质层2上,旋涂时间为40s、旋涂速度为4000转/分钟。
第二步,通过光刻和显影,在绝缘介质层2上制作成电极图案掩膜;其中,光刻时间为7s;所用显影液为聚酰亚胺,显影时间为35s。
第三步,在所述电极图案掩膜上,利用电子束蒸发蒸镀机依次蒸镀(腔体真空度为10-4Pa,镀膜速率为0.1mm/s)厚度为20nm的Ni层和厚度为60nm的Au层,然后洗掉光刻胶,形成金属电极(Ni/Au),金属电极(Ni/Au)被划分为源电极3和漏电极4,之间是沟道,沟道长度为20微米。
第四步,利用湿法转移技术,具体操作包括:先用胶带将MoS2从块体上剥落下来,然后粘到SiO2/Si衬底上,用PMMA丙酮溶液旋涂在该衬底上,待溶液干后,将样品浸泡在NaOH溶液中,以腐蚀SiO2,腐蚀完后,PMMA就会连着MoS2脱离衬底,此时就可以将MoS2进行转移。
将第一二维材料(MoS2)转移到源电极3(Ni/Au)和沟道之上,第一二维材料层厚度为8nm,实物图如图4所示,图4是本发明实施例1提供的MoS2及金属电极实物图;同样,将第二二维材料(MoSe2)转移到漏电极4(Ni/Au)和沟道上的第一二维材料层5(MoS2)之上,第二二维材料层厚度为9nm,然后在N2氛围中于300℃高温下退火,使得第一二维材料层5(MoS2)和第二二维材料层6(MoSe2)与金属电极(Ni/Au)形成良好的欧姆接触,这样便形成了一种MoS2/MoSe2异质结场效应晶体管,结构示意图如图1和图2所示,实物图如图5所示,图5是本发明实施例1提供的MoS2/MoSe2异质结场效应晶体管实物图。
采用探针台和双通道数字源表,对所述MoS2/MoSe2异质结场效应晶体管进行性能测试。结果参见图6和图7,图6是本发明实施例1提供的MoS2/MoSe2异质结场效应晶体管的输出曲线,图7是本发明实施例1提供的MoS2/MoSe2异质结场效应晶体管的转移曲线。
由图6和图7可以看出,该MoS2/MoSe2异质结场效应晶体管具有良好的输出特性和转移特性,开关比达到了200。
实施例2
本实施例采用与实施例1基本一致的晶体管结构和制备流程,其中,把实施例1中的第二二维材料(MoSe2)替换为实施例2中的p型第二二维材料(WSe2),这样便形成了一种MoS2/WSe2pn异质结场效应晶体管,实物图如图8所示,图8是本发明实施例2提供的MoS2/WSe2pn异质结场效应晶体管实物图。
采用探针台和双通道数字源表,对所述MoS2/WSe2pn异质结场效应晶体管进行性能测试。结果参见图9和图10,图9是本发明实施例2提供的MoS2/WSe2pn异质结场效应晶体管的I-V特性曲线,图10是本发明实施例2提供的MoS2/WSe2pn异质结场效应晶体管的转移曲线。从图9中可以看出,该MoS2/WSe2pn异质结场效应晶体管具有良好的电流整流特性。
从图10中可以看出,该MoS2/WSe2pn异质结场效应晶体管具有良好的开关特性,开关比达到了3.34×104
实施例3
本实施例采用与实施例1和实施例2基本一致的晶体管结构和制备流程。其中,把实施例1和实施例2中的单个独立二维材料异质结场效应晶体管替换为实施例3的阵列式二维材料异质结场效应晶体管,该阵列式二维材料异质结场效应晶体管包含多个独立的二维材料异质结场效应晶体管,如图11和图12所示,图11是本发明实施例3提供的一种二维材料异质结场效应晶体管阵列结构的截面示意图;图12是本发明实施例3提供的一种二维材料异质结场效应晶体管阵列结构的俯视示意图。
由以上实施例可知,本发明提供的二维材料异质结场效应晶体管自下而上依次包括导电衬底、绝缘介质层、金属电极、第一二维材料层和第二二维材料层。本发明先利用光刻和蒸镀金属技术制作源、漏电极和沟道区,然后将第一二维材料和第二二维材料分别设置到电极和沟道之上,形成一种电极在下、二维材料在上的二维材料异质结场效应晶体管。本发明提供的这种二维材料异质结场效应晶体管具有良好的输出特性和转移特性等性能,并且制备简便,成本较低。
此外,本发明这种二维材料异质结场效应晶体管的制备方法的衬底利用率高、制备效率高,能避免蒸镀金属对二维材料的损伤,还可以制备阵列器件,利于应用。
以上所述仅是本发明的优选实施方式,应当指出,对于使本技术领域的专业技术人员,在不脱离本发明技术原理的前提下,是能够实现对这些实施例的多种修改的,而这些修改也应视为本发明应该保护的范围。

Claims (7)

1.一种二维异质结场效应晶体管的制备方法,包括以下步骤:
1)在导电衬底上设置绝缘介质层,再将光刻胶旋涂到所述绝缘介质层上;
2)通过光刻和显影,在所述绝缘介质层上制成电极图案掩膜;
3)在所述电极图案掩膜上蒸镀金属,然后去除掉所述绝缘介质层上的光刻胶,在其两端分别形成源电极和漏电极,在所述源电极和漏电极之间为沟道区;
4)将第一二维材料设置到所述源电极和与之相连的沟道区上,形成第一二维材料层,然后将不同于第一二维材料的第二二维材料设置到所述漏电极和所述沟道区上部分第一二维材料层上,形成第二二维材料层,再进行退火,使所述第一二维材料层、第二二维材料层和源电极及漏电极形成欧姆接触,得到二维材料异质结场效应晶体管,其包括:
导电衬底;
设置在所述导电衬底上的绝缘介质层;
分别设置在所述绝缘介质层两端的源电极和漏电极,在所述源电极和漏电极之间为沟道区;
设置在所述源电极和与之相连的沟道区上的第一二维材料层;
设置在所述漏电极和所述沟道区上部分第一二维材料层上的第二二维材料层;
所述第一二维材料层和第二二维材料层的材质均选自MoS2、WS2、MoSe2、WSe2、MoTe2、WTe2、h-BN、GaS、GaSe、TiS2、TaS2、TaSe2、NiTe2、NiSe2、ZrS2或ZrSe2
2.根据权利要求1所述的制备方法,其特征在于,所述导电衬底选自硅衬底或铜衬底。
3.根据权利要求1所述的制备方法,其特征在于,所述绝缘介质层的材质选自SiO2、SiC、SiN、HfO2或TiO2
4.根据权利要求1所述的制备方法,其特征在于,所述源电极和漏电极所采用的金属均选自Au、Cu、Ni、Ti、Cr和Ag中的一种或两种。
5.根据权利要求1所述的制备方法,其特征在于,所述步骤4)中,利用湿法转移法将第一二维材料转移到所述源电极和与之相连的沟道区上;
并且,利用湿法转移法将不同于第一二维材料的第二二维材料转移到所述漏电极和所述沟道区上部分第一二维材料层上。
6.根据权利要求1所述的制备方法,其特征在于,所述步骤4)中,所述退火的温度为100℃~500℃。
7.根据权利要求1~6任一项所述的制备方法,其特征在于,所述步骤4)中,所述退火在氮气或氩气的氛围下进行。
CN201610566736.4A 2016-07-15 2016-07-15 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件 Active CN106206710B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610566736.4A CN106206710B (zh) 2016-07-15 2016-07-15 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610566736.4A CN106206710B (zh) 2016-07-15 2016-07-15 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件

Publications (2)

Publication Number Publication Date
CN106206710A CN106206710A (zh) 2016-12-07
CN106206710B true CN106206710B (zh) 2019-11-08

Family

ID=57494030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610566736.4A Active CN106206710B (zh) 2016-07-15 2016-07-15 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件

Country Status (1)

Country Link
CN (1) CN106206710B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107146815A (zh) * 2017-03-21 2017-09-08 广东工业大学 一种肖特基栅场效应晶体管及其制备方法与应用
CN107527968A (zh) * 2017-07-16 2017-12-29 北京工业大学 一种石墨烯‑二硫化钼侧向异质结光电探测器结构
WO2019033393A1 (zh) * 2017-08-18 2019-02-21 华为技术有限公司 异质结遂穿场效应晶体管及其制备方法
CN108281454B (zh) * 2018-01-29 2021-01-19 杭州紫元科技有限公司 一种基于二维材料薄膜/绝缘层/半导体结构的电荷耦合器件
CN108054180A (zh) * 2018-01-29 2018-05-18 杭州紫元科技有限公司 一种基于石墨烯/绝缘层/半导体结构的电荷耦合器件
CN108281455B (zh) * 2018-01-29 2021-01-19 杭州紫元科技有限公司 一种带有雪崩增益的电荷耦合器件
CN108231817A (zh) * 2018-01-29 2018-06-29 杭州紫元科技有限公司 一种基于二维材料/绝缘层/半导体结构的低功耗电荷耦合器件
CN108206218A (zh) * 2018-02-02 2018-06-26 华南理工大学 一种MoS2基金属半导体场效应晶体管及其制备方法
CN110504297B (zh) * 2018-05-17 2020-11-27 中国科学院苏州纳米技术与纳米仿生研究所 基于二维电子气调控背栅的二维材料晶体管、制法和应用
CN109004016B (zh) * 2018-06-04 2021-08-17 国家纳米科学中心 非对称范德华异质结器件、其制备方法及用途
CN108831928B (zh) * 2018-06-20 2020-07-28 北京大学 一种二维半导体材料负电容场效应晶体管及制备方法
CN109285945B (zh) * 2018-08-24 2021-01-29 中国科学院半导体研究所 基于二维铁电半导体的非易失存储器及其制备方法
CN109037355B (zh) * 2018-08-27 2020-04-10 湘潭大学 一种基于铁电栅调控的肖特基二极管及其制备方法
CN109390388B (zh) * 2018-08-31 2022-02-08 国家纳米科学中心 一种范德华异质结器件及其制备方法和应用
CN109560104A (zh) * 2018-12-20 2019-04-02 上海集成电路研发中心有限公司 一种相变存储器及其制备方法
CN110186979A (zh) * 2019-05-28 2019-08-30 南京邮电大学 一种应用于高灵敏度气体传感器的场效应晶体管
CN111554780B (zh) * 2020-05-14 2022-09-20 南方科技大学 一种具有异质结的中红外发光二极管及其制备方法
CN111564518A (zh) * 2020-05-18 2020-08-21 电子科技大学 一种基于MoS2/GaSe异质结的光电类突触器件及其制备方法
CN111653613A (zh) * 2020-05-19 2020-09-11 中国科学院微电子研究所 一种二维材料超晶格器件及制作方法
CN113049096A (zh) * 2021-03-11 2021-06-29 中国科学院上海技术物理研究所 室温周期对数天线集成的碲化镍太赫兹探测器及制备方法
CN113990970A (zh) * 2021-10-22 2022-01-28 广东工业大学 一种石墨烯/二硫化钨-二硒化钨异质结/石墨烯光电探测器及其制备方法和应用
CN115000205A (zh) * 2022-05-11 2022-09-02 浙江芯科半导体有限公司 一种高性能异质结及其制备方法
CN114944440B (zh) * 2022-06-17 2024-03-05 复旦大学 一种仿生视觉神经突触器件及其制备方法
CN115274908A (zh) * 2022-08-30 2022-11-01 华南师范大学 PtTe2/MoTe2光电晶体管、制备方法和应用
CN116137297B (zh) * 2023-04-18 2023-07-25 合肥工业大学 集成非对称F-P腔的GaSe基日盲紫外光电探测器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531664A (zh) * 2013-10-28 2014-01-22 苏州大学 柔性衬底上制备石墨烯基光电晶体管的方法
CN105355865A (zh) * 2015-10-09 2016-02-24 东莞市久森新能源有限公司 一种二硫化钒/石墨烯复合材料及其制备方法
CN105372851A (zh) * 2015-12-17 2016-03-02 电子科技大学 基于石墨烯二硫化钼异质结光纤吸收增强型电光调制器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140114199A (ko) * 2013-03-18 2014-09-26 삼성전자주식회사 이종 적층 구조체 및 그 제조방법, 및 상기 이종 적층 구조체를 구비하는 전기소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531664A (zh) * 2013-10-28 2014-01-22 苏州大学 柔性衬底上制备石墨烯基光电晶体管的方法
CN105355865A (zh) * 2015-10-09 2016-02-24 东莞市久森新能源有限公司 一种二硫化钒/石墨烯复合材料及其制备方法
CN105372851A (zh) * 2015-12-17 2016-03-02 电子科技大学 基于石墨烯二硫化钼异质结光纤吸收增强型电光调制器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Black Phosphorus Monolayer MoS2 van der Waals Heterojunction p-n Diode;Y Deng;《Acs Nano》;20140831;图1及其相关描述 *

Also Published As

Publication number Publication date
CN106206710A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN106206710B (zh) 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件
CN103943513B (zh) 一种柔性衬底上制备石墨烯器件的方法
CN107833940B (zh) 一种基于二维二硫化钼-二硫化铼异质结的光电子器件、制备方法及应用
CN102931057B (zh) 一种基于栅介质结构的石墨烯场效应器件及其制备方法
CN107146815A (zh) 一种肖特基栅场效应晶体管及其制备方法与应用
CN103996624B (zh) 柔性碳纳米管晶体管的制备方法
CN107907251A (zh) 压力传感器及其制备方法
CN105826368A (zh) 一种二维材料场效应晶体管及制备方法
CN107464847A (zh) 基于碱金属溶液掺杂的二硫化钼晶体管及制备方法
CN108878636A (zh) 一种基于二碲化钼制备二维热电器件的方法
CN107919396B (zh) 基于WO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN104934526B (zh) 一种可弯曲折叠的异质柔性热电转换器件
CN111063731A (zh) Cnt-igzo薄膜异质结双极晶体管及其制备方法和应用
CN107230615A (zh) 一种石墨烯电极的制备方法
CN111987173B (zh) 一种可集成的二维光电突触器件阵列及其制备方法
WO2021223343A1 (zh) 氮化镓二硫化钼混合尺度pn结的制备方法
CN113823697B (zh) 基于二维尺寸裁剪的肖特基栅场效应晶体管及其制备方法
TWI823045B (zh) 場效應電晶體及其製備方法
CN110212025A (zh) 一种基于二硒化铂半导体的场效应管阵列及制备方法
CN104993051B (zh) 一种金属膜片阵列/有机半导体复合导电沟道薄膜晶体管的制备方法
CN100573959C (zh) 一种有源层图形化的有机薄膜晶体管的制备方法
CN107731909A (zh) 基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管及制作方法
CN103187249B (zh) 一种半导体纳米材料器件的制作方法
CN105957807A (zh) 减小金属与石墨烯接触电阻的方法及石墨烯fet器件
CN102104112A (zh) 顶接触结构有机场效应晶体管的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221219

Address after: 528000 Room 1315-85, Block 13, Tian'an Center, No. 31, Jihua East Road, Guicheng Street, Nanhai District, Foshan City, Guangdong Province

Patentee after: Kerui Weian (Foshan) New Energy Technology Co.,Ltd.

Address before: 510006 compound, No. 729, Dongfeng East Road, Yuexiu District, Guangzhou City, Guangdong Province

Patentee before: GUANGDONG University OF TECHNOLOGY

TR01 Transfer of patent right