CN107731909A - 基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管及制作方法 - Google Patents

基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管及制作方法 Download PDF

Info

Publication number
CN107731909A
CN107731909A CN201710923085.4A CN201710923085A CN107731909A CN 107731909 A CN107731909 A CN 107731909A CN 201710923085 A CN201710923085 A CN 201710923085A CN 107731909 A CN107731909 A CN 107731909A
Authority
CN
China
Prior art keywords
layer
gate dielectric
moo
source
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710923085.4A
Other languages
English (en)
Inventor
张金风
陈万娇
任泽阳
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201710923085.4A priority Critical patent/CN107731909A/zh
Publication of CN107731909A publication Critical patent/CN107731909A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425Making electrodes
    • H01L21/044Conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66015Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045Field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种基于MoO3/Al2O3双层栅介质的金刚石金属氧化物半导体场效应晶体管,主要解决现有器件导通电阻大,输出电流和跨导小以及击穿电压低的问题。其自下而上包括金刚石衬底(1)、吸附层(2)和栅介质层(3),栅介质层(3)的上面是栅电极(4),栅介质层(3)的两侧设有源漏电极(5),栅电极(4)和源漏电极(5)的表面覆盖有钝化层(6),钝化层(6)与栅电极(4)和源漏电极(5)的键合处分别设有通孔(7)。其中栅介质层(3)采用MoO3/Al2O3双层结构,钝化层(6)采用MoO3材料,本发明降低了器件的导通电阻和串联电阻,提高了输出电流与跨导,且稳定性好,可作为小尺寸的微波功率器件。

Description

基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管及制作 方法
技术领域
本发明属于微电子器件技术领域,具体地说是一种基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管,可用于微波功率器件或数字电路。
背景技术
金刚石作为第三代半导体材料,具有禁带宽度大,热导率高,击穿电场高以及载流子迁移率高等优异的物理特性,这使得金刚石器件在高压大功率和极端环境应用场合有着巨大的应用潜力。然而,目前金刚石p型和n型体掺杂技术仍不成熟,室温下杂质电离出的载流子很少,因而体掺杂电导过小,难以应用于电子器件。为了克服这一问题,人们提出在氢化处理后的金刚石表面,即氢终端表面制备电子器件。
氢终端表面吸附空气中的活性分子或原子基团,可以诱导出二维空穴气2DHG,空穴面密度可达1012cm-2~1014cm-2,方阻可达几到几十kΩ/sq大小,已广泛用于表面沟道场效应晶体管的制备。但是由于空气吸附物受热容易解吸附,这种由空气吸附物诱生的2DHG电导并不稳定,在80℃左右表面沟道导电就会发生退化。为了提高2DHG的稳定性,目前一些具有高功函数的过渡金属氧化物材料备受关注,如MoO3,V2O5,WO3等。在氢终端表面淀积这些介质可以提高2DHG浓度和稳定性。2014年Alon Vardi等人对氢终端表面进行了真空热退火处理,去除了空气吸附物及由其诱生的2DHG,随后淀积了一层MoO3介质并在其上完成了MOSFET器件的制备。参见Alon Vardi,Moshe Tordjman,Jesús A.del Alamo,and RafiKalish.A Diamond:H/MoO3 MOSFET[J].Electron Device Letters IEEE,2014, 35(12):1320-1322。在他们的工作中,测试发现MoO3介质下方的氢终端表面出现新的2DHG,证明了MoO3具有表面转移掺杂的作用,提高了器件电导的稳定性。然而采用这种方法制备的金属氧化物半导体场效应晶体管MOSFET导通电阻大,输出电流和跨导低,击穿电压低。栅长为3.5μm的MOSFET跨导gm仅为2.3mS/mm。
发明内容
本发明的目的在于针对上述氢终端金刚石场效应器件的不足,提出一种基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管及制作方法,以在保证金刚石器件稳定性的同时降低导通电阻,增大输出电流和跨导,并提高器件的击穿电压。
为实现上述目的,本发明基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管,自下而上包括金刚石衬底、吸附层和栅介质层,栅介质层的上面是栅电极,栅介质层的两侧设有源漏电极,栅电极和源漏电极的表面覆盖有钝化层,钝化层与源、栅、漏电极的键合处分别设有通孔,其特征在于:
栅介质层采用MoO3/Al2O3双层栅介质,
钝化层采用MoO3材料。
作为优选,衬底采用单晶或者多晶金刚石。
作为优选,栅介质层中的MoO3层厚度为5~40nm,Al2O3层厚度为5~50nm。
作为优选,栅电极采用厚度为80~180nm金属Al。
作为优选,源漏电极采用厚度为80~180nm的金属Au。
作为优选,钝化层采用厚度为30~100nm的过渡金属氧化物MoO3
为实现上述目的,本发明制备基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管的制造方法,包括如下步骤:
1)采用微波等离子体化学气相沉积MPCVD方法生长出的单晶或多晶金刚石作为器件的衬底;
2)在800~950℃温度下,将金刚石衬底置于氢等离子中5~30min,使金刚石表面形成氢终端,氢终端表面吸附空气中的活性物质或原子基团形成吸附层;
3)在氢终端表面热蒸发淀积上一层80~180nm厚的金膜,以与氢终端表面形成欧姆接触;
4)光刻出隔离区图形,利用KI/I2溶液腐蚀掉隔离区中的金膜暴露出氢终端表面,再将样品置于低功率氧等离子体中,使暴露出的氢终端表面转换为高阻氧终端表面,形成器件的隔离区;
5)在保留的金膜上旋涂光刻胶,光刻出栅窗口图形;
6)用湿法腐蚀的方法腐蚀掉栅窗口下的金膜,将两侧剩余的Au作为器件的源极和漏极;
7)在栅窗口处依次淀积一层5~40nm厚的MoO3介质和一层5~50nm厚的Al2O3作为器件的栅介质层;
8)利用金属蒸发在栅介质层上沉积一层80~180nm厚的铝膜,然后经过剥离工艺,得到双层栅介质和Al形成的复合栅电极结构;
9)在步骤8)完成后的结构表面利用热蒸发淀积一层30~100nm厚的MoO3,将源、漏和栅极完全覆盖,作为钝化层;
10)在步骤9)完成后的结构表面涂胶光刻,在源、栅、漏电极上方形成通孔图形,再刻蚀掉通孔图形下方的MoO3钝化层,获得暴露出源、漏、栅电极金属的电极通孔;
11)在步骤10)完成后的结构表面淀积金属Au,然后剥离得到加厚电极,完成器件的制备。
本发明具有如下优点:
1.本发明器件由于采用MoO3/Al2O3双层结构作为栅介质,减小了栅极电容,改善了器件的频率特性;且该MoO3介质层提高了沟道中2DHD的浓度与稳定性,降低了器件的导通电阻,提高了输出电流与跨导,其与国际上采用HfO2或ZrO2/Al2O3堆层作为栅介质的金刚石器件相比导通电阻约降低了1/3,跨导提高了3倍;该Al2O3介质层降低了栅漏电,提高了器件的击穿电压。
2.本发明器件由于采用MoO3作为钝化层,降低了串联电阻,提高了器件的稳定性。
3.本发明制备方法的步骤7)中,在淀积栅介质层之前由于不对氢终端表面进行退火处理,不仅减少了制备的工艺步骤,而且制备得到的器件导通电阻低,输出电流及跨导大。
附图说明
图1是本发明器件的结构示意图;
图2是图1中水平方向的剖视图;
图3是图1中垂直方向的剖视图;
图4是本发明器件的制作工艺流程示意图。
具体实施方式
以下结合附图对本发明作进一步详细描述。
参照图1、图2和图3,本发明器件包括金刚石衬底1、吸附层2、MoO3/Al2O3双层栅介质3、栅电极4、源漏电极5和MoO3钝化层6。其中衬底1为最下层,其采用是单晶或者多晶金刚石;衬底1上面是吸附层2;吸附层2上面中间部分是MoO3/Al2O3双层栅介质3,由厚度为5~40nm的MoO3介质层和厚度为5~50nm的Al2O3介质层组成;MoO3/Al2O3双层栅介质3上面是由厚度为80~180nm的铝层构成的栅电极4;吸附层2上面两侧部分分别是由厚度为80~180nm的金层构成的源极和漏极5,钝化层6覆盖在源、漏和栅极表面,该钝化层6采用厚度为30~100nm厚的MoO3;钝化层6与栅电极4和源漏电极5的键合处分别设有通孔7。
参照图4,本发明给出制备基于MoO3/Al2O3双层栅介质的金刚石场效应管的如下三种实施例。
实施例1:制作衬底为单晶金刚石,MoO3/Al2O3双层栅介质厚度为12nm的金刚石场效应晶体管。
步骤1:将单晶金刚石衬底暴露在反应室中的氢等离子体中使衬底表面转换成氢终端,氢终端表面吸附空气中的活性物质或原子基团形成吸附层,如图4(a),其工艺条件如下:
氢气流量为500sccm,压强为80mbar,反应温度为800℃,微波功率为1.5kW反应时间为5min。
步骤2:在氢终端表面利用热蒸发淀积一层80nm厚的金膜,作为源、漏电极的材料,金膜与氢终端表面形成欧姆接触,结果如图4(b)。
步骤3:在金膜上旋涂光刻胶,利用接触式光刻曝光,做出隔离区图案;再将样品放置在KI/I2溶液中浸泡35s,用湿法腐蚀的方法将隔离区部分的金膜腐蚀掉,结果如图4(c),
步骤4:把样品置于氧等离子体中5min,将暴露出的氢终端表面转换成高阻的氧终端表面,完成器件的隔离,结果如图4(d)。
步骤5:制作源、漏电极。
在有源区部分保留的金膜上旋涂光刻胶,通过接触式光刻做出栅窗口图形,然后利用 KI/I2溶液,湿法腐蚀处理35s,腐蚀掉栅窗口下的金膜,形成源和漏极,结果如图4(e)。
步骤6:制作栅介质层。
采用真空热蒸发技术在栅窗口下依次沉积一层5nm厚的MoO3和一层7nm厚的Al2O3作为双层栅介质层,结果如图4(f)。
步骤7:制作栅电极。
利用金属蒸发,在MoO3/Al2O3双层栅介质层上沉积一层80nm厚的铝膜,然后经过剥离工艺,得到双层栅介质和Al形成的复合栅电极结构,结果如图4(g)。
步骤8:制作钝化层。
利用热蒸发技术在步骤7完成的结构表面沉积一层30nm厚的MoO3,将源、漏和栅电极完全覆盖,作为钝化层,结果如图4(h)。
步骤9:制作加厚电极。
在步骤8完成后的结构表面涂胶,然后利用接触式光刻在源、栅、漏电极上方形成通孔图形,刻蚀掉通孔图形下方的MoO3钝化层,获得暴露出源、漏、栅电极金属的电极通孔,再在其上淀积金属Au,然后剥离得到加厚电极,完成器件的制备,结果如图4(i)。
实施例2:制作衬底为多晶金刚石,MoO3/Al2O3双层栅介质厚度为25nm的金刚石场效应晶体管。
步骤一:将多晶金刚石衬底置于反应室中,通入流量为700sccm的氢气,在压强为100mbar,反应温度为850℃,微波功率为2kW的条件下反应15min,得到氢终端表面,氢终端表面吸附空气中的活性物质或原子基团形成吸附层,如图4(a)。
步骤二:采用热蒸发技术在吸附层上淀积一层100nm厚的金膜,作为源、漏电极的材料,金膜与氢终端表面形成欧姆接触,结果如图4(b)
步骤三:腐蚀出器件的隔离区。
在有源区保留的金膜上旋涂光刻胶,利用接触式光刻进行曝光,做出隔离区图案,再将样品放置在KI/I2溶液中浸泡45s,用湿法腐蚀的方法将隔离区部分的金膜腐蚀掉,结果如图 4(c)。
步骤四:完成器件的隔离。
把样品置于氧等离子体中15min,将暴露出的氢终端表面转换成不导电的氧终端表面,完成器件的隔离,结果如图4(d)。
步骤五:制作源、漏电极
在有源区部分保留的金膜上旋涂光刻胶,通过接触式光刻做出栅窗口图形,然后利用 KI/I2溶液,湿法腐蚀处理45s,腐蚀掉栅窗口下的金膜,形成源和漏极,结果如图4(e)。
步骤六:制作栅介质层。
在栅窗口下采用ALD方法淀积一层10nm厚的MoO3,再采用低温ALD方法在MoO3层上淀积一层15nm厚的Al2O3,以MoO3/Al2O3叠层作为栅介质层,结果如图4(f)。
步骤七:制作栅电极。
利用金属蒸发,在MoO3/Al2O3栅介质层上沉积一层100nm厚的铝膜,然后经过剥离工艺,得到双层栅介质和Al形成的复合栅电极结构,结果如图4(g)。
步骤八:制作钝化层。
利用热蒸发技术在步骤七完成的结构表面沉积一层50nm厚的MoO3,将源、漏和栅电极完全覆盖,作为钝化层,结果如图4(h)。
步骤九:制作加厚电极。
本步骤与实例1中的步骤9相同。
实施例3:制作衬底为单晶金刚石,MoO3/Al2O3双层栅介质厚度为90nm的金刚石场效应晶体管。
步骤a:在单晶金刚石衬底上制作吸附层。
将单晶金刚石衬底置于反应室中,然后通入氢气,衬底在反应室中反应后表面转换为氢终端表面,氢终端表面吸附空气中的活性物质或原子基团形成吸附层,其工艺条件为:氢气流量为1000sccm,压强为150mbar,反应温度为950℃,时间为30min,制作结果如图4(a)。
步骤b:在氢终端表面生长金膜。
利用热蒸发技术在氢终端表面淀积一层180nm厚的金膜,作为源、漏电极的材料,金膜与氢终端表面形成欧姆接触,制作结果如图4(b)。
步骤c:腐蚀出器件的隔离区。
在有源区保留的金膜上旋涂光刻胶,利用接触式光刻进行曝光,做出隔离区图案,再将样品放置在KI/I2溶液中浸泡60s,用湿法腐蚀的方法将隔离区部分的金膜腐蚀掉,制作结果如图4(c)。
步骤d:完成器件的隔离。
把样品置于氧等离子体中处理时间30min,将暴露出的氢终端表面转换成不导电的氧终端表面,完成器件的隔离,结果如图4(d)。
步骤e:制作源、漏电极。
在有源区部分保留的金膜上旋涂光刻胶,通过接触式光刻做出栅窗口图形,然后利用 KI/I2溶液,湿法腐蚀处理60s,腐蚀掉栅窗口下的金膜,形成源和漏极,结果如图4(e)。
步骤f:制作栅介质层。
在栅窗口下采用电子束蒸发技术淀积一层40nm厚的MoO3,再采用溅射方法在MoO3层上淀积一层50nm厚的Al2O3,以MoO3/Al2O3叠层作为栅介质层,制作结果如图4(f)。
步骤g:制作栅电极。
利用金属蒸发在双层栅介质层上生长一层180nm厚的铝膜,然后经过剥离工艺,得到双层栅介质和Al形成的复合栅电极结构,制作结果如图4(g)。
步骤h:在源、漏和栅极上制作钝化层。
利用热蒸发技术在步骤g完成的结构表面沉积一层50nm厚的MoO3,将源、漏和栅电极完全覆盖,作为钝化层,结果如图4(h)。
步骤i:制作加厚电极。
本步骤与实例1中的步骤9相同。
以上描述仅是本发明的三个具体实例,并未构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明内容和原理之后,都可能在不背离本发明原理、结构的情况下,进行形式和细节上的各种修改和改变,但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.一种基于MoO3/Al2O3双层栅介质的金刚石金属氧化物半导体场效应晶体管,自下而上包括金刚石衬底(1)、吸附层(2)和栅介质层(3),栅介质层(3)的上面是栅电极(4),栅介质层(3)的两侧设有源漏电极(5),栅电极(4)和源漏电极(5)的表面覆盖有钝化层(6),钝化层(6)与栅电极(4)和源漏电极(5)的键合处分别设有通孔(7),其特征在于:
栅介质层(3)采用MoO3/Al2O3双层栅介质,
钝化层(6)采用MoO3材料。
2.根据权利要求1所述的场效应晶体管,其特征在于,衬底(1)采用单晶或者多晶金刚石。
3.根据权利要求1所述的场效应晶体管,其特征在于,栅介质层(3)中的MoO3层厚度为5~40nm,Al2O3层厚度为5~50nm。
4.根据权利要求1所述的场效应晶体管,其特征在于,栅电极(4)采用厚度为80~180nm金属Al。
5.根据权利要求1所述的场效应晶体管,其特征在于,源漏电极(5)采用厚度为80~180nm的金属Au。
6.根据权利要求1所述的场效应晶体管,其特征在于,钝化层(6)采用厚度为30~100nm的过渡金属氧化物MoO3
7.一种基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管的制造方法,包括如下步骤:
1)采用微波等离子体化学气相沉积MPCVD方法生长出的单晶或多晶金刚石作为器件的衬底;
2)在800~950℃温度下,将金刚石衬底置于氢等离子中5~30min,使金刚石表面形成氢终端,氢终端表面吸附空气中的活性物质形成吸附层;
3)在氢终端表面热蒸发淀积上一层80~180nm厚的金膜,以与氢终端表面形成欧姆接触;
4)光刻出隔离区图形,利用KI/I2溶液腐蚀掉隔离区中的金膜暴露出氢终端表面,再将样品置于低功率氧等离子体中,使暴露出的氢终端表面转换为高阻氧终端表面,形成器件的隔离区;
5)在保留的金膜上旋涂光刻胶,然后光刻出栅窗口图形;
6)用湿法腐蚀的方法腐蚀掉栅窗口下方的金膜,将两侧剩余的Au作为器件的源极和漏极;
7)在栅窗口处依次淀积一层5~40nm厚的MoO3介质和一层5~50nm厚的Al2O3作为器件的栅介质层;
8)利用金属蒸发在栅介质层上沉积一层80~180nm厚的铝膜,然后经过剥离工艺,获得双层栅介质和Al形成的复合栅电极结构;
9)在步骤8)完成后的结构表面利用热蒸发淀积一层30~100nm厚的MoO3,将源、漏和栅极完全覆盖,作为钝化层;
10)在步骤9)完成后的结构表面涂胶光刻,在源、栅、漏电极上方形成通孔图形,再刻蚀掉通孔图形下方的MoO3钝化层,获得暴露出源、漏、栅电极金属的电极通孔;
11)在步骤10)完成后的结构表面淀积金属Au,然后剥离得到加厚电极,完成器件的制备。
8.根据权利要求7所述的方法,其特征在于,步骤2)中制备氢终端表面的工艺为:反应室温度为800-950℃,压强为80-150mbar,微波功率为1.5-2.5kw,反应时间为5-30min。
9.根据权利要求7所述的方法,其特征在于,步骤5)和步骤9)中的光刻工艺采用接触式光刻。
10.根据权利要求7所述的方法,其特征在于,步骤7)中的MoO3介质层通过真空热蒸发或电子束蒸发或原子层外延ALD方法制备得到;Al2O3介质层通过低温ALD方法或溅射或先淀积Al膜再热氧化的方法制备得到。
CN201710923085.4A 2017-09-30 2017-09-30 基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管及制作方法 Pending CN107731909A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710923085.4A CN107731909A (zh) 2017-09-30 2017-09-30 基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710923085.4A CN107731909A (zh) 2017-09-30 2017-09-30 基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管及制作方法

Publications (1)

Publication Number Publication Date
CN107731909A true CN107731909A (zh) 2018-02-23

Family

ID=61209672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710923085.4A Pending CN107731909A (zh) 2017-09-30 2017-09-30 基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管及制作方法

Country Status (1)

Country Link
CN (1) CN107731909A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048581A (zh) * 2019-12-23 2020-04-21 电子科技大学 一种类空气桥型源场板结构的金刚石场效应晶体管
CN112133741A (zh) * 2020-08-27 2020-12-25 西安电子科技大学 一种增强型氢终端金刚石场效应晶体管及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060216934A1 (en) * 2005-03-28 2006-09-28 Yong Liang Conducting metal oxide with additive as p-MOS device electrode
CN104992974A (zh) * 2015-05-15 2015-10-21 西安交通大学 金刚石基双层绝缘栅介质场效应晶体管及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060216934A1 (en) * 2005-03-28 2006-09-28 Yong Liang Conducting metal oxide with additive as p-MOS device electrode
CN104992974A (zh) * 2015-05-15 2015-10-21 西安交通大学 金刚石基双层绝缘栅介质场效应晶体管及其制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ALON VARDI ETAL: "A Diamond:H/MoO3 MOSFET", 《IEEE ELECTRON DEVICE LETTERS》 *
ZEYANG REN,ETAL: "Diamond Field Effect Transistors With MoO3 Gate Dielectric", 《IEEE ELECTRON DEVICE LETTERS》 *
ZEYANG REN,ETAL: "Polycrystalline Diamond MOSFET With MoO3 Gate Dielectric and Passivation Layer", 《IEEE ELECTRON DEVICE LETTERS》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048581A (zh) * 2019-12-23 2020-04-21 电子科技大学 一种类空气桥型源场板结构的金刚石场效应晶体管
CN112133741A (zh) * 2020-08-27 2020-12-25 西安电子科技大学 一种增强型氢终端金刚石场效应晶体管及制备方法

Similar Documents

Publication Publication Date Title
CN103311276B (zh) 一种自对准石墨烯场效应晶体管及其制备方法
CN106206710A (zh) 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件
CN104766888A (zh) 高介电常数栅介质复合沟道场效应晶体管及其制备方法
CN104992974A (zh) 金刚石基双层绝缘栅介质场效应晶体管及其制备方法
CN103811542B (zh) 一种锡化物超晶格势垒半导体晶体管
CN107170671A (zh) 一种基于离子注入的GaN功率器件及其制造方法
CN107919396B (zh) 基于WO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN102629559A (zh) 叠栅SiC-MIS电容的制作方法
CN104037218B (zh) 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法
CN104966720A (zh) Tft基板结构及其制作方法
WO2014173078A1 (zh) 薄膜晶体管、其制作方法和阵列基板
CN107919394A (zh) 基于MoO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN105355659A (zh) 槽栅AlGaN/GaN HEMT器件结构及制作方法
CN108493234A (zh) 一种鳍式沟道的氧化镓基垂直场效应晶体管及其制备方法
CN107919390A (zh) 基于wo3栅介质的金刚石场效应晶体管及制作方法
TW201220405A (en) A method for fabricating a GaN thin film transistor
TW201419454A (zh) 供非揮發性記憶體裝置及方法用之電極結構
CN108417636A (zh) 一种二维相变场效应晶体管及其制备方法
CN107731909A (zh) 基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管及制作方法
CN106898644B (zh) 高击穿电压场效应晶体管及其制作方法
Lu et al. Contact resistance reduction of low temperature atomic layer deposition ZnO thin film transistor using Ar plasma surface treatment
CN104966697A (zh) Tft基板结构及其制作方法
CN111029404A (zh) 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法
CN105070722A (zh) Tft基板结构及其制作方法
CN103606558B (zh) 一种双极性薄膜晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180223

WD01 Invention patent application deemed withdrawn after publication