CN111029404A - 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法 - Google Patents
基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法 Download PDFInfo
- Publication number
- CN111029404A CN111029404A CN201811170930.6A CN201811170930A CN111029404A CN 111029404 A CN111029404 A CN 111029404A CN 201811170930 A CN201811170930 A CN 201811170930A CN 111029404 A CN111029404 A CN 111029404A
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- fin structure
- algan
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002704 AlGaN Inorganic materials 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000002161 passivation Methods 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 12
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 7
- 229910052593 corundum Inorganic materials 0.000 claims description 7
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 9
- 238000001704 evaporation Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 238000005275 alloying Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种基于鳍形栅结构的p‑GaN/AlGaN/GaN增强型器件，包括：衬底层；源部分，位于衬底层上层的一侧；漏部分，位于衬底层上层的另一侧，且与源部分相对设置；Fin结构，位于衬底层上层，且位于源部分与漏部分之间；帽层，位于Fin结构中间的上层；源电极，位于源部分上层；漏电极，位于漏部分上层；介质层，位于Fin结构中间的两侧和帽层两侧；栅电极，位于帽层上层和介质层外侧；钝化层，包覆源部分、漏部分和Fin结构。本发明提出的器件，栅可以从三个方向控制沟道，有效地降低了栅极泄漏电流；另外，利用帽层和Fin结构侧栅对沟道2DEG产生耗尽，提高了正向阈值电压。
Description
技术领域
本发明属于半导体技术以及半导体制造领域，具体涉及一种基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法。
背景技术
近年来，以SiC和GaN为代表的第三代宽禁带半导体，因其禁带宽度大、击穿电场高、热导率高、饱和电子速度大和异质结界面二维电子气浓度高等特性，逐渐成为国内外研究的热点。利用AlGaN/GaN异质结制成的HEMT(高电子迁移率晶体管)在高温器件及大功率微波器件方面已显示出了得天独厚的优势。
一般而言，AlGaN/GaN异质结生长完成后，异质结界面会存在大量2DEG(二维电子气)，制成器件后，再通过加负栅压将2DEG耗尽，进而使沟道夹断。即常规利用AlGaN/GaN异质结制成的器件为耗尽型器件。然而，在高压开关领域应用时需要增强型器件，需要保证只有在加正栅压时才有工作电流，因此对于增强型器件的需求越来越迫切。
目前，已有多种制作增强型器件的方法，其中采用p-GaN栅结构是行之有效的方法之一。该方法是通过在AlGaN势垒层上方生长一层p-GaN帽层，与AlGaN势垒层形成PN结，由于PN结具有较高的自建电势，对栅极下方沟道2DEG具有耗尽作用，使器件实现增强。然而，该方法的不足在于栅极泄漏电流大，正向阈值电压较小等，通过该方法制造出的器件可靠性和稳定性较差，不能满足GaN基电子器件在高压开关领域的应用要求。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件，包括：
衬底层；
源部分，位于所述衬底层上层的一侧；
漏部分，位于所述衬底层上层的另一侧，且与所述源部分相对设置；
Fin结构，位于所述衬底层上层，且位于所述源部分与所述漏部分之间；
帽层，位于所述Fin结构中间的上层；
源电极，位于所述源部分上层；
漏电极，位于所述漏部分上层；
介质层，位于所述Fin结构中间的两侧和所述帽层两侧；
栅电极，位于所述帽层上层和所述介质层外侧；
钝化层，包覆所述源部分、所述漏部分和所述Fin结构。
在本发明的一个实施例中，所述源部分、所述漏部分和所述Fin结构均包括：本征层和势垒层；
其中，所述本征层材料为GaN，厚度为40nm～80nm；
所述势垒层位于所述本征层上层，材料为AlGaN，厚度为10nm～20nm。
在本发明的一个实施例中，所述帽层材料为p-GaN，厚度为40nm～60nm。
在本发明的一个实施例中，所述介质层材料为Al2O3，宽度为10nm～20nm。
在本发明的一个实施例中，所述钝化层材料为SiN，厚度为100nm。
一种基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件的制作方法，包括：
S1、选取单晶硅Si衬底片作为初始材料，形成衬底层；
S2、在所述衬底层上层形成GaN层、AlGaN层和p-GaN层；
S3、将所述p-GaN层刻蚀成栅状p-GaN层；
S4、在所述AlGaN层上层形成源电极和漏电极；
S5、刻蚀所述GaN层、所述AlGaN层和所述栅状p-GaN层，形成GaN基底、源部分、漏部分、Fin结构和帽层；
S6、在所述Fin结构中间的两侧和所述帽层两侧形成介质层；
S7、在所述帽层上层和所述介质层外侧形成栅电极；
S8、形成钝化层，包覆所述源部分、所述漏部分和所述Fin结构。
在本发明的一个实施例中，步骤S4包括：
S41、制作第一掩膜；
S42、根据所述第一掩膜，在所述AlGaN层上层淀积第一金属；
S43、对所述第一金属进行剥离，形成剥离后的第一金属；
S44、对所述剥离后第一金属进行合金处理，形成所述源电极和所述漏电极。
在本发明的一个实施例中，步骤S5包括：
S51、制作第二掩膜；
S52、根据所述第二掩膜，刻蚀所述GaN层、所述AlGaN层和所述栅状p-GaN层，形成所述GaN基底、所述源部分、所述漏部分、所述Fin结构和所述帽层。
在本发明的一个实施例中，步骤S6包括：
S61、在所述Fin结构两侧和所述帽层两侧淀积宽度为10nm～20nm的Al2O3；
S62、刻蚀掉除所述Fin结构中间的两侧和所述帽层两侧以外的所述Al2O3，形成所述介质层。
在本发明的一个实施例中，步骤S7包括：
S71、制作第三掩膜；
S72、根据所述第三掩膜，在所述帽层上层和所述介质层外侧淀积第二金属；
S73、对所述第二金属进行剥离，形成所述栅电极。
与现有技术相比，本发明的有益效果：
1.本发明提出的器件，栅可以从三个方向控制沟道，使得栅控能力明显增强，有效地减小了栅极泄漏电流。
2.本发明提出的器件，采用p-GaN帽层的AlGaN/GaN异质结，该侧栅不仅可以有效的耗尽沟道2DEG，还可以降低栅极泄漏电流，在零栅压下，将沟道2DEG完全耗尽，实现栅极泄漏电流小、阈值电压高的增强型器件，两种作用结合能够产生出较高的正向阈值电压。
3.本发明提出的器件的制作方法，具有非常好的工艺重复性和温度稳定性，提高了器件的可靠性和稳定性，满足GaN基电子器件在高压开关领域的应用要求。
附图说明
图1为本发明实施例提供的一种基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件的示意图；
图2为本发明实施例提供的一种基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件的制作方法流程示意图；
图3为本发明实施例提供的一种基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件的制作方法示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
参照图1，图1为本发明实施例提供的一种基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件的示意图。
本发明实施例提供了一种基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件，包括：
衬底层1；
源部分2，位于衬底层1上层的一侧；
漏部分3，位于衬底层1上层的另一侧，且与源部分2相对设置；
Fin结构4，位于衬底层1上层，且位于源部分2与漏部分3之间；
帽层5，位于Fin结构4中间的上层；
源电极6，位于源部分2上层；
漏电极7，位于漏部分3上层；
介质层8，位于Fin结构4中间的两侧和帽层(5)两侧；
栅电极9，位于帽层5上层和介质层8外侧；
钝化层10，包覆源部分2、所述漏部分3和所述Fin结构4。
特别地，本发明中提到的上层均指与其相邻且位于其上；本发明中提到的Fin(鳍形栅)结构4中间指Fin结构4在第一方向上的中间；本发明中提到的两侧均指与其在第二方向相邻且位于其两侧；本发明中提到的介质层8外侧指与介质层8在第二方向相邻且位于与Fin结构4相反的一侧。其中，第一方向与第二方向位于同一平面且相互垂直。
为了改善器件的导热性能，进而延长了器件的使用寿命，在本发明具体实施例中，选取单晶硅Si衬底片作为衬底层1的初始材料。
特别地，在本发明具体实施例中，源部分2、漏部分3和Fin结构4可以包括：本征层101和势垒层102。
其中，本征层101材料可以是GaN，厚度可以是40nm～80nm；
势垒层102位于本征层101的上层，材料可以是AlGaN，厚度可以是10nm～20nm。
由于本征层101和势垒层102接触的位置会产生2DEG(二维电子气)，因此会在本征层101和势垒层102的界面上形成AlGaN/GaN异质结。
为了使器件侧栅发挥控制能力，提高阈值电压的同时降低栅极泄漏电流，在本发明具体实施例中，Fin结构4的宽度可以是100nm～200nm。
特别地，在本发明具体实施例中，帽层5材料可以是p-GaN，厚度可以是40nm～60nm。
特别地，源电极6和漏电极7可以采用依次淀积Ti/Al/Ni/Au四层金属叠层。Ti层可以与势垒层102在高温条件下形成TiN，有利于形成氮空位增加隧穿几率；Al层可以有效防止Ga从GaN中分解出来，所以Al层厚度较高；而Au可以防止Al层被氧化，但Au和Al很容易发生互扩散而到达GaN表面，所以在Al和Au之间再加Ni层作隔离，防止Au层扩散。其中，Ti厚度可以是20nm，Al厚度可以是120nm，Ni厚度可以是45nm，Au厚度可以是55nm。
特别地，为了降低栅电极9的泄漏电流，屏蔽栅电极9与帽层5形成欧姆接触带来的影响，在本发明具体实施例中，介质层8材料可以是Al2O3，宽度为10nm～20nm。
特别地，栅电极9可以依次采用淀积Ni/Au两层金属叠层，其中Ni厚度为20nm，Au厚度为200nm。栅电极9可以从三个方向覆盖在AlGaN/GaN异质结的顶部和两侧。
特别地，为了使金属表面转化为不易被氧化的状态，而延缓金属的腐蚀速度的方法，本发明具体实施例中，钝化层10材料可以是SiN，厚度可以是100nm。
实施例二
参照图2和图3，图2为本发明实施例提供的一种基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件的制作方法流程示意图；图3为本发明实施例提供的一种基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件的制作方法示意图。
本发明另一个实施例提供了一种基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件的制作方法，包括：
S1、选取单晶硅Si衬底片作为初始材料，形成衬底层1；
S2、在衬底层1上层形成GaN层、AlGaN层和p-GaN层；
S3、将p-GaN层刻蚀成栅状p-GaN层；
S4、在AlGaN层上层形成源电极6和漏电极7；
S5、刻蚀GaN层、AlGaN层和栅状p-GaN层，形成GaN基底100、源部分2、漏部分3、Fin结构4和帽层5；
S6、在Fin结构4中间的两侧和帽层5两侧形成介质层8；
S7、在帽层5上层和介质层8外侧形成栅电极9；
S8、形成钝化层10，包覆源部分2、漏部分3、Fin结构4、帽层5、源电极6、漏电极7、介质层8和栅电极9。
首先选取单晶Si衬底片作为初始材料，形成衬底层1。
再利用MOCVD工艺，在单晶Si衬底片上层生长厚度为1μm～2μm的GaN，形成GaN层。
再利用MOCVD工艺，在GaN层上层生长厚度为10nm～20nm的AlGaN，形成AlGaN层，其中Al组份为20％～30％。
再利用MOCVD工艺，在AlGaN层上层生长一层掺杂Mg，厚度为40nm～60nm的GaN，形成掺杂Mg的GaN层。
再在900℃的N2气氛中进行20分钟的热退火来激活掺杂Mg，得到p型掺杂浓度为1×1017cm-3～1×1019cm-3的p-GaN，形成p-GaN层。
特别地，在本发明具体实施例中，步骤S4包括：
S41、制作第一掩膜；
S42、根据第一掩膜，在势垒层102上层淀积第一金属；
S43、对第一金属进行剥离，形成剥离后的第一金属；
S44、对剥离后第一金属进行合金处理，形成源电极6和漏电极7。
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度0.8μm，形成第二掩膜。
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成源部分2和漏部分3的掩模图形。
然后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源电极6和漏电极7的制作。
特别地，第一金属可以采用依次淀积Ti/Al/Ni/Au四层金属叠层。Ti层可以与势垒层102在高温条件下形成TiN，有利于形成氮空位增加隧穿几率；Al层可以有效防止Ga从GaN中分解出来，所以Al层厚度较高；而Au可以防止Al层被氧化，但Au和Al很容易发生互扩散而到达GaN表面，所以在Al和Au之间再加Ni层作隔离，防止Au层扩散。其中，Ti厚度可以是20nm，Al厚度可以是120nm，Ni厚度可以是45nm，Au厚度可以是55nm。
再对蒸发完成后的欧姆接触金属进行剥离，形成剥离后的第一金属。
最后，再用RTP500快速热退火炉，在870℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成源电极6和漏电极7的制作。
特别地，在本发明具体实施例中，步骤S5包括：
S51、制作第二掩膜；
S52、根据第二掩膜，刻蚀GaN层、AlGaN层和栅状p-GaN层，形成GaN基底100、源部分2、漏部分3、Fin结构4和帽层5。
首先，采用甩胶机进行甩胶，得到光刻胶掩模，形成第二掩膜。
再采用光刻机进行曝光，将Fin结构4中间以外的p-GaN层刻蚀掉，形成栅状的p-GaN。
再采用感应耦合等离子体刻蚀机在Cl2等离子体中以1nm/s的刻蚀速率进行Fin结构4的刻蚀，刻蚀GaN层、AlGaN层和栅状p-GaN形成GaN基底100、源部分2、漏部分3、Fin结构4和帽层5，刻蚀深度为150nm，Fin结构宽度为100nm～200nm。
特别地，在本发明具体实施例中，步骤S6包括：
S61、在Fin结构4两侧和帽层5两侧淀积宽度为10nm～20nm的Al2O3；
S62、刻蚀掉除Fin结构4中间的两侧和帽层5两侧以外的所述Al2O3，形成所述介质层8。
首先采用ALD进行Al2O3的淀积，淀积宽度为10nm～20nm。
再利用感应耦合等离子体刻蚀机将Fin结构4中间的两侧和帽层5两侧以外的Al2O3刻蚀掉，形成介质层8。
特别地，本发明具体实施例中，势垒层102的厚度、Al的组分、掺杂Mg的GaN厚度、p型掺杂浓度、Fin结构宽度和Al2O3的宽度一一相对应，即：
当势垒层102的厚度为10nm时，Al组份为20％，掺杂Mg的GaN厚度为40nm，p型掺杂浓度为1×1017cm-3，Fin结构宽度为100nm，Al2O3层的宽度为10nm；
当势垒层102的厚度为15nm时，Al组份为25％，掺杂Mg的GaN厚度为50nm，p型掺杂浓度为1×1018cm-3，Fin结构宽度为150nm，Al2O3层的宽度为15nm；
当势垒层102的厚度为20nm时，Al组份为30％，掺杂Mg的GaN厚度为60nm，p型掺杂浓度为1×1019cm-3，Fin结构宽度为200nm，Al2O3层的宽度为20nm。
特别地，在本发明的具体实施例中，步骤S7包括：
S71、制作第三掩膜；
S72、根据第三掩膜，在帽层5上层和介质层8外侧淀积第二金属；
S73、对第二金属进行剥离，形成栅电极9。
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm，形成第三掩膜。
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，光刻对准形成覆盖整个Fin结构4中间区域掩模图形。
最后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行第二金属的蒸发，使其覆盖在帽层5的顶部、帽层5的两侧和Fin结构4中间的两侧，第二金属可以采用依次淀积Ni/Au两层金属叠层，其中Ni厚度为20nm，Au厚度为200nm；蒸发完成后再进行金属剥离，得到栅电极9。
当完成上述工序后，为了使金属表面转化为不易被氧化的状态，而延缓金属的腐蚀速度，需要对电极进行氮化处理。
采用PECVD790淀积设备以NH3为N源，SiH4源为Si源，淀积厚度为100nm的SiN，淀积温度为250℃，形成包覆源部分2、漏部分3、Fin结构4、源电极6、漏电极7和栅电极9的SiN层。
当完成上述工序后，需要制作接线将电极连接，以形成完整的器件。
首先，采用甩胶机以5000转/min的转速下甩胶，得到厚度为0.8μm的光刻胶掩模，形成第四掩膜，再在温度为80℃的高温烘箱中烘10min，然后采用NSR1755I7A光刻机光刻获得源电极6、漏电极7和栅电极9的图形。
接着，采用牛津Plasma pro型感应耦合等离子体刻蚀机在CF4等离子体中以0.5nm/s的刻蚀速率刻蚀去除源电极6、漏电极7和栅电极9上层100nm厚的SiN层，形成互联开孔；
接着，采用甩胶机以5000转/min的转速下甩胶，形成第五掩膜。
再采用NSR1755I7A光刻机进行曝光，形成源电极6、漏电极7和栅电极9引线掩模图形。
再采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模基片进行引线电极金属蒸发，金属可以采用依次淀积Ti/Au两层金属叠层，Ti厚度可以是20nm，Au厚度可以是200nm。
最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极，进而得到本发明提出的器件。
本发明提出的器件可以用于制作功率开关，该功率开关可以用于航天电源、电动汽车、无限充电等领域。另外，该器件可以制作数字电路中的反相器、环震等逻辑单元，具有很好的应用价值。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件，其特征在于，包括：
衬底层(1)；
源部分(2)，位于所述衬底层(1)上层的一侧；
漏部分(3)，位于所述衬底层(1)上层的另一侧，且与所述源部分(2)相对设置；
Fin结构(4)，位于所述衬底层(1)上层，且位于所述源部分(2)与所述漏部分(3)之间；
帽层(5)，位于所述Fin结构(4)中间的上层；
源电极(6)，位于所述源部分(2)上层；
漏电极(7)，位于所述漏部分(3)上层；
介质层(8)，位于所述Fin结构(4)中间的两侧和所述帽层(5)两侧；
栅电极(9)，位于所述帽层(5)上层和所述介质层(8)外侧；
钝化层(10)，包覆所述源部分(2)、所述漏部分(3)和所述Fin结构(4)。
2.根据权利要求1所述的器件，其特征在于，所述源部分(2)、所述漏部分(3)和所述Fin结构(4)均包括：本征层(101)和势垒层(102)；
其中，所述本征层(101)材料为GaN，厚度为40nm～80nm；
所述势垒层(102)位于所述本征层(101)上层，材料为AlGaN，厚度为10nm～20nm。
3.根据权利要求1所述的器件，其特征在于，所述帽层(5)材料为p-GaN，厚度为40nm～60nm。
4.根据权利要求1所述的器件，其特征在于，所述介质层(8)材料为Al2O3，宽度为10nm～20nm。
5.根据权利要求1所述的器件，其特征在于，所述钝化层(10)材料为SiN，厚度为100nm。
6.一种基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件的制作方法，其特征在于，包括：
S1、选取单晶硅Si衬底片作为初始材料，形成衬底层(1)；
S2、在所述衬底层(1)上层形成GaN层、AlGaN层和p-GaN层；
S3、将所述p-GaN层刻蚀成栅状p-GaN层；
S4、在所述AlGaN层上层形成源电极(6)和漏电极(7)；
S5、刻蚀所述GaN层、所述AlGaN层和所述栅状p-GaN层，形成GaN基底(100)、源部分(2)、漏部分(3)、Fin结构(4)和帽层(5)；
S6、在所述Fin结构(4)中间的两侧和所述帽层(5)两侧形成介质层(8)；
S7、在所述帽层(5)上层和所述介质层(8)外侧形成栅电极(9)；
S8、形成钝化层(10)，包覆所述源部分(2)、所述漏部分(3)和所述Fin结构(4)。
7.根据权利要求6所述的方法，其特征在于，步骤S4包括：
S41、制作第一掩膜；
S42、根据所述第一掩膜，在所述AlGaN层上层淀积第一金属；
S43、对所述第一金属进行剥离，形成剥离后的第一金属；
S44、对所述剥离后第一金属进行合金处理，形成所述源电极(6)和所述漏电极(7)。
8.根据权利要求6所述的方法，其特征在于，步骤S5包括：
S51、制作第二掩膜；
S52、根据所述第二掩膜，刻蚀所述GaN层、所述AlGaN层和所述栅状p-GaN层，形成所述GaN基底(100)、所述源部分(2)、所述漏部分(3)、所述Fin结构(4)和所述帽层(5)。
9.根据权利要求6所述的方法，其特征在于，步骤S6包括：
S61、在所述Fin结构(4)两侧和所述帽层(5)两侧淀积宽度为10nm～20nm的Al2O3；
S62、刻蚀掉除所述Fin结构(4)中间的两侧和所述帽层(5)两侧以外的所述Al2O3，形成所述介质层(8)。
10.根据权利要求6所述的方法，其特征在于，步骤S7包括：
S71、制作第三掩膜；
S72、根据所述第三掩膜，在所述帽层(5)上层和所述介质层(8)外侧淀积第二金属；
S73、对所述第二金属进行剥离，形成所述栅电极(9)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811170930.6A CN111029404A (zh) | 2018-10-09 | 2018-10-09 | 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811170930.6A CN111029404A (zh) | 2018-10-09 | 2018-10-09 | 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111029404A true CN111029404A (zh) | 2020-04-17 |
Family
ID=70190287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811170930.6A Pending CN111029404A (zh) | 2018-10-09 | 2018-10-09 | 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111029404A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114695115A (zh) * | 2022-05-31 | 2022-07-01 | 中国科学院宁波材料技术与工程研究所 | 一种具有鳍式结构的半导体器件及其制备方法 |
| CN114883407A (zh) * | 2022-07-11 | 2022-08-09 | 成都功成半导体有限公司 | 基于Fin-FET栅结构HEMT及其制作方法 |
| CN115274845A (zh) * | 2022-07-11 | 2022-11-01 | 成都功成半导体有限公司 | 一种凹陷式Fin-MESFET栅结构HEMT及制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120292665A1 (en) * | 2011-05-16 | 2012-11-22 | Fabio Alessio Marino | High performance multigate transistor |
| CN104821331A (zh) * | 2014-01-30 | 2015-08-05 | 英飞凌科技奥地利有限公司 | Iii族氮化物基增强模式晶体管 |
| CN106684151A (zh) * | 2016-12-08 | 2017-05-17 | 中国电子科技集团公司第五十五研究所 | 一种GaN侧墙绝缘栅鳍式高电子迁移率晶体管及其制造方法 |
| CN107919397A (zh) * | 2017-11-20 | 2018-04-17 | 西安电子科技大学 | 一种高线性场效应晶体管器件及其制作方法 |
| CN108321200A (zh) * | 2017-12-28 | 2018-07-24 | 中国电子科技集团公司第五十五研究所 | 一种基于p-GaN结构的三维增强型高电子迁移率晶体管及其制造方法 |
| CN108598154A (zh) * | 2018-05-24 | 2018-09-28 | 南方科技大学 | 一种增强型氮化镓晶体管及其制备方法 |
-
2018
- 2018-10-09 CN CN201811170930.6A patent/CN111029404A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120292665A1 (en) * | 2011-05-16 | 2012-11-22 | Fabio Alessio Marino | High performance multigate transistor |
| CN104821331A (zh) * | 2014-01-30 | 2015-08-05 | 英飞凌科技奥地利有限公司 | Iii族氮化物基增强模式晶体管 |
| CN106684151A (zh) * | 2016-12-08 | 2017-05-17 | 中国电子科技集团公司第五十五研究所 | 一种GaN侧墙绝缘栅鳍式高电子迁移率晶体管及其制造方法 |
| CN107919397A (zh) * | 2017-11-20 | 2018-04-17 | 西安电子科技大学 | 一种高线性场效应晶体管器件及其制作方法 |
| CN108321200A (zh) * | 2017-12-28 | 2018-07-24 | 中国电子科技集团公司第五十五研究所 | 一种基于p-GaN结构的三维增强型高电子迁移率晶体管及其制造方法 |
| CN108598154A (zh) * | 2018-05-24 | 2018-09-28 | 南方科技大学 | 一种增强型氮化镓晶体管及其制备方法 |
Non-Patent Citations (2)
| Title |
|---|
| KI-SIK IM, ET AL: "High-Performance GaN-Based Nanochannel FinFETs With/Without AlGaN/GaN Heterostructure", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 * |
| MENG ZHANG, ET AL: "Influence of Fin Configuration on the Characteristics of AlGaN/GaN Fin-HEMTs", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114695115A (zh) * | 2022-05-31 | 2022-07-01 | 中国科学院宁波材料技术与工程研究所 | 一种具有鳍式结构的半导体器件及其制备方法 |
| CN114883407A (zh) * | 2022-07-11 | 2022-08-09 | 成都功成半导体有限公司 | 基于Fin-FET栅结构HEMT及其制作方法 |
| CN115274845A (zh) * | 2022-07-11 | 2022-11-01 | 成都功成半导体有限公司 | 一种凹陷式Fin-MESFET栅结构HEMT及制作方法 |
| CN114883407B (zh) * | 2022-07-11 | 2022-11-01 | 成都功成半导体有限公司 | 基于Fin-FET栅结构HEMT及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11854926B2 (en) | Semiconductor device with a passivation layer and method for producing thereof | |
| WO2012053071A1 (ja) | 半導体装置及びその製造方法 | |
| CN103930978B (zh) | 场效应晶体管及其制造方法 | |
| US9601638B2 (en) | GaN-on-Si switch devices | |
| CN104701359B (zh) | 垂直结构AlGaN/GaN HEMT器件及其制作方法 | |
| CN109524460B (zh) | 高空穴移动率晶体管 | |
| JP5645766B2 (ja) | ＧａＮベースの薄膜トランジスタの製造方法 | |
| CN108198855A (zh) | 半导体元件、半导体基底及其形成方法 | |
| JP2013021016A (ja) | ＧａＮ系半導体素子の製造方法 | |
| CN111029404A (zh) | 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法 | |
| TWI676293B (zh) | 半導體裝置及其製造方法 | |
| JP2016174140A (ja) | 高電子移動度トランジスタ装置及びその製造方法 | |
| CN116325093A (zh) | 具有增强型氮化镓晶体管的电子器件及其制作方法 | |
| CN104659082B (zh) | 垂直结构AlGaN/GaN HEMT器件及其制作方法 | |
| CN111863808A (zh) | 基于肖特基-欧姆混合漏电极的单片异质集成Cascode晶体管及制作方法 | |
| CN105895683A (zh) | 半导体器件及制造方法 | |
| CN106601806A (zh) | 一种半导体器件及其制作方法 | |
| US10529626B2 (en) | Method for making semiconductor structure having MIS contact | |
| CN111384154A (zh) | 抗辐照双极器件 | |
| CN116504805A (zh) | 具有垂直AlGaN/GaN结构的高电子迁移率晶体管及其制备方法 | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| CN113178384B (zh) | SiC基欧姆接触结构及其制造方法 | |
| CN110676166B (zh) | P-GaN帽层的FinFET增强型器件及制作方法 | |
| JP2015073002A (ja) | 化合物半導体装置及びその製造方法 | |
| US20150091021A1 (en) | Method of Manufacturing Semiconductor Device and the Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200417 |
|
| RJ01 | Rejection of invention patent application after publication |